DE69420878T2

DE69420878T2 - Synchrongeschalteter Taktgeber

Info

Publication number: DE69420878T2
Application number: DE69420878T
Authority: DE
Inventors: Joseph Michael Dunbar; Ralph C. Frangioso; Paul Rebello
Original assignee: Data General Corp
Current assignee: EMC Corp
Priority date: 1993-03-11
Filing date: 1994-03-04
Publication date: 2000-05-31
Anticipated expiration: 2014-03-05
Also published as: JPH06332567A; DE69420878D1; EP0616278B1; JP3429354B2; US5396111A; CA2116825A1; CA2116825C; EP0616278A1

Description

Die vorliegende Erfindung betrifft im allgemeinen Taktgabeeinheiten zum Erzeugen von Taktsignalen für die Verwendung in digitalen Datenverarbeitungssystemen und insbesondere eine verbesserte Taktgabeeinheit zum Erzeugen von Prozessortaktsignalen mit festen Perioden zum Synchronisieren des Betriebs verschiedener Komponenten des Verarbeitungssystems und ferner zum Erzeugen gattergesteuerter Taktsignale mit steuerbaren Flanken, die im wesentlichen synchron zu Flanken der Prozessortaktsignale sind, um den Betrieb verschiedener Gattersteuerungskomponenten des Systems zu ermöglichen.

HINTERGRUND DER ERFINDUNG

Datenverarbeitungssysteme erfordern gewöhnlich eine Mehrzahl intern erzeugter, von einem Referenztaktsignal stammender Prozessortaktsignale, die dieselben festen Perioden haben und zum Synchronisieren des Betriebs verschiedener Komponenten im System dienen. In einer bestimmten Ausgestaltung ist beispielsweise eine erste Gruppe solcher interner Prozessortaktsignale phasengleich zueinander, während ein oder mehrere andere interne Prozessortaktsignale um 90º bzw. 180º zur ersten Gruppe phasenverschoben ist/sind.
Außerdem müssen viele Betriebskomponenten im System mit gattergesteuerten Taktsignalen versorgt werden, damit sie zu den richtigen Zeiten arbeiten können, z. B. gattergesteuerte "Auswahl"-Signale zum Betreiben von Multiplexern, gattergesteuerte "Freigabe"-Signale zum Betreiben von Latch-Einheiten und dergleichen. Diese letzteren Einheiten erfordern gewöhnlich die Erzeugung gattergesteuerter Signale, die von entsprechenden Logikkomponenten kommen, wie z. B. registerprogrammierte Array-Logik (PAL). Beim Betrieb solcher PAL-Einheiten wird eine Zeitverzögerung auf die Erzeugung und Speisung der gattergesteuerten Taktsignale angewendet, und diese Zeitverzögerung, in Kombination mit anderen Zeitverzögerungen, die dem Betrieb der Einheit eigen sind, an das ein gattergesteuertes Signal angelegt wird, erfordert eine bestimmte Anzahl von Betriebszeitzyklen für den Gesamtbetrieb des Erzeugens und Anlegens solcher gattergesteuerter Taktsignale. Wenn die Zeitverzögerungen, die beim Erzeugen und Anlegen des gattergesteuerten Signals entstehen, reduziert werden können, dann kann in vielen Fällen die Zahl der für den gesamten Betrieb der gattergesteuerten Einheit erforderlichen Betriebszeitzyklen reduziert werden, um die Betriebsgeschwindigkeit des Verarbeitungssystems insgesamt zu verbessern.

KURZE ZUSAMMENFASSUNG DER ERFINDUNG

Die Erfindung ist in den nachfolgenden unabhängigen Ansprüchen definiert, auf die nunmehr Bezug genommen werden sollte. Bevorzugte Merkmale sind in den abhängigen Ansprüchen dargelegt.
Gemäß einer bevorzugten Ausgestaltung der vorliegenden Erfindung werden gattergesteuerte Taktsignale zur Gattersteuerung des Betriebs bestimmter Komponenten der Systeme mit Hilfe eines speziell konstruierten gattergesteuerten Taktgenerators anstatt konventioneller Register-PAL-Elemente erzeugt, wie sie normalerweise für solche Zwecke benutzt werden. Solche gattergesteuerten Taktsignale, wie sie von der Taktgabeeinheit erzeugt werden, sind so angeordnet, daß die Flanke eines gattergesteuerten Signals eine Null-Zeitverzögerung relativ zu den Flanken der intern generierten Prozessortaktsignale hat, so daß die Zeitverzögerung, die normalerweise bei der Verwendung konventioneller Gattersignal-Register-PAL- Logikeinheiten entsteht, reduziert wird. Insbesondere beinhaltet der gattergesteuerte Taktgenerator ein Mittel, das die Flanken der gattergesteuerten Taktsignale steuern kann, so daß sie im wesentlichen synchron zu den Flanken der Prozessortaktsignale sind, und demzufolge hat eine Flanke eines gattergesteuerten Taktsignals eine Null- Zeitverzögerung relativ zu einer Flanke der Prozessortaktsignale. Demgemäß kann der gesamte Betrieb einer gattergesteuerten Komponente häufig einen oder mehrere der Betriebszeitzyklen einsparen, die normalerweise für den Gattersteuerbetrieb erforderlich sind.

BESCHREIBUNG DER ERFINDUNG

Die Erfindung wird ausführlicher anhand der Begleitzeichnungen beschrieben. Dabei zeigt:
Fig. 1 ein allgemeines Blockdiagramm eines Datenverarbeitungssystems des Standes der Technik, das eine Register-PAL zum Erzeugen gattergesteuerter Taktsignale verwendet;
Fig. 2 ein allgemeines Blockdiagramm eines erfindungsgemäßen Systems unter Verwendung eines speziell konstruierten Taktgenerators zum Erzeugen gattergesteuerter Taktsignale;
Fig. 3 ein spezifischeres Blockdiagramm des Taktgenerators von Fig. 2;
Fig. 4 zeitliche Ablaufdiagramme verschiedener Taktgabesignale des Taktgenerators von Fig. 2;
Fig. 5 weitere zeitliche Ablaufdiagramme verschiedener Taktgabesignale des Taktgenerators von Fig. 2;
Fig. 6 ein ausführlicherers Blockdiagramm eines Teils des Taktgenerators von Fig. 3; und
Fig. 7 ein ausführlicheres Blockdiagramm eines anderen Teils des Taktgenerators von Fig. 3.
In konventionellen Datenverarbeitungssystemen, wie in Fig. 1 gezeigt, erzeugt ein Prozessor 11 geeignete gattergesteuerte Taktsignale von einer Register-PAL-Einheit 13, die, wenn sie steuerbar durch die Steuersignale vom Prozessor eingeleitet wird, gewünschte gattergesteuerte Taktsignale zum Anlegen an eine Mehrzahl von Betriebseinheiten 12 des Systems erzeugt, die gattergesteuert werden sollen. Die Einheiten 12 legen, wenn sie gattergesteuert sind, ein Ausgangssignal als Reaktion auf ein Eingangssignal an, das vom Prozessor an sie angelegt wird. Wie oben erwähnt, wird beim Betrieb der Register-PAL-Einheit 13 eine Zeitverzögerung auf den gattergesteuerten Signalerzeugungsbetrieb angewendet, die erfordert, daß der gesamte Gattersteuerungsbetrieb für den Abschluß eine bestimmte Anzahl von Prozessor- Betriebszeitzyklen verwenden muß. Die Anzahl solcher Betriebszeitzyklen soll nach Möglichkeit reduziert werden, wenn Gattersteuersignale an Einheiten 12 des Systems angelegt werden, um eine verbesserte Leistung des Verarbeitungssystems zu erreichen.
Fig. 2 zeigt ein Blockdiagramm, das einen Taktgenerator 15 gemäß der vorliegenden Erfindung zeigt, der in Zusammenhang mit einem typischen Digitaldaten- Verarbeitungssystem eingesetzt werden kann. Hier ist ersichtlich, daß es beim Betrieb eines Prozessors 11 wünschenswert ist, die normalen Prozessortaktsignale sowie vorgegebene gattergesteuerte Taktsignale anzulegen, um den Betrieb von Einheiten 12 gatterzusteuern, an die gattergesteuerte Taktsignale Q -QN angelegt werden. Die Einheiten 12 können verschiedene gattergesteuerte Logikeinheiten wie z. B. Multiplexer, Latch-Einheiten und dergleichen beinhalten, deren Betrieb von geeigneten gattergesteuerten Taktsignalen aktiviert werden muß, so daß sie auf Eingangssignale ansprechen, die zur Erzeugung von Ausgangssignalen davon an diese angelegt werden. Es ist klar, daß die auf der linken unteren Seite von Fig. 2 gezeigten Prozessortaktsignale tatsächlich zurückgeführt werden, um verschiedene interne Schaltungen im Prozessor 11 zu betreiben.
Fig. 3 zeigt spezifischer einen Taktgenerator 15 von Fig. 2 gemäß der vorliegenden Erfindung. Daraus geht hervor, daß ein freilaufendes Eingangstaktsignal (CLK IN), z. B. mit einer Periode von T1 Nanosekunden (ns), an eine geeignete Schaltungsanordnung 16 angelegt wird, um ein intern generiertes Referenztaktsignal QR mit einer Periode zu erzeugen, die ein erstes Teilvielfaches der Periode des Eingangstaktsignals ist, z. B. T1/8 ns. Die Schaltungsanordnung 16 kann die Form eines Phasenregelkreises (PLL) eines bekannten Typs haben. Die Prozessortaktgenerator-Schaltungsanordnung 17 in der gezeigten Ausgestaltung spricht auf das Referenztaktsignal QR an, indem sie, in einer typischen Ausgestaltung, beispielsweise eine Mehrzahl von Prozessortaktsignalen CLK - CLK5 erzeugt, die jeweils phasengleich mit dem internen Referenztaktsignal QR sind, von denen ein Paar Prozessortaktsignale und jeweils um 180º phasenverschoben zum Referenztaktsignal QR sind, und ein Prozessortaktsignal CLK + 90º, das um 90º phasenverschoben zum Referenztaktsignal QR ist. Die Perioden aller solcher Taktsignale sind ein Vielfaches der des internen Referenztaktes QR' wobei eine solche Periode in einer bestimmten Ausgestaltung wählbar ist, so daß sie beispielsweise T1/4 ns oder T1/2 ns beträgt.
Die einzigartige gattergesteuerte Taktsignalgenerator- Schaltungsanordnung 18 spricht auf das interne Referenztaktsignal QR an, indem sie eine Mehrzahl gattergesteuerter Taktsignale Q - Q6 erzeugt, deren Perioden so gesteuert werden, daß sie integrale Vielfache der Periode des internen Referenztaktsignals sind, z. B. nT1/2, wobei n eine ganze Zahl und selektiv so variiert wird, daß sie gleich oder größer als 1 ist.
In einer besonderen Ausgestaltung, z. B. dort, wo CLK_IN eine Periode von T1 = 80 ns hat, ist die Periode von QR 10 ns, die Periode jedes der Taktsignale CLK0 - CLK5, und sowie CLK + 90º können so gewählt werden, daß sie 20 ns oder 40 ns betragen, während die Perioden von Q - Q6 selektiv so variiert werden, daß sie 40 ns, 80 ns, 120 ns usw. betragen. Alternativ sind die vergleichbaren Perioden, wo T1 = 100 ns beträgt, 12,5 ns (für QR), 2Sns oder 50 ns (für die CLK-Signale) sowie 50 ns, 100 ns, 150 ns usw. (für die Q-Signale).
Die Fig. 4 und 5 zeigen Beziehungen zwischen den verschiedenen Taktsignalen. Fig. 4 z. B. zeigt ein freilaufendes Eingangstaktsignal (CLK-IN) sowie dessen Beziehung zum intern erzeugten Referenztakt (QR) mit zwei alternativen Frequenzen sowie den Prozessor-CLK-Signalen CLK -5, die in der Darstellung zwei alternative Frequenzen aufweisen, je nachdem, welche alternative Frequenz für QR gewählt ist. Wenn z. B. der Eingangstakt eine Frequenz von 12,5 MHz hat, dann kann der interne Referenztakt QR in einer bestimmten Ausgestaltung eine Frequenz von 100 MHz haben, und die CLK -5 Signale können Frequenzen von 50 MHz bzw. 25 MHz haben.
Fig. 5 zeigt Beziehungen zwischen dem internen Referenztakt (QR) und gattergesteuerten Taktsignalen Q - Q5 sowie anderen Signalen, die bei der Erzeugung benutzt werden, wie ausführlicher mit Bezug auf die spezifischere Schaltungsanordnung der nachfolgenden Taktgabeeinheit beschrieben wird.
Wie aus Fig. 6 ersichtlich ist, wird das CLK IN Signal an einen Phasenregelkreis (PLL) 20 angelegt, um ein internes Referenztaktsignal QR über die Ausgangs-AND- Logikeinheit 21 zu erzeugen, wenn der Kreis im Betrieb eingerastet (LOCKED) ist und einen CLOCK-Ausgang davon anlegt.
QR wird an ein Paar ähnlicher Flipflop/- Verzögerungsschaltungen 23 und 24 angelegt, von denen eine ausführlicher dargestellt ist, deren Betätigungen auf geeignete Weise durch ein PRESET-Signal voreingestellt werden, um ein Taktsignal zu erzeugen, dessen Frequenz ein Teilvielfaches der Frequenz von QR ist. In der beschriebenen besonderen Ausgestaltung, zum Beispiel, hat QR eine Frequenz von 100 MHz, während die Flipflop-Schaltung 23 und 24 Taktsignale CLK&sub2;&sub0; und CLK&sub4;&sub0; erzeugt, die Perioden von jeweils 20 ns bzw. 40 ns haben.
Der Multiplexer (MUX) 25 wählt eines der Flipflop- Ausgangstaktsignale gemäß einem Wählsteuersignal (SEL a-2) vom Prozessor, um Taktsignale zu erzeugen, die als Prozessortaktsignale CLK -2 und angelegt werden können. Das Ausgangstaktsignal vom MUX 25 wird auch an eine 90º Phasenschieberschaltung 22 angelegt, um das Prozessortaktsignal CLK+90º anzulegen. Eine ähnliche Schaltungsanordnung wird benutzt, um zusätzliche Prozessortaktsignale CLK 3-5 und CLK mit Flipflop/- Verzögerungsschaltungen 26 und 27 sowie Multiplexer 28 wie gezeigt zu erzeugen.
Die Erzeugung der oben erörterten Prozessortaktsignale mit den in Fig. 6 gezeigten Einheiten wäre der Fachperson gut bekannt. Die in Fig. 7 gezeigte Schaltungsanordnung beschreibt die Erzeugung gattergesteuerter Taktsignale Q - Q6.
Wie hier unter spezifischer Bezugnahme auf die Erzeugung eines gattergesteuerten Signals Q ersichtlich ist, wird z. B. das interne Referenztaktsignal QR an eine D- Flipflop-Schaltung 30 angelegt, die gemäß einem Signal vom Prozessor ( ) voreingestellt wurde. Die Flipflop- Einheit 30 erzeugt Q und Q Ausgangssignale davon, von denen eines selektiv über einen Multiplexer (MUX) 31 zurück zum D-Eingang gesendet wird. Der MDX 31 wird von einem Freigabesignal vom Prozessor über die Eingangspuffereinheit 32 freigegeben, die gespeist wird, wenn eine Taktgabeeinheit die Erzeugung eines gattergesteuerten Taktsignals Q erfordert: Die Freigabe von MDX 31 erzeugt ein Taktausgangssignal vom Q- Ausgangssignal der Flipflop-Einheit 30, das als das geforderte gattergesteuerte Taktsignal QR über eine Verzögerungseinheit 33 zugeführt wird, deren Verzögerung geeignet gewählt werden kann, und der Ausgangspuffereinheit 34.
Auf ähnliche Weise gattergesteuerte Taktsignale Q1-Q6 werden wie in Fig. 7 gezeigt mit dem QR-Signal und den Freigabesignalen erzeugt. Alle gattergesteuerten Taktsignale Q -Q6 sind synchron mit den Prozessortaktsignalen (z. B. CLK -6), da ihre Flanken miteinander übereinstimmen. Die Zeitbeziehungen der unter Bezugnahme auf Fig. 7 erörterten Signale sind in Fig. 5 dargestellt.
Gemäß dem mit Bezug auf Fig. 7 erörterten Betrieb treten feste Zeitverzögerungen gemäß den inhärenten internen Zeitverzögerungen in Verbindung mit Eingangspuffer 32, MUX 31, Flipflop 30 und Ausgangspuffer 34 auf. Die Zeitverzögerung der Verzögerungseinheit 33 kann jedoch so eingestellt werden, daß eine gewünschte Zeitverzögerung darin gewählt wird. Somit wird die gesamte Zeitverzögerung zwischen der Zeit, wenn der Prozessor ein gattergesteuertes Taktsignal Q anfordert (d. h. der Zeit, für die ENe aufgedrückt wird), und der Zeit, während der Q zur Verfügung steht, durch die festen Zeitverzögerungen und die verstellbare Zeitverzögerung bestimmt, wie oben erörtert. Um zu gewährleisten, daß Q mit den Prozessor-CLK-Signalen synchron ist, d. h. daß seine Flanke mit deren Flanken übereinstimmt, wird eine solche Gesamtzeitverzögerung eingestellt (durch Einstellen der Verzögerungseinheit 33), daß sie im wesentlichen gleich der Zeitverzögerung ist, die zum Erzeugen der Prozessor-CLK-Signale von Fig. 6 erforderlich ist. Wenn die zum Erzeugen der CLK-Signale benötigte Zeitverzögerung beispielsweise 9 ns beträgt, dann betragen die festen Zeitverzögerungen in Verbindung mit Puffer 30, MUX 31, Flipflop 30 und Ausgangspuffer 34 jeweils 2 ns, 1 ns, 1 ns und 3 ns, so daß die Zeitverzögerung für die Verzögerungseinheit 33 auf 2 ns für eine Gesamtzeitverzögerung von 9 ns gesetzt wird.
Wenn also die Freigabesignale angelegt werden, dann wird bewirkt, daß die Vorderflanken der gattergesteuerten Signale Q -Q6 mit den Vorderflanken der Prozessor-CLK- Signale übereinstimmen, so daß die gattergesteuerten Q- Signale damit synchron sind. Die gesamte Zeitverzögerung zum Erzeugen der gattergesteuerten Taktsignale mit Hilfe der Schaltungsanordnung von Fig. 7 kann derart sein, daß die Gesamtzeit, die benötigt wird, um die betroffenen Betriebseinheiten freizugeben, gegenüber der reduziert wird, die benötigt wird, wenn gattergesteuerte Taktsignale mit einer Register-PAL-Einheit erzeugt werden.
Die Zeitverzögerungsschaltung kann die Form eines Multiplexers mit einer wählbaren Zeitverzögerung haben.
Die oben beschriebene Ausgestaltung der Erfindung repräsentiert eine spezifische bevorzugte Ausgestaltung davon, obwohl auch Modifikationen davon für die Fachperson innerhalb des Umfangs der Erfindung möglich sind. Somit ist die Erfindung nicht als auf die beschriebene spezifische Ausgestaltung begrenzt anzusehen, sondern nur durch die Definition in den beiliegenden Ansprüchen.

Claims

1. Gattergesteuerter Taktgenerator zum Erzeugen von wenigstens einem gattergesteuerten Taktsignal zur Verwendung in einem Datenverarbeitungssystem, das einen Prozessor (11) und wenigstens eine Einheit (12) zur Bildung eines Ausgangssignals von einem Eingangssignal beinhaltet, wenn es durch das genannte gattergesteuerte Taktsignal freigegeben wird, wobei der genannte gattergesteuerte Taktgenerator folgendes umfaßt:

ein Referenztaktmittel (16) zum Anlegen eines internen Referenztaktsignals (QR) als Reaktion auf ein freilaufendes Taktsignal (CLK IN) in dem genannten Prozessor;

ein Prozessortaktmittel (17), das auf das genannte interne Referenztaktsignal mit dem Anlegen von wenigstens einem Prozessortaktsignal (CLK ) reagiert; und

ein gattergesteuertes Taktmittel (18), das auf das genannte interne Referenztaktsignal und auf ein Freigabesignal mit der Erzeugung von wenigstens einem gattergesteuerten Taktsignal (Q) reagiert, und mit einem Zeitverzögerungsmittel (33) zur Bereitstellung einer Zeitverzögerung für das genannte gattergesteuerte Taktsignal, so daß das genannte gattergesteuerte Taktsignal im wesentlichen synchron mit dem genannten Prozessortaktsignal ist.

2. Gattergesteuerter Taktgenerator zum Erzeugen einer Mehrzahl von gattergesteuerten Taktsignalen für die Verwendung in einem Datenverarbeitungssystem, das eine Mehrzahl von Betriebseinheiten (12) aufweist, jeweils zur Bildung eines Ausgangssignals von einem Eingangssignal, wenn es von einem der genannten gattergesteuerten Taktsignale freigegeben wird, wobei der genannte gattergesteuerte Taktgenerator folgendes umfaßt:

ein Referenztaktmittel (16) zum Anlegen eines internen Referenztaktsignals (QR) als Reaktion auf ein freilaufendes Taktsignal (CLK_IN) in dem genannten Prozessor;

ein Prozessortaktmittel (17), das auf das genannte interne Referenztaksignal mit dem Anlegen einer Mehrzahl von Prozessortaktsignalen (CLK -5) reagiert, die phasengleich zueinander sind; und

eine Mehrzahl von gattergesteuerten Taktmitteln (18), die jeweils auf das genannte interne Referenztaktsignal und auf eines aus der genannten Mehrzahl von Freigabesignalen mit der Erzeugung von einem aus der genannten Mehrzahl von gattergesteuerten Taktsignalen (Q -6) reagiert, und jeweils mit einem Zeitverzögerungsmittel (33) zur Bereitstellung einer Zeitverzögerung für die gattergesteuerten Taktsignale, so daß jedes aus der genannten Mehrzahl von gattergesteuerten Taktsignalen im wesentlichen synchron mit den genannten Prozessortaktsignalen ist.

3. Gattergesteuerter Taktgenerator nach Anspruch 1 oder 2, bei dem das genannte gattergesteuerte Taktmittel eine Flipflop-Einheit (30) beinhaltet, die auf das genannte interne Referenztaktsignal anspricht, einen Multiplexer (31), der auf ein Freigabesignal und auf Ausgangssignale der genannten Flipflop-Einheit mit dem Anlegen eines der genannten Ausgangssignale an einen Eingang der genannten Flipflop-Einheit reagiert, um davon einen Flipflop- Taktausgang zu erzeugen, wobei das Zeitverzögerungsmittel (33) auf den genannten Flipflop-Taktausgang anspricht und eine wählbare Zeitverzögerung dafür bereitstellt, so daß das genannte gattergesteuerte Taktmittel eine solche Gesamtzeitverzögerung erzeugt, daß das gattergesteuerte Taktsignal davon im wesentlichen synchron mit den genannten Prozessortaktsignalen ist.

4. Gattergesteuerter Taktgenerator nach Anspruch 3, bei dem das genannte Zeitverzögerungsmittel (33) ein Multiplexer mit einer wählbaren Zeitverzögerung ist.

5. Gattergesteuerter Taktgenerator nach einem der vorherigen Ansprüche, bei dem das genannte Referenztaktmittel (16) ein internes Referenztaktsignal (QR) mit einer Frequenz erzeugt, die ein Vielfaches des freilaufenden Taktsignals ist, und das genannte Taktmittel (17) ein oder mehrere Prozessortaktsignale erzeugt, die jeweils eine Frequenz haben, die ein Teilvielfaches der Frequenz des internen Referenztaktsignals ist.

6. Gattergesteuerter Taktgenerator nach Anspruch 5, bei dem das genannte gattergesteuerte Taktmittel (18) ein oder mehrere gattergesteuerte Taktsignale erzeugt, die jeweils eine Frequenz haben, die ein Teilvielfaches des genannten internen Referenztaktsignals ist.

Gattergesteuerter Taktgenerator nach Anspruch 6, bei dem das genannte Prozessortaktmittel (17) eine erste Gruppe von Prozessortaktsignalen mit einer ersten Frequenz erzeugt, die ein erstes Teilvielfaches des internen Referenztaktsignals und phasengleich mit diesem ist, und eine zweite Gruppe von Prozessortaktsignalen mit einer zweiten Frequenz erzeugt, die ein zweites Teilvielfaches des internen Referenztaktsignals und phasengleich mit diesem ist.

8. Gattergesteuerter Taktgenerator nach Anspruch 7, bei dem das interne Referenztaktsignal eine aus zwei Frequenzen ausgewählte Frequenz hat, so daß die genannte erste Frequenz und die genannte zweite Frequenz jeweils eine von zwei Frequenzen haben, die der ausgewählten einen Frequenz des internen Referenztaktsignals entsprechen.

9. Gattergesteuerter Taktgenerator nach Anspruch 8, bei dem das genannte interne Referenztaktsignal eine Frequenz von 80 MHz oder 100 MHz hat, die genannte erste Frequenz 40 MHz oder 50 MHz und die genannte zweite Frequenz 20 MHz oder 25 MHz ist.

10. Gattergesteuerter Taktgenerator nach einem der vorherigen Ansprüche in Kombination mit einem Prozessor (11), wobei der Prozessor ein freilaufendes Taktsignal (CLK_IN) zu dem genannten Referenztaktmittel (16) sendet, wobei das genannte Prozessortaktmittel (17) ein oder eine Mehrzahl von Prozessortaktsignal(en) zum Takten des genannten Prozessors anlegt, und wobei das genannte Zeitverzögerungsmittel (33) so einstellbar ist, daß das oder jedes gattergesteuerte Taktsignal im wesentlichen synchron mit dem/den Porzessortaktsignal(en) ist/sind.