DE69332804T2 - Verfahren und vorrichtung zur nrz-datensignalenübertragung durch eine isolierungbarriere in einer schnittstelle zwischen nachbarvorrichtungen auf einem bus - Google Patents
Verfahren und vorrichtung zur nrz-datensignalenübertragung durch eine isolierungbarriere in einer schnittstelle zwischen nachbarvorrichtungen auf einem bus Download PDFInfo
- Publication number
- DE69332804T2 DE69332804T2 DE69332804T DE69332804T DE69332804T2 DE 69332804 T2 DE69332804 T2 DE 69332804T2 DE 69332804 T DE69332804 T DE 69332804T DE 69332804 T DE69332804 T DE 69332804T DE 69332804 T2 DE69332804 T2 DE 69332804T2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- tri
- state gate
- data signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/16—Conversion to or from representation by pulses the pulses having three levels
- H03M5/18—Conversion to or from representation by pulses the pulses having three levels two levels being symmetrical with respect to the third level, i.e. balanced bipolar ternary code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
- HINTERGRUND DER ERFINDUNG
- (1) Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf ein Busarchitektur Kommunikationsschema zur Ermöglichung von Kommunikationen zwischen einer Vielzahl von Knoten oder Einrichtungen in einem Computersystem. Insbesondere bezieht sich die vorliegende Erfindung auf eine Schnittstelle zwischen zwei über den Bus verbundenen Einrichtungen in welcher binäre Signale in Form von NRZ-Datensignalen durch eine zwischen den beiden Einrichtungen angeordnete Entkopplungsbarriere übertragen werden.
- Computereinrichtungen in einem gegebenen Computersystem, wie beispielsweise ein Mikroprozessor, ein Plattenlaufwerk, eine CRT, ein Drucker und dergleichen, benötigen die Fähigkeit, Signale untereinander übermitteln zu können. Auf den Gebieten der Elektronik und der Computertechnik ist dies mit einem Bus ausgeführt worden, welcher eine Vielzahl von Übertragungsleitungen aufweist und als ein Kommunikationspfad für die Verbindung verschiedener Einrichtungen in dem System agiert. Jede Einrichtung des Systems muß nur an den Bus angeschlossen werden, um theoretisch mit jeder der anderen Einrichtungen in dem System verbunden zu sein. Um mit anderen an den Bus angeschlossenen Einrichtungen zu kommunizieren, muß jede mit Hardware beispielsweise einer Sende- und Empfangsschaltung ausgestattet sein, die mit dem für den Bus implementierten Kommunikationsprotokoll kompatibel ist. Aufgrund geringer Signalspannungen und -ströme, die von jeder der obigen Schaltungen auf den Bus geleitet werden, muß jedoch ein Mittel zur elektrischen oder galvanischen Entkopplung zwischen den Schaltungen implementiert werden. Diese Entkopplung reduziert Systemmasse-Schleifenströme und verhindert Masseabfälle durch Überlagerung mit der Signalüber tragung. Bei herkömmlichen Busarchitekturen ist ein Weg, die mit dem Bus verbundenen Schaltungen elektrisch zu entkoppeln, einen Impulswandler in einem Modul am Ende eines Kabels (das den Bus umfaßt) anzuordnen, das an eine verknüpfte Einrichtung anzuschließen ist.
- Jedoch besteht ein großer Nachteil bei der Verwendung eines als Entkopplungsbarriere implementierten Impulswandlers darin, daß er aufgrund der Tatsache, daß Impulswandler den Eingang zum Ausgang nur AC-ankoppeln, als ein Hochpassfilter wirkt. Wenn der Sender für einen ausgedehnten Zeitraum ein hohes Signal auf den Bus leitet, beginnt das Signal, wenn es vom Empfänger empfangen wird, aufgrund des Hochpassfilterns abzufallen. Folglich werden nicht alle Daten in einem Breitbandspektrum-NRZ-Datensignal über den Schmalbandkanal, der von dem Impulswandler erzeugt wird, wegen des nicht wiederherstellbaren Verlustes der unteren Banddaten übertragen.
- Gegenwärtig gibt es verschiedene Techniken, Breitband-NRZ-Datensignale durch einen Schmalbandkanal zu leiten. Ein derartiges Verfahren besteht aus analoger und digitaler Modulation, wobei eine Trägerwelle verwendet wird, um Breitbanddaten auf einer spezifischen Frequenz zu übertragen. Diese Technik ist jedoch relativ kompliziert, da sie einen beträchtlichen Umfang an Hardware benötigt, welche die Kosten erhöht, und hauptsächlich Schaltungen benötigt, die in der Standardzellen-Gate-Array-Technologie nicht verfügbar sind.
- Eine weitere bekannte Übertragungstechnik ermöglicht das Codieren des NRZ-Datensignals am Sendeende des Kabels und das Decodieren des Datensignals am Empfangsende des Kabels. Dies wird üblicherweise durch Manchester-, 4B5B-, 8B10Betc. Codieren des Datensignals ausgeführt, bei welchem ein symmetrischer Code aufrechterhalten wird, um einen im Wesentlichen konstanten DC-Pegel bereitzustellen. Manchester ist beispielsweise ein Bit-Pegel-symmetrischer Code, bei welchem sich der DC-Pegel von Bit zu Bit nicht verändert, während 4B5B und 8B10B Byte-Pegel-symmetrische Codes sind, bei welchen sich der DC-Pegel eines Bytes um weniger als 10 bis 20% verändert. Derartige Codierungstechniken vergrößern jedoch die Bandbreite des NRZ-Datensignals. Wenn zum Beispiel ein Manchester-codiertes Signal von 50 Megabit über die Entkopplungsbarriere übertragen wird, liegt die Bandbreite des Signals im Bereich von 20 bis 50 MHz, anstatt des ursprünglichen NRZ-Spektrums von DC bis 25 MHz. Ferner wird ein beträchtlicher Umfang an elektronischer Hardware benötigt, um diese Codierungstechnik zu implementieren, wodurch die Kosten erhöht werden und die Leistung (d. h. höhere Bit-Fehlerraten) der gesamten Busarchitektur reduziert wird.
- Zusätzlich zu dem Vorherigen besteht ein weiterer Nachteil bei der Verwendung von bekannten Übertragungsverfahren und -einrichtungen darin, daß sie auf typischen Busarchitekturschemata basieren, wie beispielsweise SCSI, Ethernet und ADB, welche Signalübertragungen mit Mehrfach-Geschwindigkeiten auf einem aufwärtskompatiblen Bus nicht ermöglichen, wo die Fähigkeiten schnellerer, mit einem derartigen Mehrfach-Geschwindigkeitsbus verbundenen Einrichtungen realisiert werden können.
- Beispiele für dem Stand der Technik entsprechende Anordnungen werden in IBM TECHNICAL DISCLOSURE BULLETIN, Bd. 32, Nr. 8A, Januar 1990, NEW YORK, USA, Seiten 157-158 ,on-chip implementation of a CMOS duo-binary encoder' und in EP A 0299 639 (DAVID SYSTEMS INC.), 18. Januar 1989, offenbart.
- Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Einrichtung für die Übertragung von NRZ-Datensignalen über eine zwischen benachbarten Einrichtungen auf einem Bus angeordnete Entkopplungsbarriere zur Verfügung stellen.
- Ein weiteres Ziel der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens und einer Einrichtung zur Übertragung von Breitband-NRZ-Datensignalen über einen Impulswandler vom Typ Entkopplungsbarriere, der einen Schmalbandkanal aufweist.
- Ein weiteres Ziel der vorliegenden Erfindung ist die Implementierung des Verfahrens und der Einrichtung der vorliegenden Erfindung in einem Mehrfach-Geschwindigkeits-Busarchitektur-Schema unter Verwendung von digitaler Standardzellen- oder Gate-Array-Technologie, um NRZ-Datensignale über eine bidirektionale Schnittstelle zwischen benachbarten Einrichtungen, die mit dem Bus gekoppelt sind, zu übertragen.
- Gemäß der vorliegenden Erfindung ist ein Verfahren zum Übermitteln eines NRZ-Datensignals über eine Schnittstelle zwischen einem ersten Gerät und einem zweiten Gerät, die über einen Bus miteinander verbunden sind, vorgesehen, wobei das Verfahren umfaßt:
Differenzieren des Datensignals mit einem auf ein Taktsignal ansprechenden Signaldifferenzierer, um ein differenziertes Signal mit einem ersten Zustand und einem zweiten Zustand zu erzeugen;
Zuführen des Datensignals als erstes Eingangssignal an einen Treiber, der eine Tri-State-Torschaltung aufweist; Zuführen des differenzierten Signals als zweites Eingangssignal an die Tri-State-Torschaltung, so daß die Tri-State-Torschaltung freigegeben wird, wenn sich das differenzierte Signal in dem ersten Zustand befindet;
Anlegen einer Vorspannung an einen Ausgang der Tri-State-Torschaltung, um als Ausgangssignal aus der Tri-State-Torschaltung ein Übertragungssignal zur Übermittlung über die Schnittstelle abzuleiten;
Übermitteln des Übertragungssignals über die Schnittstelle zwischen dem ersten Gerät und dem zweiten Gerät; und
Zuführen des Übertragungssignals als Eingangssignal an eine elektronische Komponente, die als Ausgangssignal ein wiederhergestelltes Datensignal aufweist, das umfaßt:
ein einem ersten logischen Zustand entsprechendes erstes Signal, wenn das Eingangssignal zu der elektronischen Komponente einen Wert erreicht, der wesentlich über der Vorspannung liegt; und
ein einem zweiten logischen Zustand entsprechendes zweites Signal, wenn das Eingangssignal zu der elektronischen Komponente einen Wert erreicht, der wesentlich unter der Vorspannung liegt. - Ebenfalls gemäß der vorliegenden Erfindung ist eine Einrichtung zum Übermitteln eines NRZ-Datensignals über eine Schnittstelle zwischen zwei über einen Bus miteinander verbundenen Geräten vorgesehen, wobei die Einrichtung aufweist:
einen auf ein Taktsignal ansprechenden Signaldifferenzierer zum Empfangen des Datensignals und zum Ausgeben eines differenzierten Signals;
einen eine Tri-State-Torschaltung aufweisenden Treiber, der das Datensignal als erstes Eingangssignal aufweist, wobei die Tri-State-Torschaltung ferner als zweites Eingangssignal das differenzierte Signal zum Freigeben der Tri-State-Torschaltung, wenn das differenzierte Signal hoch ist, aufweist;
eine an den Ausgang der Tri-State-Torschaltung angelegte Vorspannung, um als Ausgangssignal aus der Tri-State-Torschaltung ein Übertragungssignal zur Übermittlung über den Bus über die Schnittstelle zwischen den zwei Geräten abzuleiten; und
eine elektronische Komponente zum Empfangen des Übertragungssignals und Ausgeben eines wiederhergestellten Datensignals, das
ein hohes Datensignal ist, wenn das Eingangssignal an der elektronischen Komponente einen Wert erreicht, der wesentlich über der Vorspannung liegt; und
ein niedriges Datensignal ist, wenn das Eingangssignal an der elektronischen Komponente einen wert erreicht, der wesentlich unter der Vorspannung liegt. - KURZBESCHREIBUNG DER ZEICHNUNGEN
- Die Ziele, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung des bevorzugten Ausführungsbeispiels deutlich werden, in welchem:
-
1 eine Blockdarstellung der Sendeempfangs -Schaltungen für jede Einrichtung der vorliegenden Erfindung ist, die die Verbindung zwischen den Einrichtungen über die Entkopplungsbarriere der Schnittstelle zeigt. -
2 ein detailliertes Schaltbild der, vorliegenden Erfindung ist, das die Verwendung eines Impulswandlers als Entkopplungsbarriere zeigt. -
3 ein detailliertes Schaltbild der vorliegenden Erfindung ist, das die Verwendung der kapazitiven Kopplung als Entkopplungsbarriere zeigt. -
4 eine Zeitablaufdiagramm-Darstellung zur Beschreibung der Arbeitsweise der Schaltungen der vorliegenden Erfindung ist. -
5 eine Blockdarstellung ist, die die Implementierung der vorliegenden Erfindung zwischen den LLC- und PHY-Chips gemäß der IEEE-P1394-Spezifikation zeigt. - DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
- Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Einrichtung für die Übertragung von Datensignalen über eine Schnittstelle, die eine Entkopplungsbarriere aufweist, die zwischen benachbarten Einrichtungen, die über einen Bus verbunden sind, angeordnet ist. In der folgenden Beschreibung werden zahlreiche Details dargelegt, wie bei spielsweise Spannungen, Ströme, Gerätetypen etc., um ein umfassendes Verständnis der vorliegenden Erfindung zu gewährleisten. Es wird jedoch für einen Fachmann ersichtlich sein, daß diese Details zur Ausführung der vorliegenden Erfindung nicht erforderlich sind. In anderen Fällen werden bekannte Schaltungen, Verfahren und dergleichen nicht im Detail dargelegt, um die unnötige Verschleierung der vorliegenden Erfindung zu vermeiden.
- Es wird auf
1 und2 Bezug genommen; die vorliegende Erfindung umfaßt eine erste Einrichtung1 und eine zweite Einrichtung2 , die über eine Schnittstelle3 durch einen Bus20 verbunden sind. Der Bus20 weist wenigstens eine Übertragungsleitung21 für das Senden von Daten und Steuersignalen auf weist ferner eine Entkopplungsbarriere9 auf, die mit den Übertragungsleitungen21 für die elektrische Entkopplung der Sende- und Empfangsschaltungen der zwei Einrichtungen1 und2 gekoppelt ist, um Massenschleifen zwischen diesen zu vermeiden. Die Blockkondensatoren11 von annähernd 0,001 μf sind mit den Übertragungsleitungen21 von Bus20 auf jeder Seite der Entkopplungsbarriere9 gekoppelt, um zu verhindern, daß DC-Strom an die Entkopplungsbarriere9 zugeführt wird. Zusätzlich dazu sind, wie in1 und2 gezeigt, drei Widerstände – zwei Reihenwiderstände8 von annähernd 100Ω und ein dritter Parallelwiderstand10 von annähernd 300Ω (welcher mit Masse verbunden ist, um den Impulswandler9 parallel zu schalten) – mit den Übertragungsleitungen21 des Busses20 gekoppelt. Die Reihenwiderstände8 sind an den entsprechenden Seiten der Entkopplungsbarriere9 angeordnet, um Signalspannungsdämpfung und Strombegrenzung bereitzustellen, um die Eingangsdioden (nicht dargestellt) jeder Einrichtung1 und2 zu schützen. Der Parallelwiderstand10 bestimmt den Umfang der Spannungsdämpfung und wirkt als Unterstützung zur Entlastung der Anschlußkapazität jeder Einrichtung1 und2 , wenn ihre Treiber6 tristate sind. Die Werte für die oben beschriebenen Komponenten sind für Übertragungsraten auf dem Bus von annähernd 50 Megabit/Sekunde ausgewählt worden, so daß diese Werte für andere Übertragungsraten modifiziert werden müßten, wie es in der Technik bekannt ist. - Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist die Schnittstelle
3 zwischen den Einrichtungen halbduplex, bidirektional, so daß jede Einrichtung1 und2 eine Sendeempfangs-Schaltung mit einem Sender oder Treiber6 aufweist, der aus einer Tri-State-Torschaltung und einem Empfänger12 , bestehend aus einer Schmitt-Triggerschaltung, besteht. Ferner weist gemäß diesem Ausführungsbeispiel die Entkopplungsbarriere9 einen Impulswandler9 (von 80 μH) für die galvanische Entkopplung der Schaltung jeder Einrichtung1 und2 auf, wie es in der Technik bekannt ist. In der folgenden Beschreibung werden das Verfahren und die Einrichtung der vorliegenden Erfindung gemäß dem Sender6 der ersten Einrichtung1 , der das Übertragungssignal an den Empfänger12 der zweiten Einrichtung2 sendet, beschrieben, wo seine Wiederherstellung in das Originaldatensignal erfolgt, das in die Schaltung der ersten Einrichtung1 eingegeben wurde. Aufgrund des bidirektionalen Charakters der Schnittstelle3 sind die Konfiguration der Elemente und ihre Arbeitsweise für jede Einrichtung identisch. Die vorliegende Erfindung ist jedoch auf unidirektionale Schnittstellen3 und Entkopplungsbarrieren9 anwendbar, die keine Impulswandler9 und kapazitive Kopplungen (gezeigt in3 ) sind. - In der ersten Einrichtung
1 wird ein NRZ-Eingangsdatensignal A mit digitalen hohen und niedrigen Werten aus einer Speicherleseoperation, einer peripheren Eingabeeinrichtung oder dergleichen erzeugt. Wie in1 , und spezieller in2 , gezeigt wird, wird dieses Datensignal A einer Daten-Synchronisiereinrichtung4 zugeführt, die aus einem ersten D-Q-Flipflop13 besteht, um das Datensignal A mit einem Taktsignal zu synchronisieren, das ebenfalls in das erste D-Q-Flipflop13 eingegeben wird. Das davon abgeleitete synchronisierte Datensignal B wird zusammen mit dem Taktsignal einem digitalen Differenzierer5 für das Differenzieren der Impulse des Datensignals A zugeführt. Wie in2 gezeigt, kann der digitale Differenzierer5 ein zweites Flipflop14 aufweisen, um das synchronisierte Datensignal B und das Taktsignal zu empfangen und ein verzögertes Datensignal C auszugeben. Dieses verzögerte Datensignal C wird als nächstes als Eingangssignal zusammen mit dem synchronisierten Datensignal B einer exklusiven ODER-Schaltung15 zugeführt. Unter Bezugnahme auf die Signale B und C, die im Zeitablaufdiagramm von3 gezeigt werden, erfaßt die exklusive ODER-Schaltung15 sowohl die positiven als auch die negativen Übergänge der Impulse in dem synchronisierten Datensignal B und gibt eine Folge von Impulsen entsprechend diesen Übergängen als das digital differenzierte Signal D aus. - Es wird nun sowohl auf
1 als auch2 Bezug genommen; das synchronisierte Datensignal B wird zuerst als ein erstes (Daten-) Eingangssignal einem Sender6 oder Treiber6 , bestehend aus einer Tri-State-Torschaltung6 , zugeführt. Die Tri-State-Torschaltung6 empfängt auch als ein zweites (Steuer-) Eingangssignal das digital differenzierte Signal D, welches Tor6 freigibt, wenn es hoch ist, und das Tor sperrt, wenn es niedrig ist. Eine Vorspannung16 wird an den Ausgang der Tri-State-Torschaltung6 angelegt, um den Ausgang von Tor6 in einem Zwischenzustand von annähernd 2,5 Volt aufrechtzuerhalten, wenn das Tor6 gesperrt wird. Wie in2 gezeigt, wird die Vorspannung16 von einem verbundenen Rück-Inverter16 erzeugt, welcher in einigen Fällen zwei Anschlüsse erfordern kann, um den Eingang mit dem Ausgang zu verbinden. Es ist ebenfalls zulässig, die in der vorliegenden Erfindung verwendete Vorspannung16 auf andere Arten und Weisen einzustellen, wie beispielsweise mit einem externen Widerstandsspannungsteiler mit 5KΩ-widerständen. - Wenn das Tor
6 gesperrt ist, wird ein erstes mittleres Übertragungssignal E als das Ausgangssignal von Tor6 auf den Bus20 geleitet und über die Entkopplungsbarriere9 übertragen. Wenn das digital differenzierte Signal D hoch wird, wird Tor6 dann freigegeben. Dabei wird, wenn das syn chronisierte Datensignal B ebenfalls hoch ist, ein erstes hohes Übertragungssignal E als das Ausgangssignal von Tor6 auf den Bus geleitet. Das erste hohe Übertragungssignal E weist einen hohen Zustand von annähernd 5 Volt auf. Wenn jedoch das Tor6 freigegeben wird und das eingegebene synchronisierte Datensignal B niedrig wird, dann wird ein erstes niedriges Übertragungssignal E auf den Bus20 geleitet. Dieses erste niedrige Übertragungssignal E weist einen niedrigen Zustand von annähernd 0 Volt auf. Daher konvertiert die Sendeschaltung der ersten Einrichtung1 das NRZ-Eingabedatensignal A in ein DC-symmetrisches Übertragungssignal E (ohne die Hochfrequenz-Bandbreite des Signals zu erhöhen), das effektiv über die Entkopplungsbarriere9 übertragen werden kann. Wie es für einen Fachmann offensichtlich wäre, können die vorangehenden Signalamplituden in Abhängigkeit von der verwendeten spezifischen Vorspannung16 und den Spezifikationen der ebenfalls verwendeten bestimmten elektronischen Komponenten variieren (d. h. höher oder niedriger). - Wenn das erste Übertragungssignal E auf den Bus geleitet wird, wird es als ein DC-Eingangssignal mit 0 Volt vom Impulswandler
9 empfangen. Der Wandler9 koppelt dieses Signal magnetisch an den Bus20 an der gegenüberliegenden Seite, die die Nachbarseite der zweiten Einrichtung2 ist, wobei das Ausgangssignal ein zweites Übertragungssignal F ist. Wie aus dem Zeitablaufdiagramm von4 ersichtlich ist, ist das zweite Übertragungssignal F im Wesentlichen dasselbe wie das erste Übertragungssignal E mit der Ausnahme, daß es in der Amplitude von diesem abweicht. Dieses zweite Übertragungssignal F wird dann als Eingangssignal in einen Empfänger12 der zweiten Einrichtung2 , bestehend aus einer Schmitt-Triggerschaltung12 , empfangen. Die Schmitt-Triggerschaltung führt die Wiederherstellung der Daten ohne Rückkehr zu Null des zweiten Übertragungssignals F in die digitalen Impulse des synchronisierten Datensignals8 aus, das ursprünglich als Eingangssignal im digitalen Differenzierer5 empfangen wurde. - Die Schmitt-Triggerschaltung
12 weist zwei um die Vorspannung16 zentrierte Schwellspannungen auf, die vorzugsweise die Werte von 2 Volt und 3 Volt haben, wobei 3 Volt der Schwellwert für die ansteigenden Flanken und 2 Volt der Schwellwert für die abfallenden Flanken ist, welche die Schmitt-Triggerschaltung12 veranlassen, hoch beziehungsweise niedrig zu werden. Unter Bezugnahme auf das Zeitablaufdiagramm aus4 ist die Ausgabe der Schmitt-Triggerschaltung12 daher eine Folge von hohen und niedrigen Übergängen, welche praktisch das synchronisierte Datensignal B wiederherstellt. Es sei jedoch angemerkt, daß als eine Al-ternative zu einer Schmitt-Triggerschaltung12 jede beliebige elektronische Komponente verwendet werden kann, welche a1s Ausgangssignal ein hohes Datensignal hat, wenn die Spannung ihres Eingangssignals einen Wert erreicht, der wesentlich über der Vorspannung16 liegt, und ein niedriges Datensignal, wenn das Eingangssignal einen Wert erreicht, der wesentlich unter der Vorspannung16 liegt. - Zusätzlich zu der vorhergehenden Beschreibung wird ein weiteres Ausführungsbeispiel des Verfahrens und der Einrichtung der vorliegenden Erfindung speziell für die Implementierung mit dem Mehrfach-Geschwindigkeits-Busarchitektur-Schema ausgeführt, das in dem IEEE Standards Document P1394 unter dem Titel „High Performance Serial Bus" beschrieben wird. Dieses Dokument ist hierzu als Anhang A zur Einsichtnahme beigefügt. Das in P1394 beschriebene Busarchitekturschema beabsichtigt die Bereitstellung eines seriellen Mehrfach-Geschwindigkeitsbusses
20 mit geringen Kosten, einer universellen Verbindung zwischen Karten auf derselben Rückverdrahtung, Karten auf anderen Rückverdrahtungen und externen Peripheriegeräten. Es stellt ebenfalls eine beliebige Bustopologie bereit, wobei Einrichtungen oder Knoten (d. h. adressierbare Einrichtungen, die mit dem Bus gekoppelt sind, mit einem minimalen Satz von Steuerregistern), die mit dem Bus20 gekoppelt sind, nicht in einem zyklischen Verbund angeordnet werden müssen, sondern beliebig mit der anderen Einrichtung5 über den seriellen Bus20 gekoppelt werden können, um eine beliebig zusammengestellte Anzahl von Verbundanordnungen zu bilden. - Bei diesem Ausführungsbeispiel, wie in
5 gezeigt, wird der serielle Mehrfach-Geschwindigkeitsbus20 , der ein verdrilltes Kabel20 aufweist, für die universelle Verbindung zwischen Computereinrichtungen bereitgestellt, die auf dem Bus beliebig konfiguriert werden. Jede Einrichtung1 und2 weist einen physikalischen Kanalanschluss-Chip25 (oder „PHY"-Chip) auf, der für das Arbitrieren, Senden, Empfangen und Taktkorrektur der Datensignale direkt mit dem seriellen Bus20 verbunden ist. In gleicher Weise weist jede Einrichtung einen Sicherungsschicht-Chip (oder „LLC"-Chip) 24 auf, welcher die Datensignale bei einer festgelegten Geschwindigkeit zum und vom PHY-Chip25 sendet und empfängt und mit der Verarbeitungsintelligenz der Einrichtung verknüpft. Die Übertragung zwischen den zwei Chips24 und25 bei festgelegter Geschwindigkeit wird durch einen Konvertierungsprozess ermöglicht, wodurch der Bus20 zwischen den zwei Chips24 und25 für schnellere Datensignalübertragungen breiter wird (d. h. es werden mehr Übertragungskanäle verwendet). Für eine Übertragung von 100 Mbit muß der Bus beispielsweise mindestens zwei Bit breit sein; für eine Übertragung von 200 Mbit muß der Bus mindestens vier Bit breit sein; für eine Übertragung von 400 Mbit muß der Bus mindestens acht Bit breit sein und so weiter. Bei diesem Ausführungsbeispiel ist die Schnittstelle3 der vorliegenden Erfindung, die die Entkopplungsbarriere9 umfaßt, zwischen den PHY- und LLC-Chips24 und25 implementiert, um den Aufbau einer universellen Verknüpfung zu gestatten, bei welcher ein einheitliches serielles Buskabel20 zwischen den PHY-Chips25 der benachbarten Einrichtungen1 und2 verbunden werden kann. - Bei dieser Implementierung haben die Signale, die gesendet wurden, die Form von NRZ-Datensignalen, welche sehr große Breitbandübertragungsfähigkeiten benötigen. Aufgrund der Tatsache, daß ein Impulswandler
9 mit einem Schmalband- Übertragungskanal als die Entkopplungsbarriere9 implementiert ist, ist es notwendig, daß die Sende- und Empfangsschaltung der PHY- und LLC-Chips24 und25 die Datensignale in Schmalbanddatensignale für die Übertragung zwischen den PHY- und LLC-Chips24 und25 konvertiert. Daher wird gemäß dem Verfahren und der Einrichtung der vorliegenden Erfindung die oben beschriebene Schaltung zwischen den PHY- und LLC-Chips implementiert, um ein einfaches Verfahren bereitzustellen, in welchem digitale Standardzellen- oder Gate-Array-Technologie in einem digitalen Standard-CMOS-Prozess verwendet wird, um die NRZ-Datensignale über die Entkopplungsbarriere9 der Schnittstelle3 zu leiten, die zwischen den zwei Chips24 und25 angeordnet ist. - Während die vorliegende Erfindung in Verbindung mit den obigen Ausführungsbeispielen beschrieben worden ist, ist evident, daß in Anbetracht der vorhergehenden Beschreibung für Fachleute zahlreiche Alternativen, Darstellungen, Variationen und Verwendungen deutlich werden. Insbesondere kann die Schnittstelle
3 unidirektional oder bidirektional sein und kann den Kommunikationskanal zwischen zwei separaten Einrichtungen1 und2 , zwei IC-Chips24 und25 oder dergleichen bilden. Außerdem kann die Entkopplungsbarriere9 , die mit dem Bus in der Schnittstelle gekoppelt ist, eine Vielzahl von Einrichtungen oder Konfigurationen aufweisen, welche die Sende- und Empfangsschaltung der bilden Einrichtungen1 und2 elektrisch entkoppeln.
Claims (4)
- Ein Verfahren zum Übermitteln eines NRZ-Datensignals über eine Schnittstelle (
3 ) zwischen einem ersten Gerät und einem zweiten Gerät, die über einen Bus miteinander verbunden sind, wobei das Verfahren umfaßt: Differenzieren des Datensignals mit einem auf ein Taktsignal ansprechenden Signaldifferenzierer (5 ), um ein differenziertes Signal mit einem ersten Zustand und einem zweiten Zustand zu erzeugen; Anlegen des Datensignals als erstes Eingangssignal an einen Treiber (6 ), der eine Tri-State-Torschaltung aufweist; Anlegen des differenzierten Signals als zweites Eingangssignals an die Tri-State-Torschaltung, so daß die Tri-State-Torschaltung freigegeben wird, wenn sich das differenzierte Signal in dem ersten Zustand befindet; Anlegen einer Vorspannung (16 ) an einen Ausgang der Tri-State-Torschaltung, um als Ausgangssignal aus der Tri-State-Torschaltung ein Sendesignal zur Übermittlung über die Schnittstelle abzuleiten; Übermitteln des Sendesignals über die Schnittstelle zwischen dem ersten Gerät und dem zweiten Gerät; und Anlegen des Sendesignals als Eingangssignal an eine elektronische Komponente, die als Ausgangssignal ein wiederhergestelltes Datensignal aufweist, das umfaßt: ein einem ersten logischen Zustand entsprechendes erstes Signal, wenn das Eingangssignal zu der elektronischen Komponente einen Wert erreicht, der wesentlich über der Vorspannung liegt; und ein einem zweiten logischen Zustand entsprechendes zweites Signal, wenn das Eingangssignal zu der elektronischen Komponente einen Wert erreicht, der wesentlich unter der Vorspannung liegt. - Das Verfahren nach Anspruch 1, wobei der erste Zustand eine hoher Zustand ist und wobei das erste Signal ein hohes Datensignal und das zweite Signal ein niedriges Datensignal ist.
- Das Verfahren nach Anspruch 1, ferner umfassend: eine zwischen dem ersten Gerät und dem zweiten Gerät angeordnete Isolationsbarriere (
9 ); wobei das Sendesignal umfaßt: ein mittleres Sendesignal, das der Vorspannung entspricht, wenn die Tri-State-Torschaltung gesperrt ist; ein hohes Sendesignal, wenn die Tri-State-Torschaltung freigegeben ist und das erste Eingangssignal zu der Tri-State-Torschaltung hoch ist; und ein niedriges Sendesignal, wenn die Tri-State-Torschaltung freigegeben ist und das erste Eingangssignal zu der Tri-State-Torschaltung niedrig ist; wobei das Sendesignal aus dem Ausgangssignal der Tri-State-Torschaltung aus dem ersten Gerät abgeleitet und über die Isolationsbarriere an das zweite Gerät übermittelt wird; und wobei die elektronische Komponente eine Schmitt-Trigger ist. - Eine Einrichtung zum Übermitteln eines NRZ-Datensignals über eine Schnittstelle (
3 ) zwischen zwei über einen Bus (20 ) miteinander verbundenen Geräten (1 ,2 ), wobei die Einrichtung aufweist: einen auf ein Taktsignal ansprechenden Signaldifferenzierer (5 ) zum Empfangen des Datensignals und zum Ausgeben eines differenzierten Signals; einen eine Tri-State-Torschaltung aufweisenden Treiber (6 ), der das Datensignal als erstes Eingangssignal aufweist, wobei die Tri-State-Torschaltung ferner als zweites Eingangssignal das differenzierte Signal zum Freigeben der Tri- State-Torschaltung, wenn das differenzierte Signal hoch ist, aufweist; eine an den Ausgang der Tri-State-Torschaltung angelegte Vorspannung (16 ), um als Ausgangssignal aus der Tri-State-Torschaltung ein Sendesignal zur Übermittlung über den Bus über die Schnittstelle zwischen den zwei Geräten abzuleiten; und eine elektronische Komponente zum Empfangen des Sendesignals und Ausgeben eines wiederhergestellten Datensignals, das ein hohes Datensignal ist, wenn das Eingangssignal an die elektronische Komponente einen Wert erreicht, der wesentlich über der Vorspannung liegt; und ein niedriges Datensignal ist, wenn das Eingangssignal an die elektronische Komponente einen Wert erreicht, der wesentlich unter der Vorspannung liegt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/999,155 US5384808A (en) | 1992-12-31 | 1992-12-31 | Method and apparatus for transmitting NRZ data signals across an isolation barrier disposed in an interface between adjacent devices on a bus |
US999155 | 1992-12-31 | ||
PCT/US1993/012324 WO1994016390A1 (en) | 1992-12-31 | 1993-12-16 | Method and apparatus for transmitting nrz data signals across an isolation barrier disposed in an interface between adjacent devices on a bus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69332804D1 DE69332804D1 (de) | 2003-04-30 |
DE69332804T2 true DE69332804T2 (de) | 2004-02-05 |
Family
ID=25545970
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69334202T Expired - Lifetime DE69334202T2 (de) | 1992-12-31 | 1993-12-16 | Verfahren und Vorrichtung zur Übertragung von NRZ-Datensignalen durch eine Isolierungbarriere in einer Schnittstelle zwischen Nachbarvorrichtungen auf einem Bus |
DE69332804T Expired - Lifetime DE69332804T2 (de) | 1992-12-31 | 1993-12-16 | Verfahren und vorrichtung zur nrz-datensignalenübertragung durch eine isolierungbarriere in einer schnittstelle zwischen nachbarvorrichtungen auf einem bus |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69334202T Expired - Lifetime DE69334202T2 (de) | 1992-12-31 | 1993-12-16 | Verfahren und Vorrichtung zur Übertragung von NRZ-Datensignalen durch eine Isolierungbarriere in einer Schnittstelle zwischen Nachbarvorrichtungen auf einem Bus |
Country Status (9)
Country | Link |
---|---|
US (1) | US5384808A (de) |
EP (2) | EP0677191B1 (de) |
JP (1) | JP3399950B2 (de) |
KR (1) | KR960700480A (de) |
AU (1) | AU5954494A (de) |
CA (1) | CA2151373C (de) |
DE (2) | DE69334202T2 (de) |
HK (1) | HK1052063A1 (de) |
WO (1) | WO1994016390A1 (de) |
Families Citing this family (157)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654984A (en) * | 1993-12-03 | 1997-08-05 | Silicon Systems, Inc. | Signal modulation across capacitors |
US6115764A (en) * | 1994-09-27 | 2000-09-05 | International Business Machines Corporation | Acyclic cable bus having redundant path access |
EP0724345B1 (de) * | 1995-01-30 | 2001-10-10 | Alcatel | Übertragungsverfahren und Sender mit einem entkoppelten niedrigen Pegel und mit mindestens einem gekoppelten hohen Pegel, Schnittstellenschaltung und Systemkomponente für ein Telekommunikationsnetzwerk, die einen solchen Sender enthalten |
CN1183587C (zh) * | 1996-04-08 | 2005-01-05 | 德克萨斯仪器股份有限公司 | 用于把两个集成电路直流上相互隔离的方法和设备 |
JP3487723B2 (ja) * | 1996-09-19 | 2004-01-19 | 沖電気工業株式会社 | インタフェース回路及び信号伝送方法 |
JP3006524B2 (ja) * | 1996-12-25 | 2000-02-07 | 日本電気株式会社 | 双方向遷移数削減インターフェース回路 |
US5952849A (en) * | 1997-02-21 | 1999-09-14 | Analog Devices, Inc. | Logic isolator with high transient immunity |
US6078205A (en) * | 1997-03-27 | 2000-06-20 | Hitachi, Ltd. | Circuit device, drive circuit, and display apparatus including these components |
US6389134B1 (en) | 1997-04-22 | 2002-05-14 | Silicon Laboratories, Inc. | Call progress monitor circuitry and method for a communication system |
US6160885A (en) * | 1997-04-22 | 2000-12-12 | Silicon Laboratories, Inc. | Caller ID circuit powered through hookswitch devices |
US6298133B1 (en) | 1997-04-22 | 2001-10-02 | Silicon Laboratories, Inc. | Telephone line interface architecture using ringer inputs for caller ID data |
US6823066B1 (en) * | 1997-04-22 | 2004-11-23 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method having current ramping control of the hookswitch |
US6198816B1 (en) | 1997-04-22 | 2001-03-06 | Silicon Laboratories, Inc. | Capacitively coupled ring detector with power provided across isolation barrier |
US5870046A (en) | 1997-04-22 | 1999-02-09 | Silicon Laboratories Inc. | Analog isolation system with digital communication across a capacitive barrier |
US6430229B1 (en) | 1997-04-22 | 2002-08-06 | Silicon Laboratories Inc. | Capacitive isolation system with digital communication and power transfer |
US6587560B1 (en) | 1997-04-22 | 2003-07-01 | Silicon Laboratories Inc. | Low voltage circuits powered by the phone line |
US6339048B1 (en) * | 1999-12-23 | 2002-01-15 | Elementis Specialties, Inc. | Oil and oil invert emulsion drilling fluids with improved anti-settling properties |
US6289070B1 (en) | 1997-04-22 | 2001-09-11 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration including coarse offset |
US6442271B1 (en) | 1997-04-22 | 2002-08-27 | Silicon Laboratories, Inc. | Digital isolation system with low power mode |
US6201865B1 (en) | 1997-04-22 | 2001-03-13 | Silicon Laboratories, Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with switchable time constants |
US6307891B1 (en) | 1997-04-22 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for freezing a communication link during a disruptive event |
US6522745B1 (en) | 1997-04-22 | 2003-02-18 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method having a synthesized ringer impedance for connecting to phone lines |
US6144326A (en) * | 1997-04-22 | 2000-11-07 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration |
US6498825B1 (en) * | 1997-04-22 | 2002-12-24 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with programmable current limiting |
US6137827A (en) * | 1997-04-22 | 2000-10-24 | Silicon Laboratories, Inc. | Isolation system with digital communication across a capacitive barrier |
US6385235B1 (en) * | 1997-04-22 | 2002-05-07 | Silicon Laboratories, Inc. | Direct digital access arrangement circuitry and method for connecting to phone lines |
US6167132A (en) * | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | Analog successive approximation (SAR) analog-to-digital converter (ADC) |
US6408034B1 (en) | 1997-04-22 | 2002-06-18 | Silicon Laboratories, Inc. | Framed delta sigma data with unlikely delta sigma data patterns |
US6222922B1 (en) | 1997-04-22 | 2001-04-24 | Silicon Laboratories, Inc. | Loop current monitor circuitry and method for a communication system |
US6167134A (en) | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | External resistor and method to minimize power dissipation in DC holding circuitry for a communication system |
US6480602B1 (en) | 1997-04-22 | 2002-11-12 | Silicon Laboratories, Inc. | Ring-detect interface circuitry and method for a communication system |
US6359983B1 (en) | 1997-04-22 | 2002-03-19 | Silicon Laboratories, Inc. | Digital isolation system with data scrambling |
US6504864B1 (en) | 1997-04-22 | 2003-01-07 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a second order DC holding circuit |
US6442213B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories Inc. | Digital isolation system with hybrid circuit in ADC calibration loop |
US6516024B1 (en) | 1997-04-22 | 2003-02-04 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting |
US6104794A (en) * | 1997-04-22 | 2000-08-15 | Silicon Laboratories, Inc. | Architecture for minimum loop current during ringing and caller ID |
US6456712B1 (en) | 1997-04-22 | 2002-09-24 | Silicon Laboratories Inc. | Separation of ring detection functions across isolation barrier for minimum power |
US6822267B1 (en) * | 1997-08-20 | 2004-11-23 | Advantest Corporation | Signal transmission circuit, CMOS semiconductor device, and circuit board |
TW381385B (en) * | 1997-08-20 | 2000-02-01 | Advantest Corp | Signal transmission circuit, CMOS semiconductor device and circuit board |
US20030042571A1 (en) * | 1997-10-23 | 2003-03-06 | Baoxing Chen | Chip-scale coils and isolators based thereon |
US6873065B2 (en) * | 1997-10-23 | 2005-03-29 | Analog Devices, Inc. | Non-optical signal isolator |
US6064326A (en) * | 1998-03-30 | 2000-05-16 | Silicon Laboratories, Inc. | Analog-to-digital conversion overload detection and suppression |
US6061009A (en) * | 1998-03-30 | 2000-05-09 | Silicon Laboratories, Inc. | Apparatus and method for resetting delta-sigma modulator state variables using feedback impedance |
US6170026B1 (en) * | 1998-06-16 | 2001-01-02 | Modubility Llc | Mobile computing systems which automatically reconfigure to operate any devices attached to a docking module upon connection to the docking station |
US6853685B1 (en) | 1998-07-17 | 2005-02-08 | Stephan Konrad | Circuit arrangement for the electrically isolated transfer of digital signals |
EP0977406B1 (de) * | 1998-07-17 | 2009-09-23 | Endress + Hauser Wetzer GmbH + Co. KG | Schaltungsanordnung zum galvanisch getrennten Übertragen von Digitalsignalen |
US7013354B1 (en) | 1998-10-05 | 2006-03-14 | Canon Kabushiki Kaisha | Channel protocol for IEEE 1394 data transmission |
US6438604B1 (en) | 1998-10-05 | 2002-08-20 | Canon Kabushiki Kaisha | Digital video network interface |
US6226331B1 (en) * | 1998-11-12 | 2001-05-01 | C. P. Clare Corporation | Data access arrangement for a digital subscriber line |
US6255883B1 (en) * | 1998-12-09 | 2001-07-03 | Globespan, Inc. | System and method for balancing clock distribution between two devices |
DE19925909A1 (de) * | 1999-06-07 | 2000-12-21 | Siemens Audiologische Technik | Schnittstelle zur Potentialtrennung und zur Übertragung digitaler Signale |
JP2001007745A (ja) * | 1999-06-24 | 2001-01-12 | Techno Collage:Kk | 非接触データ転送システム |
US6728320B1 (en) * | 1999-09-23 | 2004-04-27 | Texas Instruments Incorporated | Capacitive data and clock transmission between isolated ICs |
US6262600B1 (en) * | 2000-02-14 | 2001-07-17 | Analog Devices, Inc. | Isolator for transmitting logic signals across an isolation barrier |
DE10048352A1 (de) * | 2000-09-29 | 2002-04-25 | Siemens Ag | Verfahren zur Übertragung eines hochfrequenten binären Datenstroms über eine Kommunikationsstrecke mit galvanischer Trennung |
US20020172290A1 (en) * | 2001-05-18 | 2002-11-21 | Chorpenning Jack S. | Method and system for transmitting signals between a high speed serial bus and a coaxial cable |
EP1347627B1 (de) * | 2002-03-20 | 2012-12-19 | Conexant Systems, Inc. | Digitale Isolationsbarriere als Busschnittstelle für Modems |
DE10262239B4 (de) | 2002-09-18 | 2011-04-28 | Infineon Technologies Ag | Digitales Signalübertragungsverfahren |
US7504853B2 (en) * | 2003-02-13 | 2009-03-17 | Nxp B.V. | Arrangement for compensation of ground offset in a data bus system |
US7275292B2 (en) | 2003-03-07 | 2007-10-02 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Method for fabricating an acoustical resonator on a substrate |
EP1618712A2 (de) * | 2003-04-30 | 2006-01-25 | Analog Devices, Inc. | Signalisolatoren mit mikrotransformatoren |
US7839938B2 (en) * | 2003-05-29 | 2010-11-23 | Maxim Integrated Products, Inc. | Method and apparatus for cancellation of magnetizing inductance current in a transformer circuit |
US7733965B2 (en) * | 2003-05-29 | 2010-06-08 | Teridian Semiconductor Corp. | Encoding method and apparatus for a dual mode super source follower circuit |
EP1634436A1 (de) * | 2003-05-29 | 2006-03-15 | TDK Semiconductor Corporation | Verfahren und vorrichtung zur vollduplexsignalisierung über einen impulstransformator |
US6876229B1 (en) * | 2003-09-23 | 2005-04-05 | International Business Machines Corporation | Method and system for providing bidirectional asynchronous communication |
US7358831B2 (en) * | 2003-10-30 | 2008-04-15 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator (FBAR) devices with simplified packaging |
EP1528677B1 (de) * | 2003-10-30 | 2006-05-10 | Agilent Technologies, Inc. | Akustisch gekoppelter Dünnschicht-Transformator mit zwei piezoelektrischen Elementen, welche entgegengesetzte C-Axen Orientierung besitzten |
US7019605B2 (en) * | 2003-10-30 | 2006-03-28 | Larson Iii John D | Stacked bulk acoustic resonator band-pass filter with controllable pass bandwidth |
US6946928B2 (en) * | 2003-10-30 | 2005-09-20 | Agilent Technologies, Inc. | Thin-film acoustically-coupled transformer |
US7391285B2 (en) * | 2003-10-30 | 2008-06-24 | Avago Technologies Wireless Ip Pte Ltd | Film acoustically-coupled transformer |
US7821428B2 (en) * | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
US7421028B2 (en) * | 2004-06-03 | 2008-09-02 | Silicon Laboratories Inc. | Transformer isolator for digital power supply |
US7447492B2 (en) * | 2004-06-03 | 2008-11-04 | Silicon Laboratories Inc. | On chip transformer isolator |
US7738568B2 (en) * | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
US7577223B2 (en) * | 2004-06-03 | 2009-08-18 | Silicon Laboratories Inc. | Multiplexed RF isolator circuit |
US8169108B2 (en) * | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
US7460604B2 (en) * | 2004-06-03 | 2008-12-02 | Silicon Laboratories Inc. | RF isolator for isolating voltage sensing and gate drivers |
US8198951B2 (en) * | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
US7376212B2 (en) * | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
US7302247B2 (en) * | 2004-06-03 | 2007-11-27 | Silicon Laboratories Inc. | Spread spectrum isolator |
US7615833B2 (en) | 2004-07-13 | 2009-11-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator package and method of fabricating same |
US7388454B2 (en) | 2004-10-01 | 2008-06-17 | Avago Technologies Wireless Ip Pte Ltd | Acoustic resonator performance enhancement using alternating frame structure |
US8981876B2 (en) * | 2004-11-15 | 2015-03-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Piezoelectric resonator structures and electrical filters having frame elements |
US7202560B2 (en) | 2004-12-15 | 2007-04-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Wafer bonding of micro-electro mechanical systems to active circuitry |
US7791434B2 (en) | 2004-12-22 | 2010-09-07 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric |
US7427819B2 (en) * | 2005-03-04 | 2008-09-23 | Avago Wireless Ip Pte Ltd | Film-bulk acoustic wave resonator with motion plate and method |
US7369013B2 (en) * | 2005-04-06 | 2008-05-06 | Avago Technologies Wireless Ip Pte Ltd | Acoustic resonator performance enhancement using filled recessed region |
US7436269B2 (en) * | 2005-04-18 | 2008-10-14 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustically coupled resonators and method of making the same |
US7868522B2 (en) | 2005-09-09 | 2011-01-11 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Adjusted frequency temperature coefficient resonator |
US7391286B2 (en) * | 2005-10-06 | 2008-06-24 | Avago Wireless Ip Pte Ltd | Impedance matching and parasitic capacitor resonance of FBAR resonators and coupled filters |
US7737807B2 (en) | 2005-10-18 | 2010-06-15 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators |
US7423503B2 (en) * | 2005-10-18 | 2008-09-09 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating film acoustically-coupled transformer |
US7425787B2 (en) * | 2005-10-18 | 2008-09-16 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating single insulated decoupled stacked bulk acoustic resonator with acoustically-resonant electrical insulator |
US7525398B2 (en) * | 2005-10-18 | 2009-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustically communicating data signals across an electrical isolation barrier |
US7675390B2 (en) * | 2005-10-18 | 2010-03-09 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator |
US7463499B2 (en) * | 2005-10-31 | 2008-12-09 | Avago Technologies General Ip (Singapore) Pte Ltd. | AC-DC power converter |
US7561009B2 (en) * | 2005-11-30 | 2009-07-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator (FBAR) devices with temperature compensation |
US7514844B2 (en) * | 2006-01-23 | 2009-04-07 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic data coupling system and method |
US7586392B2 (en) * | 2006-01-23 | 2009-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Dual path acoustic data coupling system and method |
US7612636B2 (en) * | 2006-01-30 | 2009-11-03 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Impedance transforming bulk acoustic wave baluns |
US7746677B2 (en) | 2006-03-09 | 2010-06-29 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | AC-DC converter circuit and power supply |
US20070210724A1 (en) * | 2006-03-09 | 2007-09-13 | Mark Unkrich | Power adapter and DC-DC converter having acoustic transformer |
US7479685B2 (en) * | 2006-03-10 | 2009-01-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Electronic device on substrate with cavity and mitigated parasitic leakage path |
JP4918795B2 (ja) * | 2006-03-16 | 2012-04-18 | 富士電機株式会社 | パワーエレクトロニクス機器 |
JP2007250891A (ja) | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | パワーエレクトロニクス機器 |
US7629865B2 (en) | 2006-05-31 | 2009-12-08 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Piezoelectric resonator structures and electrical filters |
US7719305B2 (en) * | 2006-07-06 | 2010-05-18 | Analog Devices, Inc. | Signal isolator using micro-transformers |
US7508286B2 (en) * | 2006-09-28 | 2009-03-24 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | HBAR oscillator and method of manufacture |
US8139653B2 (en) * | 2007-02-15 | 2012-03-20 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Multi-channel galvanic isolator utilizing a single transmission channel |
US20080202239A1 (en) * | 2007-02-28 | 2008-08-28 | Fazzio R Shane | Piezoelectric acceleration sensor |
JP2008277485A (ja) * | 2007-04-27 | 2008-11-13 | Fuji Electric Device Technology Co Ltd | トランスユニットおよび電力変換装置 |
FR2916050A1 (fr) * | 2007-05-07 | 2008-11-14 | Commissariat Energie Atomique | Dispositif et procede de diagnostic et de connexions sans contact entre un premier ensemble de fils electriques et un second ensemble de fils electriques ou une carte electronique. |
US8050315B2 (en) * | 2007-07-26 | 2011-11-01 | Akros Silicon Inc. | Open collector / open drain integrated bidirectional digital isolator |
US7791435B2 (en) * | 2007-09-28 | 2010-09-07 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Single stack coupled resonators having differential output |
US7732977B2 (en) * | 2008-04-30 | 2010-06-08 | Avago Technologies Wireless Ip (Singapore) | Transceiver circuit for film bulk acoustic resonator (FBAR) transducers |
US7855618B2 (en) * | 2008-04-30 | 2010-12-21 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator electrical impedance transformers |
US8975520B2 (en) * | 2008-07-27 | 2015-03-10 | Steren Electronics International, Llc | Ground loop isolator for a coaxial cable |
US8248185B2 (en) * | 2009-06-24 | 2012-08-21 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic resonator structure comprising a bridge |
US8902023B2 (en) * | 2009-06-24 | 2014-12-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator structure having an electrode with a cantilevered portion |
US8193877B2 (en) * | 2009-11-30 | 2012-06-05 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Duplexer with negative phase shifting circuit |
US8796904B2 (en) | 2011-10-31 | 2014-08-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer |
US9243316B2 (en) | 2010-01-22 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method of fabricating piezoelectric material with selected c-axis orientation |
US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
US8962443B2 (en) | 2011-01-31 | 2015-02-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor device having an airbridge and method of fabricating the same |
US9083302B2 (en) | 2011-02-28 | 2015-07-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator |
US9048812B2 (en) | 2011-02-28 | 2015-06-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer |
US9425764B2 (en) | 2012-10-25 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accoustic resonator having composite electrodes with integrated lateral features |
US9203374B2 (en) | 2011-02-28 | 2015-12-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator comprising a bridge |
US9136818B2 (en) | 2011-02-28 | 2015-09-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked acoustic resonator comprising a bridge |
US9148117B2 (en) | 2011-02-28 | 2015-09-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Coupled resonator filter comprising a bridge and frame elements |
US9154112B2 (en) | 2011-02-28 | 2015-10-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Coupled resonator filter comprising a bridge |
US9444426B2 (en) | 2012-10-25 | 2016-09-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accoustic resonator having integrated lateral feature and temperature compensation feature |
US8575820B2 (en) | 2011-03-29 | 2013-11-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked bulk acoustic resonator |
US8350445B1 (en) | 2011-06-16 | 2013-01-08 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising non-piezoelectric layer and bridge |
US8922302B2 (en) | 2011-08-24 | 2014-12-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator formed on a pedestal |
US8497700B2 (en) | 2011-10-21 | 2013-07-30 | Samsung Electro-Mechanics | Systems and methods for propagating digital data across an isolation barrier |
JP2013172286A (ja) * | 2012-02-21 | 2013-09-02 | Shindengen Electric Mfg Co Ltd | 信号伝達装置 |
US9972196B2 (en) | 2012-04-23 | 2018-05-15 | Analog Devices, Inc. | Isolator system with status data integrated with measurement data |
US9768945B2 (en) * | 2012-04-23 | 2017-09-19 | Analog Devices, Inc. | Isolated system data communication |
US9184588B2 (en) | 2012-04-23 | 2015-11-10 | Analog Devices, Inc. | Isolated measurement system with power transmitter disabling |
US9293997B2 (en) | 2013-03-14 | 2016-03-22 | Analog Devices Global | Isolated error amplifier for isolated power supplies |
DE102013205706A1 (de) * | 2013-03-28 | 2014-10-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Leistungselektronische schaltung und system mit derselben |
US9209842B2 (en) | 2013-09-09 | 2015-12-08 | Texas Instruments Incorporated | Method and circuitry for transmitting data |
US9584147B2 (en) | 2014-08-22 | 2017-02-28 | Analog Devices Global | Isolator system supporting multiple ADCs via a single isolator channel |
US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
JPWO2016117373A1 (ja) * | 2015-01-23 | 2017-04-27 | オリンパス株式会社 | 医療機器および内視鏡システム |
EP3293889B1 (de) | 2016-09-13 | 2019-02-27 | Allegro MicroSystems, LLC | Signalisolator mit bidirektionalem diagnostischem signalaustausch |
US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
CN111158765B (zh) * | 2019-12-17 | 2023-07-28 | 深圳市显控科技股份有限公司 | 主控芯片运行状态控制装置和方法 |
JP7019107B1 (ja) * | 2021-03-08 | 2022-02-14 | 三菱電機株式会社 | 信号絶縁回路 |
CN115776421A (zh) * | 2022-11-02 | 2023-03-10 | 西安现代控制技术研究所 | 一种高速网络总线的电磁隔离电路及方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4227045A (en) * | 1978-06-28 | 1980-10-07 | Honeywell Inc. | Data processing protocol system |
EP0299639A2 (de) * | 1987-07-13 | 1989-01-18 | David Systems, Inc. | Digitales Datenübertragungssystem |
FR2668320A1 (fr) * | 1990-09-07 | 1992-04-24 | Alcatel Business Systems | Decodeur pour un signal binaire code selon un code bipolaire a inversion de marque. |
US5160929A (en) * | 1991-04-04 | 1992-11-03 | Costello John F | System for parallel communication of binary data via trinary transmission lines |
-
1992
- 1992-12-31 US US07/999,155 patent/US5384808A/en not_active Expired - Lifetime
-
1993
- 1993-12-16 KR KR1019950702714A patent/KR960700480A/ko not_active Application Discontinuation
- 1993-12-16 EP EP94905427A patent/EP0677191B1/de not_active Expired - Lifetime
- 1993-12-16 EP EP02008694A patent/EP1306765B1/de not_active Expired - Lifetime
- 1993-12-16 CA CA002151373A patent/CA2151373C/en not_active Expired - Lifetime
- 1993-12-16 DE DE69334202T patent/DE69334202T2/de not_active Expired - Lifetime
- 1993-12-16 DE DE69332804T patent/DE69332804T2/de not_active Expired - Lifetime
- 1993-12-16 AU AU59544/94A patent/AU5954494A/en not_active Abandoned
- 1993-12-16 JP JP51601894A patent/JP3399950B2/ja not_active Expired - Lifetime
- 1993-12-16 WO PCT/US1993/012324 patent/WO1994016390A1/en active IP Right Grant
-
2003
- 2003-06-11 HK HK03104168A patent/HK1052063A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA2151373A1 (en) | 1994-07-21 |
US5384808A (en) | 1995-01-24 |
EP0677191B1 (de) | 2003-03-26 |
AU5954494A (en) | 1994-08-15 |
EP1306765A3 (de) | 2006-12-06 |
DE69332804D1 (de) | 2003-04-30 |
EP1306765B1 (de) | 2008-02-06 |
HK1052063A1 (en) | 2003-08-29 |
KR960700480A (ko) | 1996-01-20 |
CA2151373C (en) | 2002-03-26 |
JP3399950B2 (ja) | 2003-04-28 |
DE69334202T2 (de) | 2009-01-22 |
EP0677191A1 (de) | 1995-10-18 |
JPH08507908A (ja) | 1996-08-20 |
DE69334202D1 (de) | 2008-03-20 |
EP1306765A2 (de) | 2003-05-02 |
WO1994016390A1 (en) | 1994-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69332804T2 (de) | Verfahren und vorrichtung zur nrz-datensignalenübertragung durch eine isolierungbarriere in einer schnittstelle zwischen nachbarvorrichtungen auf einem bus | |
DE69734182T2 (de) | Datenübertragungsverfahren, elektronisches Gerät und integrierte Bitübertragungsschichtsteuerschaltung | |
DE19742043C2 (de) | Vorrichtung zum Übertragen digitaler Daten mit mehreren Datentransferraten | |
DE69432587T2 (de) | Verzögerungsleitungsseparator für datenbus | |
DE69232163T2 (de) | Multiplexierungsschema für Modemsteuerungssignale | |
DE2557896C2 (de) | Datenpaketvermittlungssystem | |
DE69434410T2 (de) | Verfahren zur datenübertragung über eine verdrillte doppelleitung | |
DE60215573T2 (de) | Programmierbare Logikschaltung mit einer seriellen Hochgeschwindigkeitsschnittstelle | |
DE69533237T2 (de) | Vorrichtung zum senden und/oder empfangen von daten mit verschiedenen datenübertragungsraten | |
DE69922972T2 (de) | System und verfahren zum senden und empfängen von datensignalen über eine taktsignalleitung | |
DE69429508T2 (de) | Bus-sender/empfänger mit binärem datenübertragungssmodus und ternären steuersignalübertragungssmodus | |
DE69031155T2 (de) | Taktverteilsystem und Verfahren | |
DE112007000574B4 (de) | System und Verfahren zur asymmetrischen Steuerung einer bidirektionalen Hochgeschwindigkeitssignalführung | |
DE69829840T2 (de) | Medienzugriffskontroller und Medienunabhängige Schnittstelle(MII) zum Verbinden an eine physikalische Schicht Vorrichtung | |
EP0213063A1 (de) | Schaltungsanordnung zur Prüfung eines passiven Busnetzsystems (CSMA/CD-Zugriffsverfahren) | |
EP0383986B1 (de) | Verfahren und Anordnung zur Übertragung von Daten zwischen einer zentralen Datenstation und mehreren Datenendeinrichtungen im lokalen Bereich | |
DE69022306T2 (de) | Taktrückgewinnung für ein serielles Datenkommunikationssystem. | |
DE3990712C2 (de) | Schnittstelleneinheit | |
DE69319903T2 (de) | System ungleicher Pulsbreitemodulation | |
DE69833658T2 (de) | Leitungsschnittstelle für Daten- und Leistungsversorgung | |
DE69615249T2 (de) | Schnittstelleneinrichtung | |
DE3878308T2 (de) | Uebertragungseinrichtung und sternschaltung zur verwendung in einer solchen uebertragungseinrichtung und einrichtung mit einer solchen schaltung. | |
EP0274679B1 (de) | Sende-Empfangs-Einrichtung für ein Busleitungssystem | |
DE3888412T2 (de) | Übertragungsfilter. | |
DE2705779A1 (de) | Wiederholer fuer den empfang und die uebertragung von daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: APPLE INC., CUPERTINO, CALIF., US |