DE69332804T2

DE69332804T2 - Verfahren und vorrichtung zur nrz-datensignalenübertragung durch eine isolierungbarriere in einer schnittstelle zwischen nachbarvorrichtungen auf einem bus

Info

Publication number: DE69332804T2
Application number: DE69332804T
Authority: DE
Inventors: Roger Van Brunt; Florin Oprescu
Original assignee: Apple Computer Inc
Current assignee: Apple Inc
Priority date: 1992-12-31
Filing date: 1993-12-16
Publication date: 2004-02-05
Anticipated expiration: 2013-12-17
Also published as: CA2151373A1; US5384808A; EP0677191B1; AU5954494A; EP1306765A3; DE69332804D1; EP1306765B1; HK1052063A1; KR960700480A; CA2151373C; JP3399950B2; DE69334202T2; EP0677191A1; JPH08507908A; DE69334202D1; EP1306765A2; WO1994016390A1

Description

HINTERGRUND DER ERFINDUNG
(1) Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf ein Busarchitektur Kommunikationsschema zur Ermöglichung von Kommunikationen zwischen einer Vielzahl von Knoten oder Einrichtungen in einem Computersystem. Insbesondere bezieht sich die vorliegende Erfindung auf eine Schnittstelle zwischen zwei über den Bus verbundenen Einrichtungen in welcher binäre Signale in Form von NRZ-Datensignalen durch eine zwischen den beiden Einrichtungen angeordnete Entkopplungsbarriere übertragen werden.
Computereinrichtungen in einem gegebenen Computersystem, wie beispielsweise ein Mikroprozessor, ein Plattenlaufwerk, eine CRT, ein Drucker und dergleichen, benötigen die Fähigkeit, Signale untereinander übermitteln zu können. Auf den Gebieten der Elektronik und der Computertechnik ist dies mit einem Bus ausgeführt worden, welcher eine Vielzahl von Übertragungsleitungen aufweist und als ein Kommunikationspfad für die Verbindung verschiedener Einrichtungen in dem System agiert. Jede Einrichtung des Systems muß nur an den Bus angeschlossen werden, um theoretisch mit jeder der anderen Einrichtungen in dem System verbunden zu sein. Um mit anderen an den Bus angeschlossenen Einrichtungen zu kommunizieren, muß jede mit Hardware beispielsweise einer Sende- und Empfangsschaltung ausgestattet sein, die mit dem für den Bus implementierten Kommunikationsprotokoll kompatibel ist. Aufgrund geringer Signalspannungen und -ströme, die von jeder der obigen Schaltungen auf den Bus geleitet werden, muß jedoch ein Mittel zur elektrischen oder galvanischen Entkopplung zwischen den Schaltungen implementiert werden. Diese Entkopplung reduziert Systemmasse-Schleifenströme und verhindert Masseabfälle durch Überlagerung mit der Signalüber tragung. Bei herkömmlichen Busarchitekturen ist ein Weg, die mit dem Bus verbundenen Schaltungen elektrisch zu entkoppeln, einen Impulswandler in einem Modul am Ende eines Kabels (das den Bus umfaßt) anzuordnen, das an eine verknüpfte Einrichtung anzuschließen ist.
Jedoch besteht ein großer Nachteil bei der Verwendung eines als Entkopplungsbarriere implementierten Impulswandlers darin, daß er aufgrund der Tatsache, daß Impulswandler den Eingang zum Ausgang nur AC-ankoppeln, als ein Hochpassfilter wirkt. Wenn der Sender für einen ausgedehnten Zeitraum ein hohes Signal auf den Bus leitet, beginnt das Signal, wenn es vom Empfänger empfangen wird, aufgrund des Hochpassfilterns abzufallen. Folglich werden nicht alle Daten in einem Breitbandspektrum-NRZ-Datensignal über den Schmalbandkanal, der von dem Impulswandler erzeugt wird, wegen des nicht wiederherstellbaren Verlustes der unteren Banddaten übertragen.
Gegenwärtig gibt es verschiedene Techniken, Breitband-NRZ-Datensignale durch einen Schmalbandkanal zu leiten. Ein derartiges Verfahren besteht aus analoger und digitaler Modulation, wobei eine Trägerwelle verwendet wird, um Breitbanddaten auf einer spezifischen Frequenz zu übertragen. Diese Technik ist jedoch relativ kompliziert, da sie einen beträchtlichen Umfang an Hardware benötigt, welche die Kosten erhöht, und hauptsächlich Schaltungen benötigt, die in der Standardzellen-Gate-Array-Technologie nicht verfügbar sind.
Eine weitere bekannte Übertragungstechnik ermöglicht das Codieren des NRZ-Datensignals am Sendeende des Kabels und das Decodieren des Datensignals am Empfangsende des Kabels. Dies wird üblicherweise durch Manchester-, 4B5B-, 8B10Betc. Codieren des Datensignals ausgeführt, bei welchem ein symmetrischer Code aufrechterhalten wird, um einen im Wesentlichen konstanten DC-Pegel bereitzustellen. Manchester ist beispielsweise ein Bit-Pegel-symmetrischer Code, bei welchem sich der DC-Pegel von Bit zu Bit nicht verändert, während 4B5B und 8B10B Byte-Pegel-symmetrische Codes sind, bei welchen sich der DC-Pegel eines Bytes um weniger als 10 bis 20% verändert. Derartige Codierungstechniken vergrößern jedoch die Bandbreite des NRZ-Datensignals. Wenn zum Beispiel ein Manchester-codiertes Signal von 50 Megabit über die Entkopplungsbarriere übertragen wird, liegt die Bandbreite des Signals im Bereich von 20 bis 50 MHz, anstatt des ursprünglichen NRZ-Spektrums von DC bis 25 MHz. Ferner wird ein beträchtlicher Umfang an elektronischer Hardware benötigt, um diese Codierungstechnik zu implementieren, wodurch die Kosten erhöht werden und die Leistung (d. h. höhere Bit-Fehlerraten) der gesamten Busarchitektur reduziert wird.
Zusätzlich zu dem Vorherigen besteht ein weiterer Nachteil bei der Verwendung von bekannten Übertragungsverfahren und -einrichtungen darin, daß sie auf typischen Busarchitekturschemata basieren, wie beispielsweise SCSI, Ethernet und ADB, welche Signalübertragungen mit Mehrfach-Geschwindigkeiten auf einem aufwärtskompatiblen Bus nicht ermöglichen, wo die Fähigkeiten schnellerer, mit einem derartigen Mehrfach-Geschwindigkeitsbus verbundenen Einrichtungen realisiert werden können.
Beispiele für dem Stand der Technik entsprechende Anordnungen werden in IBM TECHNICAL DISCLOSURE BULLETIN, Bd. 32, Nr. 8A, Januar 1990, NEW YORK, USA, Seiten 157-158 ,on-chip implementation of a CMOS duo-binary encoder' und in EP A 0299 639 (DAVID SYSTEMS INC.), 18. Januar 1989, offenbart.
Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Einrichtung für die Übertragung von NRZ-Datensignalen über eine zwischen benachbarten Einrichtungen auf einem Bus angeordnete Entkopplungsbarriere zur Verfügung stellen.
Ein weiteres Ziel der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens und einer Einrichtung zur Übertragung von Breitband-NRZ-Datensignalen über einen Impulswandler vom Typ Entkopplungsbarriere, der einen Schmalbandkanal aufweist.
Ein weiteres Ziel der vorliegenden Erfindung ist die Implementierung des Verfahrens und der Einrichtung der vorliegenden Erfindung in einem Mehrfach-Geschwindigkeits-Busarchitektur-Schema unter Verwendung von digitaler Standardzellen- oder Gate-Array-Technologie, um NRZ-Datensignale über eine bidirektionale Schnittstelle zwischen benachbarten Einrichtungen, die mit dem Bus gekoppelt sind, zu übertragen.
Gemäß der vorliegenden Erfindung ist ein Verfahren zum Übermitteln eines NRZ-Datensignals über eine Schnittstelle zwischen einem ersten Gerät und einem zweiten Gerät, die über einen Bus miteinander verbunden sind, vorgesehen, wobei das Verfahren umfaßt:
Differenzieren des Datensignals mit einem auf ein Taktsignal ansprechenden Signaldifferenzierer, um ein differenziertes Signal mit einem ersten Zustand und einem zweiten Zustand zu erzeugen;
Zuführen des Datensignals als erstes Eingangssignal an einen Treiber, der eine Tri-State-Torschaltung aufweist; Zuführen des differenzierten Signals als zweites Eingangssignal an die Tri-State-Torschaltung, so daß die Tri-State-Torschaltung freigegeben wird, wenn sich das differenzierte Signal in dem ersten Zustand befindet;
Anlegen einer Vorspannung an einen Ausgang der Tri-State-Torschaltung, um als Ausgangssignal aus der Tri-State-Torschaltung ein Übertragungssignal zur Übermittlung über die Schnittstelle abzuleiten;
Übermitteln des Übertragungssignals über die Schnittstelle zwischen dem ersten Gerät und dem zweiten Gerät; und
Zuführen des Übertragungssignals als Eingangssignal an eine elektronische Komponente, die als Ausgangssignal ein wiederhergestelltes Datensignal aufweist, das umfaßt:
ein einem ersten logischen Zustand entsprechendes erstes Signal, wenn das Eingangssignal zu der elektronischen Komponente einen Wert erreicht, der wesentlich über der Vorspannung liegt; und
ein einem zweiten logischen Zustand entsprechendes zweites Signal, wenn das Eingangssignal zu der elektronischen Komponente einen Wert erreicht, der wesentlich unter der Vorspannung liegt.
Ebenfalls gemäß der vorliegenden Erfindung ist eine Einrichtung zum Übermitteln eines NRZ-Datensignals über eine Schnittstelle zwischen zwei über einen Bus miteinander verbundenen Geräten vorgesehen, wobei die Einrichtung aufweist:
einen auf ein Taktsignal ansprechenden Signaldifferenzierer zum Empfangen des Datensignals und zum Ausgeben eines differenzierten Signals;
einen eine Tri-State-Torschaltung aufweisenden Treiber, der das Datensignal als erstes Eingangssignal aufweist, wobei die Tri-State-Torschaltung ferner als zweites Eingangssignal das differenzierte Signal zum Freigeben der Tri-State-Torschaltung, wenn das differenzierte Signal hoch ist, aufweist;
eine an den Ausgang der Tri-State-Torschaltung angelegte Vorspannung, um als Ausgangssignal aus der Tri-State-Torschaltung ein Übertragungssignal zur Übermittlung über den Bus über die Schnittstelle zwischen den zwei Geräten abzuleiten; und
eine elektronische Komponente zum Empfangen des Übertragungssignals und Ausgeben eines wiederhergestellten Datensignals, das
ein hohes Datensignal ist, wenn das Eingangssignal an der elektronischen Komponente einen Wert erreicht, der wesentlich über der Vorspannung liegt; und
ein niedriges Datensignal ist, wenn das Eingangssignal an der elektronischen Komponente einen wert erreicht, der wesentlich unter der Vorspannung liegt.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die Ziele, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung des bevorzugten Ausführungsbeispiels deutlich werden, in welchem:
1 eine Blockdarstellung der Sendeempfangs -Schaltungen für jede Einrichtung der vorliegenden Erfindung ist, die die Verbindung zwischen den Einrichtungen über die Entkopplungsbarriere der Schnittstelle zeigt.
2 ein detailliertes Schaltbild der, vorliegenden Erfindung ist, das die Verwendung eines Impulswandlers als Entkopplungsbarriere zeigt.
3 ein detailliertes Schaltbild der vorliegenden Erfindung ist, das die Verwendung der kapazitiven Kopplung als Entkopplungsbarriere zeigt.
4 eine Zeitablaufdiagramm-Darstellung zur Beschreibung der Arbeitsweise der Schaltungen der vorliegenden Erfindung ist.
5 eine Blockdarstellung ist, die die Implementierung der vorliegenden Erfindung zwischen den LLC- und PHY-Chips gemäß der IEEE-P1394-Spezifikation zeigt.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Einrichtung für die Übertragung von Datensignalen über eine Schnittstelle, die eine Entkopplungsbarriere aufweist, die zwischen benachbarten Einrichtungen, die über einen Bus verbunden sind, angeordnet ist. In der folgenden Beschreibung werden zahlreiche Details dargelegt, wie bei spielsweise Spannungen, Ströme, Gerätetypen etc., um ein umfassendes Verständnis der vorliegenden Erfindung zu gewährleisten. Es wird jedoch für einen Fachmann ersichtlich sein, daß diese Details zur Ausführung der vorliegenden Erfindung nicht erforderlich sind. In anderen Fällen werden bekannte Schaltungen, Verfahren und dergleichen nicht im Detail dargelegt, um die unnötige Verschleierung der vorliegenden Erfindung zu vermeiden.
Es wird auf 1 und 2 Bezug genommen; die vorliegende Erfindung umfaßt eine erste Einrichtung 1 und eine zweite Einrichtung 2, die über eine Schnittstelle 3 durch einen Bus 20 verbunden sind. Der Bus 20 weist wenigstens eine Übertragungsleitung 21 für das Senden von Daten und Steuersignalen auf weist ferner eine Entkopplungsbarriere 9 auf, die mit den Übertragungsleitungen 21 für die elektrische Entkopplung der Sende- und Empfangsschaltungen der zwei Einrichtungen 1 und 2 gekoppelt ist, um Massenschleifen zwischen diesen zu vermeiden. Die Blockkondensatoren 11 von annähernd 0,001 μf sind mit den Übertragungsleitungen 21 von Bus 20 auf jeder Seite der Entkopplungsbarriere 9 gekoppelt, um zu verhindern, daß DC-Strom an die Entkopplungsbarriere 9 zugeführt wird. Zusätzlich dazu sind, wie in 1 und 2 gezeigt, drei Widerstände – zwei Reihenwiderstände 8 von annähernd 100Ω und ein dritter Parallelwiderstand 10 von annähernd 300Ω (welcher mit Masse verbunden ist, um den Impulswandler 9 parallel zu schalten) – mit den Übertragungsleitungen 21 des Busses 20 gekoppelt. Die Reihenwiderstände 8 sind an den entsprechenden Seiten der Entkopplungsbarriere 9 angeordnet, um Signalspannungsdämpfung und Strombegrenzung bereitzustellen, um die Eingangsdioden (nicht dargestellt) jeder Einrichtung 1 und 2 zu schützen. Der Parallelwiderstand 10 bestimmt den Umfang der Spannungsdämpfung und wirkt als Unterstützung zur Entlastung der Anschlußkapazität jeder Einrichtung 1 und 2, wenn ihre Treiber 6 tristate sind. Die Werte für die oben beschriebenen Komponenten sind für Übertragungsraten auf dem Bus von annähernd 50 Megabit/Sekunde ausgewählt worden, so daß diese Werte für andere Übertragungsraten modifiziert werden müßten, wie es in der Technik bekannt ist.
Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist die Schnittstelle 3 zwischen den Einrichtungen halbduplex, bidirektional, so daß jede Einrichtung 1 und 2 eine Sendeempfangs-Schaltung mit einem Sender oder Treiber 6 aufweist, der aus einer Tri-State-Torschaltung und einem Empfänger 12, bestehend aus einer Schmitt-Triggerschaltung, besteht. Ferner weist gemäß diesem Ausführungsbeispiel die Entkopplungsbarriere 9 einen Impulswandler 9 (von 80 μH) für die galvanische Entkopplung der Schaltung jeder Einrichtung 1 und 2 auf, wie es in der Technik bekannt ist. In der folgenden Beschreibung werden das Verfahren und die Einrichtung der vorliegenden Erfindung gemäß dem Sender 6 der ersten Einrichtung 1, der das Übertragungssignal an den Empfänger 12 der zweiten Einrichtung 2 sendet, beschrieben, wo seine Wiederherstellung in das Originaldatensignal erfolgt, das in die Schaltung der ersten Einrichtung 1 eingegeben wurde. Aufgrund des bidirektionalen Charakters der Schnittstelle 3 sind die Konfiguration der Elemente und ihre Arbeitsweise für jede Einrichtung identisch. Die vorliegende Erfindung ist jedoch auf unidirektionale Schnittstellen 3 und Entkopplungsbarrieren 9 anwendbar, die keine Impulswandler 9 und kapazitive Kopplungen (gezeigt in 3) sind.
In der ersten Einrichtung 1 wird ein NRZ-Eingangsdatensignal A mit digitalen hohen und niedrigen Werten aus einer Speicherleseoperation, einer peripheren Eingabeeinrichtung oder dergleichen erzeugt. Wie in 1, und spezieller in 2, gezeigt wird, wird dieses Datensignal A einer Daten-Synchronisiereinrichtung 4 zugeführt, die aus einem ersten D-Q-Flipflop 13 besteht, um das Datensignal A mit einem Taktsignal zu synchronisieren, das ebenfalls in das erste D-Q-Flipflop 13 eingegeben wird. Das davon abgeleitete synchronisierte Datensignal B wird zusammen mit dem Taktsignal einem digitalen Differenzierer 5 für das Differenzieren der Impulse des Datensignals A zugeführt. Wie in 2 gezeigt, kann der digitale Differenzierer 5 ein zweites Flipflop 14 aufweisen, um das synchronisierte Datensignal B und das Taktsignal zu empfangen und ein verzögertes Datensignal C auszugeben. Dieses verzögerte Datensignal C wird als nächstes als Eingangssignal zusammen mit dem synchronisierten Datensignal B einer exklusiven ODER-Schaltung 15 zugeführt. Unter Bezugnahme auf die Signale B und C, die im Zeitablaufdiagramm von 3 gezeigt werden, erfaßt die exklusive ODER-Schaltung 15 sowohl die positiven als auch die negativen Übergänge der Impulse in dem synchronisierten Datensignal B und gibt eine Folge von Impulsen entsprechend diesen Übergängen als das digital differenzierte Signal D aus.
Es wird nun sowohl auf 1 als auch 2 Bezug genommen; das synchronisierte Datensignal B wird zuerst als ein erstes (Daten-) Eingangssignal einem Sender 6 oder Treiber 6, bestehend aus einer Tri-State-Torschaltung 6, zugeführt. Die Tri-State-Torschaltung 6 empfängt auch als ein zweites (Steuer-) Eingangssignal das digital differenzierte Signal D, welches Tor 6 freigibt, wenn es hoch ist, und das Tor sperrt, wenn es niedrig ist. Eine Vorspannung 16 wird an den Ausgang der Tri-State-Torschaltung 6 angelegt, um den Ausgang von Tor 6 in einem Zwischenzustand von annähernd 2,5 Volt aufrechtzuerhalten, wenn das Tor 6 gesperrt wird. Wie in 2 gezeigt, wird die Vorspannung 16 von einem verbundenen Rück-Inverter 16 erzeugt, welcher in einigen Fällen zwei Anschlüsse erfordern kann, um den Eingang mit dem Ausgang zu verbinden. Es ist ebenfalls zulässig, die in der vorliegenden Erfindung verwendete Vorspannung 16 auf andere Arten und Weisen einzustellen, wie beispielsweise mit einem externen Widerstandsspannungsteiler mit 5KΩ-widerständen.
Wenn das Tor 6 gesperrt ist, wird ein erstes mittleres Übertragungssignal E als das Ausgangssignal von Tor 6 auf den Bus 20 geleitet und über die Entkopplungsbarriere 9 übertragen. Wenn das digital differenzierte Signal D hoch wird, wird Tor 6 dann freigegeben. Dabei wird, wenn das syn chronisierte Datensignal B ebenfalls hoch ist, ein erstes hohes Übertragungssignal E als das Ausgangssignal von Tor 6 auf den Bus geleitet. Das erste hohe Übertragungssignal E weist einen hohen Zustand von annähernd 5 Volt auf. Wenn jedoch das Tor 6 freigegeben wird und das eingegebene synchronisierte Datensignal B niedrig wird, dann wird ein erstes niedriges Übertragungssignal E auf den Bus 20 geleitet. Dieses erste niedrige Übertragungssignal E weist einen niedrigen Zustand von annähernd 0 Volt auf. Daher konvertiert die Sendeschaltung der ersten Einrichtung 1 das NRZ-Eingabedatensignal A in ein DC-symmetrisches Übertragungssignal E (ohne die Hochfrequenz-Bandbreite des Signals zu erhöhen), das effektiv über die Entkopplungsbarriere 9 übertragen werden kann. Wie es für einen Fachmann offensichtlich wäre, können die vorangehenden Signalamplituden in Abhängigkeit von der verwendeten spezifischen Vorspannung 16 und den Spezifikationen der ebenfalls verwendeten bestimmten elektronischen Komponenten variieren (d. h. höher oder niedriger).
Wenn das erste Übertragungssignal E auf den Bus geleitet wird, wird es als ein DC-Eingangssignal mit 0 Volt vom Impulswandler 9 empfangen. Der Wandler 9 koppelt dieses Signal magnetisch an den Bus 20 an der gegenüberliegenden Seite, die die Nachbarseite der zweiten Einrichtung 2 ist, wobei das Ausgangssignal ein zweites Übertragungssignal F ist. Wie aus dem Zeitablaufdiagramm von 4 ersichtlich ist, ist das zweite Übertragungssignal F im Wesentlichen dasselbe wie das erste Übertragungssignal E mit der Ausnahme, daß es in der Amplitude von diesem abweicht. Dieses zweite Übertragungssignal F wird dann als Eingangssignal in einen Empfänger 12 der zweiten Einrichtung 2, bestehend aus einer Schmitt-Triggerschaltung 12, empfangen. Die Schmitt-Triggerschaltung führt die Wiederherstellung der Daten ohne Rückkehr zu Null des zweiten Übertragungssignals F in die digitalen Impulse des synchronisierten Datensignals 8 aus, das ursprünglich als Eingangssignal im digitalen Differenzierer 5 empfangen wurde.
Die Schmitt-Triggerschaltung 12 weist zwei um die Vorspannung 16 zentrierte Schwellspannungen auf, die vorzugsweise die Werte von 2 Volt und 3 Volt haben, wobei 3 Volt der Schwellwert für die ansteigenden Flanken und 2 Volt der Schwellwert für die abfallenden Flanken ist, welche die Schmitt-Triggerschaltung 12 veranlassen, hoch beziehungsweise niedrig zu werden. Unter Bezugnahme auf das Zeitablaufdiagramm aus 4 ist die Ausgabe der Schmitt-Triggerschaltung 12 daher eine Folge von hohen und niedrigen Übergängen, welche praktisch das synchronisierte Datensignal B wiederherstellt. Es sei jedoch angemerkt, daß als eine Al-ternative zu einer Schmitt-Triggerschaltung 12 jede beliebige elektronische Komponente verwendet werden kann, welche a1s Ausgangssignal ein hohes Datensignal hat, wenn die Spannung ihres Eingangssignals einen Wert erreicht, der wesentlich über der Vorspannung 16 liegt, und ein niedriges Datensignal, wenn das Eingangssignal einen Wert erreicht, der wesentlich unter der Vorspannung 16 liegt.
Zusätzlich zu der vorhergehenden Beschreibung wird ein weiteres Ausführungsbeispiel des Verfahrens und der Einrichtung der vorliegenden Erfindung speziell für die Implementierung mit dem Mehrfach-Geschwindigkeits-Busarchitektur-Schema ausgeführt, das in dem IEEE Standards Document P1394 unter dem Titel „High Performance Serial Bus" beschrieben wird. Dieses Dokument ist hierzu als Anhang A zur Einsichtnahme beigefügt. Das in P1394 beschriebene Busarchitekturschema beabsichtigt die Bereitstellung eines seriellen Mehrfach-Geschwindigkeitsbusses 20 mit geringen Kosten, einer universellen Verbindung zwischen Karten auf derselben Rückverdrahtung, Karten auf anderen Rückverdrahtungen und externen Peripheriegeräten. Es stellt ebenfalls eine beliebige Bustopologie bereit, wobei Einrichtungen oder Knoten (d. h. adressierbare Einrichtungen, die mit dem Bus gekoppelt sind, mit einem minimalen Satz von Steuerregistern), die mit dem Bus 20 gekoppelt sind, nicht in einem zyklischen Verbund angeordnet werden müssen, sondern beliebig mit der anderen Einrichtung 5 über den seriellen Bus 20 gekoppelt werden können, um eine beliebig zusammengestellte Anzahl von Verbundanordnungen zu bilden.
Bei diesem Ausführungsbeispiel, wie in 5 gezeigt, wird der serielle Mehrfach-Geschwindigkeitsbus 20, der ein verdrilltes Kabel 20 aufweist, für die universelle Verbindung zwischen Computereinrichtungen bereitgestellt, die auf dem Bus beliebig konfiguriert werden. Jede Einrichtung 1 und 2 weist einen physikalischen Kanalanschluss-Chip 25 (oder „PHY"-Chip) auf, der für das Arbitrieren, Senden, Empfangen und Taktkorrektur der Datensignale direkt mit dem seriellen Bus 20 verbunden ist. In gleicher Weise weist jede Einrichtung einen Sicherungsschicht-Chip (oder „LLC"-Chip) 24 auf, welcher die Datensignale bei einer festgelegten Geschwindigkeit zum und vom PHY-Chip 25 sendet und empfängt und mit der Verarbeitungsintelligenz der Einrichtung verknüpft. Die Übertragung zwischen den zwei Chips 24 und 25 bei festgelegter Geschwindigkeit wird durch einen Konvertierungsprozess ermöglicht, wodurch der Bus 20 zwischen den zwei Chips 24 und 25 für schnellere Datensignalübertragungen breiter wird (d. h. es werden mehr Übertragungskanäle verwendet). Für eine Übertragung von 100 Mbit muß der Bus beispielsweise mindestens zwei Bit breit sein; für eine Übertragung von 200 Mbit muß der Bus mindestens vier Bit breit sein; für eine Übertragung von 400 Mbit muß der Bus mindestens acht Bit breit sein und so weiter. Bei diesem Ausführungsbeispiel ist die Schnittstelle 3 der vorliegenden Erfindung, die die Entkopplungsbarriere 9 umfaßt, zwischen den PHY- und LLC-Chips 24 und 25 implementiert, um den Aufbau einer universellen Verknüpfung zu gestatten, bei welcher ein einheitliches serielles Buskabel 20 zwischen den PHY-Chips 25 der benachbarten Einrichtungen 1 und 2 verbunden werden kann.
Bei dieser Implementierung haben die Signale, die gesendet wurden, die Form von NRZ-Datensignalen, welche sehr große Breitbandübertragungsfähigkeiten benötigen. Aufgrund der Tatsache, daß ein Impulswandler 9 mit einem Schmalband- Übertragungskanal als die Entkopplungsbarriere 9 implementiert ist, ist es notwendig, daß die Sende- und Empfangsschaltung der PHY- und LLC-Chips 24 und 25 die Datensignale in Schmalbanddatensignale für die Übertragung zwischen den PHY- und LLC-Chips 24 und 25 konvertiert. Daher wird gemäß dem Verfahren und der Einrichtung der vorliegenden Erfindung die oben beschriebene Schaltung zwischen den PHY- und LLC-Chips implementiert, um ein einfaches Verfahren bereitzustellen, in welchem digitale Standardzellen- oder Gate-Array-Technologie in einem digitalen Standard-CMOS-Prozess verwendet wird, um die NRZ-Datensignale über die Entkopplungsbarriere 9 der Schnittstelle 3 zu leiten, die zwischen den zwei Chips 24 und 25 angeordnet ist.
Während die vorliegende Erfindung in Verbindung mit den obigen Ausführungsbeispielen beschrieben worden ist, ist evident, daß in Anbetracht der vorhergehenden Beschreibung für Fachleute zahlreiche Alternativen, Darstellungen, Variationen und Verwendungen deutlich werden. Insbesondere kann die Schnittstelle 3 unidirektional oder bidirektional sein und kann den Kommunikationskanal zwischen zwei separaten Einrichtungen 1 und 2, zwei IC-Chips 24 und 25 oder dergleichen bilden. Außerdem kann die Entkopplungsbarriere 9, die mit dem Bus in der Schnittstelle gekoppelt ist, eine Vielzahl von Einrichtungen oder Konfigurationen aufweisen, welche die Sende- und Empfangsschaltung der bilden Einrichtungen 1 und 2 elektrisch entkoppeln.

Claims

Ein Verfahren zum Übermitteln eines NRZ-Datensignals über eine Schnittstelle (3) zwischen einem ersten Gerät und einem zweiten Gerät, die über einen Bus miteinander verbunden sind, wobei das Verfahren umfaßt: Differenzieren des Datensignals mit einem auf ein Taktsignal ansprechenden Signaldifferenzierer (5), um ein differenziertes Signal mit einem ersten Zustand und einem zweiten Zustand zu erzeugen; Anlegen des Datensignals als erstes Eingangssignal an einen Treiber (6), der eine Tri-State-Torschaltung aufweist; Anlegen des differenzierten Signals als zweites Eingangssignals an die Tri-State-Torschaltung, so daß die Tri-State-Torschaltung freigegeben wird, wenn sich das differenzierte Signal in dem ersten Zustand befindet; Anlegen einer Vorspannung (16) an einen Ausgang der Tri-State-Torschaltung, um als Ausgangssignal aus der Tri-State-Torschaltung ein Sendesignal zur Übermittlung über die Schnittstelle abzuleiten; Übermitteln des Sendesignals über die Schnittstelle zwischen dem ersten Gerät und dem zweiten Gerät; und Anlegen des Sendesignals als Eingangssignal an eine elektronische Komponente, die als Ausgangssignal ein wiederhergestelltes Datensignal aufweist, das umfaßt: ein einem ersten logischen Zustand entsprechendes erstes Signal, wenn das Eingangssignal zu der elektronischen Komponente einen Wert erreicht, der wesentlich über der Vorspannung liegt; und ein einem zweiten logischen Zustand entsprechendes zweites Signal, wenn das Eingangssignal zu der elektronischen Komponente einen Wert erreicht, der wesentlich unter der Vorspannung liegt.
Das Verfahren nach Anspruch 1, wobei der erste Zustand eine hoher Zustand ist und wobei das erste Signal ein hohes Datensignal und das zweite Signal ein niedriges Datensignal ist.
Das Verfahren nach Anspruch 1, ferner umfassend: eine zwischen dem ersten Gerät und dem zweiten Gerät angeordnete Isolationsbarriere (9); wobei das Sendesignal umfaßt: ein mittleres Sendesignal, das der Vorspannung entspricht, wenn die Tri-State-Torschaltung gesperrt ist; ein hohes Sendesignal, wenn die Tri-State-Torschaltung freigegeben ist und das erste Eingangssignal zu der Tri-State-Torschaltung hoch ist; und ein niedriges Sendesignal, wenn die Tri-State-Torschaltung freigegeben ist und das erste Eingangssignal zu der Tri-State-Torschaltung niedrig ist; wobei das Sendesignal aus dem Ausgangssignal der Tri-State-Torschaltung aus dem ersten Gerät abgeleitet und über die Isolationsbarriere an das zweite Gerät übermittelt wird; und wobei die elektronische Komponente eine Schmitt-Trigger ist.
Eine Einrichtung zum Übermitteln eines NRZ-Datensignals über eine Schnittstelle (3) zwischen zwei über einen Bus (20) miteinander verbundenen Geräten (1,2), wobei die Einrichtung aufweist: einen auf ein Taktsignal ansprechenden Signaldifferenzierer (5) zum Empfangen des Datensignals und zum Ausgeben eines differenzierten Signals; einen eine Tri-State-Torschaltung aufweisenden Treiber (6), der das Datensignal als erstes Eingangssignal aufweist, wobei die Tri-State-Torschaltung ferner als zweites Eingangssignal das differenzierte Signal zum Freigeben der Tri- State-Torschaltung, wenn das differenzierte Signal hoch ist, aufweist; eine an den Ausgang der Tri-State-Torschaltung angelegte Vorspannung (16), um als Ausgangssignal aus der Tri-State-Torschaltung ein Sendesignal zur Übermittlung über den Bus über die Schnittstelle zwischen den zwei Geräten abzuleiten; und eine elektronische Komponente zum Empfangen des Sendesignals und Ausgeben eines wiederhergestellten Datensignals, das ein hohes Datensignal ist, wenn das Eingangssignal an die elektronische Komponente einen Wert erreicht, der wesentlich über der Vorspannung liegt; und ein niedriges Datensignal ist, wenn das Eingangssignal an die elektronische Komponente einen Wert erreicht, der wesentlich unter der Vorspannung liegt.