DE69332499T2 - Method and device for using analog test signals in a digital environment - Google Patents

Description

ANWENDUNGSGEBIET DER ERFINDUNGFIELD OF THE INVENTION

Die Erfindung bezieht sich auf ein Verfahren wie in der Einleitung von Anspruch 1 beschrieben. Die Erfindung bezieht sich auch auf eine Vorrichtung wie in der Einleitung von Anspruch 4 beschrieben. Die Erfindung bezieht sich außerdem auf eine elektronische Schaltung wie in der Einleitung von Anspruch 10 beschrieben.The invention relates to a method as described in the introduction of claim 1. The invention also relates to a device as described in the introduction of claim 4. The invention also relates to an electronic circuit as described in the introduction of claim 10.

Der Standard laut Referenzschrift GB-A 2.195.185 (A) ist weitverbreitet anerkannt, so dass verschiedene Hardware- und Software-Vorrichtungen entwickelt wurden, um seine Nutzung zu vereinfachen. Die Referenzschrift (A) bezieht sich jedoch ausschließlich auf das Testen von digitalen Schaltungen.The standard in reference GB-A 2.195.185 (A) is widely accepted, so that various hardware and software devices have been developed to facilitate its use. However, reference (A) refers exclusively to the testing of digital circuits.

Das Testen von analogen Schaltungen, ob einzeln oder als Teil einer gemischt analogen und digitalen Schaltung, erfolgt im Gegensatz hierzu als funktionelle Prüfung, bei der die Vorrichtung einen Teil der beabsichtigten Standardfunktion ausführen soll. Das Testsignal wird oft durch eine Art Signalformer erzeugt, zum Beispiel durch einen Sinusgenerator. Anschließend wird anhand eines Ergebnissignals untersucht, ob die Schaltungsfunktionalität korrekt ist. Eine derartige Prüfung ist relativ kostenaufwendig und erfordert die Erzeugung von speziellen Signalen, die oft mit Hilfe von extrem vielseitigen und teuren Testmaschinen produziert werden. Die Erfinder haben erkannt, dass der Bedarf besteht, vereinfachte und universelle Testmaschinen verwenden zu können und dabei gleichzeitig die zur Verfügung stehenden digitalen Techniken so weit wie möglich kreativ nutzen zu können.In contrast, testing of analog circuits, whether individually or as part of a mixed analog and digital circuit, is performed as a functional test, where the device is required to perform part of the intended standard function. The test signal is often generated by some kind of signal conditioner, for example a sine wave generator. A result signal is then used to check whether the circuit functionality is correct. Such testing is relatively expensive and requires the generation of special signals, which are often produced using extremely versatile and expensive test machines. The inventors recognized that there was a need to be able to use simplified and universal test machines while at the same time being able to use the available digital techniques as creatively as possible.

Die vorliegende Erfindung hat daher unter anderem zur Aufgabe, ein Verfahren und eine Vorrichtung zum Prüfen von elektronischen Schaltungsanordnungen zu schaffen, das bzw. die eine unkomplizierte Anwendung von analogen Testmustern ermöglicht, welche sich auf einfache Weise erzeugen und speichern lassen. Die Erfindung ist daher unter anderem durch die kennzeichnenden Teile der Ansprüche 1 und 4 gekennzeichnet. Die Erfindung bezieht sich auch auf eine Anordnung gemäß Anspruch 10, die daher mindestens eine Built-In Self-Test-Funktion umfasst.The present invention therefore has the object, among others, of creating a method and a device for testing electronic circuit arrangements, which enables an uncomplicated application of analog test patterns, which can be generated and stored in a simple manner. The invention is therefore characterized, among other things, by the characterizing parts of claims 1 and 4. The invention also relates to an arrangement according to claim 10, which therefore comprises at least one built-in self-test function.

An sich wird im IEEE Journal of Solid-State Circuits, Band 26,1991, Nr. 12, auf den Seiten 1757 bis 1762 (B) in dem Artikel "A Bit-Stream Digital-to-Analog Converter with 18-b Resolution" ein Bitfolge-Digital/Analog-Umsetzer mit 18-b Auflösung beschrieben. Allerdings wird in (B) nicht die Umgebung der Prüfung analoger Schaltungen betrachtet. Außerdem wird in den Proceedings International Test Conference 1991, IEEE, Abhandlung 39.2, auf den Seiten 1049-1054 (C) in dem Artikel "A 20 Bit Waveform Source for a Mixed-Signal Automatic Test System" eine 20-Bit-Signalformquelle für ein automatisches Gemischtsignal-Testsystem beschrieben, das sowohl für die Wechselspannungs- als auch für die Gleichspannungsprüfung von Analog/Digital-Umsetzern verwendet wird. Im Gegensatz hierzu wird mit der vorliegenden Erfindung eine Prüfung von analogen Schaltungen beabsichtigt, die sich nicht auf eine bestimmte Funktionalität beschränkt, indem digitale Signalströme als Vehikel zur Übertragung, Speicherung und ähnliches verwendet werden, um dadurch die Nutzung von digitalen Teststandards zu ermöglichen, die in der Industrie allgemein angewendet werden.In fact, a bit-stream digital-to-analog converter with 18-b resolution is described in the IEEE Journal of Solid-State Circuits, Volume 26, 1991, No. 12, pages 1757 to 1762 (B) in the article "A Bit-Stream Digital-to-Analog Converter with 18-b Resolution". However, (B) does not consider the analog circuit testing environment. In addition, a 20-bit waveform source for a mixed-signal automatic test system used for both AC and DC testing of analog-to-digital converters is described in the article "A 20 Bit Waveform Source for a Mixed-Signal Automatic Test System" in the Proceedings International Test Conference 1991, IEEE, Paper 39.2, pages 1049-1054 (C). In contrast, the present invention is intended to provide testing of analog circuits that is not limited to a specific functionality by using digital signal streams as vehicles for transmission, storage, and the like, thereby enabling the use of digital test standards that are commonly used in the industry.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Wie oben erwähnt, hat die vorliegende Erfindung unter anderem zur Aufgabe, ein Verfahren zum Prüfen von elektronischen Schaltungsanordnungen zu schaffen, das die direkte Anwendung von analogen Testmustern ermöglicht, welche sich einfach erzeugen und speichern lassen. Gemäß einem ihrer Aspekte ist die Erfindung nun in Anspruch 1 definiert.As mentioned above, the present invention has, inter alia, the object of providing a method for testing electronic circuits which enables the direct application of analogue test patterns which can be easily generated and stored. According to one of its aspects, the invention is now defined in claim 1.

Vorteilhafterweise handelt es sich bei der genannten Modulation um eine Sigma-Delta-Modulation erster oder zweiter Ordnung. Diese Art der Modulation ist besonders unkompliziert, obwohl auch andere Techniken möglich wären.Advantageously, the modulation in question is a first or second order sigma-delta modulation. This type of modulation is particularly straightforward, although other techniques are also possible.

Vorteilhafterweise umfasst das genannte Extrahieren einen Schritt der wiederholten Diskriminierung eines Ausgangswellen-Ergebnissignals mit aufeinanderfolgenden Schwellwertpegeln und die anschließende Neuausrichtung von aufeinanderfolgenden Diskriminierungs-Bitfolge-Ergebnissen, um zu den jeweiligen Zeitpunkten einen Thermometer-Signalcode zu erzeugen. Auch hier ist der analoge Schnittstellenteil überaus unkompliziert.Advantageously, said extracting comprises a step of repeatedly discriminating an output wave result signal with successive threshold levels and then realigning successive discrimination bit sequence results to generate a thermometer signal code at the respective times. Here too, the analog interface part is extremely straightforward.

Die Erfindung bezieht sich auch auf eine Vorrichtung zur Prüfung einer elektronischen Schaltungsanordnung gemäß der Einleitung, und die insbesondere Folgendes umfasst: Moduliermittel zum Modulieren eines Stammsignals in einen digitalen Bitstrom und Filtermittel, die durch die genannten Moduliermittel versorgt werden, um das genannte Testsignal durch analoge Filterung des genannten digitalen Bitstroms zu erzeugen, wie in Anspruch 4 definiert. Dies erweist sich als eine einfache Realisierung. An sich kann es sich bei der Prüfung um einen Boundary-Scan-Test oder einen Selbsttest- Mechanismus handeln. Beide Verfahren haben sich als realisierbar erwiesen.The invention also relates to a device for testing an electronic circuit arrangement according to the introduction, and which in particular comprises: modulating means for modulating a master signal into a digital Bit stream and filter means supplied by said modulating means for generating said test signal by analog filtering of said digital bit stream as defined in claim 4. This proves to be a simple implementation. As such, the test may be a boundary scan test or a self-test mechanism. Both methods have proven to be feasible.

Die Erfindung bezieht sich auch auf eine elektronische Schaltungsanordnung als ein Ziel zum Ausfuhren des oben genannten Verfahrens, wie in Anspruch 10 definiert.The invention also relates to an electronic circuit arrangement as a target for carrying out the above-mentioned method, as defined in claim 10.

Eine derartige elektrische Schaltungsanordnung mit Testsignal- Quellenmitteln zum Erzeugen eines Testsignals, Testsignal-Eingangsmitteln zum Empfangen des Testsignals, Betriebsmitteln, die durch die genannten Testsignal-Eingangsmittel versorgt werden, um in einem vorgegebenen Betriebsmodus das genannte Testsignal so zu verarbeiten, dass ein Ergebnissignal einer bestimmten Form entsteht, und Ergebnissignal- Ausgabemitteln zum Ausgeben des genannten Ergebnissignals zur anschließenden Auswertung ist in der Technik bekannt.Such an electrical circuit arrangement with test signal source means for generating a test signal, test signal input means for receiving the test signal, operating means which are supplied by said test signal input means in order to process said test signal in a predetermined operating mode so that a result signal of a certain form is produced, and result signal output means for outputting said result signal for subsequent evaluation is known in the art.

Verschiedene vorteilhafte Aspekte werden in den abhängigen Ansprüchen beschrieben.Various advantageous aspects are described in the dependent claims.

KURZE BESCHREIBUNG DER ZEICHNUNGSHORT DESCRIPTION OF THE DRAWING

Diese und andere Aspekte der Erfindung werden im Folgenden ausführlich unter Bezugnahme auf eine bevorzugte Ausführungsform beschrieben, die insbesondere in und durch die beigefügten Figuren veranschaulicht wird. Es zeigen:These and other aspects of the invention are described in detail below with reference to a preferred embodiment, which is particularly illustrated in and by the accompanying figures. In these figures:

Fig. 1 einen urbildlichen Aufbau einer Testmaschine;Fig. 1 shows a prototype structure of a test machine;

Fig. 2 eine schematische Darstellung eines Verfahrens zur Erzeugung eines Testsignals;Fig. 2 is a schematic representation of a method for generating a test signal;

Fig. 3 eine allgemeine Sigma-Delta-Modulation;Fig. 3 a general sigma-delta modulation;

Fig. 4A, 4B eine Sigma-Delta-Modulation erster bzw. zweiter Ordnung;Fig. 4A, 4B show a first and second order sigma-delta modulation, respectively;

Fig. 5 eine Komparatorschaltung, wie sie für einen digitalen Tester verwendet wird;Fig. 5 shows a comparator circuit as used for a digital tester;

Fig. 6 eine Komparatorschaltung, wie sie für die A/D-Umsetzung verwendet wird.Fig. 6 a comparator circuit as used for A/D conversion.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMENDETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS

Fig. 1 zeigt einen urbildlichen Aufbau einer Testmaschine bestehend aus einem Testsignalgenerator 20, einem Prüfling 22 und einer Ergebnissignal- Auswerteschaltung 24. Der Testsignalgenerator erzeugt ein Testsignal, der Prüfling erhält dieses Signal und wird anschließend in einen normalen Betriebsmodus oder einen anderen vorgegebenen Modus gesteuert, und die Ergebnissignal-Auswerteschaltung findet dann anhand des Ergebnissignals heraus, ob der Prüfling einwandfrei funktioniert. Diese Qualifikation gilt unabhängig davon, ob der Test an sich strukturell oder funktionell ist. Das Ergebnis kann verschiedene Qualifikationen angeben, zum Beispiel in Ordnung, fehlerhaft, teilweise in Ordnung, muss repariert werden, aber andere sind ebenfalls möglich, zum Beispiel: funktioniert korrekt, sofern die Taktfrequenz weniger als XY MHz beträgt, oder eine bestimmte Qualifikation wie zum Beispiel eine Qualifikation, die den Störabstand angibt. Bei dem Prüfling kann es sich um einen einzelnen integrierten Schaltungs-Chip, eine Leiterplatte mit mehreren Chips, eine ultrahöchstintegrierte Schaltung oder jede andere mögliche Gehäuseebene handeln. In Bezug auf die Prüfung mit digitalen Signalen enthalten die US-amerikanischen Patentschriften US 5 430 735 und US 5 657 329 detaillierte Beschreibungen, und in der Tat können die Testprozedur und auch die Testvorkehrungen in der zu prüfenden Schaltung die Anforderungen des Boundary-Scan-Test-Standards erfüllen. Dies bedeutet unter anderem einen Eingangsanschluss für serielle Daten, einen Ausgangsanschluss für serielle Daten, einen Testtaktanschluss und einen oder zwei zusätzliche Anschlüsse für Steuersignale.Fig. 1 shows an archetypal test machine design consisting of a test signal generator 20, a device under test 22 and a result signal evaluation circuit 24. The test signal generator generates a test signal, the device under test receives this signal and is then controlled into a normal operating mode or another specified mode, and the result signal evaluation circuit then uses the result signal to determine whether the device under test is functioning properly. This qualification applies regardless of whether the test itself is structural or functional. The result can indicate various qualifications, for example, OK, defective, partially OK, needs repair, but others are also possible, for example: functioning correctly provided the clock frequency is less than XY MHz, or a specific qualification such as a qualification indicating the signal-to-noise ratio. The device under test can be a single integrated circuit chip, a multi-chip circuit board, an ultra-large scale integrated circuit or any other possible package level. Regarding testing with digital signals, US patents US 5,430,735 and US 5,657,329 contain detailed descriptions and, indeed, the test procedure and also the test provisions in the circuit under test can meet the requirements of the boundary scan test standard. This means, among other things, an input port for serial data, an output port for serial data, a test clock port and one or two additional ports for control signals.

Die Erfindung nutzt analoge Testsignale, die dem Prüfling selbst zugeführt werden, zum Beispiel sinusförmige Signale, Mehrtonsignale und willkürliche Wellenformen, einschließlich Rechteckwellenformen. Die beschriebene Umgebung kann benutzt werden, um die Schaltungsanordnung auch mit digitalen Testsignalen zu betreiben, jedoch stellt dies keine Einschränkung dar. Der Testsignal-Quellenblock 20 kann nun über einen oder mehrere Testsignal-Ausgangsanschlüsse parallel verfügen, er kann intern einen Speicher zum Speichern von Testmustern enthalten, er kann Multiplexiermittel zum Multiplexen verschiedener Testsignale auf einen einzigen Ausgangsanschluss haben, er kann Steuerbitfolgen entsprechend dem Boundary-Scan-Test-Standard ausgeben, und andere Funktionen bieten. Der Kürze halber wurden diese Möglichkeiten jedoch nicht abgebildet. Auch die Lieferung von Taktsignalen, zum Beispiel durch einen Haupttakt, wurde nicht dargestellt. Ferner wurden auch die Initiierung und die Beendung des Tests der Kürze halber nicht dargestellt.The invention uses analog test signals that are supplied to the device under test itself, for example sinusoidal signals, multi-tone signals and arbitrary waveforms, including square waveforms. The environment described can be used to operate the circuit arrangement with digital test signals, but this is not a limitation. The test signal source block 20 can now have one or more test signal output terminals in parallel, it can contain an internal memory for storing test patterns, it can have multiplexing means for multiplexing different test signals to a single output terminal, it can output control bit sequences according to the boundary scan test standard, and offer other functions. However, for the sake of brevity, these possibilities have not been shown. The supply of clock signals, for example by a master clock, has not been shown either. Furthermore, the initiation and termination of the test have not been shown for the sake of brevity.

In Hinblick auf die Aufteilung der verschiedenen Aufgaben besteht eine erste Möglichkeit dann, dass die analogen Signale in Teil 28 des Testsignalgenerators basierend auf bestimmten dann enthaltenen Elementen und auf einem gespeicherten digitalen Bitmuster erzeugt werden. Eine zweite Möglichkeit besteht darin, dass diese analogen Testsignale in Teil 28 des gleichen Gehäuses (Leiterplatte, Chip, usw.) des Prüflings produziert werden. Die letztgenannte Möglichkeit wurde in der Zeichnung durch eine unterbrochene Linie 26 um den Prüfling 22 angedeutet, die auch Teil 28 umschließt. Das bedeutet, dass nur die digitale Darstellung des analogen Testsignals von außen an den Prüfling kommuniziert werden muss. Eine weitere Möglichkeit besteht darin, dass im Wesentlichen der gesamte Block 20 in dem gleichen Gehäuse wie der Prüfling selbst enthalten ist, zum Beispiel in dem integrierten Schaltungs-Chip. Dies würde, soweit es die Zuführung der Testmuster betrifft, eine Selbsttest-Organisation darstellen.With regard to the division of the various tasks, a first possibility is that the analog signals are generated in part 28 of the test signal generator based on certain elements then contained and on a stored digital bit pattern. A second possibility is that these analog test signals are produced in part 28 of the same housing (circuit board, chip, etc.) of the device under test. The latter possibility has been indicated in the drawing by a broken line 26 around the device under test 22, which also encloses part 28. This means that only the digital representation of the analog test signal has to be communicated from the outside to the device under test. A further possibility is that essentially the entire block 20 is contained in the same housing as the device under test itself, for example in the integrated circuit chip. This would represent a self-test organization as far as the supply of the test patterns is concerned.

Die Erfindung nutzt auch analoge Ergebnissignale, die von dem eigentlichen Prüfling abgeleitet werden. Im Prinzip können derartige analoge Signale direkt ausgewertet werden, zum Beispiel indem eine bestimmte analoge Größe, wie die Amplitude oder die Frequenz usw. je nach Anwendungsfall, daraus extrahiert wird, oder indem ein Vergleich mit einem Modell-Analogsignal durchgeführt wird. Der Kürze halber wurde dies nicht weiter erörtert. Bei einer weiteren Art der Auswertung wird zuerst das analoge Signal in einen Bitstrom umgewandelt, bevor es ausgewertet wird. Eine erste Möglichkeit besteht darin, dass diese Umwandlung in einem Teil 30 der Ergebnissignal-Auswerteschaltung basierend auf bestimmten darin enthaltenen Elementen erfolgt. Eine zweite Möglichkeit besteht darin, dass diese Umwandlung in dem gleichen Gehäuse (Leiterplatte, Chip, usw.) des Prüflings erfolgt. Die letztgenannte Option wurde durch Zeichnen einer unterbrochenen Linie 26 um den Prüfling 22 angedeutet, die auch Teil 30 umschließt. Das bedeutet, dass nur die digitale Darstellung des analogen Ergebnissignals vom Prüfling nach außen kommuniziert werden muss. Als eine weitere Möglichkeit könnte die Auswertung innerhalb der Schaltung erfolgen. Dies würde, soweit es die Ausgabe der Ergebnismuster betrifft, eine Selbsttest-Organisation darstellen.The invention also uses analog result signals derived from the actual device under test. In principle, such analog signals can be evaluated directly, for example by extracting a certain analog quantity, such as the amplitude or the frequency, etc., depending on the application, from them, or by making a comparison with a model analog signal. For the sake of brevity, this has not been discussed further. In another type of evaluation, the analog signal is first converted into a bit stream before it is evaluated. A first possibility is that this conversion takes place in a part 30 of the result signal evaluation circuit based on certain elements contained therein. A second possibility is that this conversion takes place in the same housing (circuit board, chip, etc.) of the device under test. The latter option has been indicated by drawing a broken line 26 around the device under test 22, which also encloses part 30. This means that only the digital representation of the analog result signal from the test object needs to be communicated to the outside. Another possibility is to carry out the evaluation within the circuit. This would represent a self-test organization as far as the output of the result patterns is concerned.

In der beispielhaften Ausführungsform hat Block 20 zur Steuerung der Interaktion zwischen den drei Teilsystemen ein Steuerelement 32, das als Gesamtmaster fungiert. Nachdem die Übertragung des Testsignals beendet ist, sendet dieses Element ein Steuersignal an das Steuerelement 34 in Block 22, um letzteres in einen normalen Betriebszustand zu steuern, so dass das Testsignal wirksam in ein Ergebnissignal umgeformt wird.In the exemplary embodiment, block 20 for controlling the interaction between the three subsystems has a control element 32 acting as an overall master. After the transmission of the test signal is completed, this element sends a control signal to the control element 34 in block 22 to control the latter into a normal operating state so that the test signal is effectively converted into a result signal.

Anschließend aktiviert das Steuerelement 32 ein weiteres Steuerelement 36 in Block 24, das letzteres so einstellt, dass das dann empfangene Ergebnissignal ausgewertet wird. Die Kommunikation zwischen den verschiedenen Steuerelementen kann nach Bedarf erfolgen, und die Zuordnung der Master-Funktionalität könnte unterschiedlich sein. In einem Selbsttest-Schema kann die gesamte Steuerung innerhalb der zu prüfenden Schaltung liegen. Die gesamte Prüfung kann auf synchrone oder asynchrone Weise durchgeführt werden.The control element 32 then activates another control element 36 in block 24, which sets the latter to evaluate the result signal then received. The communication between the various control elements can be as required, and the assignment of the master functionality could be different. In a self-test scheme, the entire control can be located within the circuit under test. The entire test can be carried out in a synchronous or asynchronous manner.

Fig. 2 zeigt eine schematische Darstellung eines Verfahrens zur Erzeugung eines Testsignals. Unter anderem bezieht sich dies auf eine unkonventionelle und vielseitige Nutzung von digitaler Funktionalität zur Erzeugung analoger Testsignale. Dies führt zu einer kompakten Testumgebung, die mit einem Minimum an externer Ausrüstung oder ganz ohne eine externe Ausrüstung auskommt.Fig. 2 shows a schematic representation of a method for generating a test signal. Among other things, this refers to an unconventional and versatile use of digital functionality to generate analog test signals. This leads to a compact test environment that requires a minimum of external equipment or no external equipment at all.

Dieses Verfahren basiert auf der Beobachtung, dass digitale Signalformen auch einen analogen Signalinhalt haben. Sie werden so angepasst, dass sie die gewünschten Signaleigenschaften aufweisen, und als analoger Stimulus zugeführt. Ein Beispiel hierfür ist die Erzeugung von "Rauschen" mit digitalen Daten mit den gewünschten statistischen Eigenschaften, um das signifikante Geräteverhalten zu erkennen. Eine weitere Möglichkeit dies zu erreichen besteht darin, ein gewünschtes analoges Signal auf eine digitale Impulsfolge aufzumodulieren und dieses Signal am Ausgang eines digitalen Testerkanals zu demodulieren.This technique is based on the observation that digital waveforms also have analog signal content. They are adjusted to have the desired signal properties and applied as an analog stimulus. An example of this is generating "noise" with digital data with the desired statistical properties in order to detect significant device behavior. Another way to achieve this is to modulate a desired analog signal onto a digital pulse train and demodulate this signal at the output of a digital tester channel.

Ein Modulationsschema, das eine anschließende einfache Demodulation ermöglicht, ist die 1-Bit-Sigma-Delta-Modulation (ΣΔ). Ein Vorteil dieses Schemas besteht in seiner potentiellen Fähigkeit, Hochleistungs-Testsignale zu erzielen. Dies ist darauf zurückzuführen, dass der Prozess der Umwandlung eines "perfekten" Testsignals in eine Bitfolge entspricht, wobei letztere eine hochauflösende Darstellung des ersten sein kann. Die Sigma-Delta-Modulation wurde erfolgreich sowohl für die A/D- als auch für die D/A- Umsetzung angewendet. An sich sind auch andere Modulationsarten möglich, wie im Folgenden erläutert wird.One modulation scheme that allows for subsequent easy demodulation is 1-bit sigma-delta modulation (ΣΔ). One advantage of this scheme is its potential ability to achieve high performance test signals. This is because the process is equivalent to converting a "perfect" test signal into a bit sequence, where the latter can be a high-resolution representation of the former. Sigma-delta modulation has been successfully applied to both A/D and D/A conversion. In principle, other types of modulation are also possible, as explained below.

Wie in Fig. 2 dargestellt, konvertiert ein Software-Modell des Modulationsprozesses (42) ein Testsignal (40) in z. B. einen sich wiederholenden oder nahezu wiederholenden digitalen Datenstrom (44). Wenn dieser in den Anschlussstiftspeicher (46) des Testers geladen wird, kann er in einer sich kontinuierlich wiederholenden Sequenz mit der gewünschten Geschwindigkeit einem Testerstift zugeführt werden.As shown in Fig. 2, a software model of the modulation process (42) converts a test signal (40) into, for example, a repeating or nearly repeating digital data stream (44). When loaded into the tester's pin memory (46), it can be applied to a tester pin in a continuously repeating sequence at the desired rate.

Element 48 ist eine Treiberschaltung. Als nächstes kann die Rückgewinnung des ursprünglichen analogen Signals 52 durch Tiefpassfilterung mit einem Filter erfolgen, zum Beispiel einem einfachen passiven RC-Filter mit einem oder zwei Abschnitten (50), der auf der Test-Leiterplatte angeordnet sein kann. Die Frequenz des Signals kann durch die Modulationseigenschaften und die Test-Taktrate gesteuert werden. Die Amplitude kann auf einfache Weise in einen bestimmten Wert geändert werden, indem der Spannungspegel des digitalen Impulses angepasst wird oder indem die Amplitude des der Modulatorschaltung 42 zugeführten Signals verändert wird.Element 48 is a driver circuit. Next, recovery of the original analog signal 52 can be done by low-pass filtering with a filter, for example a simple passive RC filter with one or two sections (50) which can be placed on the test board. The frequency of the signal can be controlled by the modulation characteristics and the test clock rate. The amplitude can be easily changed to a certain value by adjusting the voltage level of the digital pulse or by changing the amplitude of the signal supplied to the modulator circuit 42.

In Fig. 3 ist eine allgemeine Sigma-Delta-Modulation dargestellt. Im Allgemeinen wandelt die 1-Bit-Sigma-Delta-Modulation ein abgetastetes Signal mit Hilfe eines Systems mit negativer Rückkopplung in eine binäre Darstellung um. Dieses System besteht aus einem Schleifenfilter (58) h(n), einem 1-Bit-A/D-Umsetzer Q(60) (einem Komparator für den 1-Bit-Fall) und einer Rückkopplung (62, 56), die das quantisierte Ausgangssignal y(n) vom Eingangssignal subtrahiert.A general sigma-delta modulation is shown in Fig. 3. In general, the 1-bit sigma-delta modulation converts a sampled signal into a binary representation using a negative feedback system. This system consists of a loop filter (58) h(n), a 1-bit A/D converter Q(60) (a comparator for the 1-bit case) and a feedback (62, 56) that subtracts the quantized output signal y(n) from the input signal.

Derartige Systeme wurden an sich bereits früher beschrieben, jedoch dehnt die vorliegende Erfindung ihre Anwendung auf das Gebiet der analogen Prüfung aus.Such systems have been described previously, but the present invention extends their application to the field of analog testing.

In dem Konvertierungsprozess wird ein kontinuierliches Eingangssignal x(t) mit einer Rate von fs = 1/Ts, die viel größer ist als die obere Frequenz von x(t), überabgetastet. Die Differenz zwischen dem abgetasteten Signal x(n) und dem quantisierten Ausgangssignal y(n) wird nach der Filterung mit dem Schleifenfilter h(n) zu einem 1-Bit- Ausgangscode y(n) konvertiert und von dem nächsten Eingangs-Abtastwert subtrahiert. Durch die Rückkopplungsschleife entspricht das mittlere digitale Ausgangssignal dem mittleren Eingangssignal wie bei einer Art von Pulsdichte-Modulation. Die Überabtastung und der Schleifenfilter oder Rauschformungsfilter verteilen das Quantisierungsrauschen über ein breites Frequenzband und formen den Frequenzinhalt des großen Quantisierungsfehlers auf eine solche Weise, dass der größte Teil seiner Energie außerhalb des Signals oder Durchlassbandes liegt. Das Frequenzspektrum des Bitstroms y(n) enthält das Originalsignal und ein Quantisierungsfehlerspektrum mit Hochpasseigenschaft. Die Menge der im Band liegenden Leistung des Quantisierungsrauschens im Verhältnis zum Signalspektrum bestimmt die Auflösung oder den Dynamikumfang des konvertierten Analogsignals.In the conversion process, a continuous input signal x(t) is oversampled at a rate of fs = 1/Ts, which is much larger than the upper frequency of x(t). The difference between the sampled signal x(n) and the quantized output signal y(n), after filtering with the loop filter h(n), is converted to a 1-bit output code y(n) and subtracted from the next input sample. Through the feedback loop, the average digital output signal corresponds to the average input signal, as in a type of pulse density modulation. The oversampling and loop filter or noise shaping filter spread the quantization noise over a wide frequency band and shape the frequency content of the large quantization error in such a way that most of its energy lies outside the signal or passband. The frequency spectrum of the bit stream y(n) contains the original signal and a quantization error spectrum with high-pass properties. The amount of in-band power of the quantization noise in relation to the signal spectrum determines the resolution or dynamic range of the converted analog signal.

Aufgrund der Hochpasseigenschaft des Quanitisierungsrauschens besteht die einfachste mögliche Demodulation zur Rückgewinnung des ursprünglichen Signals in einer analogen Tiefpassfilterung der digitalen Signalform. Die Kombination aus einem digitalen Tester zum Speichern der Bitfolge und einem einfachen diskreten analogen Filter reicht aus, um hochwertige Testsignale zu erzeugen.Due to the high-pass property of the quantization noise, the simplest possible demodulation to recover the original signal is a analog low-pass filtering of the digital waveform. The combination of a digital tester for storing the bit sequence and a simple discrete analog filter is sufficient to generate high-quality test signals.

Der oben beschriebene Prozess bietet verschiedene Freiheitsgrade, und ihre Wahl hängt unter anderem von den erforderlichen Testsignalen ab, d. h. von der Frequenz, der Auflösung und dem Typ, der verfügbaren Testerfrequenz und der Einfachheit der analogen Filterung. In dem Modulationsprozess vor allem sind die relevanten Parameter die Abtastrate fs und die Kenndaten des Schleifenfilters h(n). Diese bestimmen den erreichbaren Dynamikumfang des Signals und geben die Anforderungen an den analogen Tiefpassfilter vor.The process described above offers various degrees of freedom and their choice depends, among other things, on the required test signals, i.e. the frequency, resolution and type, the available tester frequency and the simplicity of the analog filtering. In the modulation process, the relevant parameters are mainly the sampling rate fs and the characteristics of the loop filter h(n). These determine the achievable dynamic range of the signal and specify the requirements for the analog low-pass filter.

Der erreichbare Störabstand (SNR) für die Konvertierung eines reinen Sinussignals mit einer Frequenz ft innerhalb eines Frequenzbandes [0, fh] durch Konvertierung mit einer Rate fs = OSR.2 fb gefolgt von einem idealen Tiefpassfilter mit einer Grenzfrequenz fb wird approximiert durch: The achievable signal-to-noise ratio (SNR) for converting a pure sinusoidal signal with a frequency ft within a frequency band [0, fh] by converting at a rate fs = OSR.2 fb followed by an ideal low-pass filter with a cutoff frequency fb is approximated by:

In dieser Gleichung ist OSR das Überabtastungsverhältnis und L die Ordnung des Rauschformungsfilters h(n).In this equation, OSR is the oversampling ratio and L is the order of the noise shaping filter h(n).

Die Fig. 4A, 4B zeigen Beispiele einer Sigma-Delta-Modulation erster bzw. zweiter Ordnung. In Fig. 4A ist eine Reihenanordnung eines Subtraktionselementes 70, eines Additionselementes 72, eines Verzögerungselementes 74 und eines Tiefpassfilters 76 dargestellt, die über zwei Rückkopplungsverbindungen verfügt. Ihr Verhalten wird durch die folgende Differenzgleichung beschrieben:Fig. 4A, 4B show examples of a first and second order sigma-delta modulation. Fig. 4A shows a series arrangement of a subtraction element 70, an addition element 72, a delay element 74 and a low-pass filter 76, which has two feedback connections. Its behavior is described by the following difference equation:

u(n + 1) = u(n) + x(n) - y(n). (2)u(n + 1) = u(n) + x(n) - y(n). (2)

Fig. 4B zeigt eine Reihenanordnung bestehend aus einem Subtraktionselement 78, einem Puffer 80 mit einem Dämpfungsfaktor von 0,5, einem Additionselement 82, einem Verzögerungselement 84, einem Subtraktionselement 86, einem Additionselement 88, einem Verzögerungselement 90 und einem Tiefpassfilter 92, die wie abgebildet über drei Rückkopplungsverbindungen verfügt, von denen eine zweimal in die Reihenanordnung eingekoppelt ist. Ihr Verhalten wird durch die folgenden Differenzgleichungen beschrieben:Fig. 4B shows a series arrangement consisting of a subtraction element 78, a buffer 80 with a damping factor of 0.5, an addition element 82, a delay element 84, a subtraction element 86, an addition element 88, a delay element 90 and a low-pass filter 92, which has three feedback connections as shown, one of which is coupled twice into the series arrangement. Its behavior is described by the following difference equations:

v(n + 1) = v(n) + 0,5(x(n) - y(n))v(n + 1) = v(n) + 0.5(x(n) - y(n))

u(n + 1) = u(n) + v(n) - y(n) (3)u(n + 1) = u(n) + v(n) - y(n) (3)

Das Verhalten des A/D-Umsetzers kann in beiden Fällen folgendermaßen beschrieben werden: The behavior of the A/D converter can be described as follows in both cases:

Diese Gleichungen eignen sich gut zur Implementierung in einem einfachen Computerprozess, dessen Ausgabe in einer Datei (y(n) = 1 1 und y(n) = -1 0) erfasst werden und als Datendatei für den Tester dienen kann. Für den Fall, in dem ein kontinuierlicher Schleifendurchlauf über einen Datensatz mit finiter Länge durchgeführt wird, um das Signal zu erzeugen, ist es wichtig, die Periodizität des Datenstroms für den anschließenden kontinuierlichen Schleifendurchlauf zu erfassen. Für die Erzeugung eines Signalsignals wird dies durch eine M/N Abtastung gelöst These equations lend themselves well to implementation in a simple computer process, the output of which can be captured in a file (y(n) = 1 1 and y(n) = -1 0) and serve as a data file for the tester. In the case where a continuous loop is performed over a finite length data set to generate the signal, it is important to capture the periodicity of the data stream for the subsequent continuous loop. For the generation of a signal signal, this is solved by an M/N sampling

wobei N Abtastwerte über M Zyklen des Sinussignals erfasst werden und somit eine Periodizität in N für das Sinussignal allein garantiert wird. Dies impliziert nicht, dass auch der Datenstrom periodisch ist. Nur in dem Fall von Codierern erster Ordnung ist dies gegeben, weil dann das Quantisierungsrauschen in regelmäßigen Mustern auftritt und sein Spektrum stark gefärbt ist. Bei Codierern höherer Ordnung neigt der Quantisierungsfehler dazu, zufälliger zu sein, was im Allgemeinen zu einem nicht-periodischen Bitstrom in N führt, d. h. einem Bitstrom, der sich nach N Impulsen nicht selbst wiederholt. Um derartige Modulatormodelle höherer Ordnung verwenden zu können, könnte man einen Datenstrom von finiter Länge benutzen, der eine Ganzzahl von Zyklen des ursprünglichen Sinussignals enthält, aber kein repetierendes Rauschmuster. Die Wiederholung dieses Datenstroms in einer kontinuierlichen Schleife führt dazu, dass das Muster des Quantisierungsrauschens ebenfalls wiederholt wird und somit in harmonischem Zusammenhang mit der Sinusfrequenz steht, so dass man ein diskretes Quantisierungsrauschspektrum erhält.where N samples are taken over M cycles of the sinusoidal signal, thus guaranteeing a periodicity in N for the sinusoidal signal alone. This does not imply that the data stream is also periodic. Only in the case of first-order encoders is this the case, because then the quantization noise occurs in regular patterns and its spectrum is strongly colored. In higher-order encoders, the quantization error tends to be more random, which generally leads to a non-periodic bit stream in N, i.e. a bit stream that does not repeat itself after N pulses. To be able to use such higher-order modulator models, one could use a data stream of finite length containing an integer number of cycles of the original sinusoidal signal, but no repetitive noise pattern. Repeating this data stream in a continuous loop causes the pattern of quantization noise to be also repeated and thus harmonically related to the sine frequency, producing a discrete quantization noise spectrum.

Ein weiteres Thema ist die Amplitude des Sinussignals. Das allgemeine Verhalten ist eine Zunahme des erreichbaren Dynamikumfangs bei zunehmenden Amplitu den - bis zu einem bestimmten Wert, bei dem Überlasteffekte auftreten, die zu einer Verschlechterung der Auflösung führen. Ein weiterer Effekt sind die Schwingungen, die unter bestimmten Eingangsbedingungen in Codierern der Ordnung L > 1 auftreten können und die die Leistung des Modulationsprozesses begrenzen. Insbesondere wenn die Wiederholfrequenz derartiger Muster mit der der Eingangsfrequenz vergleichbar ist, zeigen sie sich als Verzerrungskomponenten in dem interessierenden Frequenzband.Another topic is the amplitude of the sinusoidal signal. The general behavior is an increase in the achievable dynamic range with increasing amplitude - up to a certain value at which overload effects occur, leading to a deterioration in resolution. Another effect is the oscillations that can occur under certain input conditions in encoders of order L > 1 and which limit the performance of the modulation process. In particular, when the repetition frequency of such patterns is comparable to that of the input frequency, they manifest themselves as distortion components in the frequency band of interest.

Die nachstehende Tabelle erweitert die obige Beschreibung, um verschiedene Entscheidungen beim Entwurf möglich zu machen:The table below expands on the above description to allow for different design choices:

1. Der Datensatz muss eine finite Länge haben.1. The data set must have a finite length.

1.1 Kontinuierlicher Schleifendurchlauf des Datensatzes1.1 Continuous loop through the data set

1.1.1 Dies erfordert Signale, die in der Länge des Datensatzes periodisch sind, zum Beispiel einen einzelnen Zyklus eines Sinussignals1.1.1 This requires signals that are periodic in the length of the data set, for example, a single cycle of a sinusoidal signal

1.1.1.1 M/N erzeugt die Periodizität der analogen Signale1.1.1.1 M/N generates the periodicity of the analog signals

1.1.1.1.1 Quantisiertes Rauschen braucht nicht periodisch zu sein, sondern ist gezwungenermaßen periodisch1.1.1.1.1 Quantized noise does not need to be periodic, but is forced to be periodic

1.2 Einmalige Abtastung des Datensatzes (erfordert Aufmerksamkeit bei der Einstellung des Filterverhaltens)1.2 One-time sampling of the data set (requires attention when setting the filter behavior)

1.2.1 Periodische Signale1.2.1 Periodic signals

1.2.1.1 Datensatz kann mehrere Zyklen des Signals enthalten1.2.1.1 Data set can contain multiple cycles of the signal

1.2.1.2 Zusammenfügen mehrerer Datensätze, die jeweils einen Zyklus des Signals enthalten1.2.1.2 Combining multiple data sets, each containing one cycle of the signal

1.2.2 Nicht-periodische Signale1.2.2 Non-periodic signals

1.2.2.1 Wenn sie in der Bandbreite begrenzt sind, kann eine Art von Rekonstruktion für ungefähr die beabsichtigte Signalform erreicht werden.1.2.2.1 If limited in bandwidth, some form of reconstruction can be achieved for approximately the intended signal shape.

In Fig. 5 ist eine Komparatorschaltung dargestellt, wie sie zum Vergleichen eines analogen Signals mit einem Referenzsignal verwendet wird, so dass ein binäres Ausgangssignal erzeugt wird, das in einem digitalen Tester verarbeitet werden kann. Der Komparator 100 erhält die unbekannte Spannung Vein und eine Referenzspannung VVergleich, wie sie durch ein zusätzliches Schaltungselement 106 vorgegeben wird. Außerdem wird dem Komparator das Hinweissignal 104 zugeführt, und sein Ausgang ist mit dem Speicher 102 verbunden. Der Kürze halber wurden keine weiteren Steuermechanismen dargestellt. Die Referenzspannung VVergleich ist ein vorgegebener Standardwert zwischen einem beabsich tigten hohen Wert und einem beabsichtigten niedrigen Wert, so dass aufeinanderfolgende Hinweissignale für die Speicherung einer Folge von "Einsen" und "Nullen" sorgen. In Fig. 6 ist eine Komparatorschaltung dargestellt, wie sie zur A/D- Umsetzung verwendet wird. An sich entspricht die Hardware der aus Fig. 5. In der Tat wird mit Hilfe einer variablen Spannung VVergleich eine Art von serieller A/D-Umsetzung realisiert. Das Verfahren beruht auf der wiederholten Abtastung einer digitalisierten Ein- Bit-Version des analogen Signals für einen bestimmten Wert von VVergleich Die Vergleichsspannung wird jetzt um eine Anzahl von diskreten Schritten über den Bereich des analogen Signals erhöht, wobei jeder Schritt zu einer Ein-Bit-Erfassung führt. Dadurch ergibt sich eine Vielzahl von Eins/Null-Bitfolgen, die nach ihrer Ausrichtung aufeinander auf der rechten Seite abgebildet sind. Jede Spalte gibt den Analogsignalwert an, der zu einem bestimmten Zeitpunkt empfangen wurde, ausgedrückt als linearer Thermometer-Code, der aus einer Folge von Nullen gefolgt von einer Folge von Einsen besteht, wobei der tatsächliche Wert des analogen Signals durch den Übergang zwischen den beiden Folgen dargestellt wird. Der letztgenannte Code kann in einen binären Code, BCD oder einen anderen geeigneten Code konvertiert werden. Die Qualität der Konvertierung hängt vorwiegend von den Eigenschaften des Komparators ab, insbesondere von seiner Auflösung, Genauigkeit, Übersteuerungsqualität und Hysterese. Das unbekannte Analogsignal muss identisch wiederholbar sein. Dank des beschriebenen Systems ist kaum weitere Hardware erforderlich.Fig. 5 shows a comparator circuit used to compare an analog signal with a reference signal to produce a binary output signal that can be processed in a digital tester. The comparator 100 receives the unknown voltage Vin and a reference voltage VCompare, as specified by an additional circuit element 106. The comparator is also supplied with the indication signal 104 and its output is connected to the memory 102. For the sake of brevity, no further control mechanisms have been shown. The reference voltage VCompare is a predetermined standard value between an intended ted high value and an intended low value, so that successive strobe signals ensure the storage of a sequence of "ones" and "zeros". Fig. 6 shows a comparator circuit as used for A/D conversion. In itself, the hardware is the same as that shown in Fig. 5. In fact, a type of serial A/D conversion is realized using a variable voltage VCompare. The method is based on repeatedly sampling a digitized one-bit version of the analog signal for a certain value of VCompare. The comparison voltage is now increased by a number of discrete steps over the range of the analog signal, each step resulting in a one-bit detection. This results in a large number of one/zero bit sequences, which are shown on the right-hand side after they have been aligned with one another. Each column gives the analog signal value received at a given time, expressed as a linear thermometer code consisting of a sequence of zeros followed by a sequence of ones, where the actual value of the analog signal is represented by the transition between the two sequences. The latter code can be converted to a binary code, BCD or any other suitable code. The quality of the conversion depends mainly on the characteristics of the comparator, in particular its resolution, accuracy, clipping quality and hysteresis. The unknown analog signal must be identically repeatable. Thanks to the system described, hardly any additional hardware is required.

Claims (10)

1. Verfahren zum Testen einer elektronischen Schaltungsanordnung (22), das die folgenden Schritte umfasst:1. A method for testing an electronic circuit arrangement (22), comprising the following steps: Liefern eines Testsignals mit einer vorgegebenen Form an spezielle Signaleingangsmittel der Anordnung;supplying a test signal having a predetermined shape to specific signal input means of the arrangement; Betreiben der Anordnung in einem vorgegebenen Modus;Operating the device in a predetermined mode; Extrahieren eines Ergebnissignale von beabsichtigter Form aus speziellen Signalausgangsmitteln der genannten Anordnung, um das genannte Ergebnissignal anschließend auszuwerten;Extracting a result signal of intended form from special signal output means of said arrangement in order to subsequently evaluate said result signal; wobei das genannte Verfahren dadurch gekennzeichnet ist, dass ein erstes analoges Signal (40) in einen digitalen Bitstrom (44) moduliert wird und der genannte digitale Bitstrom nachfolgenden Filtermitteln (50) zugeführt wird, um durch analoges Herausfiltern des genannten digitalen Bitstroms das genannte Testsignal als ein zweites analoges Signal (52) am Ausgang der genannten Filtermittel zu erzeugen.said method being characterized in that a first analog signal (40) is modulated into a digital bit stream (44) and said digital bit stream is fed to subsequent filter means (50) in order to generate said test signal as a second analog signal (52) at the output of said filter means by analog filtering out said digital bit stream. 2. Verfahren nach Anspruch 1, wobei es sich bei der genannten Modulation um eine Sigma-Delta-Modulation erster oder zweiter Ordnung handelt.2. The method of claim 1, wherein said modulation is a first or second order sigma-delta modulation. 3. Verfahren nach Anspruch 1 oder 2, wobei das genannte Extrahieren einen Schritt der wiederholten Diskriminierung eines Ausgangswellen-Ergebnissignals mit aufeinanderfolgenden Schwellwertpegeln und die anschließende Neuausrichtung von aufeinanderfolgenden Diskriminierungs-Bitfolge-Ergebnissen umfasst, um zu den jeweiligen Zeitpunkten einen Thermometer-Signalcode zu erzeugen.3. A method according to claim 1 or 2, wherein said extracting comprises a step of repeatedly discriminating an output wave result signal with successive threshold levels and then realigning successive discrimination bit sequence results to generate a thermometer signal code at the respective times. 4. Vorrichtung zur Prüfung einer elektronischen Schaltungsanordnung (22), wobei die genannte Vorrichtung Folgendes umfasst:4. Device for testing an electronic circuit arrangement (22), said device comprising: Testsignal-Quellenmittel (2) zum Liefern eines Testsignals mit einer vorgegebenen Form an spezielle Signaleingangsmittel der genannten Anordnung;test signal source means (2) for supplying a test signal having a predetermined form to specific signal input means of said arrangement; Steuermittel (32, 34) zum Betreiben der Anordnung in einem vorgegebenen Modus;Control means (32, 34) for operating the arrangement in a predetermined mode; Extrahiermittel (30) zum Extrahieren eines Ergebnissignale von beabsichtigter Form aus speziellen Ergebnissignalausgangsmitteln der genannten Anordnung, um das genannte Ergebnissignal anschließend auszuwerten; dadurch gekennzeichnet, dass sie über Moduliermittel (42) verfügt, um ein erstes analoges Signal (40) in einen digitalen Bitstrom (44) zu modulieren, und über Filtermittel (50), die von den genannten Moduliermitteln versorgt werden, um durch analoges Herausfiltern des genannten digitalen Bitstroms das genannte Testsignal als ein zweites analoges Signal (52) am Ausgang der genannten Filtermittel zu erzeugen.Extraction means (30) for extracting a result signal of intended form from specific result signal output means of said arrangement for subsequently evaluating said result signal; characterized in that it comprises modulating means (42) for modulating a first analog signal (40) into a digital bit stream (44) and filtering means (50) supplied by said modulating means for generating said test signal as a second analog signal (52) at the output of said filtering means by analog filtering out said digital bit stream. 5. Vorrichtung nach Anspruch 4, wobei die genannten Testsignal- Quellenmittel über digitale Speichermittel (46) verfügen, um den digitalen Bitstrom zu speichern, wie der durch die genannten Moduliermittel erzeugt wird, und um ihn anschließend den genannten Filtermitteln (50) zuzuführen.5. Apparatus according to claim 4, wherein said test signal source means comprises digital storage means (46) for storing the digital bit stream as generated by said modulating means and for subsequently supplying it to said filtering means (50). 6. Vorrichtung nach Anspruch 4 oder 5, wobei die genannten Moduliermittel vorgesehen sind, um eine Sigma-Delta-Modulation erster oder zweiter Ordnung durchzurühren.6. Device according to claim 4 or 5, wherein said modulating means are arranged to carry out a first or second order sigma-delta modulation. 7. Vorrichtung nach Anspruch 4, 5 oder 6, und mit Boundary-Scan-Test- Schnittstellenmitteln zur Verbindung mit der genannten elektronischen Schaltungsanordnung.7. Apparatus according to claim 4, 5 or 6 and comprising boundary scan test interface means for connection to said electronic circuitry. 8. Vorrichtung nach einem der Ansprüche 4 bis 7, und vorgesehen, um einen Selbsttest durchzuführen, indem sie über mindestens teilweise eigenständige genannte Testsignal-Quellen- und/oder Auswertungsmittel verfügt.8. Device according to one of claims 4 to 7, and provided to carry out a self-test by having at least partially independent said test signal source and/or evaluation means. 9. Vorrichtung nach einem der Ansprüche 4 bis 8, wobei die genannten Extrahiermittel (30) ein Diskriminierungsmittel umfassen, um ein Ausgangswellen- Ergebnissignal mit aufeinanderfolgenden Schwellwertpegeln zu diskriminieren, und Speichermittel, die durch die genannten Extrahiermittel versorgt werden, um aufeinanderfolgende Diskriminierungs-Bitfolge-Ergebnisse zu speichern, um nach der Neuausrichtung entsprechende Thermometer-Signalcodes zu erzeugen, die jeweils einem Analogsignal zugeordnet sind, das zu einem betreffenden Zeitpunkt ausgegeben wird.9. Apparatus according to any one of claims 4 to 8, wherein said extracting means (30) comprises discrimination means for discriminating an output wave result signal having successive threshold levels, and storage means supplied by said extracting means for storing successive discrimination bit sequence results for use after realignment to generate corresponding thermometer signal codes, each associated with an analog signal output at a particular point in time. 10. Elektronische Schaltungsanordnung als ein Ziel zum Ausführen des Verfahrens nach Anspruch 1 und die Folgendes umfasst: Testsignal-Quellenmittel zum Erzeugen eines Testsignals, Testsignal-Eingangsmittel zum Empfangen des Testsignals, Betriebsmitteln, die durch die genannten Testsignal-Eingangsmittel versorgt werden, um in einem vorgegebenen Betriebsmodus das genannte Testsignal so zu verarbeiten, dass ein Ergebnissignal einer bestimmten Form entsteht, und Ergebnissignal-Ausgabemitteln zum Ausgeben des genannten Ergebnissignals zur anschließenden Auswertung, dadurch gekennzeichnet, dass die genannten Testsignal-Quellenmittel digitale Speichermittel (46) zum Speichern eines digitalen Bitstroms umfassen, der von einem ersten analogen Signal abgeleitet wurde, und Filtermittel (50), die durch die genannten digitalen Speichermittel versorgt werden, um durch analoges Herausfiltern des genannten digitalen Bitstroms das genannte Testsignal als ein zweites analoges Signal (52) an einem Ausgang der genannten Filtermittel zu erzeugen.10. Electronic circuit arrangement as a target for carrying out the method according to claim 1 and comprising: test signal source means for generating a test signal, test signal input means for receiving the test signal, operating means supplied by said test signal input means for processing, in a predetermined operating mode, said test signal so as to produce a result signal of a certain form, and result signal output means for outputting said result signal for subsequent evaluation, characterized in that said test signal source means comprise digital storage means (46) for storing a digital bit stream derived from a first analog signal, and filter means (50) supplied by said digital storage means for generating said test signal as a second analog signal (52) at an output of said filter means by analog filtering out said digital bit stream.