DE69315251T2

DE69315251T2 - Differenzverstärker mit einem Eingangsspannungsbereich gleich der Speisespannung und mit Quadratwurzelstromsteuerung

Info

Publication number: DE69315251T2
Application number: DE69315251T
Authority: DE
Inventors: Ron Hogervorst; Johan Huijsing; John Tero; Roelof Wassenaar; Remco Wiegerink
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1992-05-08
Filing date: 1993-05-06
Publication date: 1998-05-14
Anticipated expiration: 2013-05-07
Also published as: EP0569102B1; DE69315251D1; US5371474A; EP0569102A3; EP0569102A2; JPH0685565A

Description

ANWENDUNGSGEBIET

Die Erfindung bezieht sich auf Differenzverstärker, die in Form einer integrierten Halbleiterschaltung ausgeführt sein können, und insbesondere auf eine elektronische Schaltung, die zwischen Quellen von voneinander abweichenden ersten und zweiten Versorgungsspannungen betrieben werden kann, deren Differenz einen Stromversorgungsbereich darstellt bestehend aus einem ersten Endbereich, der sich bis zur ersten Versorgungsspannung erstreckt, einem zweiten Endbereich, der sich bis zur zweiten Versorgungsspannung erstreckt, und einem Zwischenbereich, der sich zwischen den Endbereichen erstreckt, wobei die Schaltung folgendes enthält: erste differentielle Mittel zum Verstärken des differentiellen Eingangssignals durch weitgehendes Aufteilen eines ersten Schwanzstroms in ein Paar von ersten Hauptströmen, deren Differenz für das Eingangssignal repräsentativ ist, wenn seine Gleichtaktspannung VCM sich in dem Zwischenbereich und in dem ersten Bereich befindet; zweite differentielle Mittel zum Verstärken des Eingangssignals durch weitgehendes Aufteilen eines zweiten Schwanzstroms in ein Paar von zweiten Hauptströmen, deren Differenz für das Eingangssignal repräsentativ ist, wenn VCM sich in dem Zwischenbereich und in dem zweiten Bereich befindet. Eine derartige elektronische Schaltung ist aus der US-Patentschrift 4.555.673 bekannt.

BISHERIGER STAND DER TECHNIK

Einige integrierte Schaltungen müssen mit Versorgungsspannungen betrieben werden, die ziemlich niedrig sind und nur 1 bis 3 Volt betragen. Wenn eine solche integrierte Schaltung einen Verstärker enthält, der ein differentielles Eingangssignal verstärkt, schränkt die niedrige Versorgungsspannung den Spannungsbereich der Gleichtaktspannung des Eingangssignals erheblich ein. Aus diesem Grunde wird ein Differenzverstärker oft mit einem Eingangsspannungsbereich ausgelegt. Das bedeutet, daß das verstikte Ausgangssignal für die differentielle Eingangsspannung repräsentativ ist, wenn sein Gleichtaktanteil den vollen Umfang des Versorgungsspannungsbereiches durchläuft.
Bevor ein Transistor leitend wird, muß eine Schwellspannung erreicht werden. Wenn die Eingangsstufe eines Differenzverstärkers nur ein einzelnes Paar von Eingangstransistoren für die Verstärkung des Eingangssignals nutzt, kann ein Eingangsspannungsbereich nur schwer erreicht werden. Es gibt normalerweise einen hohen oder niedrigen Abschnitt des Stromversorgungsbereiches, wo beide Transistoren ausgeschaltet sind, weil ihre Schwellspannungen nicht erreicht wurden. Dieses Problem kann umgangen werden, indem man komplementäre Eingangstransistorpaare benutzt, die so angeordnet sind, daß mindestens eines der Paare für eine Verstärkung sorgt, wenn die Gleichtakt-Eingangsspannung sich an irgendeinem Punkt im Versorgungsspannungsbereich befindet.
Die Transkonduktanz der Eingangsstufe eines Differenzverstärkers ist ein wichtiges Maß für die Gesamtleistungsfähigkeit des Verstärkers. Die Eingangsstufen- Transkonduktanz, hier dargestellt durch das Symbol "GM", ist im Grunde das Verhältnis der inkrementellen Änderung des Gesamtausgangsstroms der Eingangsstufe zu der inkrementellen Änderung in dem differentiellen Anteil der Eingangsspannung.
Wenn keine speziellen Vorkehrungen getroffen werden, ist GM für eine Eingangsstufe, in der komplementäre Eingangstransistorpaare benutzt werden, wesentlich größer, wenn beide Transistorpaare leitend sind als wenn nur eines der Paare leitend ist. Diese Schwankung von GM macht es schwierig, die Frequenzkompensation für den Verstärker zu optimieren, wenn er in einem (oder als) Operationsverstärker mit negativer Rückkopplung verwendet wird. Erhebliche Verzerrungen treten bei denjenigen Werten der Gleichtakt-Eingangsspannung auf, bei denen jedes Paar der Eingangstransistoren zwischen Einschaltzustand und Ausschaltzustand umschaltet. Es ist deswegen sehr wünschenswert, daß GM im wesentlichen konstant ist, wenn die Gleichtaktspannung den Stromversorgungsbereich durchquert.
In der US-Patentschrift 4.555.673 werden verschiedene Ausführungsformen eines Differenzverstärkers beschrieben, in dem ein Stromlenkungsverfahren zur Steuerung von GM für eine Eingangsstufe angewendet wird, die komplementäre Paare von Eingangstransistoren benutzt, um einen Eingangsspannungsbereich zu erreichen. In allen Ausführungsformen bis auf eine handelt es sich bei den Eingangstransistoren um bipolare Bauelemente. Die Transkonduktanz für einen Bipolartransistor variiert direkt mit seinem Kollektorstrom. Dementsprechend ist die Transkonduktanz für ein Paar von emittergekoppelten Bipolartransistoren gleicher Polarität proportional zum Schwanzstrom (oder Arbeitsstrom), der den miteinander verbundenen Emittern der Transistoren gemeinsam zugeführt wird. Bei bipolaren Ausführungsformen nutzt die in der US-Patentschrift 4.555.673 beschriebene Erfindung dieses pHänomen, um den Versorgungsstrom zu oder von den Eingangstransistoren so zu steuern, daß die Summe der Schwanzströme für die beiden Paare von Eingangstransistoren im wesentlichen konstant ist, wenn sich die Gleichtakt-Eingangsspannung über den gesamten Stromversorgungsbereich bewegt. GM für den Verstärker ist dann weitgehend konstant.
Die Eingangstransistoren in der verbleibenden Ausführungsform der Erfindung aus der US-Patentschrift 4.555.673 sind source-gekoppelte Isolierschicht-Feldeffekttransistoren. Im Gegensatz zu einem Bipolartransistor, dessen Transkonduktanz weitgehend proportional zu seinem Kollektorstrom ist, variiert die individuelle Transkonduktanz bei einem Isolierschicht-FET mit der Quadratwurzel seines Drain-Stroms, wenn sich der FET in starker Inversion und Sättigung befindet. Aufgrund dieses Unterschiedes kann GM für die Eingangsstufe in der FET-Ausführungsform nicht weitgehend konstant gehalten werden, indem einfach der Strom zu - oder von - den Source-Elektroden der FETs so gesteuert wird, daß die Summe der Schwanzströme für die beiden komplementären FET-Paare weitgehend konstant ist.
Die Schwierigkeit der GM-Steuerung läßt sich besser anhand von Figur 1 verstehen, die die FET-Ausführungsform der in der US-Patentschrift 4.555.673 geschilderten Erfindung darstellt. Die Eingangsstufe dieses Differenzverstärkers ist um einen N-Kanal-Eingangsabschnitt 10 und einen P-Kanal-Eingangsabschnitt 12 herum angeordnet, die zusammen die Differenz VI zwischen den einzelnen Eingangsspannungen VI+ und VI- verstärken. Der Gleichtakt-Anteil VCM der differentiellen Eingangsspannung VI beträgt (VI+ + VI-)/2.
Der Differenzverstärker aus Figur 1 arbeitet zwischen einer hohen Versorgungssparmung VHH und einer niedrigen Versorgungsspannung VLL. Der Bereich für die Versorgungsspannung VPS -- d.h. VHH - VLL -- ist in drei Teilbereiche aufgeteilt: (a) einen hohen Bereich, der sich von VHH bis zu einem niedrigeren Wert erstreckt, der hier mit VMH bezeichnet wird, (b) einen niedrigen Bereich, der sich von VLL bis zu einem höheren Wert mit der Bezeichnung VML erstreckt, und (c) einen Zwischenbereich, der sich von VMH bis VML erstreckt.
Der differentielle Abschnitt enthält im wesentlichen identische N-Kanal- Isolierschicht-Haupt-FETs Q1 und Q2, die eine Signalverstärkung bis zu VHH liefern. Die einzelnen Eingangsspannungen VI+ und VI- werden den Gate-Elektroden der FETs Q1 und Q2 zugeführt. Ihre Source-Elektr6den sind an einem Knotenpunkt NN miteinander verbunden, durch den ein Schwanzstrom IN fließt. Der Abschnitt 10 verstärkt die Eingangsspannung VI, indem er den Schwanzstrom IN in die Hauptströme I&sub1; und I&sub2; aufteilt, die von den Drain-Elektroden von Q1 und Q2 abgenommen werden. Die Differenz zwischen den Strömen I&sub1; und I&sub2; ist repräsentativ für die Eingangsspannung VI, wenn die Gleichtaktspannung VCM sich in dem Zwischenbereich und dem hohen Spannungsbereich befindet.
Auf ähnliche Weise enthält der differentielle Abschnitt 12 im wesentlichen identische P-Kanal-Isolierschicht-Haupt-FETs Q3 und Q4, die eine Signalverstärkung bis zu VLL liefern. Die Eingangsspannungen VI+ und VI- werden den Gate-Elektroden der FETs Q3 und Q4 zugeführt. Ihre Source-Elektroden sind an einem Knotenpunkt NP miteinander verbunden, durch den ein Schwanzstrom IP fließt. Der Abschnitt 12 sorgt für die Verstärkung, indem er den Schwanzstrom IP in die Hauptströme 13 und 14 aufteilt, die von den Drain-Elektroden von Q3 und Q4 abgenommen werden. Die Differenz zwischen den Strömen I&sub3; und I&sub4; ist reprasentativ für die Eingangsspannung VI, wenn die Gleichtaktspannung VCM sich in dem Zwischenbereich und dem niedrigen Spannungsbereich befindet.
Der Rest der in Figur 1 dargestellten Eingangsstufe besteht aus einer Stromquelle 14, die einen konstanten Strom IL liefert, einer Stromquelle 16, die einen konstanten Strom IH liefert, und einem Stromsteuerungsmechanismus 18, der die Menge der Versorgungsströme IL und IH regelt, welche den differentiellen Abschnitten 10 und 12 zugeführt werden. Der Stromsteuerungsmechanismus 18 besteht aus den Isolierschicht-FETs QN und QP und den Stromumkehrschaltungen 20 und 22, die alle entsprechend Figur 1 verbunden sind. Die Eingangsstufe enthält auch eine Summierschaltung, die die Hauptströme I&sub1; - I&sub4; auf geeignete Weise kombiniert, um einen oder mehrere Ausgangsströme zu erzeugen. Die Summierschaltung ist nicht explizit in der US- Patentschrift 4.555.673 dargestellt und daher auch hier nicht abgebildet.
Figur 2 zeigt eine Gwkurve, die für das Verständnis der typischen Funktion des Differenzverstärkers aus Figur 1 nützlich ist. Zu diesem Zweck muß der Zwischenabschnitt des VPS-Bereiches aufgeteilt werden in eine hohe Übergangszone, die sich zwischen VMH und einer niedrigeren Spannung VTH erstreckt, in eine niedrige Übergangszone, die sich zwischen VML und einer höheren Spannung VTL erstreckt, und in eine mittlere Zone zwischen VTH und VTL. Wenn VCM die niedrige Übergangszone in positiver Richtung durchquert, schalten die FETs Q1 und Q2 vom Ausschaltzustand auf vollständigen Einschaltzustand. Auf ähnliche Weise schalten die FETs Q3 und Q4 von "aus" auf "vollständig ein", wenn VCM die hohe Übergangszone in negativer Richtung durchquert.
Die FETs Q1 - Q4 sind vollständig leitend, wenn VCM sich im mittleren Abschnitt des Zwischenbereichs befindet. Die Stromsteuerungsschaltung 18 ist inaktiv. Der Schwanzstrom IN entspricht IL, während der Schwanzstrom IP IH entspricht. Wie in Figur 2 dargestellt, ist GM bei einem nominalen Wert GMN im mittleren Abschnitt des Zwischenbereichs konstant.
Es ist möglich, die Eigenschaften der Stromumkehrschaltungen 20 und 22 auf solche Weise zu wählen, daß GM weitgehend gleich GMN ist, wenn VCM sich im niedrigen Bereich befindet, wo die Transistoren Q1 und Q2 ausgeschaltet sind und der Versorgungsstrom IP größer als IH ist. Auf ähnliche Weise kann GM über den hohen Bereich, wo die FETs Q3 und Q4 ausgeschaltet sind und der Strom IN größer als IL ist, weitgehend bei GMN festgehalten werden. Figur 2 veranschaulicht dieses Beispiel.
Leider steigt GM für die hohe und die niedrige Übergangszone auf einen Wert, der erheblich größer als GMN ist, und zwar aufgrund der Quadratwurzel-Abhängigkeit der individuellen Transkonduktanz jedes FETs Q1 - Q4 von seinem Drain- Strom. Insbesondere erreicht GM in den Übergangszonen typischerweise ein Maximum 15% über GMN. Der angestiegene Wert von GM in den Übergangszonen ist bei manchen Anwendungen von Operationsverstärkern entschieden unerwünscht.
Es gibt einen erheblichen Bedarf an Differenzverstärkern, die FET-Eingänge haben. Dementsprechend wäre es sehr vorteilhaft, einen Differenzverstärker mit FET-Eingängen zu haben, der sowohl den Eingangsspannungsbereich als auch einen im wesentlichen konstanten GM-Wert erreicht, wenn VCM den gesamten VPS-Bereich durchquert.

ALLGEMEINE BESCHREIBUNG DER ERFINDUNG

Die vorliegende Erfindung, wie sie durch die beigefügten Ansprüche definiert ist, ist in der Lage, das genannte Ziel zu erfüllen. Inbesondere handelt es sich bei der Erfindung um einen Differenzverstärker, der zwischen Quellen einer ersten und einer zweiten (zum Beispiel einer hohen und einer niedrigen) Versorgungsspannung betrieben werden kann, deren Differenz einen Stromversorgungsbereich darstellt bestehend aus einem ersten (z.B. hohen) Bereich, der sich bis zur ersten Versorgungsspannung erstreckt, einem zweiten (z.B. niedrigen) Bereich, der sich bis zur zweiten Versorgungsspannung erstreckt, und einem Zwischenbereich, der sich zwischen den beiden Endbereichen erstreckt. Der Verstärker enthält erste und zweite differentielle Verstärkungsabschnitte, die parallel arbeiten, um eine repräsentative Signalverstärkung über den vollen Versorgungsspannungsbereich zu liefern. Wie hier zum Beschreiben des Zusammenhangs zwischen zwei Signalen verwendet, bedeutet "repräsentativ", daß ihre Amplituden eine im wesentlichen Eins-zu-eins-Beziehung (typischerweise linear) haben, solange die Amplituden nicht zu groß sind.
Der erste differentielle Abschnitt verstärkt ein differentielles Eingangssignal, indem er einen ersten Schwanzstrom weitgehend in ein paar von ersten Hauptströmen unterteilt, deren Differenz für das Eingangssignal repräsentativ ist, wenn seine Gleichtaktspannung VCM sich im Zwischenbereich und im ersten Bereich befindet. Der zweite differentielle Abschnitt funktioniert auf komplementäre Weise, um das Eingangssignal zu verstärken, indem er einen zweiten Schwanzstrom weitgehend in ein Paar von zweiten Hauptströmen aufteilt, deren Differenz für das Eingangssignal repräsentativ ist, wenn VCM sich in dem Zwischenbereich und in dem zweiten Bereich befindet. Das Ergebnis ist, daß der Differenzverstärker über einen Eingangsspannungsbereich verfügt.
Der erste differentielle Abschnitt ist vorzugsweise um ein Paar von differentiell gekoppelten ersten Haupt-FETs gleicher Polarität herum angeordnet, die den ersten Schwanzstrom in differentieller Reaktion auf das Eingangssignal in die ersten Hauptströme aufteilen. Der zweite differentielle Abschnitt ist gleichermaßen vorzugsweise um ein Paar von differentiell gekoppelten zweiten Haupt-FETs gleicher Polarität herum angeordnet, die den zweiten Schwanzstrom in differentieller Reaktion auf das Eingangssignal in die zweiten Hauptströme aufteilen. Die zweiten Haupt-FETs sind komplementär - d.h. von entgegengesetzter Polarität - zu den ersten Haupt-FETs.
Wichtig ist, daß der vorliegende Verstärker außerdem eine Quadratwurzelschaltung enthält, um die Schwanzströme auf eine solche Weise zu steuern, daß die Summe ihrer Quadratwurzeln im wesentlichen konstant ist, wenn VCM den gesamten Zwischenbereich durchquert und in die Endbereiche hineinreicht. Durch die Quadratwurzel-Stromsteuerung ist GM für den Verstärker über den Zwischenbereich und in die Endbereiche hinein weitgehend konstant. Die Schwankung in der Summe der Quadratwurzeln der Schwanzströme beträgt normalerweise weniger als 10% über den Zwischenbereich. In der Tat hält die Quadratwurzelschaltung normalerweise die Summe der Quadratwurzeln der Schwanzströme auf einem weitgehend konstanten Wert, wenn VCM im wesentlichen den gesamten Stromversorgungsbereich durchläuft. Dementsprechend ist GM über den vollen Stromversorgungsbereich im wesentlichen konstant. Aufgrund der Quadratwurzel-Stromsteuerung weichen die Arbeitsbereiche für die vorliegende Erfindung etwas von denjenigen der obengenannten Differenzverstärker mit FET-Eingang nach dem Stand der Technik ab. Wenn bei der vorliegenden Erfindung VCM den Zwischenbereich in einer Richtung durchquert, geht einer der differentiellen Abschnitte von einem im wesentlichen nicht-verstärkenden Zustand in einen voll-verstärkenden Zustand, während der andere differentielle Abschnitt sich umgekehrt verhält. Es gibt keinen Teil des Zwischenbereichs, in dem beide differentiellen Abschnitte einzeln eine relativ konstante Verstärkung liefern. Mit anderen Worten, der gesamte Zwischenbereich ist bei der vorliegenden Erfindung eine Übergangszone. Dies unterscheidet sich von dem genannten Stand der Technik, bei dem der Zwischenbereich aus zwei Übergangszonen und einem mittleren Teilbereich besteht, wo beide differentielle Abschnitte einzeln eine relativ konstante Verstärkung liefern.
Die Quadratwurzeischaltung erreicht vorzugsweise die Quadratwurzel- Stromsteuerungsfunktion mit einem Paar primären Steuer-FETs mit Gate-Source-Spannungen, deren Summe weitgehend konstant gehalten wird. Die Gate-Source-Spannungen der beiden Steuer-FETs stehen weitgehend in Quadratwurzel-Zusammenhang mit ihren Drain-Strömen, wenn die FETs in starker Inversion und Sättigung sind. Die Quadratwurzeischaltung stellt die Schwanzströme jeweils auf weitgehend proportionale, normalerweise in der Größe weitgehend den Drain-Strömen von zwei Steuer-FETs entsprechende Werte ein. Das Ergebnis ist, daß die Summe der Quadratwurzeln der Schwanzströme weitgehend konstant gehalten wird.
Um die Summe der Gate-Source-Spannungen der beiden Steuer-FETs auf einem weitgehend konstanten Wert zu halten, benutzt die Quadratwurzelschaltung normalerweise ein Paar weitere Steuer-FETs. Die Gate-Source-Spannung von jedem weiteren Steuer-FET wird weitgehend konstant gehalten, indem ein weitgehend konstanter Drain-Strom erzwungen wird. Die vier Steuer-FETs sind über ihre Gate-Elektroden und ihre Source-Elektroden in einer Schleife miteinander verbunden. Da die Summe der Gate-Source-Spannungen in der Schleife dadurch gleich Null ist, wird die gewünschte Konstanz der Spannungssummierung erreicht.
Zusätzlich zu der mit den Steuer-FETs gebildeten Stromsteuerungsschaltung umfaßt die Quadratwurzelschaltung normalerweise Schnittstellenschaltungen, die den Steuerkreis mit einer geeigneten VCM-Abhängigkeit versehen. Unter Beachtung der Tatsache, daß die Haupt-FETs in dem ersten differentiellen Abschnitt über einen ersten Knotenpunkt miteinander verbunden sind und daß die Haupt-FETs in dem zweiten differentiellen Abschnitt über einen zweiten Knotenpunkt miteinander verbunden sind, besteht eine Ausführungsform der Schnittstellenschaltung aus einer Steuerschaltung, die einen Strompfad zu dem ersten Knotenpunkt in Reaktion auf Änderungen von VCM einstellt. Die Steuerschaltung liefert dann dem Strompfad einen Strom, der für den ersten Schwanzstrom bestimmend ist. Die Steuerschaltung liefert auch den zweiten Schwanzstrom am zweiten Knotenpunkt.
Eine weitere Ausführungsform der Schnittstellenschaltung besteht aus einer Sensorschaltung, die ein Einstellsignal erzeugt, welches für die Bereiche in VCM repräsentativ ist. In Reaktion auf das Einsteilsignal liefert die Steuerschaltung den beiden Knotenpunkten direkt die Schwanzströme mit von VCM abhängigen Werten.
Zusammengefaßt erreicht der vorliegende Differenzverstärker auf FET- Basis einen Eingangsspannungsbereich und einen im wesentlichen konstanten GM -Wert über den vollen Stromversorgungsbereich. Die Signalverzerrung ist relativ gering. Obwohl die Erfindung mit der gleichen Anzahl von Transistoren implementiert werden kann wie der obengenannte Differenzverstärker mit FET-Eingängen nach dem Stand der Technik, erfordert die Erfindung typischerweise etwas mehr Transistoren. Die Anzahl der Transistoren bleibt aber dennoch relativ klein.
Der vorliegende Verstärker eignet sich vor allem für die Verwendung in einem (oder als) Operationsverstärker mit negativer Rückkopplung. Der im wesentlichen konstante GM-Wert macht es relativ einfach, die Frequenzkompensation für den Operationsverstärker zu optimieren.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Figur 1 zeigt ein Schaltbild des Eingangsabschnitts eines Differenzverstärkers nach dem Stand der Technik.
Figur 2 zeigt eine idealisierte Kurve von GM als Funktion von VCM für eine typische Implementierung des Verstärkers aus Figur 1.
Figur 3 zeigt ein Blockdiagramm/Schaltbild eines erfindungsgemäßen Differenzverstärkers.
Die Figuren 4 und 5 zeigen idealisierte Kurven des Schwanzstroms und von GM als eine Funktion von VCM für den Verstärker aus Figur 3.
Die Figuren 6 und 7 zeigen Schaltbilder für eine bevorzugte Implementierung eines Teils der Quadratwurzelschaltung im Verstärker aus Figur 3.
Die Figuren 8 und 9 zeigen Schaltbilder für bevorzugte Ausführungsformen der Eingangsabschnitte des Verstärkers aus Figur 3.
Figur 10 zeigt ein Schaltbild für eine bevorzugte Ausführungsform der Summierschaltung für den Verstärker aus Figur 9.
Figur 11 zeigt ein Schaltbild für eine weitere bevorzugte Implementierung eines Teils der Quadratwurzelschaltung im Verstärker aus Figur 3.
Figur 12 zeigt ein Schaltbild einer weiteren bevorzugten Ausführungsform des Eingangsabschnitts des Verstärkers aus Figur 3.
Für die Bezeichnung von gleichen oder ähnlichen Teilen werden in den Zeichnungen und in der Beschreibung der bevorzugten Ausführungsformen gleiche Bezugszeichen benutzt. Alle in den Zeichnungen dargestellten FETs sind Bauelemente mit Anreicherungsbetrieb.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

In der vorliegenden Erfindung werden weitgehend FETs benutzt. Nichtsdestoweniger können bestimmte Teile der Erfindung alternativ mit Bipolatrransistoren implementiert werden. Die Erfindung kann also sowohl in "CMOS"- als auch in "BIC- MOS "-Technologie ausgeführt werden.
Jeder Transistor, der entweder als FET oder als Bipolarransistor implementiert werden kann, wird in der folgenden Beschreibung als ein allgemeiner Transistor bezeichnet. Jeder solche allgemeine Transistor hat eine erste Leitungselektrode (1E), eine zweite Leitungselektrode (2E) und eine Steuerelektrode (CE) zum Steuern des Stromflusses zwischen den Leitungselektroden. Ladungsträger (Elektronen oder Löcher), die sich zwischen den Leitungselektroden jedes allgemeinen Transistors bewegen, haben ihren Ursprung bei der ersten Leitungselektrode und fließen zu der zweiten Leitungselektrode. Die Stromleitung zwischen den beiden Leitungselektroden beginnt, wenn die Spannung zwischen der Steuerelektrode und der ersten Leitungselektrode eine bestimmte Schwellspannung erreicht. Der Strom in der Steuerelektrode ist (falls überhaupt vorhanden) viel kleiner als der Strom, der sonst zwischen den Leitungselektroden fließt.
Bei einer Implementierung mit einem FET sind seine Source-, seine Drain- und seine Gate-Elektrode die erste Leitungselektrode, die zweite Leitungselektrode bzw. die Steuerelektrode. Diese Elektroden entsprechen bei einer bipolaren Implementierung eines allgemeinen Transistors dem Emitter, dem Kollektor und der Basis.
In Figur 3 ist ein Differenzverstarker nach den Erkenntnissen der Erfindung dargestellt. Dieser Verstärker kann als einstufiger Differenzverstärker r als Eingangsstufe eines mehrstufigen Differenzverstärkers benutzt werde, der für einen Operationsverstärker geeignet ist. Der in der Figur dargestellte Verstärker besteht aus einem N-Kanal-Differenzabschnitt 10, einem P-Kanal-Differenzabschnitt 12, einer Quadratwurzeischaltung 24 und einer Summierschaltung 26, die zusammen die Differenz VI zwischen den Eingangsspannungen S VI+ und VI verstärken, um ein oder mehrere verstärkte Ausgangssignale zu erzeugen. Figur 3 zeigt zum Beispiel, daß der Verstärker die komplementären Ströme Io+ und Io- als verstärkte Ausgangssignale liefert.
Der vorliegende Verstärker arbeitet zwischen den Versorgungsspannungen VHH und ILL. Wie bei der in Figur 1 dargestellten Vorrichtung nach dem Stand der Technik besteht der VPS-Bereich für den Verstärker in Figur 3 aus einem hohen Bereich, der sich von VMH bis VHH erstreckt, einem niedrigen Bereich, der sich von bis VLL erstreckt, und einem relativ kleinen Zwischenbereich zwischen VMH und VML.
Der Differenzabschnitt 10 besteht hier aus im wesentlichen identischen N- Kanal-Isolierschicht-Haupt-FETs Q1 und Q2, die so angeordnet sind wie in Figur 1, um den Schwanzstrom IN in Reaktion auf den differentiellen Eingang VI in die Hauptströme I&sub1; und I&sub2; aufzuteilen. Die Differenz zwischen den Strömen I&sub1; und I&sub2; ist repräsentativ für den Eingang VI, wenn die Gleichtaktspannung VCM in dem Zwischenbereich oder in dem hohen Bereich liegt. Der Differenzabschnitt 12 ist hier auf ähnliche Weise mit im wesentlichen identischen P-Kanal-Isolierschicht-Haupt-FETs Q3 und Q4 gebildet, die wie in Figur 1 angeordnet sind, um den Schwanzstrom IP in Rection auf das Signal VI in die Hauptströme I&sub3; und I&sub4; aufzuteilen. Die Differenz zwischen den Strömen I&sub3; und I&sub4; ist repräsentativ für den Eingang VI, wenn VCM sich in dem Zwischenbereich oder in dem unteren Bereich befindet. Da die Differenzabschnitte 10 und 12 gemeinsam die repräsentative Signalverstarkung über den Zwischenbereich liefern, besitzt der Differenzverstärker in Figur 3 einen Eingangsspannungsbereich.
Die Quadratwurzelschaltung 24 steuert die Schwanzströme IN und IP auf eine solche Weise, daß die Summe ihrer Quadratwurzeln -- d.h. IN1/2 + IP1/2 -- weitgehend konstant ist, wenn VCM den gesamten VPS-Bereich während des normalen Schaltungsbetriebs durchläuft. Schaltung 24, die zwischen die Versorgungen VHH und VLL geschaltet ist, enthält vorzugsweise ein Paar im wesentlichen identische primäre Isolierschicht-Steuer-FETs gleicher Polarität QD1 und QD2, die bei der Implementierung der Quadratwurzelsummierungssteuerung der Ströme IN und IP benutzt werden. Dadurch beruht die Schaltung 26 auf der Tatsache, daß die Gate-Source-Spannung von jedem der FETs QD1 und QD2 weitgehend mit der Quadratwurzel seines Drain-Stroms schwankt, wenn sich der FET in starker Inversion und Sättigung befindet. Spezielle Implementierungen von Schaltung 24 werden im folgenden beschrieben.
Die Summierschaltung 26, die ebenfalls zwischen die Versorgungen VHH und VLL geschaltet ist, kombiniert die Hauptströme I&sub1; - I&sub4; auf geeignete Weise, um ein oder mehrere verstärkte Ausgangssignale zu erzeugen. Die Schaltung 26 kann auf mehrere Weisen implementiert werden. In der US-Patentschrift 4.555.673 sind einige Bipolar-Beispiele beschrieben.
Die Figuren 4 und 5 sind hilfreich, um besser nachvollziehen zu können, wie die differentiellen Abschnitte 10 und 12 aus Figur 3 idealerweise unter der Stromsteuerung durch die Quadratwurzelschaltung 24 funktionieren. Zunächst einmal wird davon ausgegangen, daß sich jeder Abschnitt 10 oder 12 in einem nicht-verstärkenden Zustand befindet, wenn sein Schwanzstrom IN oder IP kleiner oder gleich 1 % des gesamten Schwanzstroms IN + IP bei einem beliebigen Wert von VCM in dem Vps-Bereich ist. Durch diese Annahme wird im Grunde die Breite des Zwischenspannungsbereiches festgelegt.
Wenn sich VCM in dem niedrigen Bereich befindet, stellt die Quadratwurzelschaltung 24 den Strom IN auf Null. Die FETs Q1 und Q2 sind ausgeschaltet. Der differentielle Abschnitt 10 ist inaktiv -- d.h. Abschnitt 10 liefert keine Signalverstärkung. Die Schaltung 24 stellt den Strom IP auf einen weitgehend konstanten maximalen Wert IMX, wie in Figur 4 angegeben. Da die Ströme IN und IP gleich Null bzw. gleich IMX sind, entspricht die Summe der Quadratwurzeln von IN und IP der Quadratwurzel von IMX Die FETs Q3 und Q4 sind vollkommen eingeschaltet. Der differentielle Abschnitt 12 sorgt für eine volle Verstärkung des Eingangssignals VI.
Die FETs Q3 und Q4 arbeiten in starker Inversion und Sättigung, wenn sich VCM in dem niedrigen Bereich befindet. GM entspricht daher für den Verstärker weitgehend (CPIP)1/2. CP ist eine einstellbare Konstante, die von den Eigenschaften der FETs Q3 und Q4 abhängt. Da der Strom IP über den niedrigen Bereich IMX entspricht, entspricht GM weitgehend (CPIMX)1/2 über den niedrigen Bereich. Dieser konstante Wert ist in Figur 5 nominell mit GMN bezeichnet.
Wenn sich VCM von VML über den Zwischenbereich zu VHH bewegt, erhöht die Schaltung 24 den Strom IN progressiv von Null auf IMX, wie in Figur 4 allgemein angegeben. Die FETs Q1 und Q2 gehen progressiv von ihrem nicht-leitenden Zustand in einen vollständig leitenden Zustand über und veranlassen den differentiellen Abschnitt 10, seinerseits progressiv von seinem nicht-verstärkenden Zustand in einen vollständig verstärkenden Zustand überzugehen. Umgekehrt verringert die Schaltung 24 den Strom IP progressiv von IP auf Null. Die FETs Q3 und Q4 gehen progressiv von ihrem vollständig leitenden Zustand in einen nicht-leitenden Zustand über. Der differentielle Abschnitt 12 geht daher progressiv von seinem vollständig verstärkenden Zustand in einen nicht-verstärkenden Zustand über.
Aufgrund der Quadratwurzelsteuerung ist die Summe der Quadratwurzeln von IN und IP weiterhein im wesentlichen gleich der Quadratwurzel von IMX, wenn sich VCM durch den Zwischenbereich nach oben bewegt. Die FETs Q1 und Q2 gehen in starke Inversion und Sättigung, wenn sie leitend werden. Wenn die FETs Q1 bis Q4 jetzt alle (weitgehend) in starker Inversion und Sättigung arbeiten, entspricht GM weitgehend (CNIN)1/2 + (CPIP)1/2. CN ist eine einstellbare Konstante, die von den Eigenschaften der FETs Q1 und Q2 abhängt.
Unter Berücksichtigung der Tatsache, daß die Werte von CN und CP für jede gegebene integrierte Schaltung eingestellt werden können, wird CN gleich CP eingestellt. Da IN1/2 + IP1/2 + weitgehend IMX1/2 entspricht, ist GM wiederum weitgehend gleich (CPIMX)1/2, wenn sich VCM durch den Zwischenbereich nach oben bewegt.
Wenn sich VCM von VMH wieder nach unten zu VML bewegt, ändert sich die Funktion der Abschnitte 10 und 12 progressiv auf eine Weise, die zu der der Aufwärtsbewegung von VCM durch den Zwischenbereich entgegengesetzt ist. GM bleibt jedoch weitgehend gleich (CPIMX)1/2. Daher entspricht GM im niedrigen Bereich idealerweise dem gleichen konstanten Wert GMN im Zwischenbereich. Siehe Figur 5.
Die Schwankung von IN in Abhängigkeit von VCM beim Durchqueren des Zwischenbereichs kann oder kann nicht ein "Spiegelbild" der Schwankung von IP in Abhängigkeit von VCM über den Zwischenbereich sein. In Figur 4 ist ein Fall abgebildet, in dem die Kurven IN und IP im Zwischenbereich nicht spiegelbildlich verlaufen. Dennoch sorgt die Quadratwurzelschaltung 24 immer noch dafür, daß die Summe der Quadratwurzeln von IN und IP weitgehend gleich der Quadratwurzel von IMX ist.
Die Schaltung 24 hält den Strom IP auf Null, wenn sich VCM in dem hohen Bereich befindet. Die FETs Q3 und Q4 sind jetzt ausgeschaltet. Der differentielle Abschnitt 12 ist inaktiv. Die Schaltung 24 hält auch den Strom IN auf IMX. Die Summe der Quadratwurzeln von IN und IP entspricht wieder der Quadratwurzel von IMX. Die FETs Q1 und Q2 sind jetzt vollkommen eingeschaltet. Der differentielle Abschnitt 10 sorgt für eine volle Verstärkung des Signals VI.
Wenn die FETs Q1 und Q2 jetzt in starker Inversion und Sättigung sind, entspricht GM weitgehend (CNIN)1/2. Da CN gleich CP ist und der Strom IN über den hohen Bereich gleich IMX ist, bleibt GM über den hohen Bereich auf GMN. Siehe wieder Figur 5.
Die Untersuchung der gesamten Funktionsweise zeigt, daß die Quadratwurzelsteuerung der Ströme IN und IP es ermöglicht, daß GM idealerweise über den gesamten VPS-Bereich konstant ist. Die Praxis weicht allerdings etwas von dem Idealfall ab. Die Abweichung ist jedoch typischerweise 11, wenn angemessene Vorkehrungen mit der Quadratwurzelschaltung getroffen werden. Die Schwankung in der Summe der Quadratwurzeln von IN und IP ist die Schwankung von GM, wie sie zum Beispiel mit Bezug auf den GM-Wert in der Mitte des Zwischenbereichs gemessen wurde und die über den VPS-Bereich kleiner als 10% ist.
Die prinzipielle Weise zum Erhalten der Quadratwurzelsteuerungsfunktion in Schaltung 24 besteht darin, die FETs QD1 und QD2 so anzuordnen, daß sie im normalen Betrieb in starker Inversion und Sättigung arbeiten, wobei die Summe ihrer Gate-Source-Spannungen weitgehend konstant gehalten wird. Unter diesen Bedingungen entspricht die Summe der Gate-Source-Spannungen der FETs QD1 und QD2 weitgehend der Summe ihrer Schwellspannungen plus der Summe von (K1ID1)1/2 und (K2ID2)1/2. K&sub1; und K&sub2; sind einstellbare Konstanten, die von den Eigenschaften der FETs QD1 bzw. QD2 abhängen. ID1 und ID2 sind die Drain-Ströme von QDI und QD2.
Die Schwellspannungen von QDI und QD2 sind für jede gegebene integrierte Schaltung festgelegte Werte. Da die FETs QD1 und QD2 im wesentlichen identisch sind, ist K&sub1; gleich K&sub2;. Als Ergebnis ist die Summe der Quadratwurzeln der Drain- Ströme ID1 und ID2 -- d.h. ID11/2 + ID21/2 -- weitgehend konstant. Die Schaltung 24 sorgt dann für die Quadratwurzelsummensteuerung der Schwanzströme IN und IP, indem sie sie auf Werte einstellt, die ID1 bzw. ID2 entsprechen.
Die FETs QD1 und QD2 werden vorzugsweise mit einem Paar weiterer Steuer-FETs mit der gleichen Polarität wie die FETs QD1 und QD2 benutzt. Die vier Steuer-FETs sind über ihre Gate- und Source-Elektroden in einer Schleife miteinander verbunden. Die Summe der Gate-Source-Spannungen der vier Steuer-FETs in der Schleife beträgt Null.
Die zwei weiteren Steuer-FETs brauchen nicht im wesentlichen identisch mit den FETs QD1 und QD2 zu sein. Es ist jedoch normalerweise einfacher, die erforderlichen Schaltungsparameter zu bestimmen und zu optimieren, wenn die weiteren Steuer-FETs im wesentlichen identisch mit den FETs QD1 und QD2 sind.
Die beiden weiteren Steuer-FETs werden auf eine solche Weise betrieben, daß ihre Drain-Ströme im normalen Schaltungsbetrieb weitgehend konstant sind. Die beiden weiteren FETs werden ebenfalls in starker Inversion und Sättigung betrieben. Für den bevorzugten Fall, in dem alle vier Steuer-FETs im wesentlichen identisch sind, entspricht die Summe der Quadratwurzeln der Ströme ID1 und ID2 der Summe der Quadratwurzeln der Drain-Ströme für die beiden weiteren FETs und ist daher weitgehend konstant. Dadurch erhält man die erforderliche Konstanz der internen Summierung für die Schaltung 24.
Figur 6 zeigt eine Möglichkeit, die vier Steuer-FETs über ihre Gate- und Source-Elektroden in einer Schleife zu verbinden. Insbesondere besteht der Schaltungsabschnitt in Figur 6 aus vier im wesentlichen identischen P-Kanal-Isolierschicht-FETs QP1, QP2, QP3 und QP4. Die Gate-Elektroden der FETs QP1 und QP3 sind miteinander verbunden. Ihre Source-Elektroden sind mit den Gate-Elektroden der FETs QP2 bzw. QP4 verbunden, deren Source-Elektroden miteinander verbunden sind. Die FETs QP1 und QP2, die den Steuer-FETs QD1 und QD2 aus Figur 3 entsprechen, leiten die Drain-Ströme ID1 und ID2 Die immer eingeschalteten FETs QP3 und QP4 entsprechen den beiden weiteren Steuer-FETs und leiten die Drain-Ströme ID3 und ID4.
In Figur 7 ist dargestellt, wie der Schaltungsabschnitt aus Figur 6 weiter hin angeordnet werden kann, um die Drain-Ströme ID3 und ID4 während des normalen Schaltungsbetriebs auf konstanten Werten zu halten. Wie in Figur 7 dargestellt, sind die Drain-Elektroden der FETs QP3 und QP4 mit ihren Gate-Elektroden rückverbunden. Eine Stromquelle 28, die einen konstanten Strom IL1 liefert, ist zwischen die Versorgung VLL und die Drain-Elektrode von QP3 geschaltet. Die Ströme ID3 und ID4 werden jetzt beide auf IL1 festgehalten. Wenn die FETs QP1 und QP2 sich in starker Inversion und Sättigung befinden, ist daher ID11/2 + ID21/2 gleich 2IL11/2, was wiederum (4IL1)1/2 entspricht.
Eine Stromquelle 30, die einen konstanten Strom IH1 liefert, ist zwischen die Versorgung VHH und einen Knotenpunkt NA auf dem Verbindungsweg zwischen der Source- Elektrode von QP1 und der Gate-Elektrode von QP2 geschaltet. Eine Stromabzweigung, die einen Lenkungsstrom IA gleich IH1 - ID1 leitet, wird vom Knotenpunkt NA abgenommen. Die Abzweigung ermöglicht eine Schwankung des Stroms ID1. Schließlich sind die miteinander verbundenen Source-Elektroden der FETs QP2 und QP4 mit der Versorgung VHH verbunden, um den FETs QP2 und QP4 einen Strom mit hoher Spannung zuzuführen. Diese Verbindung ermöglicht auch eine Schwankung des Stroms ID2- Da ID11/2 + ID21/2 gleich (4IL1)1/2 ist, wenn die FETs QP1 und QP2 in starker Inversion und Sättigung sind, schwankt jeder der Ströme ID1 und ID2 idealerweise von Null bis 4IL1.
In Figur 8 ist eine bevorzugte Ausführungsform des Eingangsabschnitts f des Differenzverstärkers aus Figur 3 dargestellt, in der der Schaltungsabschnitt aus Figur 7 einen Teil der Quadratwurzelschaltung 24 bildet. Insbesondere bildet der Schaltungsabschnitt aus Figur 7 eine Stromsteuerungsschaltung 32 in Figur 8. Der Strom ID2 wird in Figur 8 auf identische Weise als Schwanzstrom IP geliefert. Der Versorgungsstrom IL1 wird auf einen Referenzwert IR eingestellt. Der Versorgungsstrom IH1 wird auf 4IR eingestellt.
Die Quadratwurzeischaltung 24 aus Figur 8 enthält auch eine Lenkungsschaltung 34, die aus einem allgemeinen Lenkungstransistor Q5 und einer Stromquelle 36 besteht, welche einen konstanten Strom IL2 liefert. Die Stromquelle 36 ist zwischen den Knotenpunkt NN und die Versorgung VLL geschaltet. Wie der Versorgungsstrom IH1 wird auch der Versorgungsstrom IL2 auf 4IR eingestellt.
Der Lenkungstransistor QS kann als ein N-Kanal-FET oder als ein NPN- Transistor implementiert werden. Seine erste und seine zweite Leitungselektrode sind mit den Knotenpunkten NN bzw. NA verbunden, um einen Strompfad vom Knotenpunkt NA zum Knotenpunkt NN zu bilden. Der Steuerelektrode von QS wird eine konstante Referenzspannung VB1 zugeführt. Die Referenzspannung VB1, die die Mitte des Zwischenbereichs einstellt, ist vorzugsweise so auf die Schwellspannung von QS abgestimmt, so daß die minimale Spannung am Knotenpunkt NN immer noch geringfügig über dem Wert liegt, der mindestens erforderlich ist, um die Stromquelle 36 immer eingeschaltet und in einwandfreier Funktion zu halten.
Die Quadratwurzelschaltung 24 funktioniert idealerweise auf die in Figur 8 dargestellte Weise. Da die Versorgungsströme IH1 und IL2 beide auf den gleichen (4IR) eingestellt sind, entspricht der Schwanzstrom IN weitgehend ID1 Wie oben erwähnt, ist ID11/2 + ID21/2 gleich (4IL1)1/2, wenn die Transistoren QP1 und QP2 in starker Inversion und Sättigung sind. Da der Versorgungsstrom IL1 gleich IR ist, wird IN1/2 + IP1/2 gezwungenermaßen weitgehend gleich (4IR)1/2. Der Lenkungsstrom IA durch den Transistor Q5 in Schaltung 34 entspricht weitgehend 4IR, weil der Strom IA gleich IH1 - ID1 ist. Obwohl der Strom IA nicht weitgehend gleich dem Schwanzstrom IN ist, ist er für IN bestimmend. Außerdem kann der Strom IA von Null bis 4IR schwanken.
Der Transistor Q5 arbeitet auf differentielle Weise mit den FETs Q1 und Q2 in Reaktion auf Änderungen von VCM. Es ist zu beachten, daß VCM an keinem tatsächlichen Punkt im Verstärker physikalisch vorliegt. Die Änderungen von VCM kommen jedoch durch die Spannung am Knotenpunkt NN insoweit zum Ausdruck, wie es um Änderungen des leitenden Pegels des Transistors Q5 geht.
Der Lenkungsstrom VIA variiert mit VCM und ist nicht unmittelbar abhängig von der Wirkung der Stromsteuerungsschaltung 32. Der Schwanzstrom IN hängt daher nicht direkt von der Erkennung von Schaltung 32 ab. Wenn eine Änderung in VCM zu einer Änderung des Stroms IN führt, stellt die Schaltung 32 den leitenden Pegel des FETs QP2 so ein, daß IN1/2 + IP1/2 im wesentlichen gleich (4IR)1/2 ist. In der Tat könnte der Transistor Q5 als ein Element beschrieben werden, das Änderungen des Stroms IN erkennt. Die Schaltung 32 stellt dann eine Subtrahierschaltung dar, um den Schwanzstrom IP so einzustellen, daß IP1/2 im wesentlichen gleich (4IR)1/2 - IN1/2 ist. Wenn sich VCM im niedrigen Bereich befindet, verhält sich der Transistor Q5 sehr induktiv und zieht den Strom IA mit maximalem Pegel. Das bedeutet, der Strom IA entspricht 4IR Der Strom IN ist Null. Die Spannung am Knotenpunkt NA ist ausreichend niedrig, so daß FET QP1 ausgeschaltet ist. Der Strom ID1 ist ebenfalls Null. Der FET Q5 ist stark leitend. Da die Schaltung 32 IP1/2 idealerweise dazu zwingt, gleich (4IR)1/2 - IN1/2 zu sein, wird der Strom IP idealerweise mit einem Wert gleich 4IR geliefert.
Wenn VCM den Zwischenbereich von VML aufwärts zu VMH durchläuft, schaltet der Transistor Q5 den Strompfad vom Knotenpunkt NA zum Knotenpunkt NN progressiv ab. Insbesondere geht der Transistor Q5 progressiv von vollständiger Leitung in einen im wesentlichen nicht-leitenden Zustand über. Der Strom IA fällt progressiv von 4IR auf Null. Dies veranlaßt den Strom IN, progressiv von Null auf 4IR anzusteigen.
Die Spannung am Knotenpunkt NA steigt progressiv auf einen hohen Pegel an, wenn der Transistor Q5 ausgeschaltet wird. Der FET QP1 schaltet ein und geht progressiv in einen stark leitenden Zustand über. Der Strom ID1 folgt dem Strom IN bis zu 4IR Der FET QP2 geht progressiv von seinem stark leitenden Zustand in einen nicht-leitenden Zustand. Der Strom IP fällt progressiv von 4IR auf Null. Während dieses Abfalls sorgt die Quadratwurzelsteuerung dafür, daß IP1/2 wirklich gleich (4IR)1/2 - IN1/2 wird.
Wenn sich VCM im hohen Bereich befindet, ist der Transistor Q5 nichtleitend. Die FETs QP1 und QP2 sowie die Ströme IA, ID1, IP und IN befinden sich in Zuständen oder haben Werte, die denen entgegengesetzt sind, welche vorliegen, wenn sich VCM im niedrigen Bereich befindet.
Die FETs QP1 und QP2 sind nur dann in starker Inversion und Sättigung, wenn die Ströme ID1 und ID2 (IP) ausreichend groß sind. Während des normalen Schaltungsbetriebs wird der eine oder andere von ihnen gelegentlich zu klein, um die starke Inversion/Sättigung aufrechtzuerhalten. Es kommt zu einer Abweichung von dem idealen Quadratwurzelverhalten. Aufgrund der subtrktiven Krümmung der Stromsteuerung ist die Abweichung nicht besonders störend in dem Verstärker aus Figur 8, wenn der Strom ID2 (IP) zu klein wird. Wenn jedoch der Strom ID1 zu klein wird, fällt die Spannung am Knotenpunkt NA zu stark ab, so daß der FET QP2 zu stark leitend wird. Das Endergebnis ist, daß der Strom ID2 auf einen Pegel ansteigt, der wesentlich größer ist als 4IR.
Figur 9 zeigt eine Abwandlung des Eingangsabschnitts des Differenzverstärkers aus Figur 8. Bei der Abwandlung wird die obengenannte Schwierigkeit in erheblichem Maße überwunden. Die Quadratwurzeischaltung 24 aus Figur 9 besteht aus einer Stromsteuerungsschaltung 38 und einer Lenkungsschaltung 40.
Die Stromsteuerungsschaltung 38 enthält die FETs QP1 - QP4 und die Stromquellen 28 und 30, die alle wie in Figur 8 angeordnet sind, mit der Ausnahme, daß die Drain-Elektrode von QP1 nicht direkt mit dem Knotenpunkt NP verbunden ist, sondern der Knotenpunkt NP mit der ersten Leitungselektrode eines allgemeinen strombegrenzenden Transistors Q6 verbunden ist, dessen Steuerelektrode und zweite Leitungselektrode über den Knotenpunkt NP mit der Drain-Elektrode von QP2 verbunden sind. Der Transistor Q6, der als P-Kanal-FET oder als PNP-Transistor implementiert sein kann, leitet einen Einstellstrom 18. Eine Stromquelle 42, die einen konstanten Strom IH2 liefert, ist zwischen die Versorgung VHH und den Knotenpunkt NP geschaltet. Die Stromquelle 44, die einen konstanten Strom IL3 liefert, ist auf ähnliche Weise zwischen den Knotenpunkt NB und die Versorgung VLL geschaltet.
Die Versorgungsströme IH2 und IL3 sind beide auf 4IR eingestellt. Das Ergebnis ist, daß der Strom IP in der Größe weitgehend dem Strom ID2 entspricht, auch wenn es jetzt getrennte Ströme sind.
Der Transistor Q6 funktioniert als Diode, um zu verhindern, daß der Strom D2 tatsächlich zum Knotenpunkt NP fließt. Der Transistor Q6 ist stark leitend, wenn sich der FET QP2 auf einem niedrigen leitenden Pegel befindet, und umgekehrt. Die Kombination aus Transistor Q6 und Stromquellen 42 und 44 begrenzt den Strom IP auf ein Maximum von 4IR und bringt die Stromsteuerung sehr nahe an das ideale Quadratwurzelverhalten heran. Der Referenzwert IR ist ausreichend groß, daß die FETs QP1 bis QP4 bei normalem Schaltungsbetrieb immer in starker Inversion und Sättigung verkehren.
Die Lenkungsschaltung 40 in Figur 9 enthält Transistor Q5 und Stromquelle 36, die beide in gleicher Weise angeordnet sind wie in Figur 8, jedoch mit der Ausnahme, daß ein allgemeiner Vorspannungs-Transistor Q7 zwischen der Stromquelle und dem Knotenpunkt NA liegt. Der Transistor Q7 kann als P-Kanal-FET oder als PNP-Transistor implementiert werden. Seine erste und seine zweite Leitungselektrode sind mit der Stromquelle 30 bzw. mit dem Knotenpunkt NA verbunden. Die Steuerelektrode von Q7 erhält eine konstante Referenzspannung V82.
Der Transistor Q7 beeinflußt nicht GM. Stattdessen erhöht der Transistor Q7 den Spannungspegel, den die zweite Leitungselektrode des Transistors Q5 erreichen kann. Dadurch wird sichergestellt, daß der Transistor QS auf gewünschte Weise funktioniert.
Wenn der Differenzverstärker aus Figur 9 in CMOS-Technik implemen tiert wird, werden die Transistoren Q5 - Q7 mit Isolierschicht-FETs mit den obengenannten Polaritäten ausgeführt. Jede der Stromquellen 28, 36 und 44 besteht aus einem oder mehreren N-Kanal-Isolierschicht-FETs. Jede der Stromquellen 30 und 42 besteht aus einem oder mehreren P-Kanal-Isolierschicht-FETs. IR ist vorzugsweise 5 Mikroampère. VML und VMH betragen 1,2 bzw. 1,8 Volt. VB1 ist 1,5 Volt bezogen auf VLL.
Bei CMOS-Implementierungen wird die Summierschaltung 26 vorzugsweise auf eine Weise ausgeführt, wie sie in Figur 10 dargestellt ist. Die Schaltung 26 in Figur 10 enthält P-Kanal-Isolierschicht-FETs Q8, Q9, Q10 und Q11 und N-Kanal-Isolierschicht-FETs Q12, Q13, Q14 und Q15, die alle auf die angegebene Weise angeordnet sind. Die Signale V83, V84, VBS und V86 sind konstante Referenzspannungen. Die FETs Q8 - Q15 arbeiten alle in einer Weise, wie dem auf dem Gebiet der Halbleiterverstärker-Technik Fachkundigen bekannt ist, um die komplementären Ausgangsströme IO+ und IO-. zu erzeugen.
Wenn der Verstärker aus Figur 9 in BICMOS-Technologie ausgeführt ist, sind die Transistoren Q5 - Q7 vorzugsweise alle bipolare Transistoren mit den oben angegebenen Polaritäten. Jede der Stromquellen 28, 36 und 44 besteht vorzugsweise aus einem oder mehreren NPN-Transistoren. Jede der Stromquellen 30 und 42 könnte aus einem oder mehreren PNP-Tranistoren bestehen, bleibt jedoch vorzugsweise aus einem oder mehreren P-Kanal-FETs bestehen. In der Summierschaltung 26 aus Figur 10 werden die FETs Q10 und Q11 vorzugsweise durch PNP-Transistoren ersetzt. Die FETs Q12 - Q15 werden vorzugsweise durch NPN-Transitoren ersetzt.
Figur 11 zeigt, wie die vier FETs auf andere Weise über ihre Gate- und Source-Elektroden in einer Schleife verbunden werden können. Der Schaltungsabschnitt in Figur 11 setzt sich zusammen aus vier im wesentlichen identischen N-Kanal-Isolierschicht-FETs QN1, QN2, QN3 und QN4. Die Gate-Elektroden der FETs QNI und QN3 sind miteinander verbunden. Ihre Source-Elektroden sind mit den Source-Elek troden der FETs QN4 bzw. QN2 verbunden, deren Gate-Elektroden miteinander verbunden sind. Die FETs QN1 und QN2 entsprechen den FETs QD1 und QD2 aus Figur 3 und leiten die Drain-Ströme ID1 und ID2 weiter. Die FETs QN3 und QN4, die den weiter oben beschriebenen Steuer-FETs entsprechen, leiten die Drain-Ströme ID3 und ID4.
Figur 12 zeigt eine bevorzugte Ausführungsform des Eingangsabschnitts des Verstärkers aus Figur 3, in der die FETs QN1 - QN4 einen Teil der Quadratwurzelschaltung 24 bilden. Genauer gesagt, besteht die Schaltung 24 in Figur 12 aus einer Sensorschaltung 46 und einer Stromsteuerungsschaltung 48 mit den FETs QN1 - QN4.
Die Sensorschaltung 46 ist ein Differenzverstärker, der aus den im wesentlichen identischen allgemeinen Eingangstransistoren Q16F und Q16G gleicher Polarität und einer Stromquelle 50 gebildet wird, wie in Figur 12 dargestellt. Die Transistoren Q16F und Q16G können als P-Kanal-FETs oder als PNP-Transistoren implementiert sein. Sie liefern einzelne Einstellströme IF und IG als ihre Ausgangsströme in Reaktion auf die Differenz zwischen der Spannung am Knotenpunkt NN und einer konstanten Referenzspannung VG. Der für VG gewählt Wert gibt die Position des Zwischenbereichs innerhalb des Bereichs VPS vor. Der mittlere Punkt des Zwischenbereichs überschreitet VG um einen Betrag, der in etwa der Schwellspannung der FETs Q1 und Q2 entspricht. Die Stromquelle 50 liefert einen konstanten Schwanzstrom IHC gemeinsam an die Transistoren Q19 und Q20.
Die Drain-Elektroden der FETs QN3 und QN4 in der Stromsteuerungs- Schaltung 48 sind jeweils mit ihren Gate-Elektroden rückverbunden. Zusätzlich zu den FETs QN1 - QN4 enthält die Schaltung 48 die Stromquellen 52 und 54 sowie die Stromspiegel 56, 58, 60 und 62, die alle wie in Figur 12 dargestellt verbunden sind. Die Stromquelle 52 liefert einen konstanten Strom IHA an die Drain-Elektrode von QN3. Die Stromquelle 54 liefert auf ähnliche Weise einen konstanten Strom IHB an die Drain-Elektrode von QN4.
Jeder der Stromspiegel 56 - 62 besteht aus einem Paar im wesentlichen identischer allgemeiner Transistoren gleicher Polarität (nicht explizit abgebildet), deren Steuerelektroden miteinander verbunden sind. In jedem Transistorpaar ist die zweite Leitungselektrode des Transistors, der den zu duplizierenden Strom leitet, auf herkömmliche Weise mit seiner Steuerelektrode rückverbunden. Bei einer CMOS-Implementierung werden für die Stromspiegel 56 und 60 P-Kanal-Isolierschicht-FETs verwendet, während für die Stromspiegel 58 und 62 N-Kanal-Isolierschicht-FETs verwendet werden.
Ausgehend hiervon funktioniert die Quadratwurzelschaltung 24 aus Figur 12 idealerweise folgendermaßen. Die Schaltung 46 erkennt Änderungen von VCM, wie sie durch die Spannung am Knotenpunkt NN dargestellt werden, und erzeugt ein differentielles Einsteilsignal, das für die Änderungen von VCM repräsentativ ist. Dieses differentielle Signal ist die Differenz zwischen den Strömen IF und IG. Der Versorgungsstrom IHC entspricht 4IR. Entsprechend können die Ströme IF und IG jeweils von Null bis 4IR schwanken.
Die Versorgungsströme IHA und IHB sind beide gleich IR. Die immer eingeschalteten FETs QN3 und QN4 leiten also die Drain-Ströme ID3 und ID4 mit einem Pegel, der IR entspricht. Wenn die FETs QN1 und QN2 in starker Inversion und Sättigung sind, ist ID11/2 + ID21/2 gleich ID31/2 + ID41/2. was wiederum IR1/2 + IR1/2 entspricht. Das bedeutet, ID11/2 + ID21/2 gleich (4IR)1/2 wie in der Quadratwurzelschaltung 24 aus den Figuren 8 und 9.
Der Stromspiegel 56 spiegelt den Strom ID1, um einen im wesentlichen gleichen Strom IE zu erzeugen. Der Stromspiegel 58 spiegelt seinerseits den Strom IE, um den Strom IN mit einem im wesentlichen gleichen Wert zu erzeugen. Der Strom IN wird dadurch im wesentlichen gleich ID1. Der Stromspiegel 60 spiegelt den Strom ID2, um den Strom IP mit einem im wesentlichen gleichen Wert zu erzeugen. Wenn die FETs QN1 und QN2 in starker Inversion und Sättigung verkehren, ist IN1/2 + IP1/2 gleich (4IR)1/2, wie in den Figuren 8 und 9 dargestellt.
Der Stromspiegel 62 spiegelt einen Strom IU, um einen im wesentlichen gleichen Strom IV zu erzeugen. Die genauere Betrachtung von Figur 12 ergibt, daß der Strom IU gleich ID1 + IF + IR ist. Auf ähnliche Weise ist der Strom IV gleich ID2 + IR + IG. Die Schwanzstrom-Differenz IP - IN entspricht im wesentlichen der Differenz ID2 - ID1, die wiederum im wesentlichen der Differenz IG - IF entspricht, da IV weitgehend IU entspricht. Da die Ströme IF und IG jeweils von Null bis 4IR schwanken können, kann die Differenz IP - IN weitgehend über den Bereich von -4IR bis +4IR schwanken, jedoch nicht über diesen Bereich hinaus. Die Quadratwurzeischaltung 24 aus Figur 12 vermeidet daher automatisch die Schwierigkeit mit der Schaltung 24 aus Figur 8, wo der Strom IF größer werden kann als 4IR.
Wenn sich VCM jetzt im niedrigen Bereich befindet, ist der Transistor Q16G vollständig leitend, während der Transistor Q16F ausgeschaltet ist. Der Strom IG entspricht 4IR Der Strom IF entspricht Null. Der Transistor QN2 ist vollständig leitend. Die Ströme ID2 und IP sind beide gleich 4IR. Der FET QN1 ist ausgeschaltet. Die Ströme ID1 und IN sind beide Null.
Wenn VCM den Zwischenbereich nach oben durchläuft, schaltet Transistor Q16F progressiv ein, während Transistor Q16G progressiv ausschaltet. Der Strom IF steigt progressiv auf 4IR an, während der Strom IG progressiv auf Null abfällt. Der FET QN1 schaltet ein und geht progressiv in einen vollständig leitenden Zustand über, während der FET QN2 immer weniger leitend wird.
Die Ströme ID1 und IN steigen progressiv weitgehend bis 4IR an, während die Ströme ID2 und IP auf Null abfallen. Dadurch stellt die Stromsteuerungsschaltung 48 die Werte der beiden Ströme IN und ID einzeln in Abhängigkeit von VCM so ein, daß IN1/2 + IP1/2 weitgehend gleich (4IR) ist. Da die Konstante CN für die FETs Q1 und Q2 gleich der Konstanten CP für die FETs Q3 und Q4 eingestellt wurde, ist die Schwankung von IN als Funktion von VCM über den Zwischenbereich im wesentlichen ein Spiegelbild der Schwankung von IP als Funktion von VCM über den Zwischenbereich.
Wenn VCM im hohen Bereich liegt, befinden sich die Transistoren Q16F, Q16G, QN1 und QN2 in den entgegengesetzten Zuständen vom niedrigen Bereich. Es gelten ähnliche Anmerkungen für die Ströme IF, IG, ID1, ID2, IN und IP.
Die Quadratwurzelschaltung 24 in Figur 12 ist recht schnell, weil sie bei der Erfassung von VCM nach einem differentiellen Prinzip arbeitet. Wie oben angegeben, ist die Stromsteuerschaltung 48 so angeordnet, daß sie inhärent verhindert, daß einer der Schwanzströme IP oder IN den Wert 4IR überschreitet. Die Abweichung von dem idealen Quadratwurzelverhalten ist damit recht klein. Darüber hinaus entfallen die "Handkapazitätseffekte" der FETs QN1 - QN4, so daß sie in einer gemeinsamen Wanne hergestellt werden können. Dadurch wird der Verstärker noch schneller, indem die parasitären Kapazitäten reduziert werden.
Obwohl die Erfindung unter Bezugnahme auf die bevorzugten Ausführungsformen beschrieben wurde, dient diese Beschreibung ausschließlich der Veranschaulichung und begrenzt nicht das Anwendungsgebiet der in den nachstehenden Ansprüchen beschriebenen Erfindung. Die Polaritäten aller Transistoren in den Figuren 6 - 12 könnten zum Beispiel umgekehrt werden, um im wesentlichen gleiche Ergebnisse zu erhalten. Durch die Verwendung von geeigneten Stromquellen könnten die Drain-Ströme ID3 und ID4 auf ungleiche Werte eingestellt werden.
Es könnten Sperrschicht-FETs anstelle von Isolierschicht-FETs verwendet werden, da die Gate-Source-Spannung eines Sperrschicht-FETs mit der Quadratwurzel seines Drain-Stroms schwankt, wenn sich der Sperrschicht-FET in starker Inversion und Sättigung befindet. Dies gilt für die Quadratwurzelschaltung 24 ebenso wie für die differentiellen Abschnitte 10 und 12. Eine Eingangsspannungs-Pegelverschiebungs- Schaltung, wie sie zum Beispiel in der US-Patentschrift 4.918.398 beschrieben wurde, könnte benutzt werden, um einen Eingangsspannungsbereich bis herunter zu einer Versorgungsspannung unter 2 Volt zu erreichen. Es könnten also verschiedene Abwandlungen und Anwendungen von dem Fachkundigen vorgenommen werden, ohne von dem Umfangder in den beigefügten Ansprüchen definierten Erfindung abzuweichen.

Claims

1. Elektronische Schaltung, die zwischen Quellen von voneinander abweichenden ersten und zweiten Versorgungsspannungen betrieben werden kann, deren Differenz einen Stromversorgungsbereich darstellt bestehend aus einem ersten Endbereich, der sich bis zur ersten Versorgungsspannung erstreckt, einem zweiten Endbe reich, der sich bis zur zweiten Versorgungsspannung erstreckt, und einem Zwischenbereich, der sich zwischen den Endbereichen erstreckt, wobei die Schaltung folgendes enthält: erste differentielle Mittel zum Verstärken des differentiellen Eingangssignals durch weitgehendes Aufteilen eines ersten Schwanzstroms in ein Paar von ersten Hauptströmen, deren Differenz für das Eingangssignal repräsentativ ist, wenn seine Gleichtaktspannung VCM sich in dem Zwischenbereich und in dem ersten Bereich befindet; zweite differentielle Mittel zum Verstärken des Eingangssignals durch weitgehendes Aufteilen eines zweiten Schwanzstroms in ein Paar von zweiten Hauptströmen, deren Differenz für das Eingangssignal repräsentativ ist, wenn VCM sich in dem Zwischenbereich und in dem zweiten Bereich befindet; dadurch gekennzeichnet, daß die elektronische Schaltung weiterhin folgendes umfaßt: Quadratwurzelmittel, um die Schwanzströme auf eine solche Weise zu steuern, daß die Summe ihrer Quadratwurzeln im wesentlichen konstant ist, wenn die Gleichtaktspannung VCM den gesamten Zwischenbereich durchquert und in die Endbereiche hineinreicht.

2. Schaltung nach Anspruch 1, wobei: das erste differentielle Mittel ein Paar erste Haupt-Feldeffektansistoren ("FETs") gleicher Polarität enthält, deren Gate-Elektroden differentiell auf das Eingangssignal reagieren, deren Source-Elektroden über einen ersten Knotenpunkt miteinander verbunden sind, um gemeinsam den ersten Schwanzstrom zu leiten, und deren Drain-Elektroden die ersten Hauptströme leiten; und das zweite differentielle Mittel ein Paar zweite Haupt-FETs gleicher Polarität enthält, deren Gate-Elektroden differentiell auf das Eingangssignal reagieren, deren Source Elektroden über einen zweiten Knotenpunkt miteinander verbunden sind, um gemeinsam den zweiten Schwanzstrom zu leiten, und deren Drain-Elektroden die zweiten Hauptströme leiten, wobei die zweiten Haupt-FETs zu den ersten Haupt-FETs komplementär sind.

3. Schaltung nach Anspruch 2, wobei das Quadratwurzelmittel folgendes umfaßt: Lenkungsmittel zum Einstellen eines Strompfades zum ersten Knotenpunkt in Reaktion auf Änderungen in der Gleichtaktspannung VCM; und Steuermittel zum Versorgen des Strompfades mit einem Strom, der für den ersten Schwanzstrom bestimmend ist, und um den zweiten Schwanzstrom am zweiten Knotenpunkt zu liefern.

4. Schaltung nach Anspruch 3, wobei das Steuermittel ein Paar primäre Steuer-FETs gleicher Polarität mit Gate-Source-Spannungen umfaßt, deren Summe im wesenffichen konstant gehalten wird, wobei die Schwanzströme jeweils auf Werte eingestellt werden, die in der Größe weitgehend proportional zu den Drain-Strömen des primären Steuer-FETs sind.

5. Schaltung nach Anspruch 4, wobei das Steuermittel ein Paar weiterer Steuer-FETs enthält, die die jeweiligen Drain-Ströme leiten, welche weitgehend konstant gehalten werden, wobei die vier Steuer-FETs über ihre Gate- und Source-Elektroden in einer Schleife miteinander verbunden sind, wodurch die Summe ihrer Gate-Source- Spannungen in der Schleife gleich Null ist.

6. Schaltung nach Anspruch 5, wobei das Lenkungsmittel folgendes umfaßt: einen Lenkungstransistor mit einer ersten Leitungselektrode, die mit dem ersten Knotenpunkt verbunden ist, einer zweiten Leitungselektrode, die mit dem Steuermittel verbunden ist, und mit einer Steuerelektrode zum Regeln der Stromübertragung zwischen den Leitungselektroden in Reaktion auf eine Referenzspannung, um den Strompfad aufzubauen; und eine Stromquelle, die zwischen den ersten Knotenpunkt und die Quelle der zweiten Versorgungsspannung geschaltet ist.

7. Schaltung nach Anspruch 2, wobei das Quadratwurzelmittel folgendes umfaßt: Sensormittel zum Erzeugen eines Einstellsignals, das den Änderungen der Gleichtaktspannung VCM entspricht; und Steuermittel, die auf das Einstellsignal reagieren, um den ersten bzw. den zweiten Knotenpunkt mit dem ersten bzw. mit dem zweiten Schwanzstrom zu versorgen, deren Werte von der Gleichtaktspannung VCM abhängen.

8. Schaltung nach Anspruch 7, wobei das Steuermittel ein Paar primäre Steuer-FETs gleicher Polarität mit Gate-Source-Spannungen enthält, deren Summe im wesentlichen konstant gehalten wird, wobei die Schwanzströme auf Werte eingestellt werden, die in ihrer Größe jeweils weitgehend den Drain-Strömen der primären Steuer- FETs entsprechen.

9. Schaltung nach Anspruch 8, wobei das Steuermittel ein Paar weiterer Steuer-FETs enthält, die die jeweiligen weitgehend konstant gehaltenen Drain-Ströme leiten, wobei die vier Steuer-FETs über ihre Gate- und ihre Source-Elektroden in einer Schleife miteinander verbunden sind, wodurch die Summe ihrer Gate-Source-Spannungen in der Schleife gleich Null ist.

10. Schaltung nach Anspruch 9, wobei das Sensormittel einen Differenzverstarker umfaßt, um das Einstellsignal als differentielles Signal in Reaktion auf die Differenz zwischen einer Referenzspannung und der Spannung an einem der Knotenpunkte zu erzeugen.