DE69302723T2

DE69302723T2 - Mehrreihige Wechselrichteranordnung

Info

Publication number: DE69302723T2
Application number: DE69302723T
Authority: DE
Inventors: Takeshi Ando; Akira Horie; Yoshio Tsutsui
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-02-27
Filing date: 1993-02-19
Publication date: 1996-10-31
Anticipated expiration: 2013-02-20
Also published as: KR930018823A; US5400242A; EP0557903A1; DE69302723D1; JPH05244777A; EP0557903B1; JP2770099B2; AU645224B2; AU3299593A

Description

Hintergrund der Erfindung

1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf multiserielle Wechselrichteranordnungen und insbesondere auf die Verbesserung in einem Gattertreiberschaltkreis in einer multiseriellen Wechselrichteranordnung, welcher das Ein- und Ausschalten von Schaltelementen wie Gate-turn-off-Thyristoren (im folgenden abgekürzt GTO) für multiserielle Wechseirichter steuert.

2. Beßchreibung der verwandten Technik

Ein Beispiel für konventionelle multiserielle Wechselrichter ist in JP-A-56-74088 (1981) beschrieben. Fig. 1 ist ein Diagramm, in dem ein Hauptschaltkreis des multiseriellen Wechselrichters dargestellt ist. In der Zeichnung bezeichnet die Ziffer 11 eine Gleichstromquelle, Glättungskondensatoren 12 und 13 in Serie liegend sind parallel zu der Gleichstromquelle 11 geschaltet. Der gemeinsame Verbindungspunkt dieser zwei Glättungskondensatoren 12 und 13 wird als Nullpunkt der Gleichstromquelle 11 verwendet. Ein Schaltkreis zum Schalten dieser wird gebildet durch die GTOs S1U bis S4W, Freilaufdioden D1U bis D4W und Klemmdioden CD1U bis CD2W, um die jeweiligen Ausgangsanschlüsse U, V und W an das Nullpotential zu klemmen.
Die GTOs S1U bis S4W, die den multiseriellen Wechselrichter bilden, werden ein- und ausgeschaltet durch Ein- und Aus-Signale von einem Steuerschaltkreis (nicht gezeigt), und die GTOs S1 und S3 und die GTOs S2 und S4 sind dazu vorgesehen, jeweils als ein Wechselrichtersatz zu arbeiten, und werden in konjugierter Beziehung zueinander einund ausgeschaltet. Als Ergebnis wird die Ausgangsspannung bei den Ausgangsanschlüssen des multiseriellen Wechselrichters in Abhängigkeit von der Bedingung der jeweiligen Schaltelemente gesteuert, wie in Fig. 2 dargestellt. Wenn z.B. bei der U-Phase die Schaltelemente S1U und S2U eingeschaltet werden (und die Schaltelemente S3U und S4U ausgeschaltet sind), so wird der Ausgangsanschluß U auf das Potential +E gelegt. Wenn im Gegensatz dazu die Schaltelemente S3U und S4U eingeschaltet werden (und die Schaltelemente S1U und S2U ausgeschaltet sind), wird der Ausgangsanschluß U auf das Potential -E gelegt. Wenn weiterhin die Schaltelemente S2U und S3U eingeschaltet werden (und die Schaltelemente S1U und S4U ausgeschaltet sind), so wird der Ausgangsanschluß U mit dem Verbindungspunkt der Glättungskondensatoren 12 und 13 über die Schaltelemente S2U und S3U sowie die Klemmdioden CD1U und CD2U verbunden und auf das Nulipotential des Nullpunkts der Stromquelle gelegt. Gleichzeitig wird das Einschalten der Schaltelemente S1U und S4U verhindert. Als Ergebnis der oben erläuterten Operation des Schaltkreises zum Schalten variiert das Potential des Ausgangsanschlusses U zwischen +E, 0 und -E.
Fig. 3 zeigt ein Diagramm des Verlaufs eines Gate-Stroms zu den GTOs von einem Gate-Treiberschaltkreis zum Einschalten der GTOs, wie es sich z.B. auf S. 24 in "Semiconductor Power Converter Circuitt" (herausgegeben vom Special Committee for Investigating Semiconductor Power Conversion System for the Institute of Electrical Engineers of Japan, 1987) dargestellt findet. Wenn ein Einschaltsignal an einen GTO von dem Steuerschaltkreis angelegt wird, so wird zunächst ein hoher Gate-Treiberstrom in Durchlaßrichtung IFG1 fließen und nachfolgend ein Gate-Strom großer Breite IFG2 fließen. Ausgehend von ¹characteristics of GTO of 4.5 kV and 2000 A", einer Referenzveröffentlichung SPC-83-29 von dem Semiconductor Power Conversion Study Committee for the Institute of Electrical Engineers of Japan, 1983 wird im Fall eines GTOs für 4,5 kV und 2000 A z.B. IFG1 = 25 A und IFG2 = 2 A vorgeschlagen. Dementsprechend wird ein Gate- Treiberschaltkreis so aufgebaut, daß, wenn ein Einschaltsignal daran angelegt wird, der Gate-Treiberschaltkreis einen hohen Gate-Treiberstrom in Durchlaßrichtung IFG1 fließen läßt, bis der GTO eingeschaltet ist, und danach einen Gate-Strom großer Breite in Durchlaßrichtung IFG2 fließen läßt, bis das Signal von dem Steuerschaltkreis in ein Ausschaltsignal umgewandelt wird.
Fig. 4 zeigt ein Beispiel für Gate-Treiberschaltkreise, welche den Gate-Strom wie in Fig. 3 fließen lassen. Wenn ein Einschaltsignal daran angelegt wird, wird ein Schalter SW1 geschlossen. Als Ergebnis werden elektrische Ladungen, die im Kondensator C über einen Widerstand R1 gespeichert wurden, über den Widerstand R2 entladen und an den GTO als hohen Gate-Treiberstrom in Durchlaßrichtung IFG1 fließen gelassen, und nachfolgend wird ein Gate- Strom großer Breite in Durchlaßrichtung IFG2 an diesen von der Stromquelle E1 fließen gelassen. Wenn der GTO ausgeschaltet wird, so wird der Schalter SW1 geöffnet und ein Schalter SW2 geschlossen, um umgekehrt an den GTO von einer Ausschaltstromquelle E2 eine Spannung anzulegen.
Wie sich aus Fig. 3 ergibt, kann der hohe Gate-Strom in Durchlaßrichtung IFG1 nicht fließen außer in dem Moment, wenn ein Einschaltsignal angelegt wird. Darüber hinaus werden Schaltelemente wie Transistoren und FETs für die Schalter SW1 und SW2 verwendet.
Warum ein großer Gate-Strom wie der hohe Gate-Treiberstrom in Durchlaßrichtung erforderlich ist, wenn der GTO eingeschaltet werden soll, liegt daran, daß, wenn der Gate-Strom in dem Moment klein ist, wenn plötzlich ein Strom durch den GTC zu fließen beginnt, Bereiche mit der Einschaltbedingung sich nicht so leicht über den GTO ausdehnen und eine Stromkonzentration auftritt, welche leicht zu einem Breakdown des GTO führen kann.
Dementsprechend muß bei einem GTO, durch welchen kein Strom fließt, obgleich ein Einschaltsignal daran anliegt, ein hoher Gate-Treiberstrom in Durchlaßrichtung theoretisch in dem Moment fließen, wenn ein Strom plötzlich abhängig von der Schaltkreisbedingung zu fließen beginnt. Jedoch kann bei einem konventionellen Gate-Treiberschaltkreis außer dem Gate-Strom in Durchlaßrichtung großer Breite kein Strom in diesem Moment fließen gelassen werden. Aus diesem Grund schaltet bei diesen Bedingungen selbst bei plötzlichem Einsetzen des Stroms der GTO wahrscheinlich aufgrund der instabilen Einschaltbedingung ab, und es entsteht das Problem, daß eine Spannung zwischen Anode und Kathode des GTO induziert wird. Dieses Problem ist insbesondere erwähnenswert bei Hochgeschwindigkeits- GTOs mit kurzer Ausschaltphase. Im folgenden wird dieses Phänomen mit Bezug auf die Zeichnungen erläutert.
Fig. 5 ist ein Schaltkreisdiagramm mit nur einem Abschnitt für eine Phase des multiseriellen Wechselrichters nach Fig. 1. In dem multiseriellen Wechselrichter werden die GTOs S1 und S3 und die GTOs S2 und S4 wechselseitig in konjugierter Beziehung zueinander als ein Wechselrichtersatz ein- und ausgeschaltet, und daher gibt es wie in Fig. 6 dargestellt drei Arten von Schaltbedingungen (1) bis (3) der GTOs S1 bis S4 und vier Arten der Änderung der Schaltbedingungen 1 bis 4. Unter diesen Änderungen der Schaltbedingungen tritt unter zwei Bedingungen ein Phänomen auf, bei dem sich der GTO abzuschalten neigt, mit anderen Worten ein Phänomen, daß eine Spannung über den GTO induziert wird (im folgenden flunvollständig ein" genannt), weil der GTO nicht ausreichend in eine Einschaltbedingung gebracht wird, wenn ein Strom mit hohem di/dt durch den GTO fließt (wie später im einzelnen erläutert werden wird). Die zwei Bedingungen sind wie folgt: Einmal liegt für die zwei GTOs S1 und S2 in Fig. 5 die Einschaltbedingung vor (die Bedingung (2) in Fig. 6), und ein Ladestrom fließt durch die Freilaufdioden D1 und D2 in Pfeilrichtung 15 in Fig. 5, wenn der GTO S1 ausgeschaltet ist und der GTO S3 eingeschaltet ist (Änderung der Schaltbedingung 2 in Fig. 6), und die andere tritt auf unter der Bedingung, daß für die GTOs S3 und S4 die Einschaltbedingung vorliegt (die Bedingung (3) in Fig. 6) und ein Ladestrom durch die Freilaufdioden D3 und D4 in Pfeilrichtung 16 in Fig. 5 fließt, wenn der GTO S4 ausgeschaltet ist und der GTO S2 eingeschaltet ist (Änderung der Schaltbedingung 4). Diese zwei Änderungen der Schaltbedingungen werden im folgenden Modus 1 bzw. Modus 2 genannt.
Der Stromfluß während des Modus 1 ist in Fig. 7 dargestellt. Wenn der GTO S1 ausgeschaltet ist und der GTO S3 eingeschaltet wird, so wird der Ladestrom durch die Freilaufdioden D1 und D2 zu dem GTO S3 und der Klemmdiode CD2 in Pfeilrichtung 12 umgeleitet, und ein Strom vom Glättungskondensator 12 durch die Freilaufdiode D1 zur Erholung derselben und eines Dämpfschaltkreises 20 für den GTO S1 fließt wie durch den Pfeil 22 gezeigt durch den GTO S2. Dieser Strom ist wie durch den Pfeil 22 angedeutet einer, welcher plötzlich mit einem di/dt von etwa 100 A/µs auftritt und durch den GTO S2 hindurchgelassen wird, durch den kein Strom geflossen ist bis zu diesem Moment, obgleich ein Einschaltsignal an ihm anliegt. Fig. 8 zeigt den Spannungsverlauf, induziert zwischen Anode und Gate des GTO S2, und den Stromverlauf davon in diesem Moment. Wie der Zeichnung entnommen werden kann, wird eine Spannung bei dem GTO S2 induziert und die induzierte Spannung ΔV erreicht bei di/dt von 100 A/µs bis zu 200 V. Eine solche Spannungsinduktion führt zu verstärkter Schaltelementbeschädigung und in einigen Fällen zu einem unerwünschten Breakdown der Schaltelemente.
Der Stromfluß im Modus 2 ist in Fig. 9 dargestellt. Wenn der GTO S4 ausgeschaltet ist und der GTO S2 eingeschaltet wird, wird ein Ladestrom durch die Freilaufdioden D3 und D4 zu der Klemmdiode CD1 und dem GTO S2 in Pfeilrichtung 23 umgelenkt, und ein Strom vom Glättungskondensator 13 durch die Freilaufdiode D4 zur Erholung derselben und eines Dämpfungsschaltkreises 20 für den GTO S4 fließt wie durch den Pfeil 24 gezeigt durch den GTO S3. Dieser durch den Pfeil 24 angedeutete Strom ist einer, welcher im Modus 1 plötzlich mit einem di/dt von etwa 100 A/µs auftritt, und eine Spannung wie in Fig. 8 dargestellt wird ebenso über den GTO S3 induziert. In diesem Augenblick führt wie im Modus 1 eine solche Spannungsinduktion zur erhöhten Schaltelementbeschädigung und in einigen Fällen zum unerwünschten Breakdown der Schaltelemente.
Obgleich es einen ähnlichen Modus in einem konventionellen Zweipegel-Wechselrichter gab, in dem ein Strom durch einen GTO zu fließen beginnt, durch welchen kein Strom bis dahin geflossen ist, obgleich ein Einschaltsignal angelegt ist, war doch die Stromänderung langsam (di/dt von etwa 1 A/µs), was durch eine Last vorgegeben ist, und solche Probleme treten nicht auf.
Fig. 10 stellt die Beziehung zwischen Spannung ΔV, die über den GTO induziert wird aufgrund des Incomplete-on- Phänomens, und dem zu diesem fließenden Gate-Strom mit di/dt des durch den GTO fließenden Stroms als Parameter dar. Für einen Gate-Strom von 7 A, der als Gate-Strom großer Breite in Durchlaßrichtung in einem konventionellen Gatetreiberschaltkreis fließt, wird wie aus Fig. 10 ersichtlich keine Spannung über dem GTO mit di/dt = 1 A/µs induziert, dagegen wird mit di/dt = 100 A/µs eine Spannung von etwa 200 V über dem GTO induziert.
Der entsprechende Stand der Technik ist beschrieben in EP-A-0 321 865 und DE-C-41 13 603. In beiden Schriften wird eine neue Schaltstruktur für eine multiserielle Wechselrichteranordnung aus einer kleinen Zahl von Teilen mit reduziertem Verlust betrachtet. Ein anderer Stand der Technik wird in DE-A-34 30 308 und JP-A-2 131 370 beschrieben. In beiden Schriften wird eine Schaltstruktur eines multiseriellen Wechselrichters gezeigt, welcher eine Ausgangsspannung von mehr als vier Pegeln hat.

Zusammenfassung der Erfindung

Aufgabe der vorliegenden Erfindung ist es, einen Gate- Treiberschaltkreis für eine multiserielle Wechselrichteranordnung anzugeben, welche das Entstehen des Incompleteon-Phänomens bei den Schaltelementen wie GTOs und deren Breakdown verhindert.
Diese Aufgabe wird gelöst durch eine multiserielle Wechselrichteranordnung gemäß Anspruch 1 und Anspruch 8. Die abhängigen Ansprüche beziehen sich auf bevorzugte Ausführungsformen.
In der multiseriellen Wechseirichteranordnung gemäß der vorliegenden Erfindung mit dem Aufbau nach Fig. 1 wird die Größe des Gate-Stroms, der durch die Gates der GTOs fließen soll, an welche ein Einschaltsignal angelegt wird, größer bei den GTOs S2 und S3 innen als für die GTOs S1 und S4 außen gewählt.
In diesem Moment wird bei dem hohen Gate-Treiberstrom in Durchlaßrichtung und dem Gate-Strom großer Breite in Durchlaßrichtung, welche durch das Gate des GTO fließen gelassen werden, wenn ein Einschaltsignal an ihn von dem Gate-Treiberschaltkreis angelegt wird, die konventionelle Größe des Gate-Stroms großer Breite in Vorwärtsrichtung von etwa 7 A bis auf z.B. etwa 20 A vergrößert und der vergrößerte Gate-Strom großer Breite in Durchlaßrichtung wird durch das Gate des GTO fließen gelassen, um dadurch das Auftreten des Incomplete-on-Phänomens des GTO zu verhindern.
Darüber hinaus ist der GTO-Gate-Treiberschaltkreis so ausgelegt, daß er den hohen Gate-Treiberstrom in Durchlaßrichtung und den Gate-Strom großer Breite in Durchlaßrichtung unabhängig ausgibt, wenn ein Einschaltsignal an ihn angelegt wird, und jedesmal, wenn ein Incomplete-on- Phänomen an einem GTO auftritt, wird ein hoher Gate Treiberstrom in Durchlaßrichtung immer durch den GTO fließen gelassen. Ein Signal, welches den hohen Gate- Treiberstrom in Durchlaßrichtung bewirkt, wird gebildet aufgrund einer Ausgabe von Vorrichtungen, die die GTO- Spannung erfassen, Vorrichtungen, die den Gate-Strom durch die GTO-Anode erfassen&sub1; oder Vorrichtungen, die den GTO-Hauptschaltkreisstrom erfassen, oder einer logischen Verbindung von Einschaltsignalen, die an die jeweiligen GTOs angelegt werden.
Ein Aspekt der vorliegenden Erfindung ist es, einen Gate- Treiberschaltkreis für eine multiserielle Wechselrichteranordnung anzugeben, welcher eine Vielzahl von Schaltelementen umfaßt und eine Gleichspannung in eine Wechselspannung mit drei Pegeln eines hohen Potentials, eines mittleren Potentials und eines niedrigen Potentials umwandelt, bei dem, wenn ein Incomplete-on-Phänomen auftritt bei den Schaltelementen, assoziiert mit der Ausgabe des mittleren Potentials, ein hoher Gate-Treiberstrom in Durchlaßrichtung durch die assoziierten Schaltelemente fließen gelassen wird.
Ein anderer Aspekt der vorliegenden Erfindung ist es, einen Gate-Treiberschaltkreis für eine multiserielle Wechseirichteranordnung anzugeben, welcher eine Vielzahl von Schaltelementen umfaßt und eine Gleichspannung in eine Wechselspannung mit drei Pegeln eines hohen Potentials, eines mittleren Potentials und eines niedrigen Potentials umwandelt, bei dem während einer Periode, wenn das mittlere Potential ausgegeben wird, ein hoher Gate-Treiberstrom in Durchlaßrichtung durch die Schaltelemente fließen gelassen wird, die mit der Ausgabe des mittleren Potentials assoziiert sind.
Noch ein weiterer Aspekt der vorliegenden Erfindung ist es, einen Gate-Treiberschaltkreis für eine multiserielle Wechselrichteranordnung anzugeben, welcher vier Schaltelemente in Form eines ersten, zweiten, dritten und vierten Schaltelements umfaßt, die in Serie zwischen die beiden Anschlüsse eines Gleichstromschaltkreises mit einem Nullpunkt-Ausgangsanschluß geschaltet sind, wobei der gemeinsame Verbindungspunkt des ersten und zweiten Schaltelements und der gemeinsame Verbindungspunkt des dritten und vierten Schaltelements mit dem Nullpunkt-Ausgangsanschluß des Gleichstromschaltkreises über jeweilige Klemmdioden verbunden ist und das erste und dritte Schaltelement und das zweite und vierte Schaltelement wechselseitig in konjugierter Beziehung ein- und ausgeschaltet werden, wobei das zweite und dritte Schaltelement mit einem größeren Gate-Strom inklusive einem hohen Gate-Treiberstrom in Durchlaßrichtung und einem Gate- Strom großer Breite in Durchlaßrichtung versorgt werden als für das erste und vierte Schaltelement vorgesehen ist, und insbesondere ein Gate-Strom großer Breite in Durchlaßrichtung an das zweite und dritte Schaltelement ausgegeben wird.
Ein weiterer Aspekt der vorliegenden Erfindung ist es, einen Gate-Treiberschaltkreis für eine multiserielle Wechseirichteranordnung anzugeben, welcher vier Schaltelemente in Form eines ersten, zweiten, dritten und vierten Schaltelements umfaßt, die in Serie zwischen den beiden Anschlüssen eines Gleichstromschaltkreises mit einem Nullpunkt-Ausgangsanschluß geschaltet sind, wobei der gemeinsame Verbindungspunkt des ersten und zweiten Schaltelements und der gemeinsame Verbindungspunkt des dritten und vierten Schaltelements mit dem Nullpunkt-Ausgangsanschluß des Gleichstromschaltkreises über jeweilige Klemmdioden verbunden ist und das erste und dritte Schaltelement und das zweite und vierte Schaltelement wechselseitig in konjugierter Beziehung zueinander ein- und ausgeschaltet werden, wobei bei Auftreten eines Incomplete-on- Phänomens beim zweiten und dritten Schaltelement ein hoher Gate-Treiberstrom in Durchlaßrichtung für das zweite und dritte Element vorgesehen ist.
Noch ein weiterer Aspekt der vorliegenden Erfindung ist es, einen Gate-Treiberschaltkreis für eine multiserielle Wechselrichteranordnung anzugeben, welcher vier Schaltelemente in Form eines ersten, zweiten, dritten und vierten Schaltelements umfaßt, die in Serie zwischen zwei Anschlüsse eines Gleichstromschaltkreises mit einem Nullpunkt-Ausgangsanschluß geschaltet sind, wobei der gemeinsame Verbindungspunkt des ersten und zweiten Schaltelements und der gemeinsame Verbindungspunkt des dritten und vierten Schaltelements mit dem Nullpunkt-Ausgangsanschluß des Gleichstromschaltkreises über jeweilige Klemmdioden verbunden ist und das erste und dritte Schaltelement und das zweite und vierte Schaltelement sich wechselseitig in konjugierter Beziehung zueinander ein- und ausschalten, wobei eine Freilaufdiode vorgesehen ist für das jeweilige erste, zweite, dritte und vierte Schaltelement und wenn ein Ladestrom im Freilaufmodus vorliegt ein hoher Gate- Treiberstrom in Durchlaßrichtung für das zweite und dritte Schaltelement vorgesehen ist.
Noch ein weiterer Aspekt der vorliegenden Erfindung ist es, einen Gate-Treiberschaltkreis für eine multiserielle Wechseirichteranordnung vorzusehen, welcher vier Schaltelemente in Form eines ersten, zweiten, dritten und vierten Schaltelements umfaßt, die in Serie zwischen den beiden Anschlüssen eines Gleichstromschaltkreises mit einem Nullpunkt-Ausgangsanschluß geschaltet sind, wobei der gemeinsame Verbindungspunkt des ersten und zweiten Schaltelements und der gemeinsame Verbindungspunkt des dritten und vierten Schaltelements mit dem Nullpunkt-Ausgangsanschluß des Gleichstromschaltkreises über jeweilige Klemmdioden verbunden ist und das erste und dritte Schaltelement und das zweite und vierte Schaltelement sich wechselseitig in konjugierter Beziehung zueinander ein- und ausschalten, wobei das zweite und dritte Schaltelement jeweils mit einem Dämpfungsschaltkreis versehen ist, der dazu parallelgeschaltet ist und einen Kondensator mit vorgegebener Kapazität enthält, welcher einen großen Strom durch einen Hauptschaltkreis in der Wechselrichteranordnung vorbeileitet, wenn ein Incomplete-on- Phänomen auftritt beim zweiten und dritten Schaltelement, und eine Spannung, die über das jeweilige Schaltelement induziert wird, auf unterhalb eine vorgegebene Spannung begrenzt, welche nicht zum Breakdown beim entsprechenden Schaltelement führt.
Noch ein weiterer Aspekt der vorliegenden Erfindung ist es, einen Gate-Treiberschaltkreis für eine multiserielle Wechseirichteranordnung anzugeben, welcher einen Gleichstromschaltkreis mit n Gleichstromquellen, die in Serie geschaltet sind, wobei die Gleichstromquelle an der am stärksten positiven Seite als erste Gleichstromquelle bezeichnet wird und (n+1) Ausgangsanschlüsse, 2n Schaltelemente, die in Serie geschaltet sind, wobei das Schaltelement an der am stärksten positiven Seite als das erste Schaltelement bezeichnet wird, einen Anschluß auf der positiven Seite für die erste Gleichstromquelle, verbunden mit dem ersten Schaltelement, ein Anschluß auf der negativen Seite für die n-te Gleichstromquelle, verbunden mit dem 2n-ten Schaltelement, ein Wechselrichterausgangsanschluß, verbunden mit einem gemeinsamen Verbindungspunkt des n-ten und (n+1)-ten Schaltelements und (i+1)-ten Ausgangsanschluß für den Gleichstromschaltkreis, verbunden mit dem gemeinsamen Verbindungspunkt des i-ten und (i+1)- ten Schaltelements sowie dem Verbindungspunkt des (n+i)- ten und (n+i+1)-ten Schaltelements über jeweilige Klemmdioden, wobei i zwischen 1 und n-1 liegt und das i-te und (n+i)te Schaltelement jeweils in konjugierter Beziehung ein- und ausgeschaltet wird, wobei i zwischen 1 und n liegt, wobei unter den 2n Schaltelementen die Größe des Gate-Stroms, welcher für das zweite Schaltelement bis zum (2n-1)-ten Schaltelement vorgesehen ist, größer gewählt wird als die des Gate-Stroms, der für das erste und das 2n-te Schaltelement vorgesehen ist, umfaßt.
Durch einen Gate-Strom großer Breite in Durchlaßrichtung oder einen hohen Gate-Treiberstrom in Durchlaßrichtung, der groß genug ist, um die GTOs als GTO-Gate-Strom einzuschalten, wird das Sichausbreiten eines Gebiets innerhalb des GTO beschleunigt, selbst wenn ein Strom plötzlich durch den GTO zu fließen beginnt, so daß keine hohe Spannung induziert wird zwischen Anode und Kathode des GTO. Dementsprechend wird ein Breakdown des GTO vermieden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Diagramm, das den Aufbau eines Hauptschaltkreises eines multiseriellen Wechselrichters zeigt, auf den die vorliegende Erfindung angewendet wird;
Fig. 2 zeigt tabellarisch die Ausgangsspannungen des multiseriellen Wechselrichters in Abhängigkeit von den Bedingungen der Schaltelemente darin;
Fig. 3 ist ein Gate-Stromverlauf eines GTO in dem multiseriellen Wechselrichter;
Fig. 4 ist ein Diagramm, in dem ein konventioneller Gate- Treiberschaltkreis für den multiseriellen Wechselrichter gezeigt ist;
Fig. 5 ist ein Aufbaudiagramm für einen Phasenabschnitt in dem Hauptschaltkreis des multiseriellen Wechselrichters;
Fig. 6 zeigt tabellarisch die Bedingungen des multisenellen Wechselrichters in Abhängigkeit von den Schaltbedingungen der jeweiligen GTOs darin und die Änderungen der Bedingungen;
Fig. 7 ist ein Diagramm, in dem ein Laststromfluß im Modus 1 gezeigt wird, in welchem ein Incomplete-on-Phänomen beim GTO S2 auftreten kann;
Fig. 8 ist ein Spannungs- und Stromverlauf, wie induziert bei GTO S2, wenn ein Incomplete-on-Phänomen auftritt;
Fig. 9 ist ein Diagramm, in dem ein Laststromfluß im Modus 2 gezeigt wird, wenn ein Incomplete-on-Phänomen beim GTO S3 auftreten kann;
Fig. 10 ist ein Diagramm, in dem die Beziehung zwischen induzierter Spannung beim GTO aufgrund eines Incompleteon-Phänomens und für diesen vorgesehenen Gate-Strom dargestellt ist;
Fig. 11 ist ein Gate-Stromverlauf, wenn ein Einschaltsignal an die jeweiligen GTOs entsprechend einer Ausführungsform der vorliegenden Erfindung angelegt wird;
Fig. 12 stellt schematisch eine Ausführungsform von Gate- Treiberschaltkreisen in der multiseriellen Wechseirichteranordnung gemäß der vorliegenden Erfindung dar, welche einen hohen Gate-Treiberstrom in Durchlaßrichtung und einen Gate-Strom großer Breite in Durchlaßrichtung unabhängig voneinander fließen läßt;
Fig. 13 ist eine schematische Darstellung einer anderen Ausführungsform von Gate-Treiberschaltkreisen in der multiseriellen Wechselrichteranordnung entsprechend der vorliegenden Erfindung;
Fig. 14 ist eine schematische Darstellung noch einer anderen Ausführungsform von Gate-Treiberschaltkreisen in der multiseriellen Wechselrichteranordnung entsprechend der vorliegenden Erfindung;
Fig. 15 ist eine schematische Darstellung einer weiteren Ausführungsform von Gate-Treiberschaltkreisen in der multiseriellen Wechseirichteranordnung entsprechend der vorliegenden Erfindung;
Fig. 16 ist eine schematische Darstellung von noch einer anderen Ausführungsform von Gate-Treiberschaltkreisen in der multiseriellen Wechselrichteranordnung entsprechend der vorliegenden Erfindung;
Fig. 17 ist ein Aufbaudiagramm eines Phasenabschnittes in dem Hauptschaltkreis eines multiseriellen Wechselrichters, wobei sechs GTOs in Reihe in einem Zweig verbunden sind, worauf die vorliegende Erfindung angewendet wird; und
Fig. 18 ist eine schematische Darstellung einer Ausführungsform einer multiseriellen Wechseirichteranordnung gemäß der vorliegenden Erfindung.

Erläuterung der Ausführungsformen im einzelnen

Im folgenden werden die Ausführungsformen der vorliegenden Erfindung erläutert.
Eine erste erfindungsgemäße Ausführungsform wird mit Bezug auf Fig. 5 erläutert. In Fig. 5 wird ein GTO-Gate- Treiberschaltkreis mit derselben Konfiguration wie der konventionelle in Fig. 4 verwendet. Jedoch wird in dem konventionellen Gate-Treiberschaltkreis ein Gate-Strom großer Breite in Durchlaßrichtung IFG2 z.B. von etwa 7 A gewöhnlich für die GTOs 52 und S3 als auch die GTOs S1 und S4 verwendet, während im Gegensatz dazu bei dem Gate- Treiberschaltkreis der vorliegenden Ausführungsform ein großer Gate-Strom großer Breite in Durchlaßrichtung IFG2 von etwa 20 A verwendet wird. In dem Gate-Treiberschaltkreis gemäß der vorliegenden Ausführungsform wird der Widerstandswert des Widerstands R1 in Fig. 4 im Vergleich zu dem konventionellen klein gewählt. Als Ergebnis ist ein großer Gate-Strom großer Breite in Durchlaßrichtung IFG2 für die GTOs S2 und S3 vorgesehen. Auf der anderen Seite wird der konventionelle Gate-Treiberschaltkreis für die GTOs S1 und S4 verwendet. Fig. 11 zeigt einen Unterschied der Gate-Stromverläufe für die GTOs S2 und S3 und für die GTOs S1 und S4. In der Darstellung zeigt die durchgezogene Linie den Gate-Stromverlauf für die GTOs S2 und S3 und die gestrichelte Linie den Gate-Stromverlauf für die GTOs S1 und S4. In der vorliegenden Ausführungsform wird ein Gate-Strom nahe dem hohen Gate-Strom in Durchlaßrichtung immer durch die GTOs S2 und S3 während der Zeit fließen gelassen, während der ein Einschaltsignal an den GTOs wie in Fig. 11 dargestellt anliegt, daher wird selbst wenn ein Strom plötzlich durch die GTOs zu fließen beginnt, das Auftreten eines Incomplete-on- Phänomens bei den GTOs verhindert, um einen normalen Betrieb der GTOs aufrechtzuerhalten.
Bei der vorliegenden Ausführungsform wird ein elektrischer Leistungsverlust, der in den Gate-Treiberschaltkreisen generiert wird, in Verbindung mit dem Stromanstieg durch die Gates der GTOs S2 und S3 vergrößert, jedoch hat die vorliegende Ausführungsform das Merkmal, daß ein Schaltkreis mit derselben Konfiguration wie der konventionelle Gate-Treiberschaltkreis nach Fig. 4 verwendet werden kann.
Als nächstes zeigt Fig. 12 eine zweite Ausführungsform entsprechend der vorliegenden Erfindung. Der Gate-Treiberschaltkreis in Fig. 12 ist ausgelegt, um den hohen Gate-Treiberstrom in Durchlaßrichtung und den Gate-Strom großer Breite in Durchlaßrichtung unabhängig bereitzustellen. In Fig. 12 sind R1 und R2 Widerstände mit derselben Funktion wie die in Fig. 4, E1H ist eine Stromquelle für den hohen Gate-Treiberstrom in Durchlaßrichtung, E1W ist eine Stromquelle für den Gate-Strom großer Breite in Durchlaßrichtung, und E2 ist eine Stromquelle für das Abschalten. In der vorliegenden Ausführungsform wird ein Gate-Treiberschaltkreis, welcher den hohen Gate- Treiberstrom in Durchlaßrichtung und unabhängig den Gate- Strom großer Breite in Durchlaßrichtung zur Verfügung stellt, verwendet als die Gate-Treiberschaltkreise für die GTOs S2 und S3 in dem multiseriellen Wechselrichter. Dieser Gate-Treiberschaltkreis stellt einen Gate-Strorn großer Breite in Durchlaßrichtung zur Verfügung, wenn ein Einschaltsignal angelegt wird und ein Schalter SW1W geschlossen wird, und wenn ein Schalter SW1H geschlossen wird, wird ein hoher Gate-Treiberstrom in Durchlaßrichtung vorgesehen. Dementsprechend kann während der Zeit, wenn der Schalter SW1H geschlossen ist, der hohe Gate- Treiberstrom in Durchlaßrichtung immer fließen gelassen werden. Der Schaltkreis in Fig. 4 wird für die GTOs S1 und S4 verwendet.
In der vorliegenden Ausführungsform ist es notwendig, das Signal, welches den hohen Gate-Treiberstrom in Durchlaßrichtung bewirkt, zu trennen von dem Signal, welches den Gate-Strom großer Breite in Durchlaßrichtung bewirkt, so daß der Gate-Treiberschaltkreis komplex im Vergleich zu dem Schaltkreis in Fig. 4 wird, einerseits kann der große Gate-Strorn nur fließen gelassen werden, wenn es erforderlich ist, so daß die vorliegende Ausführungsform ein Merkmal hat, daß ein elektrischer Leistungsverlust verringert werden kann, der in dem Gate-Treiberschaltkreis generiert wird.
Nun sind als Verfahren für die Vorbereitung des hohen Gate-Treiberstromsignals in Durchlaßrichtung, welches nur bewirkt wird, wenn ein großer Gate-Strom erforderlich ist, solche Verfahren erdacht worden wie ein Verfahren zum Erhalten eines Signals durch Erfassen einer Spannung, die durch das Incomplete-on-Phänomen der GTOs bewirkt wird, ein Verfahren zum Erhalten eines Signals durch Erfassen eines Gate-Stroms durch die Anode der GTOs, ein Verfahren zum Erhalten eines Signals durch Erfassen der Inituerung von Stromfluß durch die GTOs und ein Verfahren zum Erhalten eines Signals aus einer logischen Kombination von Einschaltsignalen für die jeweiligen GTOs. Im folgenden werden Ausführungsformen dieser Verfahren erläutert.
Fig. 13 zeigt eine dritte Ausführungsform entsprechend der vorliegenden Erfindung. Der Schaltkreis in Fig. 13 ist ein Gate-Treiberschaltkreis, wobei ein Schaltkreis für das Erfassen einer Spannung beim GTO und ein Schaltkreis für das Vorsehen eines Signals an den Schalter SW1H hinzugefügt sind zu dem Schaltkreis in Fig. 12. Dasselbe Einschaltsignal wie das bei dem konventionellen wird angelegt, wie es bei dem Schalter SW1W als das Gate-Stromsignal großer Breite in Durchlaßrichtung erfolgt. Zur Vorbereitung eines hohen Gate-Treiberstromsignals in Durchlaßrichtung werden ein Spannungsdetektor 31 und ein UND-Gatter 30 eingeführt. Der Spannungsdetektor 31 erfaßt eine Spannung zwischen Anode und Kathode des GTO und erzeugt ein Signal "1", wenn eine Spannung dazwischen induziert wird. Das UND-Gatter 30 erzeugt ein Signal aufgrund einer UND-Operation des Signals "1" des Spannungsdetektors 31 und eines Einschaltsignals und legt selbiges an den Schalter SW1H an. Als Ergebnis wird der Schalter SW1H geschlossen und ein hoher Gate-Treiberstrom in Durchlaßrichtung wird durch den GTO in einem Moment fließen gelassen, wenn ein Einschaltsignal bereits anliegt und ein Incomplete-on-Phänomen bei dem GTO bewirkt wird sowie in einem Moment, wenn der GTO ausgeschaltet ist und ein Einschaltsignal daran angelegt wird. Wenn weiterhin der GTO ausgeschaltet werden muß, wird ein Ausschaltsignal an den Schalter SW2 angelegt.
Bei der vorliegenden Ausführungsform wird, selbst wenn ein Incomplete-on-Phänomen bei dem GTO aufzutreten droht, das Phänomen eliminiert, so daß einem Breakdown des GTO vorgebeugt ist.
Fig. 14 zeigt eine vierte Ausführungsform gemäß der vorliegenden Erfindung. Der Schaltkreis in Fig. 14 ist ein Gate-Treiberschaltkreis, bei dem ein Schaltkreis aus Widerstand 32 und Diode 33 zwischen Anode und Gate des GTO und ein Strorndetektor 34 für das Erfassen eines Incomplete-on-Phänomens des GTO, nämlich der Erzeugung einer Spannung darüber, besteht. Durch den Schaltkreis, für welchen der Stromdetektor 34 vorgesehen ist, fließt ein Gate-Strom während der Zeit, während der der GTO eingeschaltet ist, jedoch wird, wenn ein Incomplete-on-Phänomen bei dem GTO bewirkt wird, der GTO ausgeschaltet, eine Spannung wird zwischen Anode und Gate davon erzeugt und der Fluß des Gate-Stroms wird unterdrückt. Der Stromdetektor 34 erfaßt den Moment, wenn der Gate-Strom auf Null reduziert wird und gibt ein Signal "1" aus. Das UND- Gatter 30 führt die UND-Operation mit dem Signal "1" von dem Stromdetektor 34 und einem Einschaltsignal aus und bewirkt, daß der Schalter SW1H geschlossen wird. Als Ergebnis wird ein hoher Gate-Treiberstrom in Durchlaßrichtung für den GTO vorgesehen. Die anderen Operationen der vorliegenden Ausführungsform sind dieselben wie die im Zusammenhang mit der dritten Ausführungsform erläuterten.
Fig. 15 zeigt eine fünfte Ausführungsform gemäß der vorliegenden Erfindung. Der Schaltkreis in Fig. 15 ist ein Gate-Treiberschaltkreis worin ein Stromdetektor 35 zur Erfassung eines Anodenstroms des GTO vorgesehen ist. Wenn ein Incomplete-on-Phänomen bei dem GTO bewirkt wird unter der Bedingung, daß ein Einschaltsignal an dem GTO anliegt und ein Gate-Strom großer Breite in Durchlaßrichtung über den Schalter SW1W zu diesem fließt, erkennt der Stromdetektor 35, daß ein Anodenstrom zu fließen beginnt und gibt ein Signal "1" aus. Das UND-Gatter 30 führt die UND- Operation mit dem Signal "1" von dem Stromdetektor 35 und einem Einschaltsignal aus und veranlaßt das Schließen des Schalters SW1H. Als Ergebnis fließt ein hoher Gate-Treiberstrom in Durchlaßrichtung zu dem GTO. Die anderen Operationen der vorliegenden Ausführungsform sind dieselben wie die in Verbindung mit der dritten Ausführungsform erläuterten.
Fig. 16 zeigt eine sechste Ausführungsform gemäß der vorliegenden Erfindung. Der Schaltkreis in Fig. 16 ist ein Gate-Treiberschaltkreis, worin ein hoher Gate-Treiberstrom in Durchlaßrichtung fließen gelassen wird, wenn ein Einschaltsignal sowohl an die GTOs S2 als auch S3 angelegt wird, unter Berücksichtigung der Tatsache, daß ein Incomplete-on-Phänomen bei den GTOs in dem Moment ausgelöst werden kann, wenn beide GTOs S2 und S3 eingeschaltet werden. In Fig. 16 sind zwei Gate-Treiberschaltkreise für die GTOs S2 und S3 dargestellt. Ein hohes Gate-Treiberstromsignal in Durchlaßrichtung, angelegt an dem Schalter SW1H zum Auslösen eines hohen Gate-Treiberstroms in Durchlaßrichtung, in dem Moment vorgesehen ist, wenn ein Einschaltsignal an die beiden GTOs S2 und S3 angelegt wird, welches durch ein UND-Gatter 41 bzw. ein UND-Gatter 45, durch monostabile Multivibratoren 43 und 46 über ODER-Gatter 44 und 45 erfaßt wird, bis beide GTOs S2 und 53 eingeschaltet sind. Ferner wird in dem Schaltkreis in Fig. 16 zu dem Moment, wenn ein Einschaltsignal nur an den GTO S2 angelegt wird, ein hohes Gate-Treiberstromsignal in Durchlaßrichtung vorgesehen durch den monostabilen Multivibrator 42 über das ODER-Gatter 44, bis der GTO S2 eingeschaltet ist. Dasselbe gilt mit Bezug auf den Gate-Treiberschaltkreis für den GTO S3 über die Glieder 47 und 48.
In der vorliegenden Ausführungsform kann ein hoher Gate- Treiberstrom in Durchlaßrichtung vorgesehen werden, selbst wenn kein Incomplete-on-Phänomen ausgelöst wird, jedoch wird kein Spannungs- oder Stromdetektor für einen Hauptschaltkreis erforderlich, die vorliegende Ausführungsform wird mit einem Logikschaltkreis bei niedriger Spannung verwirklicht, es ist ein Merkmal der vorliegenden Ausführungsform, daß der Schaltkreis leicht im Vergleich mit denen der dritten bis fünften Ausführungsformen umgesetzt werden kann.
Oben wurden Beispiele von multiseriellen Wechselrichtern erläutert, bei denen vier GTOs in Serie geschaltet sind, jedoch werden auch in multiseriellen Wechselrichtern, in denen GTOs zu mehr als sechs in Serie geschaltet sind, Incomplete-on-Phänomene ausgelöst. Fig. 17 zeigt einen Phasenabschnitt in einem Hauptschaltkreis eines multiseriellen Wechselrichters, bei dem sechs GTOs in Serie geschaltet sind. Die Operation des Schaltkreises in Fig. 17 wird im Detail in JP-A-2-131370 (1990) erläutert, weswegen auf die Erläuterung davon hier verzichtet wird. Wie in dem Schaltkreis in Fig. 5 wird in dem Schaltkreis in Fig. 17 ein Incomplete-on-Phänomen der GTOs unter den folgenden zwei Bedingungen bewirkt, erstens unter der Bedingung, daß die GTOs S1, S2 und S3 im eingeschalteten Zustand sind und ein Ladestrom durch die Freilaufdioden D1, D2 und D3 fließt, wenn der GTO S1 ausgeschaltet ist und der GTO S4 eingeschaltet ist, und außerdem wird dies bewirkt unter der Bedingung, daß die GTOs S4, S5 und S6 im eingeschalteten Zustand sind und ein Ladestrom durch die Freilaufdioden D4, D5 und D6 fließt, wenn der GTO S6 ausgeschaltet ist und der GTO S3 eingeschaltet ist. Im ersten Fall kann ein Incomplete-on-Phänomen ausgelöst werden bei den GTOs S2 und S3, und im letzteren Fall kann ein solches Phänomen bei den GTOs S4 und S5 ausgelöst werden. Entsprechend wird durch Auswahl eines größeren Gate-Stroms für die GTOs S2 bis 55 als für die GTOs S1 und S6 solch ein Phänomen ausgeschaltet.
Darüber hinaus wird in einem multiseriellen Wechselrichter mit mehr als acht seriell verbundenen GTOs in einem Zweig ein solches Incomplete-on-Phänomen leicht ausgeschaltet durch Wahl eines größeren Gate-Stroms für alle anderen GTOs außer den zwei äußeren GTOs.
Fig. 18 zeigt eine siebte Ausführungsform gemäß der vorliegenden Erfindung. In dem Schaltkreis in Fig. 18 ist die Kapazität der Glättungskondensatoren 25a und 25b in den Dämpfungsschaltkreisen 20a und 20b, welche jeweils verbunden sind mit den GTOs S2 und S3, größer gewählt als die in einem konventionellen Schaltkreis. Wenn nun ein Incomplete-on-Phänomen ausgelöst wird bei dem GTO S2 oder S3, wird ein Strom zu einem Glättungskondensator 25a in dem Dämpfungsschaltkreis 20a oder einem Glättungskondensator 25b in dem Dämpfungsschaltkreis 20b vorbeigeleitet und eine induzierte Spannung bei den GTOs wird unterdrückt. Hierbei wird die Kapazität der Glättungskondensatoren 25a und 25b auf eine solche Größe festgelegt, daß die induzierte Spannung bei den GTOs auf unter eine Spannung unterdrückt wird, welche niemals zum Breakdown des GTO führt.
Durch Steigerung der Kapazität der Glättungskondensatoren in der Art, daß die induzierte Spannung bei den GTOs auf genügend klein reduziert wird, wird ein Breakdown der GTOs aufgrund des Incomplete-on-phänomens verhindert ohne eine Modifizierung des konventionellen Gate-Signals und Gate-Treiberstroms.
In den obigen Ausführungsformen sind multiserielle Wechselrichter mit GTOs als Beispiele gewählt, jedoch können in multiseriellen Wechselrichtern mit anderen Schaltelementen wie Transistoren anstelle der GTOs im wesentlichen dieselben Vorteile durch Steigerung des Gate-Stroms (im Falle von Transistoren des Basisstroms) auf die gleiche Art wie erläutert erzielt werden. Wenn außerdem spannungsgesteuerte Elemente wie MOSFETs und IGBTs bei multiseriellen Wechselrichtern verwendet werden, können im wesentlichen dieselben Vorteile durch Steigern der Gate- Spannung in derselben Art wie erläutert erzielt werden.
Wie oben erläutert, wird bei multiseriellen Wechselrichtern gemäß der vorliegenden Erfindung selbst wenn ein Strom plötzlich durch einen GTO zu fließen beginnt, an den ein Einschaltsignal bereits angelegt ist aber durch welchen bis dahin noch kein Strom fließt, kein Incomplete-on-Phänomen ausgelöst bei dem GTO, und der GTO arbeitet normal weiter. Da außerdem das Incomplete-on-Phänomen des GTO eliminiert ist, wird ein Breakdown des GTO vermieden.

Claims

1. Multiserielle Wechselrichter-Anordnung, die einen Gleichstromschaltkreis (11, 12, 13) mit einem Nullpunkt-Ausgang und einen multiseriellen Wechselrichter mit drei Zweigen (S1U-S4U, S1V-S4V, S1W-S4W) jeweils für U-, V- und W-Phase, die parallel zum besagten Gleichstromschaltkreis geschaltet sind, umfaßt, wobei jeder Zweig aufweist:

ein erstes, zweites, drittes und viertes Schaltelement (S1-S4), die in Serie geschaltet sind, wobei der gemeinsame Verbindungspunkt des besagten ersten und zweiten Schaltelements (S1, S2) und der gemeinsame Verbindungspunkt des besagten dritten und vierten Schaltelements (S3, S4) mit dem Nullpunkt-Ausgang des besagten Gleichstromschaltkreises über jeweilige Klemmdioden (CD1, CD2) verbunden sind, und das besagte erste und dritte Schaltelement (31, 33) und das besagte zweite und vierte Schaltelement (32, 34) konjugiert zueinander ein- und ausgeschaltet werden;

Freilaufdioden (D1-D4), die jeweils parallel zum besagten ersten, zweiten, dritten und vierten Schaltelement (S1-S4) geschaltet sind; und individuelle Gate-Treiberschaltkreise (E1, R1, R2, C, SW1, E1H, R2, SW1H, E1W, R1, SW1W, E2, SW2) für das besagte erste, zweite, dritte und vierte Schaltelement (S1-S4), für deren Ansteuerung mit einem Gate-Strom, wobei sich der Gate-Strom aus einem ersten hohen Gate- Treiberstrom (IFG1) in Durchlaufrichtung und nachfolgend einem Gate-Strom (IFG2) großer Breite zusammensetzt und der Pegel des besagten ersten hohen Gate- Treiberstroms (IFG1) in Durchlaßrichtung höher als der Pegel des besagten Gate-Stroms (IFG2) großer Breite ist,

dadurch gekennzeichnet, daß

der Pegel des ersten hohen Gate-Treiberstroms (IFG1) in Durchlaßrichtung und der Pegel des besagten Gate-Stroms (IFG2) großer Breite von den besagten individuellen Gate-Treiberschaltkreisen für das besagte zweite und dritte Schaltelement (S2, S3) größer ist als der entsprechende Pegel von den besagten individuellen Gate-Treiberschaltkreisen für das besagte erste und vierte Schaltelement (S1, S4).

2. Multiserielle Wechselrichter-Anordnung nach Anspruch 1, bei der beim Gate-Strom aus hohem Gate-Treiberstrom (IFG1) in Durchlaßrichtung und einem Gate-Strom (IFG2) großer Breite die Größe des Gate-Stroms (IFG2) großer Breite der besagten individuellen Gate-Treiberschaltkreise für das besagte zweite und dritte Schaltelement (S2, S3) derart festgelegt wird, daß sie größer als die von dem individuellen Gate-Treiberschaltkreis für das besagte erste und vierte Schaltelement (S1, S4) ist.

3. Multiserielle Wechselrichter-Anordnung nach Anspruch 1, bei der der Gate-Strom einen hohen Gate-Treiberstrom (IFG1) in Durchlaßrichtung und einen Gate-Strom (IFG2) großer Breite, der diesem folgt, beinhaltet und die besagten individuellen Gate-Treiberschaltkreise für das besagte zweite und dritte Schaltelement (S2, S3) jeweils einen ersten Gate-Treiberschaltkreis (E1H, R2, SW1H) zur Erzeugung des hohen Gate-Treiberstroms (IFG1) in Durchlaßrichtung, einen zweiten Gate-Treiberschaltkreis (E1W, R1, SWIW) zur Erzeugung des Gate- Stroms (IFG2) großer Breite und Vorrichtungen (30, 31, 32, 33, 34, 35, 41-48) zum Erfassen der Tendenz zur Unvollständigkeit bei dem entsprechenden Schaltelement umfaßt, wobei der besagte erste Gate-Treiberschaltkreis (E1H, R2, SW1H) aktiviert wird&sub1; wenn ein Einschaltsignal für das entsprechende Schaltelement empfangen wird, oder wenn die besagte Detektorvorrichtung die Tendenz zur Unvollständigkeit des entsprechenden Schaltelements erfaßt und der besagte zweite Gate-Treiberschaltkreis (E1W, R1, SW1W) aktiviert wird, wenn das Einschaltsignal für das entsprechende Schaltelement empfangen wird.

4. Multiserielle Wechselrichter-Anordnung nach Anspruch 3, bei der die besagte Detektorvorrichtung (30, 31) die Tendenz zur Unvollständigkeit bei dem entsprechenden Schaltelement feststellt, wenn eine vorgegebene Spannung zwischen Anode und Gate des entsprechenden Schaltelements erfaßt wird.

5. Multiserielle Wechselrichter-Anordnung nach Anspruch 3, bei der die besage Detektorvorrichtung (30, 32-34) eine Tendenz zur Unvollständigkeit bei dem entsprechenden Schaltelement feststellt, wenn ein Strom zwischen Anode und Gate des entsprechenden Schaltelements auf Null reduziert wird.

6. Multiserielle Wechselrichter-Anordnung nach Anspruch 3, bei der die besagte Detektorvorrichtung (30, 35) eine Tendenz zur Unvollständigkeit bei dem entsprechenden Schaltelement feststellt, wenn ein vorgegebener Strom durch das entsprechende Schaltelement zu fließen beginnt.

7. Multiserielle Wechselrichter-Anordnung nach Anspruch 3, bei der die besagte Detektorvorrichtung (41-48) eine Tendenz zur Unvollständigkeit bei dem entsprechenden Schaltelement feststellt, wenn beide Einschaltsignale für das zweite und dritte Schaltelement empfangen werden.

8. Multiserielle Wechselrichter-Anordnung, die einen Gleichstrom-Schaltkreis mit seriell verbundenen n Gleichstromquellen (12, 13, 14), wobei die besagte Gleichstromquelle an der am stärksten positiven Seite als eine erste Gleichstromquelle (12) bezeichnet wird und (n+1) Ausgängen sowie einen multiseriellen Wechseirichter mit einer Vielzahl van seriellen Verbindungen von 2n Schaltelementen (S1-S6), die jeweils parallel zu dem besagten Gleichstromschaltkreis geschaltet sind, wobei das Schaltelement auf der am stärksten positiven Seite als das erste Schaltelement (S1) bezeichnet wird, einen Anschluß auf der positiven Seite für die besagte Gleichstromquelle (12), der mit dem ersten Schaltelement (S1) verbunden ist, einen Anschluß auf der negativen Seite für die besagte n-te Gleichstromquelle (14), der mit dem 2n-ten Schaltelement (56) verbunden ist, einen Wechselrichter-Ausgangsanschluß, der mit dem gemeinsamen Verbindungspunkt des besagten n-ten und (n+1)-ten Schaltelements (S3, S4) verbunden ist, einen (i+1)-ten Ausgangsanschluß für den besagten Gleichstromschaltkreis, der mit dem gemeinsamen Verbindungspunkt des i-ten und (i+1)-ten Schaltelements (S1, S2; S2, S3) und dem Verbindungspunkt des (n+i)-ten und (n+i+1)-ten Schaltelements (S4, S5; S5, S6) über jeweilige Klemmdioden (CD1, CD2; CD3, CD4) verbunden ist, wobei i eine Zahl zwischen 1 und n-1 ist, und wobei das besagte i-te und die (n+i)-ten Schaltelemente (S1, S4; S2, S5; S3, 56) konjugiert zueinander ein- und ausgeschaltet werden durch einen Gate-Strom aus einem ersten hohen Gate- Treiberstrom (IFG1) in Durchlaßrichtung und nachfolgend einem Gate-Strom (IFG2) großer Breite, wobei der Pegel des besagten ersten hohen Gate-Treiberstroms (IFG1) höher als der Pegel des besagten Gate-Stroms (IFG2) großer Breite ist, wobei i eine Zahl zwischen 1 und n ist,

dadurch gekennzeichnet, daß

bei den besagten 2n Schaltelementen der Pegel des besagten ersten hohen Gate-Treiberstroms (IFG2) in Durchlaßrichtung und der Pegel des besagten Gate- Stroms (IFG2) großer Breite für das besagte zweite Schaltelement (S2) bis zum (2n-1)-ten Schaltelement (S5) höher als der entsprechende Pegel für das erste und 2n-te Schaltelement (S1, S6) ist.