DE69227937T2 - Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür - Google Patents

Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür

Info

Publication number
DE69227937T2
DE69227937T2 DE69227937T DE69227937T DE69227937T2 DE 69227937 T2 DE69227937 T2 DE 69227937T2 DE 69227937 T DE69227937 T DE 69227937T DE 69227937 T DE69227937 T DE 69227937T DE 69227937 T2 DE69227937 T2 DE 69227937T2
Authority
DE
Germany
Prior art keywords
semiconductor element
pad
resin
recesses
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69227937T
Other languages
English (en)
Other versions
DE69227937D1 (de
Inventor
Sachiyuki Nagaokakyou-Shi Kyoto 617 Nose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Application granted granted Critical
Publication of DE69227937D1 publication Critical patent/DE69227937D1/de
Publication of DE69227937T2 publication Critical patent/DE69227937T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf einen Leiterrahmen und eine in Harz gedichtete Halbleitervorrichtung dafür.
  • Der Harzgießbereich einer in Harz gedichteten Halbleitervorrichtung ist dazu vorgesehen, Halbleiterelemente gegen die äußere Umgebung zu schützen und um eine Beschädigung aufgrund einer äußeren Kraft zu verhindern. Der Harzgießbereich einer in Harz gedichteten Halbleitervorrichtung muß als Folge der Verbesserung der Funktion der Halbleiterelemente, die darin eingesetzt sind, verbessert werden. Der Ausdruck Verbesserung der Funktion der Halbleiterelemente bedeutet, daß die Halbleiterelemente dazu gelangen, vielfache Funktionen zu haben, und die Schaltkreise sind demzufolge kompliziert. Weiterhin wird beim Bilden der Halbleiterelemente das Oberflächenmuster der Halbleiterelemente feiner und die Verdrahtung wird in Mehrfachschichten gebildet. Auf diese Art und Weise wird der Oberflächenbereich der Halbleiterelemente größer und größer. Der Harzgießbereich einer in Harz gedichteten bzw. versiegelten Halbleitervorrichtung muß auf die Erhöhung eines Flächenbereichs der Halbleiterelemente ansprechen und muß der Entwicklung eines kleinen und dünnen Harzgießbereichs, wie dies vom Markt gefordert wird, gerecht werden.
  • In Harz gedichtete Halbleitervorrichtungen können grob in den Stift-Einsetz-Typ und den Oberflächen-Befestigungs-Typ klassifiziert werden. Der Harzgießbereich einer Halbleitervorrichtung vom Oberflächen-Befestigungs-Typ ist kleiner in der Dicke als derjenige eines Stift-Einsetz-Typs. Demgemäß absorbiert, wenn eine Halbleitervorrichtung vom Oberflächen-Befestigungs-Typ einer Umgebung mit hoher Temperatur und hoher Luftfeuchtigkeit ausgesetzt wird, das Harz Feuchtigkeit von der Umgebung durch Diffusion, was dazu führt, daß die innere Atmosphäre der Halbleitervorrichtung vom Oberflächen-Befestigungs-Typ mit der Umgebungsatmosphäre in einer relativ kurzen Zeit im Gleichgewicht ist. Eine Halbleitervorrichtung vom Oberflächen- Befestigungs-Typ wird auf einer gedruckten Schaltkreisleiterplatte oder dergleichen durch Löten befestigt. Bei diesem Lötvorgang wird die Halbleitervorrichtung in ein Lötmittelbad, das auf eine Temperatur von ungefähr 260 Grad aufgeheizt ist, eingetaucht, oder durch infrarote Strahlen auf eine Temperatur von ungefähr 240 Grad erwärmt oder einer Dampfphase bei einer Temperatur von ungefähr 215 Grad ausgesetzt. Hierbei ist eine Differenz in dem thermischen Expansionskoeffizienten zwischen der das Halbleiterelement befestigenden Plattenanschlußfläche und dem dichtenden Harz vorhanden. Eine solche Wärmebehandlung bewirkt, daß eine Delaminierung an der Grenzfläche der das Halbleiterelement befestigenden Plattenanschlußfläche und dem dichtenden Harz auftritt. Hierbei kann sich absorbierte Feuchtigkeit oder Wasser, das über Aufhängungsdrähte eindringt, in dem Delaminierungsflächenbereich sammeln. Wenn der Temperatur einer Wärmebehandlung in einem solchen Zustand ausgesetzt wird, kann dies Anlaß zu einer Beschädigung des Harzgießbereichs (Package-Riß durch die Delaminierung der Grenzfläche zwischen der das Halbleiterelement befestigende Plattenanschlußfläche und dem Harzgießbereich) geben. Dies kommt daher, daß während des Lötvorgangs absorbierte Feuchtigkeit Drücke bis zu dem gesättigten Dampfdruck von Wasser (30 bis 40 kg/cm²) erreichen kann. Dieser innere Druck überschreitet die mechanische Festigkeit des dichtenden Harzes und bewirkt einen Bruch des Harzgießbereichs.
  • Die Bruchbeständigkeit des Harzes, das in dem Harzgießbereich verwendet ist, ist proportional zu dem Quadrat des Abstands der unteren Oberfläche der das Halbleiterelement befestigenden Plattenanschlußflächen zu der hinteren Oberfläche des Harzgießbereichs, das bedeutet, die Wanddicke des dichtenden Harzes. Um eine Halbleitervorrichtung mit einem dichtenden Harz mit einer hohen Bruchwiderstandsfähigkeit herzustellen, sollte die Dicke des dichtenden Harzes erhöht werden. Allerdings muß für eine Halbleitervorrichtungen vom Oberflächen-Befestigungs-Typ, die vom Markt gefordert wird, die Wanddicke des dichtenden Harzes reduziert werden. Als Folge besitzt eine Halbleitervorrichtung vom Oberflächen-Befestigungs-Typ ein nachteiliges Profil für eine Wärmebehandlung, wenn auf dem Substrat gelötet werden soll.
  • Eine herkömmliche Halbleitervorrichtung vom Oberflächen-Befestigungs-Typ ist in den Fig. 6 bis 8 dargestellt.
  • In Fig. 6 wird ein Halbleiterelement zum Beispiel durch Bilden eines Oxidfilms, eines Zwischenschicht-Isolations-Films, eines polykristallinen Siliziumfilms und eines Metallfilms auf einem einzel-kristallinen Siliziumsubstrat und Bilden eines feinen Musters durch eine gewöhnliche photolithographische Technologie hergestellt. Zusätzlich kann, durch Kombinieren mit einer gewöhnlichen Diffusions- oder Ionen-Implantierungs-Technologie, ein Speicher mit großer Kapazität hergestellt werden. Dieses Halbleiterelement 1 wird in einer rechtwinkligen, parallelopipeden Form hergestellt. Sie wird auf der oberen Oberfläche einer rechtwinkligen, ein Halbleiterelement befestigenden Plattenanschlußfläche 3 oder eines Leiterrahmens 2 mittels eines Klebemittels, wie beispielsweise einer Silberpaste, oder eines Lötmittels, befestigt. Verbindungsanschlußflächen sind um die Peripherie des Elements herum angeordnet. Die Verbindungsanschlußflächen und eine Vielzahl von Leitern sind miteinander unter Verwendung feiner Metalldrähte 5 verbunden. Das Halbleiterelement 1, das so mit den Leitern 4 verbunden ist, wird mit einem Harzdichtungsmaterial vergossen, was die vorderen Endbereiche der Leiter 4 freigelegt beläßt. Auf diese Art und Weise wird eine mittels Harz gedichtete Oberflächen-Befestigungs-Halbleitervorrichtung gebildet.
  • Fig. 7 zeigt eine Schnittansicht der Halbleitervorrichtung, die in Fig. 6 dargestellt ist. In diesem Beispiel mißt der Harzgießbereich 6 2,7 mm in der Dicke, 8,89 mm in der Breite und 17,15 mm in der Länge. Die gesamten Dimensionen der Halbleiterelement-Befestigungs-Plattenanschlußfläche 3 sind 0,2 mm in der Dicke, 6,00 mm in der Breite und 15,4 mm in der Länge. Die Dicke der Leiter 4 beträgt 0,2 mm. Die Dicke, wie sie von der unteren Oberfläche der das Halbleiterelement befestigenden Plattenanschlußfläche 3 zu dem Boden des Harzgießbereichs 6 gemessen ist, beträgt 1,05 mm. In diesem Beispiel beträgt in Relation zu der Größe des Halbleiterelements 1 der Oberflächenbereich der das Halbleiterelement befestigenden Plattenanschlußfläche 3 6 mm · 15,4 mm. Das bedeutet, daß das Verhältnis des Oberflächenbereichs der das Halbleiterelement befestigenden Plattenanschlußfläche 3 zu dem Flächenbereich des Harzgießbereichs 6 ungefähr 61% beträgt. Auf diese Art und Weise wird der Harzgießbereich der mittels Harz gedichteten Halbleitervorrichtung in dem Flächenbereich des Halbleiterelements erhöht und weiterhin werden kleinere und dünnere Harzgießbereiche entwickelt.
  • Die das Halbleiterelement befestigende Plattenanschlußfläche 3 ist aus einem steifen Material, wie beispielsweise Alloy 42 (Eisen-Nickel-Legierung), hergestellt und demzufolge tritt eine Schrumpfspannung in dem Harzgießbereich 6 zum Zeitpunkt eines Harzeingießens des Halbleiterelements 1 auf.
  • Dieses Erzeugen einer Schrumpfspannung wird im Detail unter Bezugnahme auf Fig. 8 erläutert.
  • Fig. 8 zeigt eine vergrößerte Ansicht des Bereichs des Halbleiterelements 1 und des Leiters 4, der durch den feinen Metalldraht 5 mit der das Halbleiterelement befestigenden Plattenanschlußfläche 3 verbunden ist.
  • Diese Schrumpfspannung wird in der zentralen, sich konzentrierenden Richtung (die Richtung des Pfeils A in dem Diagramm) der das Halbleiterelement befestigenden Plattenanschlußfläche 3 in dem Harzgießbereich 6 unterhalb der das Halbleiterelement befestigenden Plattenanschlußfläche 3 erzeugt. Eine Spannungsverzweigungslinie B wird gebildet, die sich in der vertikalen Richtung von der Endwand der das Halbleiterelement befestigenden Plattenanschlußfläche 3 erstreckt.
  • Die das Halbleiterelement befestigende Plattenanschlußfläche 3 wird gewöhnlich durch Stanzen einer dünnen Platte gebildet. Demgemäß liegt die geschnittene Endwand unter rechten Winkeln zu der Bodenoberfläche vor. Die Spannung wird in dem Spannungskonzentrationsflächenbereich C des Harzgießbereichs 6 unter der rechtwinklig geformten Endwand der das Halbleiterelement befestigenden Plattenanschlußfläche 3 konzentriert.
  • In solchen mit dünnem Harz gedichteten Halbleitervorrichtungen ist es wahrscheinlich, daß Risse aufgrund von Wärme auftreten. Zum Beispiel werden, wenn ein schnelles Abkühlen oder ein schnelles Aufheizen zwischen Temperaturen von -65 Grad und +150 Grad mehrere Male wiederholt wird, Risse in dem Spannungskonzentrationsflächenbereich C des Harzgießbereichs 6 gebildet. Die Spannung wird aufgrund einer Differenz des thermischen Expansionskoeffizienten zwischen der das Halbleiterelement befestigenden Plattenanschlußfläche 3 und dem dichtenden Harz des Harzgießbereichs 6 erzeugt. Risse, die in dem Spannungskonzentrationsflächenbereich C auftreten, wachsen entlang der Spannungsverzweigungslinie B an. Als Folge erstrecken sich Risse zu der Oberfläche des Harzgießbereichs 6, durch die Feuchtigkeit und Verunreinigungen, die in der Luft enthalten sind, eingeführt werden. Die Feuchtigkeit und die Verunreinigungen erreichen schließlich das Halbleiterelement 1 entlang des Risses.
  • Um diese Probleme zu lösen, ist eine ein Halbleiterelement befestigende Plattenanschlußfläche, die Vertiefungen oder Schlitze besitzt, vorgeschlagen worden.
  • Fig. 9 zeigt einen Querschnitt einer Halbleitervorrichtung mit Vertiefungen, der entlang der Mittenlinie der Quertraverse bzw. des Querstabs vorgenommen ist.
  • Die Vertiefungsstruktur bezieht sich auf eine Struktur, in der Nuten 7 oder Vertiefungen auf der hinteren Oberfläche der das Halbleiterelement befestigenden Plattenanschlußfläche 3 gebildet sind.
  • Eine Delaminierung tritt an der Grenzfläche zwischen der das Halbleiterelement befestigenden Plattenanschlußfläche 3 und dem dichtenden Harz des Harzgießbereichs 6 auf. Feuchtigkeit, die durch das Harz absorbiert ist, und Feuchtigkeit, die durch die Quertraverse eindringt, sammelt sich in dem Delaminierungsflächenbereich. Wenn unter einem solchen Zustand erwärmt wird, wie dies vorstehend erwähnt ist, reißt der Harzgießbereich 6. Die Vertiefungsstruktur ist insbesondere dazu vorgesehen, eine Delaminierung an der Grenzfläche für die das Halbleiterelement befestigenden Plattenanschlußfläche 3 und dem dichtenden Harz des Harzgießbereichs 6 zu verhindern. Durch Bildung von Nuten 7 oder Vertiefungen in der das Halbleiterelement befestigenden Plattenanschlußfläche 3 wird der Kontaktflächenbereich mit dem dichtenden Harz vergrößert.
  • Fig. 10 zeigt einen Querschnitt der Halbleitervorrichtung, die Schlitze besitzt, die entlang der Mittenlinie des Aufhängungsleiters geschnitten sind.
  • Fig. 11 zeigt eine Draufsicht der das Halbleiterelement befestigenden Plattenanschlußfläche, die Schlitze besitzt.
  • Die Schlitzstruktur bezieht sich auf eine Struktur, in der ovale Löcher 8 von der Fläche zu der Rückseite der das Halbleiterelement befestigenden Plattenanschlußfläche 3 hindurchdringen.
  • Schlitze, in derselben Art und Weise wie Vertiefungen, werden gebildet, um einen Beginn einer Delaminierung in der Grenzfläche der das Halbleiterelement befestigenden Plattenanschlußfläche 3 und dem dichtenden Harz des Harzgießbereichs 6 zu verhindern.
  • In den herkömmlichen Strukturen wird allerdings eine ausreichende mechanische Festigkeit nicht in der auf der Oberfläche befestigten Halbleitervorrichtung vom dünnen Typ, die die das Halbleiterelement befestigende Plattenanschlußfläche 3 mit Vertiefungen verwendet, erhalten. Das bedeutet, daß dann, wenn sich Feuchtigkeit in dem Delaminierungsflächenbereich sammelt, den gesättigten Dampfdruck von Wasser durch eine Wärmebehandlung erreicht, ein Bruch des Harzgießbereichs 6 hervorgerufen wird, was die mechanische Festigkeit des Harzes übersteigt.
  • Obwohl die Nuten 7 oder Vertiefungen, die auf der das Halbleiterelement befestigende Plattenanschlußfläche 3 vorgesehen sind, den Kontaktflächenbereich mit dem dichtenden Harz erhöhen, wird das Harz nur in die Nuten 7 oder die Vertiefungen hinein injiziert, und die Klebefestigkeit des Harzes und der das Halbleiterelement befestigenden Plattenanschlußfläche 3 wird nicht stark verbessert.
  • Die Löcher 8 in der das Halbleiterelement befestigenden Plattenanschlußfläche 3 erhöhen den Kontaktflächenbereich, wobei das dichtende Harz erhöht wird, allerdings wird, da das Harz nur in den Löchern 8 verankert wird, die Klebefestigkeit des Harzes und der das Halbleiterelement befestigenden Plattenanschlußfläche 3 nicht stark verbessert. Allerdings ist die Klebefestigkeit einer Anschlußfläche 3 mit Schlitzen größer als diejenige einer Anschlußfläche 3 mit Vertiefungen.
  • Die Schlitze werden so gebildet, wie in Fig. 10 dargestellt ist. Wenn die Spannung gleichförmig in dem Halbleiterelement 1 verteilt wird, ist sie geeignet für die das Halbleiterelement befestigenden Plattenanschlußfläche 3 mit Schlitzen. Allerdings ist es, wenn die Spannungsverteilung nicht gleichförmig ist oder die Spannung in dem kleinen Flächenbereich in dem Halbleiterelement 1 variiert, schwierig, die Spannung zu kontrollieren.
  • Weiterhin schlägt sich Lötmittel zum Verbinden des Halbleiterelements 1 an der Anschlußfläche 3 nicht in dem Flächenbereich der Löcher 8 nieder und der Kontaktflächenbereich zwischen dem Halbleiterelement 1 und der das Halbleiterelement befestigenden Plattenanschlußfläche 3 erniedrigt sich. Demgemäß wird, wenn Feuchtigkeit, die in dem Delaminierungsflächenbereich gesammelt ist, den gesättigten Dampfdruck von Wasser durch eine Wärmebehandlung erreicht, ein Defekt in dem Harzgießbereich 6 induziert, was die mechanische Festigkeit des Harzes übersteigt.
  • Demzufolge ist es bei der Halbleitervorrichtung, die die Vertiefungen oder Schlitze besitzt, schwierig, ausreichend einen Defekt des Harzgießbereichs 6 zu verhindern. Falls der Harzgießbereich 6 gebrochen ist oder Risse, die mit der Luft in Kontakt treten, in dem Harzgießbereich 6 gebildet werden, treten Feuchtigkeit und Verunreinigungen, die in der Luft enthalten sind, durch die Risse ein. Die Feuchtigkeit und die Verunreinigungen erreichen das Halbleiterelement 1 über die Risse. Als Folge werden die benachbarten Leiter 4 durch die Feuchtigkeit kurzgeschlossen, um dadurch Fehlfunktionen zu verursachen.
  • Oder die Verunreinigungen, die in dem dichtenden Harz enthalten sind, werden durch Feuchtigkeit extrahiert. Die äußeren Verunreinigungen können das Verdrahtungsmetall korrodieren. Hierdurch kann die Verdrahtung abgetrennt werden.
  • Weiterhin geht die Feuchtigkeit, die durch die Risse eintritt, in das Lötmittel oder die Silberpaste, die das Halbleiterelement 1 mit der das Halbleiterelement befestigenden Plattenanschlußfläche 3 verbindet, hinein. Demzufolge wird das Halbleiterelement 1 von der das Halbleiterelement befestigenden Plattenanschlußfläche 3 delaminiert oder das Halbleiterelement 1 wird durch die darauffolgende Wärmebehandlung gekrümmt. Wenn das Halbleiterelement gekrümmt wird, verschlechtern sich die Charakteristika der Halbleiterelemente, die innenseitig gebildet sind.
  • Deshalb wird die Bildung von Rissen in der Halbleitervorrichtung merkbar die Zuverlässigkeit des Halbleiterelements 1 beeinträchtigen.
  • Die JP-A-01/82554 (Patent Abstracts of Japan vol. 13, no. 307 (E-787)) beschreibt eine Anordnung, die so aufgebaut ist, um die Kopplung mit dem Harz in einer Halbleitervorrichtung zu verstärken. Bei dieser Anordnung wird ein Flächenbereich der befestigenden Anschlußfläche unterhalb des Halbleiterelements außerhalb der Ebene der Anschlußfläche aufgehängt, um dem Harz zu ermöglichen, in Schlitze in der Anschlußfläche hinein zu fließen. Eine ähnliche Anordnung ist in der EP-A-0345760 dargestellt, obwohl hier zwei parallele Schnitte in der Anschlußfläche einen Bereich definieren, der verschoben werden soll, um ein Loch zu definieren, durch das Kunststoffmaterial fließen kann.
  • Die JP-A-621268151 (Patent Abstracts of Japan vol. 12, no. 153 (E-607)) beschreibt eine Anordnung, in der eine Anzahl angehobener Flächenbereiche in dem Steuerbereich eines Leiterrahmens definiert sind, wobei jeder durch einen einzelnen Schnitt definiert wird, wobei Material angrenzend an den Schnitt aus der Ebene des Rahmens heraus deformiert wird.
  • Diese Erfindung schafft einen Leiterrahmen, der Verbindungsstäbe, die mit einem Rahmenkörper verbunden sind, eine ein Halbleiterelement befestigende Plattenanschlußfläche, die eine vordere und eine hintere Seite besitzt und mit den Verbindungsstäben verbunden wird, eine Vielzahl von Leitern, die sich zu der das Halbleiterelement befestigenden Plattenanschlußfläche hin erstrecken, und einen Dammstab, der mit den Leitern verbunden ist, aufweist, dadurch gekennzeichnet, daß eine Vielzahl von Vertiefungen in der das Halbleiterelement befestigenden Plattenanschlußfläche angeordnet sind, wobei jede Vertiefung durch einen oder zwei Schlitz(e) in der das Halbleiterelement befestigenden Plattenanschlußfläche definiert ist und Material der Anschlußfläche angrenzend an den Schlitz oder an die Schlitze aufweist, deformiert zu der Rückseite der das Halbleiterelement befestigenden Plattenanschlußfläche, und wobei mindestens eine der Vertiefungen eine Kante der das Halbleiterelement befestigenden Anschlußfläche überlappt.
  • Diese Anordnung schafft eine hoch zuverlässige Halbleitervorrichtung, die eine ausreichende mechanische Festigkeit und eine Fähigkeit besitzt, um die Spannung in einem schmalen Bereich zu kontrollieren, wie er in einer Halbleitervorrichtung vom dünnen Oberflächen-Befestigungs-Typ auftritt.
  • Die mittels Harz gedichtete Halbleitervorrichtung der Erfindung weist einen Leiterrahmen, wie er oberhalb eines Halbleiterelements auf der das Halbleiterelement befestigenden Plattenanschlußfläche definiert ist, wobei die Leiter mit dem Halbleiterelement über Metalldrähte verbunden sind, und einen Harzgießbereich, der mindestens das Halbleiterelement und die das Halbleiterelement befestigende Plattenanschlußfläche umhüllt, auf.
  • In diesem Aufbau wird das dichtende Harz in und um die Vertiefungen injiziert. Demgemäß wird die das Halbleiterelement befestigende Plattenanschlußfläche fest an den Harzgießbereich angebondet. Als Folge kann eine Korrosion eines Verdrahtungsmetalls aufgrund von Verunreinigungen, die in dem dichtenden Harz enthalten sind, eliminiert werden. Es ist auch möglich, eine ausreichende mechanische Festigkeit zum Verhindern einer Ablösung des Harzgießbereichs zu haben.
  • Zusätzlich wird Feuchtigkeit davor bewahrt, daß sie in das Lötmittel oder die Silberpaste, die die das Halbleiterelement befestigende Plattenanschlußfläche anbondet, eindringt, und deshalb wird das Halbleiterelement nicht von der das Halbleiterelement befestigende Plattenanschlußfläche separiert werden oder das Halbleiterelement wird nicht durch eine darauffolgende Wärmebehandlung gebogen werden.
  • Weiterhin werden Vertiefung und Schlitze kombiniert und deren Flächenbereich ist klein, und demzufolge kann die Spannung in dem schmalen Bereich in dem Halbleiterelement nicht nur dann kontrolliert werden, wenn die Spannung gleichförmig in dem Halbleiterelement verteilt wird, sondern auch dann, wenn die Spannungsverteilung nicht gleichförmig ist. Es ist demzufolge möglich, mit einem ausreichenden Ergebnis einem Fall gewachsen zu sein, wenn der Harzgießbereich weiter in der Dicke reduziert wird.
  • Damit die vorliegende Erfindung besser verstanden wird, wird eine Ausführungsform davon anhand eines Beispiels unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in denen:-
  • Fig. 1 zeigt eine vergrößerte Draufsicht einer ein Halbleiterelement befestigenden Plattenanschlußfläche einer mittels Harz gedichteten Halbleitervorrichtung der Erfindung;
  • Fig. 2 zeigt eine Querschnittsseitenansicht, die entlang D-D der mittels Harz gedichteten Halbleitervorrichtung der Erfindung, dargestellt in Fig. 1, vorgenommen ist;
  • Fig. 3 zeigt eine Draufsicht eines Leiterrahmens, der in der mittels Harz gedichteten Halbleitervorrichtung der Erfindung verwendet wird;
  • Fig. 4 zeigt eine Draufsicht der Leiterrahmenform, die die Bildung eines Harzfleckens erläutert;
  • Fig. 5 zeigt vergrößerte Ansichten peripherer Teile von Vertiefungen;
  • Fig. 6 zeigt eine perspektivische Ansicht einer herkömmlichen Oberflächenbefestigungs-Halbleitervorrichtung;
  • Fig. 7 zeigt einen Querschnitt einer herkömmlichen Oberflächenbefestigungs- Halbleitervorrichtung;
  • Fig. 8 zeigt eine teilweise vergrößerte Ansicht einer herkömmlichen Oberflächenbefestigungs-Halbleitervorrichtung;
  • Fig. 9 zeigt einen Querschnitt einer herkömmlichen Halbleitervorrichtung mit Vertiefungen;
  • Fig. 10 zeigt einen Querschnitt einer herkömmlichen Halbleitervorrichtung mit Schlitzen; und
  • Fig. 11 zeigt eine Draufsicht einer herkömmlichen Halbleiterelement-Befestigungsfläche mit Schlitzen.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Unter Bezugnahme nun auf die Zeichnungen wird eine Ausführungsform der Erfindung im Detail nachfolgend unter Bezugnahme auf die Fig. 1 bis 5 beschrieben. In den Zeichnungen bezeichnet das Bezugszeichen 11 einen Leiterrahmen 12, 12a, 12b sind Rahmenteile, 13 ist ein Halbleiterelement, 14 ist eine Halbleiterelement-Befestigungsanschlußfläche, 15 ist ein Leiter, 16 ist ein Verbindungsstab, 17 ist ein Dammstab, 18 ist ein Schlitz, 19 ist eine Vertiefung und 20 ist ein feiner Metalldraht.
  • Fig. 3 zeigt eine Draufsicht des Leiterrahmens, der in einer mittels Harz gedichteten Halbleitervorrichtung in einer ersten Ausführungsform verwendet ist.
  • Der Leiterrahmen 11 ist durch Stanzen oder chemisches Ätzen eines dünnen Blechs aus einer Eisen-Nickel-Legierung (Fe-Ni 42%, Fe-Ni 48%, Fe-Ni 50%), Kovar, einer Kupferlegierung oder einem anderen Material, um eine erwünschte Form zu belassen, gebildet. Demzufolge ist der Leiterrahmen 11 aus einem Bereich eines verdeckten Raums und einem Bereich eines dünnen Blechs aufgebaut und eine Vielzahl von Leiterrahmen ist auf einem kontinuierlichen Band aus einem dünnen Plattenmaterial gebildet. Ein Rahmenkörper 12 ist gebildet, um den Bereich des gestanzten Raums und den Bereich der dünnen Platte kontinuierlich, stabil und mit einer hohen Zuverlässigkeit zu bilden. Der Rahmenkörper 12 weist Rahmenkörperteile 12a auf, die sich entlang der Längsrichtung der dünnen Platte erstrecken. Weiterhin sind Querteile 12b des Leiterrahmens 12 in der lateralen Richtung der dünnen Platte gebildet und dienen dazu, einen Leiterrahmen 11 von seinem benachbarten Leiterrahmen auf jeder Seite zu isolieren.
  • Die das Halbleiterelement befestigende Plattenanschlußfläche 14 ist in dem Leiterrahmen 11 gebildet. Das Halbleiterelement 13 ist auf der das Halbleiterelement befestigenden Plattenanschlußfläche 14 gelegt. Demgemäß ist die Form der das Halbleiterelement befestigenden Plattenanschlußfläche 14 gewöhnlich rechtwinklig. Um die das Halbleiterelement befestigende Plattenanschlußfläche 14 zu fixieren, sind Verbindungsstäbe 16 vorgesehen. Die Verbindungsstäbe 16 koppeln die Längsteile 12a an der das Halbleiterelement befestigende Plattenanschlußfläche 14 und sind integral damit gebildet. Demzufolge ist die das Halbleiterelement befestigende Plattenanschlußfläche 14 stabil durch die Verbindungsstäbe 16 getragen.
  • Eine Vielzahl von Leitern 15 erstreckt sich zu der das Halbleiterelement befestigenden Plattenanschlußfläche 14 hin. Die Leiter 15 sind im wesentlichen quer zu der Länge der Querteile 12b gebildet. Die Anzahl der Leiter 15 ist gleich zu der Anzahl von Stiften, die für die Halbleitervorrichtung erforderlich sind. Um die Leiter 15 flach zu halten, sind sie durch einen Dammstab 17 getragen, der sich parallel zu den Querteilen 12b erstreckt. Die Breite des Dammstabs 17 ist kleiner als diejenige der Querteile 12b. Der Dammstab 17, befestigt an dem Rahmenkörper, verbindet sich mit den Längsteilen 12a und ist integral damit gebildet.
  • Von dem Dammstab 17 zu dem Harzgießbereich 21 (der Bereich mit unterbrochener Linie in dem Diagramm), der nach dem Befestigen des Halbleiterelements 13 gebildet ist, erstrecken sich Leiter 15 unter einem rechten Winkel zu dem Querteil 12b. Die Leiter 15, die innerhalb des Harzgießbereichs 21 positioniert sind, sind für das einfache drahtmäßige Anbonden der Verbindungsfläche des Halbleiterelements 13 und der Leiter 15 gebildet. Das bedeutet, daß sich jeder Leiter 25 unter leicht unterschiedlichen Winkeln zu der das Halbleiterelement befestigenden Plattenanschlußfläche 14 hin erstreckt, die in der Mitte des Leiterrahmens 11 positioniert ist. Auf diese Art und Weise können die feinen Metalldrähte 20 leicht zwischen den Verbindungsflächen des Halbleiterelements 13 und den Leitern 15 gebildet werden. Da die das Halbleiterelement befestigende Plattenanschlußfläche 14 und die Leiter 15 elektrisch isoliert werden müssen, ist ein physikalischer Raum dazwischen vorgesehen.
  • Fig. 1 zeigt eine vergrößerte Draufsicht einer ein Halbleiterelement befestigenden Plattenanschlußfläche 14 gemäß der vorliegenden Erfindung.
  • Die das Halbleiterelement befestigende Plattenanschlußfläche 14 wird durch die Verbindungsstäbe 16 getragen, wie dies vorstehend erwähnt ist. Eine Vielzahl von Vertiefungen 19 ist in einem Muster auf der Anschlußfläche 14 gebildet. Die Schlitze 18 erstrecken sich durch die Anschlußfläche 14 von der Sichtseite zu der Rückseite und liegen in Paaren mit den Schlitzen jedes Paars, separiert um die Breite einer Vertiefung 19, vor. Beim Bilden der Schlitze 18 wird zum Beispiel ein Stanzen oder chemisches Ätzen eingesetzt. Diese Verfahren sind dieselben wie die Verfahren zum Bilden des Leiterrahmens 11. Deshalb ist, falls Schlitze zur selben Zeit wie das Bilden der Leiterrahmen 11 gebildet werden, der Prozeß nicht kompliziert. Sie können auch durch irgendeinen Vorgang nach dem Stand der Technik gebildet werden.
  • Die Vertiefungen 19 werden durch Stanzen des Bereichs der Anschlußfläche 14 zwischen den Schützen 18 jedes Paars in einer Richtung zu der Rückseite der Anschlußfläche 14 hin mittels einer Preßeinrichtung gebildet. Demzufolge können die Vertiefungen 19 zusammen simultan mit Schlitzen 18 in einem Körper gebildet werden.
  • In diesem Beispiel werden die Schlitze 18 in der Richtung des Verbindungsstabs 16 gebildet, allerdings können die Schlitze 18 auch unter rechten Winkeln zu dem Verbindungsstab 16 gebildet werden. In diesem Fall werden die Vertiefungen 19 unter rechten Winkeln zu dem Verbindungsstab 16 gebildet.
  • In Fig. 1 bilden die Paare der Schlitze 18 und der Vertiefungen 19 ein Muster, das um die Linie D-D' symmetrisch ist. Es kann auch symmetrisch um die Linie E-E' durch die Mitte in der Längsrichtung der das Halbleiterelement befestigenden Plattenanschlußfläche sein. Diese symmetrische Ausbildung der Paare der Schlitze 18 und der Vertiefungen 19 ist dazu vorgesehen, gleichförmig die Spannung zu verteilen, die auf die das Halbleiterelement befestigende Plattenanschlußfläche 4 aufgebracht wird. Das bedeutet, daß die Art und Weise einer Aufbringung einer Spannung von der Form des Halbleiterelements 13 abhängt. In diesem Beispiel wird ein Halbleiterelement 13 auf die das Halbleiterelement befestigende Plattenanschlußfläche 14 gesetzt. Eine nahezu gleichförmige Spannung wird auf ein Halbleiterelement 13 aufgebracht.
  • Wenn zwei oder mehr Halbleiterelemente 13 auf einer ein Halbleiterelement befestigenden Plattenanschlußfläche 14 gesetzt werden, wird die Spannung nicht gleichförmig aufgebracht. Falls die Spannung nicht gleichförmig auf das Halbleiterelement 13 auf diese Art und Weise aufgebracht wird, wird ein unterschiedliches Muster von Schlitzen 18 und Vertiefungen 19 in Abhängigkeit von dem Verteilungszustand der Spannung gebildet. In diesem Fall bilden die Paare der Schlitze 18 und der Vertiefungen 19 nicht immer ein symmetrisches Muster auf der das Halbleiterelement befestigenden Plattenanschlußfläche 14.
  • Die Vertiefung 19 ist in dieser Ausführungsform 0,2 bis 1,2 mm breit, 0,4 bis 1,5 mm lang, und die Breite des Schlitzes 18 beträgt 0,1 bis 0,8 mm.
  • Die Breite und die Länge der Vertiefung 19 und die Breite des Schlitzes 18 hängen von den Herstellbeschränkungen ab. Wenn die Preß-Technologie und die Ätz-Technologie weiterentwickelt werden, ist es möglich, Dimensionen zu verwenden, die kleiner als der Wert dieser unteren Grenzen sind. Wenn die Vertiefung 19 und die Schlitze 18 fein ausgebildet werden können, kann die Spannungsverteilung präziser kontrolliert werden. Das bedeutet, daß die Paare der Schlitze 18 und der Vertiefung 19 an den exakten Positionen entsprechend der Spannung, die in dem Prozeß eines Bildens des Harzgießbereichs 21 induziert sind, angeordnet werden. Demzufolge kann die Spannung, die lokal auftritt, gleichförmig verteilt werden.
  • Die obere Grenze der Breite der Vertiefung 19 variiert wesentlich in Abhängigkeit von dem Flächenbereich der das Halbleiterelement befestigenden Plattenanschlußfläche 14. Wenn der Flächenbereich der das Halbleiterelement befestigenden Anschlußfläche 14 breiter wird, kann die obere Grenze erweitert werden. Allerdings ist es, wenn die obere Grenze zu groß ist, schwierig, die Spannung zu kontrollieren und Risse aufgrund einer Spannungskonzentration werden gebildet.
  • Die Vertiefung 19 und die Schlitze 18 werden kombiniert und deren Flächenbereich ist klein und deshalb kann, falls die Spannungsverteilung nicht gleichförmig ist, ebenso wie dann, wenn die Spannung ungleichförmig in dem Halbleiterelement 13 verteilt wird, die Spannung in dem schmalen Bereich in dem Halbleiterelement 13 kontrolliert werden und es spielt keine Rolle, ob der Harzgießbereich weiterhin in der Dicke reduziert wird.
  • Fig. 2 zeigt einen Querschnitt entlang der Linie D-D' der mittels Harz gedichteten Halbleitervorrichtung der Erfindung, die in Fig. 1 dargestellt ist. Diese Schnittansicht ist ein Schnitt entlang der Längsrichtung von drei Paaren von Schlitzen 18, die drei Vertiefungen 19 bilden. Die Ansicht stellt deutlich einen Hohlraum 22 dar, der als eine Folge des Freiraums zwischen der Bodenlinie F der das Halbleiterelement befestigenden Plattenanschlußfläche 14 und der Oberseitenlinie G des Bodens der Vertiefung 19 gebildet ist.
  • Wenn der Harzgießbereich 21 gebildet wird, ergießt sich das Harz in die Vertiefung 19, um das Halbleiterelement 13 und die das Halbleiterelement befestigende Plattenanschlußfläche 14 fest anzubonden. Zu diesem Zweck ist die Größe des Hohlraums 22 für das Harz des Harzgießbereichs 21 ausreichend, um sich in die Vertiefungen 19 hinein zu ergießen und durch sie hindurchzudringen.
  • Demzufolge wird das Harz um die Vertiefung 19 herum zum Dichten injiziert. Dadurch wird die das Hallbeiterelement befestigende Plattenanschlußfläche 14 fest an dem Harzgießbereich 21 angebondet. Dies hilft dabei, eine Korrosion des Verdrahtungsmetalls aufgrund von Verunreinigungen, die in dem Harzgießbereich 21 enthalten sind, zu eliminieren. Zur selben Zeit führt dies dazu, daß dabei eine ausreichende, mechanische Festigkeit vorhanden ist, um einen Defekt des Harzgießbereichs 21 zu verhindern.
  • Dies hilft auch dabei, ein Eindringen von Feuchtigkeit in das Lötmittel oder die Silberpaste, die an dem Halbleiterelement 13 und der das Halbleiterelement befestigenden Plattenanschlußfläche 14 anhaftet, zu verhindern, und demzufolge wird das Halbleiterelement 13 nicht von der das Halbleiterelement 13 befestigenden Plattenanschlußfläche 14 delaminiert werden oder das Halbleiterelement 13 wird nicht aufgrund einer darauffolgenden Wärmebehandlung gekrümmt werden.
  • Auf der Oberfläche der das Halbleiterelement befestigenden Plattenanschlußfläche 14 wird das Halbleiterelement 13 durch ein synthetisches Harzklebemittel, das verwendet wird, angebondet, allerdings ist es in ähnlicher Weise auch möglich, es unter Verwendung eines Zinn-Blei-Lötmittels oder eines Silikonharzes anzubonden.
  • Was hier angemerkt werden muß ist dasjenige, daß eine reduzierende Atmosphäre ausreichend beibehalten werden sollte, wenn an der Platte angebondet wird. Wenn die reduzierende Atmosphäre beibehalten wird, bildet ein Löten einen ähnlichen Film zu demjenigen, der durch Plattieren hergestellt wird. Deshalb geht Lötmittel in die Vertiefung 19 hinein, um sie dadurch zu verstopfen.
  • Wenn die Vertiefungen 19 durch Lötmittel abgedeckt werden, bildet es eine sogenannte deformierte Vertiefungs-Struktur. In diesem Fall wird, verglichen mit dieser Ausführungsform, die Adhäsionsfestigkeit der das Halbleiterelement befestigenden Plattenanschlußfläche 14 und des Halbleiterelements 13 niedriger.
  • Die anbondenden Anschlußflächen, die auf dem Halbleiterelement 13 gebildet sind, werden verdrahtungsmäßig an den Leitern 15 durch feine Metalldrähte 20 angebondet. Danach wird in dem Bereich, der durch eine unterbrochene Linie in Fig. 2 angezeigt ist, der Harzgießbereich 21 gebildet.
  • Später wird irgendwelches überflüssiges Harz (der Harzflecken), das auf oder zwischen den Leitern 15 zwischen der Innenseite des Dammstabs 17 und der Wand des Harzgießbereichs 21 gebildet ist, entfernt. Danach werden die Bereiche des Dammstabs 17 zwischen den Leitern 15 abgeschnitten und der äußere, vordere Endbereich des Leiters 15 wird auch an dem erwünschten Bereich getrennt und die Leiter 15 werden in einer spezifizierten Form gebildet. Die Verbindungsstäbe 16 werden auch getrennt. Durch diesen Vorgang wird eine mittels Harz gedichtete Halbleitervorrichtung fertiggestellt.
  • Fig. 4 zeigt eine Draufsicht des Leiterrahmens zum Erläutern der Bildung des Harzfleckens. Die gesamte Struktur ist dieselbe wie diejenige, die in Fig. 3 erläutert ist, und dieselben Bezugszeichen beziehen sich auf dieselben Teile.
  • Wenn der Harzgießbereich 21 in dem Bereich gebildet wird, der durch eine unterbrochene Linie in Fig. 4 dargstellt ist, klebt Harz in dem Bereich H an, der zwischen der Innenseite des Dammstabs 17 und der Gesamtheit des Harzgießbereichs 21 liegt. Irgendwelches Harz, das sich auf diese Art und Weise niederschlägt, wird als Harzflecken bezeichnet. Der Dammstab 17 verhindert, daß Harz seitwärts über den Dammstab 17 hinaus ausfließt. Das injizierte Harz fließt zu dem Dammstab 17 hin und das Harz verfestigt sich, um einen Harzflecken zu bilden (auch bekannt als dicker Grat). Da das Material in dem Bereich H in einem darauffolgenden Prozeß plattiert wird, muß der Harzflecken entfernt werden, z. B. indem er ausgestanzt wird. Danach werden die Bereiche des Dammstabs 17 zwischen den Leitern 15 abgeschnitten, da sie die äußeren, vorderen Endbereiche der Leiter 15 sind. Der äußere, vordere Endbereich ist der Bereich I in dem Diagramm. Demzufolge können die Leiter 15 zu einer spezifizierten Form gebildet werden.
  • Das Harz zum Dichten füllt die Innenseite der Vertiefungen 19 von dem Hohlraum 22 in den Verteifungen 19 auf. Zu diesem Zeitpunkt berührt das Harz auch die Rückseite des Halbleiterelements 13, das die Vertiefungen 19 überlegt. Auf diese Art und Weise wird die das Halbleiterelement befestigende Plattenanschlußfläche 14 fest an dem Harzgießbereich 21 angebondet.
  • Falls das Halbleiterelement 13, das in Harz eingegossen ist, schnell aufgeheizt oder abgekühlt wird, werden Risse nicht gebildet.
  • Allgemein unterscheidet sich der thermische Expansionskoeffizient zwischen der das Halbleiterelement befestigenden Plattenanschlußfläche 14 und dem Harzgießbereich 21. Demgemäß tritt, durch ein schnelles Aufheizen oder ein schnelles Abkühlen, eine Spannung für den differentiellen Bereich des thermischen Expansionskoeffizienten auf. In dieser Ausführungsform wird allerdings, da die Schlitze 18 und die Vertiefung 19 in der das Halbleiterelement befestigenden Plattenanschlußfläche 14 gebildet werden, die Spannung durch die Vertiefungen 19 verteilt und absorbiert, so daß eine Bildung von Rissen in dem Harz aufgrund einer Spannung verhindert werden kann.
  • Wenn eine Rißbildung verhindert wird, werden Feuchtigkeit und Verunreinigungen in der Luft nicht in die Vorrichtung eindringen, um mit dem Halbleiterelement 13 in Kontakt zu gelangen. Demzufolge kann die Zuverlässigkeit der Halbleitervorrichtung stark erhöht werden.
  • In einem Test wurde die mit Harz gedichtete Halbleitervorrichtung dieser Ausführungsform plötzlich auf eine Temperatur oberhalb von 260 Grad aufgeheizt und es wurde herausgefunden, daß sich der Harzgießbereich 21 und die das Halbleiterelement befestigende Plattenanschlußfläche 14 nicht separierten. Weiterhin wurde, wenn schnell in einem Temperaturbereich von -65 Grad bis 150 Grad aufgeheizt und gekühlt wird, bestätigt, daß Risse nicht in dem Harzgießbereich 21 hervorgerufen wurden.
  • In dieser Ausführungsform sind die Schlitze 18 parallel und die Vertiefungen 19 sind linear gebildet, allerdings können die Vertiefungen 19 auch quadratisch, in einer Stern-Form, in einer rhombischen Form, dreieckförmig, als Kreis, gebildet werden, oder deren Deformationen, das bedeutet, die Seitenbereiche, können in Schlitzen gebildet werden, während Ecken oder andere Teile belassen werden.
  • Lineare Vertiefungen 19 sind an einem rechtwinkligen Halbleiterelement 13 gelegt.
  • Falls das Halbleiterelement von der Außenseite komprimiert wird, wird ein quadratisches Halbleiterelement mit einer stärkeren Kraft deformiert als ein rechtwinkliges Halbleiterelement. Das bedeutet, daß es in Bezug auf eine rechtwinklige Form wahrscheinlicher ist, daß sie durch eine Spannungsverwerfung deformiert wird.
  • Falls das quadratische Halbleiterelement 13 eine gleichförmige, äußere Kraft aufnimmt, ist es erwünscht, daß der Zug, der auf das Halbleiterelement 13 aufgebracht wird, gleichförmig ist. Demgemäß kann, falls die Form einer Vertiefung 19 symmetrisch um einen Punkt ist, die Spannung gleichförmig aufgebracht werden. Das bedeutet, daß eine gleichförmige Spannungsverteilung dann realisiert wird, wenn die Form der Vertiefung 19 symmetrisch um einen Punkt ist, wie beispielsweise ein Quadrat, eine Stern-Form, ein Rhombus, ein Dreieck, ein Kreis, oder deren Deformationen.
  • Fig. 5 stellt vergrößerte Seitenansichten des peripheren Teils einer Vertiefung 19, die durch chemisches Ätzen oder ein anderes Verfahren gebildet ist, dar.
  • Fig. 5 (a) zeigt eine vergrößerte Ansicht der Vertiefung 19 ohne ein Halb-Ätzen, und
  • Fig. 5 (b) zeigt eine vergrößerte Ansicht nach einem Halb-Ätzen.
  • Ein Betrachten der Vertiefung 19 von der Seite aus zeigt deutlich den Hohlraum 22. Vor und nach einem Halb-Ätzen ist die Größe dieses Hohlraums 22 unterschiedlich. Durch ein Halb-Ätzen wird die Wanddicke der Vertiefung 19 reduziert. Demgemäß ist der Flächenbereich des Hohlraums 22 wesentlich vergrößert. Als Folge ist das Harz, das in dem Harzgießbereich 21 verwendet ist, frei, um in den Hohlraum 22 und die Vertiefung 19 hinein zu fließen, und das Halbleiterelement 13 und die das Halbleiterelement befestigende Plattenanschlußfläche 14 werden fest aneinander angebondet. Durch ein Halb-Ätzen auf diese Art und Weise kann die Größe des Hohlraums 22 erhöht werden und das Harz des Harzgießbereichs 21 ist frei, um sich in die Vertiefung 19 hinein zu ergießen und diese zu durchdringen. Demzufolge wird durch Halb-Ätzen zu der Materialfestigkeit des Harzes ein Beitrag geleistet.
  • In der Halbleitervorrichtung der Erfindung wird die das Hallbeiterelement befestigende Plattenanschlußfläche 14 fest an dem Harzgießbereich 21 angebondet. Als Folge kann eine Korrosion von Verdrahtungsmetall durch die Verunreinigungen, die in dem dichtenden Harz enthalten sind, eliminiert werden. Zur selben Zeit ist die mechanische Festigkeit ausreichend, um einen Defekt des Harzgießbereichs 21 zu verhindern.
  • Sie ist auch effektiv, eine Invasion von Feuchtigkeit in das Lötmittel oder die Silberpaste hinein, die an dem Halbleiterelement 13 und der das Halbleiterelement 13 befestigenden Plattenanschlußfläche 14 anhaften, zu verhindern.
  • Weiterhin kann gerade dann, wenn die Spannungsverteilung in dem Halbleiterelement 13 nicht gleichförmig ist, die Spannung in dem schmalen Bereich in dem Halbleiterelement 13 kontrolliert werden.

Claims (8)

1. Leiterrahmen, der Verbindungsstäbe (16), die mit einem Rahmenkörper (12a, 12b) verbunden sind, eine ein Halbleiterelement befestigende Plattenanschlußfläche (14), die eine vordere und eine hintere Seite besitzt und mit den Verbindungsstäben verbunden wird, eine Vielzahl von Leitern (15), die sich zu der das Halbleiterelement befestigenden Plattenanschlußfläche (14) hin erstrecken, einen Dammstab (17), der mit den Leitern (15) verbunden ist, aufweist, gekennzeichnet dadurch, daß eine Vielzahl von Vertiefungen (19) in der das Halbleiterelement befestigenden Plattenanschlußfläche (14) angeordnet ist, wobei jede Vertiefung (19) durch einen oder zwei Schlitz(e) (18) in der das Halbleiterelement befestigenden Plattenanschlußfläche (14) definiert ist und Material der Anschlußfläche (14) angrenzend an den Schlitz oder die Schlitze aufweist, deformiert zu der Rückseite der das Halbleiterelement befestigenden Plattenanschlußfläche, und wobei mindestens eine der Vertiefungen eine Kante der das Halbleiterelement befestigenden Anschlußfläche überlappt.
2. Leiterrahmen nach Anspruch 1, wobei jede Vertiefung (19) und jeder Schlitz oder Schlitze (18) einen Hohlraum (22) zwischen dem Boden der das Halbleiterelement befestigenden Plattenanschlußfläche (14) und der oberen Oberfläche des Bodens der Vertiefung (19) bilden.
3. Leiterrahmen nach Anspruch 1 oder 2, wobei die Vertiefungen (19) ein symmetrisches Muster um einen Punkt herum bilden.
4. Leiterrahmen nach Anspruch 1 oder 2, wobei die Schlitze und Vertiefungen symmetrisch um eine Linie parallel zu einer wahlweisen Seite der das Halbleiterelement befestigenden Plattenanschlußfläche, die durch die Mitte der das Halbleiterelement befestigenden Plattenanschlußfläche hindurchführt, angeordnet sind.
5. Leiterrahmen nach einem der Ansprüche 1-4, wobei die Breite der Vertiefungen 0,2 bis 1,2 mm beträgt und deren Länge 0,4 bis 1,5 mm beträgt.
6. Leiterrahmen nach einem vorhergehenden Anspruch, wobei das Material, das jede der Vertiefungen bildet, im wesentlichen die Hälfte der Dicke des Materials, das den Rest der Plattenanschlußfläche bildet, besitzt.
7. Eine mittels Harz gedichtete Halbleitervorrichtung, die einen Leiterrahmen gemäß einem vorhergehenden Anspruch, ein Halbleiterelement (13) auf der das Halbleiterelement befestigenden Plattenanschlußfläche (14), aufweist, wobei die Leiter (15) mit dem Halbleiterelement über Metalldrähte (20) verbunden sind, und wobei ein Harzgießbereich (21) mindestens das Halbleiterelement (13) und die das Halbleiterelement befestigende Plattenanschlußfläche (14) einhüllt.
8. Eine mittels Harz gedichtete Halbleitervorrichtung nach Anspruch 7, in Abhängigkeit von irgendeinem der Ansprüche 2 bis 6, wobei die Größe des Hohlraums (22) ausreichend dafür ist, daß Harz in die Vertiefung (19) hineinfließt und in diese hinein eindringt.
DE69227937T 1991-02-12 1992-02-12 Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür Expired - Fee Related DE69227937T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1816891 1991-02-12

Publications (2)

Publication Number Publication Date
DE69227937D1 DE69227937D1 (de) 1999-02-04
DE69227937T2 true DE69227937T2 (de) 1999-05-12

Family

ID=11964083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69227937T Expired - Fee Related DE69227937T2 (de) 1991-02-12 1992-02-12 Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür

Country Status (3)

Country Link
US (1) US5397915A (de)
EP (1) EP0503769B1 (de)
DE (1) DE69227937T2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420827B2 (ja) * 1994-04-28 2003-06-30 ローム株式会社 半導体集積回路装置の製造方法及びリードフレーム
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
US5682673A (en) * 1995-04-17 1997-11-04 Ipac, Inc. Method for forming encapsulated IC packages
JPH0992776A (ja) * 1995-09-28 1997-04-04 Mitsubishi Electric Corp リードフレームおよび半導体装置
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
JPH11307713A (ja) * 1998-04-24 1999-11-05 Sony Corp 半導体装置用リードフレーム
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6306684B1 (en) 2000-03-16 2001-10-23 Microchip Technology Incorporated Stress reducing lead-frame for plastic encapsulation
US6544817B2 (en) * 2000-06-23 2003-04-08 Carsem Semiconductor Sdn. Bhd. Method for sawing a moulded leadframe package
US20020089064A1 (en) * 2001-01-08 2002-07-11 Jiahn-Chang Wu Flexible lead surface-mount semiconductor package
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
DE10221085B4 (de) * 2002-05-11 2012-07-26 Robert Bosch Gmbh Baugruppe mit einer Verbindungseinrichtung zum Kontaktieren eines Halbleiter-Bauelements und Herstellungsverfahren
JP3867639B2 (ja) * 2002-07-31 2007-01-10 株式会社デンソー 混成集積回路装置
US20040084508A1 (en) * 2002-10-30 2004-05-06 Advanpack Solutions Pte. Ltd. Method for constraining the spread of solder during reflow for preplated high wettability lead frame flip chip assembly
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US20070176271A1 (en) * 2006-02-01 2007-08-02 Stats Chippac Ltd. Integrated circuit package system having die-attach pad with elevated bondline thickness
EP1983567B1 (de) * 2006-02-03 2018-08-15 Mtex Matsumura Corporation Aus harz hergestellte hohle kapselung und herstellungsverfahren dafür
TWI305407B (en) * 2006-05-22 2009-01-11 Advanced Semiconductor Eng Package structure and lead frame using the same
DE102006045415A1 (de) * 2006-09-26 2008-04-03 Infineon Technologies Ag Bauelementanordnung mit einem Träger
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
US8274162B2 (en) * 2007-01-20 2012-09-25 Triquint Semiconductor, Inc. Apparatus and method for reduced delamination of an integrated circuit module
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US8836104B2 (en) * 2012-03-03 2014-09-16 Ho-Yuan Yu Apparatus for chip thermal stress relief

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207645A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS62268151A (ja) * 1986-05-16 1987-11-20 Hitachi Ltd 集積回路用リ−ドフレ−ム
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
JPS6482554A (en) * 1987-09-24 1989-03-28 Mitsubishi Electric Corp Resin-sealed semiconductor device
JPH01251748A (ja) * 1988-03-31 1989-10-06 Toppan Printing Co Ltd 半導体装置用リードフレーム
IT1217802B (it) * 1988-06-08 1990-03-30 Sgs Thomson Microelectronics Dispositivo a semiconduttore in contenitore in plastica con mezzo du abcioraggio tra lastrina porta "chip" e corpo in plastic
JPH0732215B2 (ja) * 1988-10-25 1995-04-10 三菱電機株式会社 半導体装置
JPH0777257B2 (ja) * 1988-11-04 1995-08-16 日本電気株式会社 リードフレーム
JPH02292850A (ja) * 1989-05-06 1990-12-04 Matsushita Electron Corp リードフレーム
US5175610A (en) * 1990-05-09 1992-12-29 Kabushiki Kaisha Toshiba Resin molded type semiconductor device having a metallic plate support

Also Published As

Publication number Publication date
EP0503769B1 (de) 1998-12-23
DE69227937D1 (de) 1999-02-04
US5397915A (en) 1995-03-14
EP0503769A1 (de) 1992-09-16

Similar Documents

Publication Publication Date Title
DE69227937T2 (de) Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE68929251T2 (de) Halbleiteranordnung mit Leiterrahmen
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE2931449C2 (de)
DE68924452T2 (de) Packungsstruktur für integrierte Schaltungen.
DE69635518T2 (de) Kunststoffpackung für elektronische Anordnungen
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69527668T2 (de) Anschlussstelle für Halbleiterbauelement
DE69223021T2 (de) Halbleiteranordnung mit Wärmesenke und Kunststoffkörper und hochzuverlässige Mittel zur elektrischen Verbindung mit der Wärmesenke
DE68910385T2 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19709295A1 (de) Halbleiterbaugruppe
DE10392365T5 (de) Halbleitervorrichtung mit einem Halbleiterchip
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE3913221A1 (de) Halbleiteranordnung
DE69525868T2 (de) Elektrische Verbindungsstruktur
DE102011056187A1 (de) Magnetfeld-Stromsensoren
DE112004000258T5 (de) Alternativer Entwurf für ein Flip Chip in Leaded Molded Package und Verfahren zur Herstellung
DE4135183C2 (de) Anschlussleiste und deren Verwendung in einer Halbleiter-Anordnung
DE19634202C2 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD., KADOMA,

8339 Ceased/non-payment of the annual fee