DE69227852T2 - Eigengetterung für ein epitaxiales Halbleiterplättchen - Google Patents

Eigengetterung für ein epitaxiales Halbleiterplättchen

Info

Publication number
DE69227852T2
DE69227852T2 DE1992627852 DE69227852T DE69227852T2 DE 69227852 T2 DE69227852 T2 DE 69227852T2 DE 1992627852 DE1992627852 DE 1992627852 DE 69227852 T DE69227852 T DE 69227852T DE 69227852 T2 DE69227852 T2 DE 69227852T2
Authority
DE
Germany
Prior art keywords
heat treatment
gettering
epitaxial
self
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1992627852
Other languages
English (en)
Other versions
DE69227852D1 (de
Inventor
Masahiro Minato-Ku Tokyo Toeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69227852D1 publication Critical patent/DE69227852D1/de
Application granted granted Critical
Publication of DE69227852T2 publication Critical patent/DE69227852T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Die Erfindung betrifft ein Herstellungsverfahren für einen epitaktischen Halbleiterwafer und insbesondere ein Herstellungsverfahren für einen epitaktischen Wafer, dem ein Eigengetter-Effekt vermittelt wird.
  • Das Verfahren zum Loswerden von Störstoffen oder Defekten wie Alkalimetalle wie Na, Schwermetalle wie Fe oder Kristalldefekte, die nachteilig für Halbleitervorrichtungen sind, wird im allgemeinen Gettering genannt. Insbesondere das Verfahren zum Erzeugen von Segregationsflecken durch Anwenden von übersättigtem Sauerstoff, der in einem Si-Wafer intrinsisch ist, wird Eigengettering genannt.
  • Bei dem Eigengettering wird zunächst Sauerstoff in dem Oberflächenteil ausdiffundiert, durch Aussetzen eines Si- Wafers, der übersättigten Sauerstoff enthält, einer Wärmebehandlung, und dann wird Sauerstoff in dem Inneren des Wafers ausgetrieben. Als Resultat wird eine verarmte Zone, die weder Sauerstoffausscheidung noch Kristalldefekte enthält, in dem Oberflächenteil gebildet, der die Vorrichtung bildet, während eine Senke für Störstoffe und Defekte, die Sauerstoffabscheidungen und Kristalldefekte mit hoher Dichte enthält, im Inneren des Wafers gebildet wird.
  • Bei dem Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung des Eigengetterprozesses wird zunächst ein Siliziumsubstrat mit einer Sauerstoffkonzen tration von 12-15 · 10¹&sup7;/cm³ vorbereitet. Die wenigen abgeschiedenen Keime, die in dem Siliziumsubstrat vorhanden sind, werden durch Wärmebehandlungen bei einer ersten hohen Temperatur von 1150ºC für etwa drei Stunden entfernt, dann bei 650ºC für etwa 24 Stunden, um eine verarmte Zone zu schaffen, die frei von abgeschiedenen Keimen in der oberen und der Bodenfläche des Siliziumsubstrats ist. Anschließend wird eine epitaktische Schicht auf der Oberfläche des Substrats gebildet.
  • Da der spezifische Widerstand des Substrats zu 0 bis 0,018 Ω · cm eingestellt ist und der spezifische Widerstand der epitaktischen Schicht in der Größenordnung von 15 Ω · cm in dem vorbekannten epitaktischen Wafer eingestellt ist, wird es nötig, die Konzentration des Störstoffs (beispielsweise Sb) in dem Siliziumsubstrat anzuheben. Als Ergebnis war die Sauerstoffkonzentration in dem zu verwendenden Siliziumsubstrat im Bereich von 12 bis 15 · 10¹&sup7;/cm³ aufgrund der Beziehung zwischen den Konzentrationspartialdrücken.
  • Bei dem bekannten Verfahren der Herstellung eines epitaktischen Wafers wird Silizium nach Wärmebehandlungen bei hoher und bei niedriger Temperatur des Siliziumsubstrats, das eine Sauerstoffkonzentration von 12 bis 15 · 10¹&sup7;/cm³ aufwies, epitaktisch gezogen. Da in der Sauerstoffkonzentration des Siliziumsubstrats Unregelmäßigkeiten vorhanden sind, können einige Ungewißheiten hinsichtlich der Behandlungszeit nicht vermieden werden. Es ist somit erforderlich, bei der Hochtemperatur-Wärmebehandlung, (beispielsweise bei 1150ºC) eine angemessene Zeit für jeweilige Substrate auszuwählen, so daß eine angemessene Auswärtsdiffusion von Sauerstoff auftritt. Desweiteren war eine lange Wärmebehandlung für etwa 24 Stunden für die Tieftemperatur- Wärmebehandlung (beispielsweise 56ºC) wegen der geringen Sauerstoffkonzentration von 12 bis 15 · 10¹&sup7; cm³ des Siliziumsubstrats erforderlich. Aus diesen Gründen ergab sich das Problem, daß die Produktivität gering ist und die Kosten für epitaktische Wafer hoch sind.
  • Patents Abstracts of Japan, Ausgabe 12, Nr. 342 (E-658), beschreibt ein Verfahren der Herstellung eines Halbleiterwafers, bei dem eine epitaktische Schicht an einem Siliziumeinkristallwafer vom N-Typ mit einer Sauerstoffkonzentration von 1,2 · 10¹&sup8; bis 2,0 · 10¹&sup8; Atomen/cm³ anhaftet. In diesem Verfahren tendiert Schwermetall (Fe, Ni, Cr etc.) in der Schicht zum Gettern, und somit ist die Lebensdauer der Schicht erhöht.
  • GB-A-2080780 beschreibt ein Verfahren, bei dem eine zweistufige Wärmebehandlung wie vorher beschrieben durchgeführt wird, wobei im ersten Schritt ermöglicht wird, daß Sauerstoff von dem Oberflächenbereich eines Siliziumabschnittes diffundiert, und in einem zweiten Schritt, der hinsichtlich der Temperatur geringer ist als der erste Schritt, ermöglicht wird, daß Defekte im Volumen des Abschnittes keimen.
  • Patents Abstracts of Japan, Ausgabe 10, Nr. 042 (E-382), 1986, beschreibt ein Verfahren gemäß dem Oberbegriff des Anspruchs 1. Insbesondere wird ein Verfahren zum Gettern eines Wafers beschrieben einschließlich eines Hochtemperatur- und eines Tieftemperaturschritts, die an einem Substrat mit einer Sauerstoffkonzentration von 12 bis 18 · 10¹&sup7; cm&supmin;³ durchgeführt werden. Durch diese Behandlung kann die Sauerstoffkonzentration in einer Schicht innerhalb einer Tiefe von 10 um von der Oberfläche auf 5 · 10¹&sup7; cm&supmin;³ oder weniger reduziert werden.
  • Es ist eine Aufgabe der Erfindung die Produktivität eines epitaktischen Wafers zu erhöhen und die Kosten zu vermindern, und einen Eigengetterprozeß durchzuführen, nachdem eine epitaktische Schicht auf einem Siliziumsubstrat gezogen wurde.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.
  • Gemäß einer Weiterentwicklung der Erfindung wird eine epitaktische Schicht auf einem Halbleitersubsstrat gezogen, das eine Sauerstoffkonzentration von 16 bis 19 · 10¹&sup7; cm-3 aufweist, bei einer Temperatur oberhalb von 1000ºC und dann einem Eigengetterprozeß ausgesetzt. Auf diese Weise kann die Wärmebehandlung für das Eigengettern bei einer geringen Temperatur von 650ºC für nur eine Stunde durchgeführt werden, wodurch die Zeit für die Wärmebehandlung deutlich vermindert wird.
  • Fig. 1(a) bis 1(c) zeigen Schnittdarstellungen zur Erläuterung eines bevorzugten Ausführungsbeispiels des Herstellungsverfahrens für einen epitaktischen Wafer gemäß der Erfindung.
  • Wie in Fig. 1(a) dargestellt ist, wird ein Sb-enthaltendes Siliziumsubstrat 1 vom N-Typ mit einer Sauerstoffkonzentration von 16-19 · 10¹&sup7;/cm³ vorbereitet. Dieses Siliziumsubstrat 1 enthält kleine abgeschiedene Keime 2. Anschließend, wie in Fig. 1(b) dargestellt ist, wird eine epitaktische Schicht 3 mit einer Dicke von etwa 15 um bei 1150ºC auf der Oberfläche des Siliziumsubstrats 1 mittels chemischer Dampfabscheidung (CVD) unter Verwendung von beispielsweise SiHCl&sub3;-H&sub2;-Gas ausgebildet. Es reicht aus, wenn die Temperatur für diesen Vorgang bei 900 bis 1200ºC liegt. Dieser epitaktische Wachstumsprozeß entspricht hinsichtlich der Funktion der Hochtemperatur-Wärmebehandlung bei 1150ºC bei dem vorbekannten Verfahren. Während dieses epitaktischen Wachstumsprozesses wird eine verarmte Zone 4 in dem Siliziumsubstrat 1 gebildet. Anschließend, wie in Fig. 1(c) dargestellt ist, wachsen abgeschiedene Keime 2 durch eine Wärmebehandlung bei einer niedrigen Temperatur von 56ºC für eine Stunde. Für diese Wärmebehandlung ist es im allgemeinen ausreichend, bei 650ºC bis 900ºC für eine bis 5 Stunden in einer Atmosphäre aus Stickstoff, Sauerstoff, Dampf usw. zu heizen.
  • Bei diesem Ausführungsbeispiel wird als Siliziumsubstrat 1 ein Substrat verwendet, dessen Sauerstoffkonzentration auf einen hohen Pegel angehoben ist, was die Ausbildung der abgeschiedenen Keime erleichtert, so daß es möglich ist, die Zeit für die Wärmebehandlung bei der niedrigen Temperatur von dem bekannten Wert von etwa 24 Stunden bis zu etwa 1 bis 5 Stunden zu vermindern. Anschließend an die Tieftemperatur-Wärmebehandlung wird während des Elementherstellungsprozesses das Gettern der kontaminierenden Fremdstoffe und Mikrodefekte in den folgenden Wärmebehandlungen des Störstoffdiffusionsprozesses etc. weiter durchgeführt. Aus dem oben beschriebenen ist ersichtlich, daß die Erhöhung der Produktivität und die Reduktion der Herstellungskosten als ein Ergebnis der scharfen Beschränkung der Wärmebehandlungszeit und eine Reduktion der Prozeßzahl realisiert werden kann. Es soll festgestellt werden, daß, wenn die Wärmebehandlungszeit und die Temperatur des Elementherstellungsprozesses sich deutlich von denen des vorstehenden Beispiels unterscheiden, eine geeignete Steuerung wie eine Auswahl der Zeit für die Tieftemperaturwärmebehandlung erforderlich sein kann, um einen ausreichenden Eigengetter- Effekt zu erzielen.
  • Es soll ferner festgestellt werden, daß der Grund zum Einstellen der Obergrenze der Sauerstoffkonzentration des Siliziumsubstrats bei 19 · 10¹&sup7;/cm³ darin liegt, daß bei Sauerstoffkonzentrationen oberhalb dieses Wertes Oberflächendefekte in der epitaktischen Schicht erzeugt werden.
  • Wie oben beschrieben wurde, macht es diese Erfindung möglich, die Hochtemperatur-Wärmebehandlung zu beschränken, die in dem Stand der Technik erforderlich war, und die Zeit der Wärmebehandlung bei tieferer Temperatur deutlich zu reduzieren, durch Ausbildung einer epitaktischen Schicht auf dem Siliziumsubstrat, dessen Sauerstoffkonzentration auf 16 bis 19 · 10¹&sup7; cm³ erhöht ist, und dann eine Wärmebehandlung bei niedriger Temperatur durchzuführen. Aufgrunddessen hat diese Erfindung die Wirkung der Erhöhung der Produktivität und der Reduktion der Kosten der epitaktischen Wafer.

Claims (4)

1. Verfahren der Herstellung eines Halbleiterwafers mit einem Halbleitersubstrat (1), das Sauerstoff zu einer Konzentration von 16-19 · 10¹&sup7; cm&supmin;³ enthält, wobei das Verfahren einen Schritt zur Durchführung von Eigengetterung an dem Halbleiterwafer durch eine erste und eine zweite Wärmebehandlung umfaßt, wobei die zweite Wärmebehandlung bei einer Temperatur ausgeführt wird, die geringer ist als bei der ersten Wärmebehandlung, dadurch gekennzeichnet, daß die erste Wärmebehandlung durch Ziehen einer epitaktischen Schicht (3) auf dem Halbleitersubstrat (1) durchgeführt wird und die zweite Wärmebehandlung für 1-5 Stunden durchgeführt wird.
2. Verfahren zum Herstellen eines Halbleiterwafers nach Anspruch 1, wobei der Halbleiterwafer ein Siliziumwafer ist und die epitaktische Schicht (3) eine epitaktische Siliziumschicht ist.
3. Verfahren zur Herstellung eines epitaktischen Wafers nach Anspruch 1 oder 2, wobei die epitaktische Schicht bei einer Temperatur oberhalb von 1000ºC gezogen wird.
4. Verfahren zum Herstellen eines epitaktischen Wafers nach Anspruch 3, wobei die zweite Wärmebehandlung bei 650ºC bis 900ºC durchgeführt wird.
DE1992627852 1991-01-22 1992-01-22 Eigengetterung für ein epitaxiales Halbleiterplättchen Expired - Fee Related DE69227852T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3005494A JP2725460B2 (ja) 1991-01-22 1991-01-22 エピタキシャルウェハーの製造方法

Publications (2)

Publication Number Publication Date
DE69227852D1 DE69227852D1 (de) 1999-01-28
DE69227852T2 true DE69227852T2 (de) 1999-07-29

Family

ID=11612790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1992627852 Expired - Fee Related DE69227852T2 (de) 1991-01-22 1992-01-22 Eigengetterung für ein epitaxiales Halbleiterplättchen

Country Status (3)

Country Link
EP (1) EP0496382B1 (de)
JP (1) JP2725460B2 (de)
DE (1) DE69227852T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3232168B2 (ja) * 1993-07-02 2001-11-26 三菱電機株式会社 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置
KR100760736B1 (ko) * 2000-01-26 2007-09-21 신에쯔 한도타이 가부시키가이샤 실리콘에피택셜 웨이퍼의 제조방법
JP4122696B2 (ja) * 2000-08-31 2008-07-23 株式会社Ｓｕｍｃｏ エピタキシャルウェーハを製造する方法
KR100699814B1 (ko) * 2000-10-31 2007-03-27 삼성전자주식회사 제어된 결함분포를 갖는 반도체 에피택셜 웨이퍼 및 그의제조방법
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2080780B (en) * 1980-07-18 1983-06-29 Secr Defence Heat treatment of silicon slices
JPS5954220A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体装置の製造方法
JPS60198832A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置
JPS63104322A (ja) * 1986-10-21 1988-05-09 Toshiba Corp エピタキシヤルウエ−ハ
JPS63198334A (ja) * 1987-02-13 1988-08-17 Komatsu Denshi Kinzoku Kk 半導体シリコンウエ−ハの製造方法

Also Published As

Publication number Publication date
DE69227852D1 (de) 1999-01-28
EP0496382A2 (de) 1992-07-29
EP0496382A3 (en) 1993-08-04
EP0496382B1 (de) 1998-12-16
JP2725460B2 (ja) 1998-03-11
JPH04237134A (ja) 1992-08-25

Similar Documents

Publication Publication Date Title
DE69431385T2 (de) Verfahren zur Herstellung von Silizium-Halbleiterplättchen
DE69213792T2 (de) Wärmebehandlung von Silizium-Einkristall
DE69117077T2 (de) Verfahren zum Aufwachsen einer Dünnschicht aus Diamant oder c-BN
DE69518418T2 (de) Verfahren zur herstellung einer struktur mit niedrigen konzentrationsdefekten mit einer in einem halbleitersubstrat begrabenen oxydschicht
DE19859429A1 (de) Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE1769298C3 (de) Verfahren zum epitaktischen Aufwachsen von Silicium oder Germanium auf einer Unterlage aus einkristallinem Saphir
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE69227852T2 (de) Eigengetterung für ein epitaxiales Halbleiterplättchen
DE2419142C3 (de) Verfahren zur Ausbildung einer Halbleiterschicht mit einer niedrigen Störstellendichte auf einem Halbleitersubstrat mit einer hohen Störstellendichte
DE69131252T2 (de) Thermische behandlungsmethode für halbleiterscheiben
DE102005039116B4 (de) Verfahren zur Erzeugung eines Siliziumwafers
DE3300716C2 (de)
DE1225148B (de) Verfahren zum Niederschlagen eines halbleitenden Elementes und eines Aktivator-stoffes aus einem Reaktionsgas
DE2950827C2 (de) Verfahren zum epitaktischen Abscheiden von einkristallinem Material
EP0005744A1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE69125498T2 (de) Halbleiterverrichtungsherstellungsverfahren
DE4108394C2 (de) Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung
DE69318271T2 (de) Verfahren zum Wachstum von Verbundhalbleitern auf einer Siliziumscheibe
DE2732582C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69821560T2 (de) Epitaxieverfahren auf einem Siliciumsubstrat mit durch Arsen hochdotierten Gebieten
DE1289829B (de) Verfahren zum Herstellen einer einkristallinen Halbleiterschicht durch Abscheidung aus einem Reaktionsgas
EP3701563B1 (de) Halbleiterscheibe aus einkristallinem silizium
DE3002671C2 (de) Verfahren zur Herstellung eines Siliciumcarbidsubstrats
DE102019212821A1 (de) Verfahren und Vorrichtung zur Herstellung einer Schicht, damit versehenes Substrat und dessen Verwendung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee