DE69221354T2 - Halbleiterrelais - Google Patents

Halbleiterrelais

Info

Publication number
DE69221354T2
DE69221354T2 DE69221354T DE69221354T DE69221354T2 DE 69221354 T2 DE69221354 T2 DE 69221354T2 DE 69221354 T DE69221354 T DE 69221354T DE 69221354 T DE69221354 T DE 69221354T DE 69221354 T2 DE69221354 T2 DE 69221354T2
Authority
DE
Germany
Prior art keywords
output
transistor
relay
coupled
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69221354T
Other languages
English (en)
Other versions
DE69221354D1 (de
Inventor
Mark Curtis Morgan
Craig Brian Ziemer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69221354D1 publication Critical patent/DE69221354D1/de
Publication of DE69221354T2 publication Critical patent/DE69221354T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Description

  • Die vorliegende Erfindung betrifft Öffnungs- Halbleiterrelais.
  • Relais weisen normalerweise zwei grundlegende Formen auf, Form A (Schließer) und Form B (Öffner). Die meisten Halbleiterrelais sind vom Typ A (Schließer), wobei das Relais nichtleitend ist, bis es angesteuert wird. Dieser Relaistyp wird entweder in monolithischer Form in Hybridform implementiert, wobei die einzelnen Bauelemente auf einem nichtleitenden Substrat, zum Beispiel einer Keramik- oder Polyimidplatte, befestigt werden.
  • Das (selbstleitende) Öffnungs- Halbleiterrelais der Form B ist seltener. Bei den meisten Relais der Form B handelt es sich wie oben besprochen um Hybridanordnungen. Einer der Hauptgründe dafür, daß das Öffnungs-Relais nicht in monolithischer Form anzutreffen ist, besteht in der Empfindlichkeit des Relais gegenüber Transienten an seinen Ausgangsanschlüssen im offenen Zustand. Es ist bekannt, daß monolithische Halbleiterrelais der Form B leitend werden können, wenn in dem nichtleitenden (angesteuerten) Zustand des Relais an dessen Ausgangsanschlüssen eine Transiente mit ausreichendem Betrag und ausreichender Anstiegsgeschwindigkeit auftritt.
  • US-A-4390790 offenbart ein Relais der Form C, das ein Schließer-Relais (Form A) und ein Öffnungs- Relais (Form B) enthält.
  • Es ist wünschenswert, die Empfindlichkeit von selbstleitenden Halbleiterrelais gegenüber Transienten zu verringern.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Öffnungs-Halbleiterrelais nach Anspruch 1 bereitgestellt.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein monolithisches Öffnungs- Halbleiterrelais nach Anspruch 5 bereitgestellt.
  • Halbleiterrelais weisen im allgemeinen mindestens einen Ausgangstransistor und ein Schaltermittel auf. Der Ausgangstransistor weist einen Eingangsanschluß und zwei Ausgangsanschlüsse auf und reagiert auf ein Steuersignal, wobei das Steuersignal den Zustand des Relais (offen oder geschlossen) steuert. Die Ausgangsanschlüsse sind an die Ausgangsanschlüsse des Relais angekoppelt. Das Schaltermittel entlädt den Eingangsanschluß des Transistors auf einen ersten von zwei Ausgangsanschlüssen des Transistors, wenn das Steuersignal im wesentlichen entfernt wird. Das Halbleiterrelais ist durch Mittel gekennzeichnet, die an das Schaltermittel angekoppelt sind und hinzugefügt sind, um die Entladung des Eingangsanschlusses des mindestens einen Ausgangstransistors durch das Schaltermittel zu verlangsamen.
  • Die Erfindung wird nun mit Bezug auf die angefügten zeichnungen beschrieben. Es ist:
  • FIG. 1 ein Schaltbild eines die Erfindung verkörpernden Halbleiterrelais;
  • FIG. 2 ein Schaltbild eines weiteren, die Erfindung verkörpernden Halbleiterrelais;
  • FIG. 3 ein Schaltbild eines weiteren, die Erfindung verkörpernden Halbleiterrelais; und
  • FIG. 4 ein Schaltbild eines weiteren, die Erfindung verkörpernden Halbleiterrelais.
    • Ausführliche Beschreibung
  • In dem vorliegenden Zusammenhang wird ein Relais angesteuert, oder betätigt, wenn ein Steuersignal angelegt wird. Im allgemeinen weist ein Relais zwei Zustände auf, einen unangesteuerten Zustand ("Normalzustand"), und einen angesteuerten Zustand. Für Relais der Form B ist der unangesteuerte Zustand selbstleitend und es besteht also ein niedriger Widerstand zwischen seinen Ausgangsanschlüssen, d.h die Kontakte sind "geschlossen". Umgekehrt besteht, wenn ein Relais der Form B angesteuert wird, ein Weg mit hohem Widerstand zwischen den Ausgangsanschlüssen, d.h. die Kontakte sind "offen".
  • Die Erfindung ist allgemein anhand des in FIG. 1 gezeigten Halbleiterrelais 1 zu verstehen. Kurz gesagt, und gemäß der bevorzugten Ausführungsform der Erfindung, weist das Relais 1 ein Ausgangstransistorpaar 2, 3 auf, das mit einem Ausgangsanschlußpaar 4, 4' verbunden ist. Koppelmittel (Fotodioden 6) koppeln ein Steuersignal von den Eingangsanschlüssen 8, 8' an die gemeinsamen Eingangsanschlüsse d.h. Gate-Anschlüsse (Schaltungspunkt 12) der Transistoren 2, 3 an. Ein Schalter 9 ermöglicht das rasche Entladen der Eingangsanschlüsse (Schaltungspunkt 12) auf einen Ausgangsanschluß (Schaltungspunkt 11) der Transistoren 2, 3 indem er durchschaltet, wenn das Steuersignal im wesentlichen entfernt wird. In Reihe mit dem Schalter 9 ist ein Widerstand 10 hinzugefügt, der das Entladen der Eingangsanschlüsse der Transistoren 2, 3 durch den Schalter 9 verzögert, und dadurch die Empfindlichkeit des Relais 1 gegenüber Transienten, die an den Ausgangsanschlüssen 4, 4' auftreten können, verringert.
  • Die Funktionsweise des Relais 1 (FIG. 1) wird besser durch eine detaillierte Betrachtung der Schaltung verständlich. Wie oben besprochen sind die Ausgangstransistoren 2, 3 mit den Ausgangsanschlüssen 4, 4' des Relais verbunden. Die Transistoren 2, 3 sind hier als diffundierte n-Kanal -MOS-Transistoren (DMOS- Transistoren) des Verarmungstyps gezeigt. Die Transistoren 2, 3 sind normalerweise leitend, bis eine ausreichend negative Spannung an ihre Gates angelegt wird, um die Transistoren auszuschalten. Deshalb ist in der vorliegenden Ausführungsform das Relais 1 ein selbstleitendes Relais (Form B). Die beiden Transistoren 2, 3 sind zur Steuerung von Strömen beliebiger Polarität, die an die Anschlüsse 4, 4' angelegt werden in Reihe angeordnet. Nicht gezeigt sind integrierte Dioden, die zwischen Source und Drain jeweiliger Transistoren 2, 3 angeordnet sind, um den jeweiligen Transistor zu schützen, wenn der Transistor in Sperrichtung vorgespannt wird. Die Transistoren 2, 3 weisen einen gemeinsamen Ausgangsschaltungspunkt (Sourceschaltungspunkt) 11 auf (hier Source von Transistor 2 und Source von Transistor 3), und einen gemeinsamen Gate-Schaltungspunkt 12, zwischen denen die Spannung zur Steuerung der Transistoren 2, 3 angelegt wird.
  • Die Anordnung 6 erzeugt eine Spannung und einen Strom, wenn sie durch eine Anordnung von Lichtquellen 7 (typischerweise eine oder mehrere Leuchtdioden) beleuchtet wird, die an ein Paar Eingangsanschlüsse 8, 8' angekoppelt ist, an die das Relaissteuersignal angelegt wird. Die Erzeugung einer Spannung bzw. eines Stroms durch die Anordnung 6 erfolgt auf eine wohlbekannte Weise und wird hier nicht besprochen. Es genügt zu sagen, daß die Anordnung 6 als eine Batterie mit vorbestimmter Spannung wirkt, wenn die Anordnung beleuchtet wird. Typischerweise ist die vorbestimmte Spannung mehr als ausreichend, um die Transistoren 2, 3 völlig auszuschalten. Der durch die Anordnung 6 erzeugte Strom lädt die Gate-Source- Kapazität der Transistoren 2, 3 auf, bis die vorbestimmte Spannung an den Transistoren 2, 3 im wesentlichen erreicht ist, wodurch das Relais 1 aktiviert wird. Der Stromfluß aus der Anordnung 6 endet dann im wesentlichen. Der Schalter 9, der sowohl in Reihe mit der Anordnung 6 als auch parallel zu den Transistoren 2, 3 liegt, bleibt im wesentlichen nichtleitend, während das Relais 1 aktiviert ist, d.h. während die Anordnung 6 durch die Quellen 7 beleuchtet wird. Wenn jedoch das Relais 1 deaktiviert wird (die Beleuchtung der Anordnung 6 im wesentlichen entfernt wird), schaltet der Schalter 9 durch und entlädt schnell die Gate-Source-Kapazität der Transistoren 2, 3. Der Vorteil des Schalters 9 ist seine Fähigkeit, zu bewirken, daß das Relais 1 gleichwohl auf Deaktivierung wie auf Aktivierung schnell reagiert.
  • Der Schalter 9 weist in der bevorzugten Ausführungsform einen Strommeßwiderstand 13 auf, der eine typischen Wert von vielen Megaohm aufweist, sowie einen Sperrschicht-Feldeffekttransistor (JFET) 14. Der JFET 14 ist hier als ein p-Kanal-Verarmungstyp gezeigt. Beim Aufladen der Gate-Source-Kapazität der Transistoren 2, 3 während der ersten Aktivierung des Relais hält der Spannungsabfall am Widerstand 13 den Transistor 14 davon ab, leitend zu werden. Wenn die Gate-Kapazität der Transistoren 2, 3 im wesentlichen aufgeladen ist, nimmt der Spannungsabfall am Widerstand 13 ab und ermöglicht es dem Transistor 14, leitend zu werden. Das Leiten des Transistors 14 ist immer noch auf einen relativ kleines Ausmaß beschränkt, da an dem Widerstand 13 eine zu dem Strom durch den Transistor 14 proportionale Spannung abfällt. Sobald jedoch die Anordnung 6 keine Spannung bzw. keinen Strom mehr erzeugt, verringert sich der Spannungsabfall an dem Widerstand 13 wesentlich, und der Transistor 14 leitet stark, wodurch sich die Gate-Kapazität der Transistoren 2, 3 schnell entlädt.
  • Der zusätzliche Widerstand 10 verlangsamt die Entladung der Gate-Source-Kapazität der Transistoren 2, 3 um ungefähr die RC-Zeitkonstante, die durch den Widerstand 10 und die Gate-Source-Kapazität der Transistoren 2, 3 erzeugt wird. Der Effekt des Verlangsamens der Entladung der Gate-Source-Kapazität ist die Verringerung der Geschwindigkeit, mit der die Transistoren 2, 3 durchschalten. Es wurde festgestellt, daß die Verringerung der Durchschaltegeschwindigkeit der Transistoren 2, 3 wie oben besprochen die Empfindlichkeit des Relais 1 gegenüber Transienten wesentlich verringert. Als Alternative kann der Widerstand 10 in Reihe mit der Source des JFET 14 angeordnet werden.
  • Ein alternativer Ansatz für das Verzögern des Einschaltens des Schalters 9 ist in FIG. 2 gezeigt. Hier verlangsamt ein zwischen Gate und Source des JFET 14 angeordnetes Kapazitätsmittel 16 das Einschalten des JFET 14, wenn die Anordnung 6 wie oben besprochen keine Spannung bzw. keinen Strom mehr erzeugt.
  • In FIG. 3 ist eine alternative Anordnung für den Schalter 9 gezeigt. Statt einer Anordnung aus Strommeßwiderstand/JFET werden eine Diode 17, ein bipolarer Transistor 18 und ein Pull-Up-widerstand 19 verwendet. Durch die Diode 17 kann die Anordnung 6 die Gates der Transistoren 2, 3 schnell aufladen, während der Transistor 18 im wesentlichen nichtleitend gehalten wird. Wenn die Anordnung 6 im wesentlichen keine Spannung bzw. keinen Strom mehr erzeugt, leitet der Transistor 18 aufgrund des durch den Widerstand 19 fließenden Stroms, und die Gate-Kapazität der Transistoren 2, 3 wird schnell entladen. Wie oben besprochen verlangsamt der in Reihe mit dem Schalter 9 liegende zusätzliche Widerstand 10 die Entladung der Gate-Source-Kapazität der Transistoren 2, 3 durch den Schalter 9, wodurch die Empfindlichkeit des Relais 1 gegenüber Transienten wesentlich verringert wird.
  • Eine alternative Methode der Steuerung des Relais 1 ist in FIG. 4 gezeigt. Statt einer Lichtquellenanordnung 7 und einer Fotodiodenanordnung 6 werden ein Transformator 20, ein Gleichrichter 21 und ein Filterkondensator 22 vorgesehen. An die Eingangsanschlüsse 8, 8' angelegte Wechselstrom- Steuersignale werden magnetisch an die Diode 21 angekoppelt, die die Signale gleichrichtet, um eine Steuer-Gleichspannung bzw. einen Steuer-Gleichstrom zur Steuerung der Transistoren 2, 3 bereitzustellen. Der Kondensator 22 glättet die gleichgerichteten Steuersignale aus der Diode 21.
    • BEISPIEL
  • Für die in FIG. 1 gezeigte Ausführungsform wurden die folgenden Bauelementewerte verwendet, um ein monolithisches Relais der Form B für 350Volt und 150 mA aufzubauen:
  • Transistoren 2, 3 600 x 2000 µm
  • Fotodiodenanordnung 6 isolierte Fotodioden 25 - 180 x 180 µm
  • Widerstand 10 2MΩ
  • Widerstand 13 15MΩ
  • Transistor 14 180 x 180 µm
  • Bei diesem Relais blieb eine Transiente von 350 Volt und 1000 V/µs, die an seine Ausgangsanschlüsse bei "offenen" (angesteuerten) Relaiskontakten angelegt wurde, ohne Auswirkung. Dasselbe Relais ohne den Widerstand 10 versagte (wurde leitend), als eine Transiente von 350 Volt und 15 V/µs an seine Ausgangsanschlüsse angelegt wurde.
  • Während die hier gezeigten Ausführungsformen Relais der Form B betreffen, kann die Erfindung auch auf andere Formen von Relais angewendet werden, wie zum Beispiel auf Relais der Form C. Weiterhin sind die Leitfähigkeitstypen der Transistoren beispielhaft und können mit einhergehendem Wechsel der Polarität der Spannungen umgekehrt werden, wie zum Beispiel die Spannung bzw der Strom, die/der durch die Fotodiodenanordnung 6 bereitgestellt wird.

Claims (11)

1. Öffnungs-Halbleiterrelais mit mindestens einem Ausgangstransistor (2,3) mit einem Eingangsanschluß und zwei Ausgangsanschlüssen, wobei die Ausgangsanschlüsse an die Ausgänge (4,4') des Relais gekoppelt sind und der Ausgangstransistor auf ein Steuersignal reagiert, zum Ausschalten des Ausgangstransistors, wenn das Steuersignal angelegt wird, einem Schaltermittel (9) zum Einschalten des Ausgangstransistors durch Entladen des Eingangsanschlusses des Ausgangstransistors auf einen ersten der beiden Ausgangsanschlüsse des Ausgangstransistors auf die wesentliche Entfernung des Steuersignals hin, wobei das Steuersignal zur Feststellung dient, ob das Relais leitend oder nichtleitend ist, und gekennzeichnet durch Mittel (10 oder 16), die an das Schaltermittel angekoppelt sind und hinzugefügt sind, um die Entladung des Eingangsanschlusses durch das Schaltermittel zu verlangsamen.
2. Relais nach Anspruch 1, mit Koppelmitteln (6, 7), die an den Eingangsanschluß des Ausgangstransistors angekoppelt sind, zum Ankoppeln des Steuersignals an den Ausgangstransistor.
3. Relais nach Anspruch 2, wobei das Schaltermittel einen Transistor (14) und ein Erfassungsmittel (13) umfaßt, und der Transistor zwischen den Eingangsanschluß und den ersten der Ausgangsanschlüsse des Ausgangstransistors gekoppelt ist und das Erfassungsmittel zwischen den Koppelmitteln und dem Ausgangstransistor angeordnet ist, um das Steuersignal von den Koppelmitteln zu erfassen.
4. Relais nach Anspruch 3, wobei der Transistor ein Sperrschicht-FET ist und ein weiterer Ausgangstransistor vorgesehen ist, wobei es sich bei den Ausgangstransistoren um DMOS-Transistoren mit Drain-Schaltungspunkten, einem gemeinsamen Gate- Schaltungspunkt (12) und einem gemeinsamen Source Schaltungspunkt (11) handelt und die Drain- Schaltungspunkte an entsprechende Relaisausgangsanschlüsse angekoppelt sind und die Source- und Gate- Schaltungspunkte an das Schaltermittel angekoppelt sind.
5. Monolithisches Öffnungs-Halbleiterrelais mit einem Relaisausgangsanschlußpaar (4,4'), einem in Reihe geschalteten Ausgangstransistorpaar (2,3), wobei deren Ausgangsanschlüsse zur Bildung eines gemeinsamen Ausgangsanschlusses (11) gekoppelt sind und der übrige Ausgangsanschluß jedes Transistors an einen entsprechenden Relaisausgangsanschluß angekoppelt ist, und wobei die Eingangsanschlüsse der Ausgangstransistoren zur Bildung eines gemeinsamen Eingangsanschlusses (12) zusammengekoppelt sind, und mit Koppelmitteln (6,7), die auf ein Steuersignal reagieren und an den gemeinsamen Eingangsanschluß der Ausgangstransistoren angekoppelt sind, zum Ankoppeln des Steuersignals an die Ausgangstransistoren, zum Ausschalten der Ausgangstransistoren, wenn das Steuersignal angelegt wird, einem Schaltermittel (9), das zwischen den gemeinsamen Eingangsanschluß und den gemeinsamen Ausgangsanschluß des Ausgangstransistorpaars gekoppelt ist, zum Einschalten der Ausgangstransistoren durch selektives Entladen des gemeinsamen Eingangsanschlusses auf den gemeinsamen Ausgangsanschluß auf die wesentliche Entfernung des Steuersignals hin, gekennzeichnet durch ein Mittel (10 oder 16), das an das Schaltermittel angekoppelt ist und hinzugefügt ist, um das Entladen des gemeinsamen Eingangsanschlusses der Ausgangstransistoren durch das Schaltermittel zu verlangsamen.
6. Relais nach Anspruch 5, wobei das Schaltermittel einen Transistor (14) und ein Erfassungsmittel (13) umfaßt, und der Transistor zwischen den gemeinsamen Eingangsanschluß und den gemeinsamen Ausgangsanschluß der Ausgangstransistoren gekoppelt ist und das Erfassungsmittel zwischen den Koppelmitteln und den Ausgangstransistoren angeordnet ist, um das Steuersignal von den Koppelmitteln zu erfassen.
7. Relais nach Anspruch 6, wobei der Transistor ein Sperrschicht-FET ist und wobei es sich bei den Ausgangstransistoren um DMOS-Transistoren mit Drain- Schaltungspunkten, einem gemeinsamen Gate- Schaltungspunkt und einem gemeinsamen Source-Schaltungspunkt handelt und die Drain-Schaltungspunkte an entsprechende Relaisausgangsanschlüsse angekoppelt sind, wobei der gemeinsame Source-Schaltungspunkt der gemeinsame Ausgangsanschluß und der gemeinsame Gate- Schaltungspunkt der gemeinsame Eingangsanschluß ist.
8. Relais nach Anspruch 3, 4, 6 oder 7, wobei das Erfassungsmittel einen Widerstand umfaßt.
9. Relais nach einem der vorangegangenen Ansprüche, wobei das Verlangsamungsmittel ein in Reihe mit den Schaltermitteln angeordnetes Widerstandsmittel (10) umfaßt.
10. Relais nach einem der Ansprüche 1 bis 8, wobei das Verlangsamungsmittel ein an den Eingangsanschluß angekoppeltes kapazitives Mittel (16) umfaßt.
11. Relais nach einem der vorangegangenen Ansprüche, wobei die Koppelmittel eine Mehrzahl von Fotodioden (6) umfassen.
DE69221354T 1991-03-26 1992-03-18 Halbleiterrelais Expired - Fee Related DE69221354T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/678,573 US5138177A (en) 1991-03-26 1991-03-26 Solid-state relay

Publications (2)

Publication Number Publication Date
DE69221354D1 DE69221354D1 (de) 1997-09-11
DE69221354T2 true DE69221354T2 (de) 1997-11-20

Family

ID=24723364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69221354T Expired - Fee Related DE69221354T2 (de) 1991-03-26 1992-03-18 Halbleiterrelais

Country Status (4)

Country Link
US (1) US5138177A (de)
EP (1) EP0506288B1 (de)
JP (1) JP2948979B2 (de)
DE (1) DE69221354T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933394B2 (en) 2010-06-03 2015-01-13 Panasonic Corporation Semiconductor device having at least a transistor cell with a second conductive type region surrounding a wall region and being insulated from both gate electrode and source electrode and solid state relay using same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278422A (en) * 1991-09-02 1994-01-11 Matsushita Electric Works, Ltd. Normally open solid state relay with minimized response time of relay action upon being turned off
JP2740426B2 (ja) * 1991-09-02 1998-04-15 松下電工株式会社 半導体リレー
DE4214920A1 (de) * 1992-05-11 1993-11-18 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Sensorsignal-Aufbereitung
US5221847A (en) * 1992-06-26 1993-06-22 At&T Bell Laboratories Break-before-make control for form C solid-state relays with current limiter bypass
JPH06177418A (ja) * 1992-12-04 1994-06-24 Toshiba Corp ホトカプラ装置
US5298817A (en) * 1993-02-09 1994-03-29 At&T Bell Laboratories High-frequency solid-state relay
JP3068985B2 (ja) * 1993-07-29 2000-07-24 株式会社東芝 半導体リレー
US5360979A (en) * 1993-08-05 1994-11-01 At&T Bell Laboratories Fast turn-off circuit for solid-state relays or the like
US6211551B1 (en) * 1997-06-30 2001-04-03 Matsushita Electric Works, Ltd. Solid-state relay
DE19915836C2 (de) * 1999-04-08 2002-03-07 Dold & Soehne Kg E Modulares Gehäusesystem für den Einbau von Steuerungs- und Leistungselektronik
JP2000349328A (ja) * 1999-06-07 2000-12-15 Oki Electric Ind Co Ltd 光結合型半導体スイッチ回路
US6894349B2 (en) * 2001-06-08 2005-05-17 Intersil Americas Inc. Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide
US6765247B2 (en) * 2001-10-12 2004-07-20 Intersil Americas, Inc. Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action
US7342447B2 (en) * 2005-05-09 2008-03-11 Texas Instruments Incorporated Systems and methods for driving an output transistor
US7335871B2 (en) * 2005-10-18 2008-02-26 Honeywell International Inc. Low power switching for antenna reconfiguration
DE102007021491A1 (de) * 2007-05-08 2008-11-13 Robert Bosch Gmbh Motoranordnung mit elektronischem Trennrelais-Modul
JP4856135B2 (ja) * 2008-08-14 2012-01-18 富士通コンポーネント株式会社 リレー装置
JP4802227B2 (ja) * 2008-08-14 2011-10-26 富士通コンポーネント株式会社 リレー装置
US9583413B2 (en) * 2009-02-13 2017-02-28 Infineon Technologies Ag Semiconductor device
US8619395B2 (en) 2010-03-12 2013-12-31 Arc Suppression Technologies, Llc Two terminal arc suppressor
EP2720375A4 (de) * 2011-06-06 2015-01-28 Optex Co Ltd Halbleiterrelaisvorrichtung mit gleichstromisolation
JP5563050B2 (ja) * 2012-12-10 2014-07-30 株式会社東芝 ゲート駆動回路、およびパワー半導体モジュール
KR101730198B1 (ko) * 2012-12-26 2017-04-25 삼성전기주식회사 Ｓｐｄｔ 스위치 회로
JP5781108B2 (ja) * 2013-02-28 2015-09-16 株式会社東芝 光結合装置
DE102015109167B3 (de) * 2015-06-10 2016-08-11 Weetech Gmbh Bidirektionaler MOSFET-Schalter und Multiplexer
US10338613B2 (en) * 2016-03-02 2019-07-02 Triune Systems, L.L.C. Circuits and methods for providing power and data communication in isolated system architectures
CN110798191A (zh) * 2019-10-30 2020-02-14 宋晓东 一种常闭直流固态继电器
US10879878B1 (en) 2019-12-16 2020-12-29 Altec Industries, Inc. Drop-in solid-state relay

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1264513C2 (de) * 1963-11-29 1973-01-25 Texas Instruments Inc Bezugspotentialfreier gleichstromdifferenzverstaerker
US3524986A (en) * 1967-02-06 1970-08-18 Gen Electric Semiconductor light gating of light activated semiconductor power control circuits
JPS5929006B2 (ja) * 1974-07-19 1984-07-17 株式会社日立製作所 感光半導体スイツチ
US4227098A (en) * 1979-02-21 1980-10-07 General Electric Company Solid state relay
US4268843A (en) * 1979-02-21 1981-05-19 General Electric Company Solid state relay
US4303831A (en) * 1979-07-30 1981-12-01 Bell Telephone Laboratories, Incorporated Optically triggered linear bilateral switch
US4390790A (en) * 1979-08-09 1983-06-28 Theta-J Corporation Solid state optically coupled electrical power switch
US4408131A (en) * 1981-09-21 1983-10-04 Westinghouse Electric Corp. Optically isolated solid state relay
JPS58136137A (ja) * 1982-02-08 1983-08-13 Hitachi Ltd 電界効果トランジスタを用いたインバータ回路
US4777387A (en) * 1984-02-21 1988-10-11 International Rectifier Corporation Fast turn-off circuit for photovoltaic driven MOSFET
JPS62100017A (ja) * 1985-10-25 1987-05-09 Matsushita Electric Works Ltd 半導体装置
JP2522249B2 (ja) * 1986-06-21 1996-08-07 日本電気株式会社 ソリッドステ−トリレ−
JPS63153916A (ja) * 1986-08-11 1988-06-27 Matsushita Electric Works Ltd 半導体スイツチ回路
JPS63236411A (ja) * 1987-03-25 1988-10-03 Matsushita Electric Works Ltd 固体リレ−
US4859875A (en) * 1987-08-28 1989-08-22 Siemens Aktiengesellschaft Optocoupler for power FET
US4912335A (en) * 1988-03-07 1990-03-27 Dionics Inc. Means for rapid charging and dynamic discharging of a capacitively charged electrical device
US4931656A (en) * 1988-03-07 1990-06-05 Dionics Inc. Means to dynamically discharge a capacitively charged electrical device
JPH02253718A (ja) * 1989-03-28 1990-10-12 Matsushita Electric Works Ltd 固体リレー
US4902901A (en) * 1989-04-14 1990-02-20 Hewlett-Packard Company High-power solid state relay employing photosensitive current augmenting means for faster turn-on time
JP2555887B2 (ja) * 1989-06-19 1996-11-20 日本電気株式会社 トランスファー型ソリッドステートリレー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933394B2 (en) 2010-06-03 2015-01-13 Panasonic Corporation Semiconductor device having at least a transistor cell with a second conductive type region surrounding a wall region and being insulated from both gate electrode and source electrode and solid state relay using same

Also Published As

Publication number Publication date
EP0506288A2 (de) 1992-09-30
EP0506288A3 (en) 1993-02-10
EP0506288B1 (de) 1997-08-06
US5138177A (en) 1992-08-11
JP2948979B2 (ja) 1999-09-13
JPH05114847A (ja) 1993-05-07
DE69221354D1 (de) 1997-09-11

Similar Documents

Publication Publication Date Title
DE69221354T2 (de) Halbleiterrelais
DE102005022309B4 (de) Halbleitervorrichtung
DE69025491T2 (de) Photokopplerapparat zur Verkürzung der Schaltzeiten der Ausgangskontakte
EP0108283B1 (de) Elektronischer Schalter
DE69004695T2 (de) Detektorschaltung von temperaturpegel, licht und zu niedriger taktfrequenz.
DE3726682C2 (de)
DE4409600C2 (de) Hochspannungs-Festkörperrelais
DE102008059853A1 (de) Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor
DE112017003368T5 (de) Treiberschaltung und leistungsmodul mit derselben
DE102012200981A1 (de) Torschaltung
EP0766395A2 (de) Leistungstransistor mit Kurzschlussschutz
DE102016105485A1 (de) Linearer DC-Spannungsregler, der einen schaltbaren Schaltkreis für eine Leckstromunterdrückung aufweist
EP0352659A2 (de) Schaltungsanordnung zum Erfassen des Kurzschlusses einer mit einem FET in Reihe liegenden Last
DE69119261T2 (de) Halbleiter-Relais-Schaltung
DE2542403A1 (de) Komparatorschaltung
DE4013997A1 (de) Gleichstrom-steuerschaltung
DE4013731A1 (de) Schaltungsanordnung zur begrenzung des einschaltstromstosses
DE2712742C2 (de) Feldeffekt-Transistorschaltkreis
DE2925331C2 (de) Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen
DE3630679A1 (de) Stromversorgungsschalter-schaltkreis fuer groesstintegration auf einem wafer
DE3741394A1 (de) Schaltungsanordnung zum schutz vor verpolungsschaeden fuer lastkreise mit einem mos-fet als schalttransistor
DE69218602T2 (de) Schutzeinrichtung für schaltung
DE69001176T2 (de) Nachweisgeraet fuer schnelle schwankungen der versorgungsspannung einer integrierten schaltung.
DE69704079T2 (de) Statisches relais mit zustandserkennung
DE4020187C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee