DE69116046T2 - Digitaler Sigma-Delta-Modulator mit Begrenzerschaltung - Google Patents

Description

• Die vorliegende Erfindung betrifft einen digitalen Sigma- Delta-Modulator höherer Ordnung zum Gebrauch in einem Digitalanalogwandler (DA-Wandler) vom Überabtasttyp und insbesondere einen Begrenzerschaltkreis zum Stabilisieren eines Betriebs des Sigma-Delta-Modulators.
• Es ist bekannt, daß die Information des Originalsignals nicht beschädigt wird, wenn eine Abtastfrequenz, basierend auf dem Nyquist Sampling Theorem doppelt so hoch gesetzt wird wie ein Signalfrequenzband fB wenn ein Analogsignal als Digitaldaten von Abtastwerten codiert wird. Eine Abtastfrequenz fS eines üblicherweise benutzten DA-Wandlers wird daher so gesetzt, daß sie 2,2 bis 2,4 mal so hoch ist wie das Signalfrequenzband fB.
• Ein DA-Wandler vom Überabtasttyp wurde jüngst entwickelt und in praktischen Gebrauch genommen, in dem die Abtastfrequenz fS so gesetzt ist, daß sie beträchtlich höher als das Signalfrequenzband fB ist, um die Umwandlungsgenauigkeit zu erhöhen und ein S/N (Signal-Rausch)-Verhältnis zu vergrößern. Wenn die Anzahl der Bits (Auflösung) durch ausgedrückt wird, ist das größte S/N-Verhältnis S/Nmax eines einfachen DA-Wandlers vom Überabtasttyp durch die folgende Gleichung gegeben.
• S/Nmax = (3/2)22n(fS/2fb) ... (1)
• Aus der obigen Gleichung (1) ist ersichtlich, daß das S/N- Verhältnis um 6dB verbessert wird, wenn die Auflösung des D/A-Wandlers um ein Bit vergrößert wird. Selbst wenn die Abtastfrequenz fS verdoppelt wird, wird jedoch das S/N- Verhältnis nur um 3db verbessert.
• Verschiedene Verfahren wurden entwickelt, um ein S/N- Verhältnis genügend zu vergrößern, ohne die Abtastfrequenz fS zu erhöhen. Eines dieser Verfahren ist es, einen DA-Wandler zu benutzen, der einen Sigma-Delta-Modulator erster Ordnung aufweist, der z.B. offenbart ist in "Single-Chip per Channel Codec With Filters Utilizing Σ-Δ Modulation," Toshio Misawa et al., IEEE Journal of Solid State Circuits, Band SC-16, Nr. 4, August, 1981, Seiten 333-341.
• Dieser DA-Wandler weist die durch die folgende Gleichung ausgedrückten Übertragungseigenschaften auf.
• Y(z) = X(z) + (1 - z&supmin;¹)E(z) ... (2)
• In der Gleichung (2) wird ein Quantisierungsfehler E(z) nicht üblich mit einem Eingangssignal X(z) korreliert und die Frequenzcharakteristiken sind flach, so daß die Rauschfrequenzcharakteristiken wie folgt gegeben sind, wenn eine Taktperiode T ist.
• (1 - ejωT) := jωT ... (3)
• worin CDT « 1 ist. Da das Rauschen proportional zur Frequenz ist, wird, wenn das Signalfrequenzband fB beträchtlich niedriger als die Abtastfrequenz ist, das S/N-Verhältnis in einem Signalband jedesmal um 9dB verbessert, wenn die Abtastfrequenz fS verdoppelt wird.
• Ein Ein-Bit DA-Wandler mit einem Sigma-Delta-Modulator höherer Ordnung ist offenbart in "Oversampled, Linear Predictive and Noise-Shaping Coders of Order N > 1", Stuart K. Tewksbury et al., IEEE Transactions on Circuits and Systems, Band Cas-25, Nr. 7, Juli, 1978, Seiten 436-447; "VLSI A-to-D and D-to-A Converters with Multi-Stage Noise Shaping Modulators", Kuniharu Uchimura et al., ICASSP 86, Tokyo, Seiten 1545-1548, und "A Multi-Stage Noise Shaping 16bit CMOS D to A conversion LSI", Yasuyuki Matsuya et al., Journal of Institute of Electronic Information Communications, Report on Technical Research into Applied Acoustics, EA-87-79, 1987, Seiten 25-32.
• Die in den obigen drei Veröffentlichungen offenbarten DA- Wandler umfassen im wesentlichen einen n-Stufenintegrator und unterscheiden sich von einem Sigma-Delta-Modulator erster Ordnung dadurch, daß ein Rückkopplungssignal an den n- Stufenintegrator geliefert wird. Die Übertragungseigenschaften der DA-Wandler sind durch folgende Gleichung dargestellt.
• Y(z) = X(z) + (1 - z&supmin;¹)nE(z) ... (4)
• Wenn die Ordnung des Sigma-Delta-Modulators höherer Ordnung ist, wird das S/N-Verhältnis in dem Signalband jedesmal um 3 x (2n + 1) dB verbessert, wenn die Abtastfrequenz fS verdoppelt wird, und es ist ebenfalls vielmehr verbessert als bei Benutzung eines DA-Wandlers mit einem primären Sigma- Delta-Modulator.
• Wenn ein Quantisierungspegel binär (1 Bit) ist, benötigt der vorhergehende Sigma-Delta-Modulator höherer Ordnung einen Begrenzerschaltkreis, um zu verhindern, daß eine Schwingungsmode gesetzt wird, wenn die Anzahl der Stufen (n) des Integrators zwei oder mehr ist. Die amerikanische Patentveröffentlichung US-A-4 692 737 illustriert dieses Erfordernis.
• Der einen derartigen Begrenzerschaltkreis einschließende DA- Wandler ist gezeigt in "A CMOS Stereo 16-bit D/A-Converter For Digital Audio", P.J.A. Naus et al., IEEE Journal of Solid-Stae Circuits, Band Sc-22, Nr. 3, Juni, 1987, Seiten 390-394. Der in dieser Veröffentlichung offenbarte Begrenzerschaltkreis umfaßt einen Inverterkreis, einen Exklusiv-ODER-Kreis und einen Schalter-Kreis, wie in Fig. 1 gezeigt.
• Der in Fig. 1 gezeigte Begrenzer begrenzt Daten von 21 Bit Länge auf Daten von 20 Bit Länge. Eine Datenleitung 90-1 des höchstwertigen Bits MSB der 21-Bit-Datenleitungen 90 ist mit einem Eingang eines Exklusiv-ODER-Kreises 92, einem Eingang eines Inverters 91 und einer Datenleitung 100-1 des höchstwertigen Bits MSB der 20-Bit-Datenleitungen 100 verbunden. Eine Datenleitung 90-2 des signifikanten Bits 258 ist mit dem anderen Eingang des Exklusiv-ODER-Kreises 92 verbunden. Datenleitungen 90-3 bis 90-21 der Bits 358 bis LSB sind mit Datenleitungen 100-2 bis 100-20 der Bits 258 bis LSB über entsprechende Schalterkreise SWL bis SW19 verbunden. Die Schalterkreise SW1 bis SW19 umfassen jeder ein Übertragungstor, einen getakteten Inverter und dergleichen und werden in Antwort auf die von dem Exklusiv-ODER-Kreis 92 ausgegebenen Signale geschaltet.
• Ein Ausgang des Inverters 91 ist mit Anschlüssen H der Schalterkreise SW1 bis SW18 verbunden, und ein "1"- Pegelsignal ist einem Anschluß H des Schalterkreises SW19 zugeführt. Die Datenleitungen 90-3 bis 90-21 der Bits 3SB bis LSB sind mit entsprechenden Anschlüssen L der Schalterkreise SW1 bis SW19 verbunden. Die Schalterkreise SW1 bis SW19 werden auf die Anschlüsse H geschaltet, wenn das Ausgangssignal des Exklusiv-ODER-Kreises 92 im Pegel "1" ist, und sie werden auf die Anschlüsse L geschaltet, wenn das Ausgangssignal im Pegel "0" ist.
• In der oben beschriebenen Anordnung wird das Ausgangssignal des Exklusiv-ODER-Kreises 92 "0" wenn die Datenleitungen 90-1 und 90-2 des MSB und des 2SB im Pegel "0" sind, und die Schalterkreise SW1 bis SW19 werden auf die Anschlüsse L geschaltet. Die Datenleitungen 90-3 bis 90-21 der 3SB bis LSB werden mit den Datenleitungen 100-2 bis 100-20 der 2SB bis LSB in entsprechender Weise verbunden. Den Datenleitungen 90- 1 und 90-3 bis 90-21 zugeführte Daten werden daher auf die Datenleitungen 100-1 bis 100-20 übertragen.
• Wenn die Datenleitung 90-1 des MSB im Pegel "0" ist und die Datenleitung des 2SB im Pegel "1" ist, wird das Ausgangssignal des Exklusiv-ODER-Kreises 92 "1", und die Schalterkreise SW1 bis SW19 werden auf den Anschluß H geschaltet. Ein "1"-Pegelsignal wird den Datenleitungen 100-2 bis 100-19 der 2SB bis 19SB vom Inverter 91 zugeführt, und das "1"-Pegelsignal wird ebenfalls der Datenleitung 100-20 des LSB zugeführt. Die Datenleitungen 100-2 bis 100-20 werden im Pegel auf "1" festgelegt, unabhängig von dem Pegel der den Datenleitungen 90-3 bis 90-21 zugeführten Daten. Wenn die Datenleitung 90-1 des MSB im Pegel "1" ist und die Datenleitung 90-2 des 2SB im Pegel "0" ist, wird das Ausgangssignal des Exklusiv-ODER-Kreises 92 "1", und die Schalterkreise SW1 bis SW19 werden auf die Anschlüsse H geschaltet. Ein "0"-Pegelsignal wird den Datenleitungen 100-2 bis 100-19 der 2SB bis 19SB vom Inverter 91 zugeführt, und ein "1"-Pegelsignal wird der Datenleitung 100-20 des LSB zugeführt. Die Datenleitungen 100-2 bis 100-19 sind im Pegel auf "0" fixiert und die Datenleitung 100-20 ist im Pegel auf "1" fixiert, unabhängig von dem Pegel der Daten, die den Datenleitungen 90-3 bis 90-21 zugeführt sind.
• Wenn die beiden Datenleitungen 90-1 und 90-2 des MSB und 2SB im Pegel "1" sind, wird das Ausgangssignal des Exklusiv-ODER- Kreises 92 "0", und die Schalterkreise SW1 bis SW19 werden auf die Anschlüsse L geschaltet. Die Datenleitungen 90-3 bis 90-21 des 3SB bis LSB werden mit den Datenleitungen 100-21 bis 100-20 des 2SB bis LSB verbunden, und die den Datenleitungen 90-3 bis 90-21 zugeführten Daten werden zu den Datenleitungen 100-2 bis 100-20 übertragen.
• Die Übertragungseigenschaften des vorhergehenden Begrenzerschaltkreises sind in Fig. 2 gezeigt. Wie in Fig. 2 gezeigt, ist eine Ausgabe auf den 20-Bit-Endwert geklemmt und wird konstant, wenn eine Eingabe den 20-Bit-Endwert übersteigt.
• Der Begrenzerschaltkreis ist verhältnismäßig kompliziert und bewirkt eine Verzögerung von einer beachtlich langen Zeitdauer, jedoch wird der Schaltkreis mit großer Sorgfalt ausgebildet. Die Abtastfrequenz fS kann nicht hinreichend erhöht werden und die Verbesserung des S/N-Verhältnisses ist begrenzt.
• Dementsprechend ist es die Aufgabe der vorliegenden Erfindung, einen digitalen Sigma-Delta-Modulator zweiter oder höherer Ordnung mit einem vereinfachten Begrenzerschaltkreis zum Gebrauch in einem Digitalanalogwandler vom Überabtasttyp zu schaffen, welcher es ermöglicht, eine Zeitverzögerung aufgrund des Begrenzerschaltkreises zu vernachlässigen, und eine Abtastfrequenz fS hinreichend erhöht, um ein S/N- Verhältnis beträchtlich zu verbessern.
• Zur Lösung dieser Aufgabe ist ein digitaler Sigma-Delta- Modulator vorgesehen mit: einem Addierer zum Addieren von digitalen Eingabedaten und Rückkopplungsdaten, einem Quantisierer zum Quantisieren von Ausgabedaten des Addierers, einem Subtrahierer zum Berechnen einer Differenz zwischen den Ausgabedaten des Addierers und denen des Quantisierers, einem Filter zur digitalen Verarbeitung von Ausgabedaten des Subtrahierers, um die Rückkopplungsdaten zu erzeugen, und einem Begrenzer, der wenigstens an einer Stelle in einer Betriebsschleife angeordnet ist, die den Addierer, den Subtrahierer und den Filter zusammenschleift, um durch Eliminieren eines vom MSB verschiedenen signifikanten m-Bits gewonnene (n-m)-Bit-Daten aus einer n-Bitdatenleitung heraus zuziehen.
• Da der Begrenzerschaltkreis in seiner Anordnung relativ einfach ist und eine Zeitverzögerung aufgrund des Begrenzerschaltkreises vernachlässigt werden kann, kann der Sigma-Delta-Modulator stabil betrieben werden. In dem DA- Wandler vom Überabtasttyp kann daher das S/N-Verhältnis durch Vergrößern der Abtastfrequenz fS beträchtlich verbessert werden.
• Die vorliegende Erfindung wird im folgenden beispielsweise anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:
• Fig. 1 ein Schaltbild einer Anordnung eines Begrenzerschaltkreises eines herkömmlichen Sigma- Delta-Modulators höherer Ordnung,
• Fig. 2 ein Diagramm der Übertragungseigenschaften des in Fig. 1 gezeigten Begrenzerschaltkreises,
• Fig. 3 ein Schaltbild eines digitalen Sigma-Delta- Modulators entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung,
• Fig. 4 ein Schaltbild zur Erläuterung des Aufbaus eines Begrenzerschaltkreises des in Fig. 3 gezeigten Modulators,
• Fig. 5 ein Diagramm der Übertragungseigenschaften des in Fig. 4 gezeigten Begrenzerschaltkreises,
• Fig. 6 ein Schaltbild einer Anordnung eines anderen Begrenzerschaltkreises nach der vorliegenden Erfindung,
• Fig. 7 ein Diagramm der Übertragungseigenschaften des in Fig. 6 gezeigten Begrenzerschaltkreises, und
• Fig. 8 ein Schaltbild einer Anordnung eines weiteren Begrenzerschaltkreises nach der vorliegenden Erfindung.
• Fig. 3 zeigt einen 1-Bit-Digitalanalogwandler, der einen Sigma-Delta-Modulator zweiter Ordnung verwendet. In Fig. 3 stellen X(z), Y(z) und E(z) eine Z-Konvertierung eines Eingangssignals, eines Ausgangssignals und eines Quantisierungsfehlers dar. Das digitale Eingangssignal X(z) wird in einem Addierer 11 zu Rückkopplungsdaten addiert. Das Ausgangssignal des Addierers 11 wird einem Quantisierer 12 zugeführt, dann darin quantisiert und eine Differenz zwischen dem quantisierten Ausgangssignal Y(z) und dem Ausgangssignal des Addierers 11 wird durch einen Subtrahierer 13 berechnet. Ausgangsdaten des Subtrahierers 13 werden von einem Filterschaltkreis 15 digital verarbeitet, um als Rückkopplungsdaten zu dienen. Der Filterschaltkreis umfaßt ein Filter 16 und einen Ein-Takt-Verzögerungsschaltkreis 17. Ein Begrenzerschaltkreis 14 ist in der Mitte des Filterschaltkreises 15 zwischengeschaltet, also zwischen das Filter 16 und den Ein-Takt-Verzögerungsschaltkreis 17.
• Fig. 4 zeigt eine Anordnung des in dem in Fig. 3 gezeigten DA-Wandler eingeschlossenen Begrenzerschaltkreises 14. Der Begrenzerschaltkreis 14 ist so angeordnet, daß 20-Bit-Daten aus den Bits von den 21-Bit-Datenleitungen herausgezogen werden können durch Eliminieren eines Bits 2SB. Mit anderen Worten, Ausgangssignale von einem in dem Integrator 16 eingeschlossenen 21-Bit-Volladdierer werden durch den Begrenzerschaltkreis 14 Dateneingängen D von D-Flip-Flops FF1 bis FF20 zugeführt, die in dem Ein-Takt- Verzögerungsschaltkreis 17 angeordnet sind. Von Datenausgangsleitungen des 21-Bit-Volladdierers ist eine Datenausgangsleitung 20-1 des MSB direkt mit einer Dateneingangsleitung 21-1 des MSB verbunden, die mit dem Dateneingang D des Flip-Flops FF1 verbunden ist. Eine Datenausgangsleitung 20-2 des 2SB ist nirgendwo angeschlossen und Ausgangsdaten des 2SB werden vernachlässigt. Datenausgangsleitungen 20-3 bis 20-21 des 3SB bis LSB sind direkt mit Dateneingangsleitungen 21-2 bis 21-20 des 2SB bis LSB verbunden, die mit den Dateneingängen D der Flip-Flops FF2 bis FF20 verbunden sind.
• Wenn 20-Bit-Dateneingangsleitungen, ausgenommen der Dateneingangsleitung des 2SB direkt mit den Datenausgangsleitungen verbunden sind, kann der Begrenzerschaltkreis mit einem sehr einfachen Aufbau ausgebildet werden.
• Die Übertragungseigenschaften des Begrenzerschaltkreises 14 sind sägezahnwellenförmig, wie in Fig. 5 gezeigt. Die sägezahnwellenförmigen Eigenschaften unterscheiden sich von den in Fig. 2 gezeigten, flach abgeschnittenen Übertragungseigenschaften und scheinen unvorteilhaft für den Begrenzerschaltkreis 14 selbst zu sein. Da jedoch der Begrenzerschaltkreis 14 nicht in Antwort auf ein normales Signal, sondern nur auf ein abnormales Großamplitudensignal betrieben wird, brauchen die Übertragungseigenschaften nicht flach abgeschnitten zu sein, sondern müssen nur sägezahnförmig sein.
• Die Übertragungseigenschaften des in Fig. 3 gezeigten Sigma- Delta-Modulators zweiter Ordnung sind durch die folgende Gleichung gegeben.
• Y(z) = X(z) + (1 - z&supmin;¹)²E(z) ... (5)
• Die Übertragungseigenschaften sind die gleichen wie die des herkömmlichen DA-Wandlers.
• Fig. 6 zeigt ein anderes Beispiel für den Begrenzerschaltkreis 14, in dem n-Bit-Daten durch n-m-Bit geklemmt sind. Der in Fig. 6 gezeigte Begrenzerschaltkreis ist so angeordnet, daß (n-m)-Bit-Daten durch Eliminieren eines vom MSB verschiedenen signifikanten m-Bit aus den Bits von den n-Bit-Datenleitungen herausgezogen werden können.
• Fig. 7 zeigt die Übertragungseigenschaften des in Fig. 6 gezeigten Begrenzerschaltkreises. Die Auswirkungen auf den Begrenzerschaltkreis sind die gleichen wie die des in Fig. 4 gezeigten Schalterkreises.
• Wie in Fig. 8 gezeigt, können zwischen den Eingangsdatenleitungen und Ausgangsdatenleitungen Haltekreise 22-1, 22-2, ..., 22-(n-m) angeordnet sein, um n-m-Bit-Daten zu halten, die durch Eliminieren eines vom MSB verschiedenen Signifikanten m-Bits gewonnen wurden und um die gehaltenen Daten der nächsten Stufe zuzuführen.
• Die Stelle, an der der Begrenzerschaltkreis 14 angeordnet ist, ist nicht auf die in Fig. 3 gezeigte begrenzt. Der Begrenzerschaltkreis kann auf einer Datenleitung einer Betriebsschleife angeordnet sein, die den Addierer 11, den Subtrahierer 13 und den Filterschaltkreis 15 zusammenschleift. Insbesondere kann der Begrenzerschaltkreis auf den Datenleitungen L1 und L2, die sich von dem Addierer 11 zu dem Subtrahierer 13 erstrecken, auf der Datenleitung L3, die sich vom Subtrahierer 13 zum Integrator 16 erstreckt, und auf einer Datenleitung L4 angeordnet sein, die sich von dem Eintaktverzögerungsschaltkreis 17 zu dem Addierer 11 in dem in Fig. 3 gezeigten Schaltkreis erstreckt.
• Wie oben im Hinblick auf den digitalen Sigma-Delta-Modulator höherer Ordnung beschrieben wurde, ist die Anordnung des Begrenzerschaltkreises relativ einfach, und eine Zeitverzögerung wird durch den Begrenzerschaltkreis nicht bewirkt oder sie kann vernachlässigt werden, da die Begrenzereigenschaften durch Eliminieren eines vom MSB verschiedenen m-Bit von der Signalleitung auf halbem Wege in der Betriebsschleife erhalten werden. Der DA-Wandler vom Überabtasttyp, der den digitalen Sigma-Delta-Modulator entsprechend der vorliegenden Erfindung benutzt, kann mit einer Abtastfrequenz fS betrieben werden, die höher als die des herkömmlichen Wandlers ist, was ein hohes S/N-Verhältnis zur Folge hat, das herkömmlicherweise nicht erhalten werden kann.

Claims (3)

1. Digitaler Sigma-Delta-Modulator mit:

- Addiermitteln (11) zum Addieren von digitalen Eingabedaten und Rückkoppelungsdaten,

- Quantisierungsmitteln (12) zum Quantisieren von Ausgabedaten der Addiermittel,

- Subtrahiermitteln (13) zum Berechnen einer Differenz zwischen den Ausgabedaten der Addiermittel und denen der Quantisierungsmittel,

- Filtermitteln (15) zum digitalen Verarbeiten der Ausgabedaten der Subtrahiermittel zum Erzeugen der Rückkoppelungsdaten, und

- Begrenzermitteln (14), die an wenigstens einer Stelle in einer Betriebsschleife angeordnet sind, welche die Addiermittel (11) die Subtrahiermittel (13) und die Filtermittel (15) zusammenschleift,

dadurch gekennzeichnet,

- daß die Begrenzermittel (14) durch Eliminieren eines vom MSB verschiedenen signifikanten m-Bits gewonnene (n-m)-Bit-Daten von einer n-Bit-Daten- Leitung herauszieht.

2. Digitaler Sigma-Delta-Modulator nach Anspruch 1, dadurch gekennzeichnet, daß die Begrenzermittel (14) so gebildet sind, daß eine (n-m)-Bit-Leitung von Eingabedatenleitungen, ausgenommen dem vom MSB verschiedenen signifikanten m-Bit direkt mit Ausgabedatenleitungen verbunden ist.

3. Digitaler Sigma-Delta-Modulator nach Anspruch 1, gekennzeichnet durch Haltemittel (22-1, 22-2, ..., 22- (n-m)) zum Halten einer Ausgabe der Begrenzermittel.