DE69031992T2 - Steuerungssystem für die Ausführung von Befehlen - Google Patents

Steuerungssystem für die Ausführung von Befehlen

Info

Publication number
DE69031992T2
DE69031992T2 DE69031992T DE69031992T DE69031992T2 DE 69031992 T2 DE69031992 T2 DE 69031992T2 DE 69031992 T DE69031992 T DE 69031992T DE 69031992 T DE69031992 T DE 69031992T DE 69031992 T2 DE69031992 T2 DE 69031992T2
Authority
DE
Germany
Prior art keywords
instruction
program
instruction execution
execution
status word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69031992T
Other languages
English (en)
Other versions
DE69031992D1 (de
Inventor
Kazuhisa Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69031992D1 publication Critical patent/DE69031992D1/de
Publication of DE69031992T2 publication Critical patent/DE69031992T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094Condition code generation, e.g. Carry, Zero flag
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30076Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Steuerungssystem für die Ausführung von Befehlen zur Anwendung in einer Informationsverarbeitungsvorrichtung mit einer Pipeline-Befehlsausführungssteuerung, in welcher ein Befehlszwischenblock zwischen einem Abschluß eines bestimmten Befehl, der beispielsweise bei einem Debug-Prozeß (Fehlerentfernung) angewendet wird, und einem Auslesen eines nächsten Befehls ausgeführt wird, indem dieser sequentiell abgearbeitet wird.
  • Eine sequentielle Steuerung, welche ein Grundschena einer Ausführungssteuerung darstellt, arbeitet nit den Schritten: Auslesen eines Befehls, Dekodieren desselben, Ausführen desselben und dann Auslesen des nächsten Befehls.
  • Andererseits wird eine Ausführungssteuerung unter Verwendung eines Pipelinesystems wie folgt ausgeführt: d.h., ein Befehl, welcher zukünftig für notwendig erachtet wird, oder ein Befehl, welcher gerade ausgeführt wurde, wird in einem Befehlspuffer gespeichert und der Befehl im Voraus geholt. Der geholte Befehl wird teilweise dekodiert, ein Teil der Verarbeitung parallel zu einer Ausführung eines momentanen Befehls ausgeführt, und einige Befehle gleichzeitig parallel vorverarbeitet. Ein System für die Ausführung von Befehlen zwischen dem Abschluß der Ausführung eines bestimmten Befehls und einem Auslesen eines nächsten Befehls wird üblicherweise beim Debugging verwendet. Daher wird die Ausführung über eine Anzeige aus einem Service-Prozessor gesteuert.
  • Es werde angenommen, daß in dem Informationsprozessor mit einer Pipeline-Befehlsausführungssteuerung eine Programmunterbrechung während der Ausführung eines Programms erfolgt. Da in dem Informationsprozessor dieses Typs mehrere Befehle parallel und gleichzeitig von dem Pipelinesystem ausgeführt werden, ist es schwierig, ein Programm zu identifizieren, in welchem eine solche Programmunterbrechung auftrat.
  • Sogar in einem herkömmlichen System zum sequentiellen Ausführen von Befehlen, wird ein Befehlsausführungs-Steuerungsabschnitt durch den Service-Prozessor so dargestellt, wie er diese Befehle sequentiell ausführt. Daher wird der Befehlszwischenblock von der Informationsverarbeitungsvorrichtung sequentiell als Ganzes ausgeführt. Daher ist es dann, wenn mehrere Programme von der Informationsverarbeitungsvorrichtung ausgeführt werden, nicht möglich, den Befehlszwischenblock nur in einem gewünschten Abschnitt eines spezifischen Programms sequentiell auszuführen.
  • Die EP-A-0 042 422 offenbart ein Informationsverarbeitungssystem mit einer Skalar-Recheneinheit und einer Vektor- Recheneinheit. Eine Gruppe von Befehlen kann parallel von Skalar-Recheneinheit und der Vektor-Recheneinheit verarbeitet werden. Ein Steuerregister überwacht den Inhalt des Befehlsregisters und setzt dessen Parallel/Seriell-Verarbeitungsmodusbit auf logisch "1" oder "0".
  • Die US-A-4 251 859 offenbart einen Vorrang-Überlappungsbefehl, welcher Teiloperationen nachfolgender Befehle ungültig macht, wenn die Teiloperationen in paralleler und überlappender Beziehung zu den Vorrang-Überlappungsbefehl stehen.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, das vorstehend erwähnte Problem durch Bereitstellen eines Steuerungssytems für die Ausführung von Befehlen zu beseitigen, durch welches ein Befehl, in welchem eine Programmunterbrechung auftritt, leicht identifiziert werden kann und eine sequentielle Ausführung eines Befehlszwischenblocks zwischen einem Ausführungsabschluß eines bestimmten Befehls und einem Auslesen eines nächsten Befehls nur innerhalb eines gewünschten Abschnittes eines spezifischen Programms leicht ausgeführt werden kann. Diese Aufgabe wird durch die Merkmale der Ansprüche gelöst.
  • Weitere Merkmale, Ausführungsformen und Vorteile der vorliegenden Erfindung werden beim Lesen der nachstehenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich, in welchen dieselben oder entsprechende Komponenten mit denselben Bezugszeichen bezeichnet sind, und in welchen:
  • Fig. 1 ein System darstellt, auf welches eine Ausführungsform der vorliegenden Erfindung angewendet wird;
  • Fig. 2 eine Beziehung zwischen einem Quellprogrammablauf und einem Inhalt einer den sequentiellen Modus der Befehlsausführung anzeigenden Information 3, welche in einem Programmstatuswort-Halteabschnitt 2 gehalten wird, zeigt;
  • Fig. 3 ein Diagramm ist, das Positionen in dem Programm in Fig. 2 zeigt, an welchen ein Sequentiellmodus-Setzbefehl und ein Sequentiellmodus-Rücksetzbefehl eingefügt werden;
  • Fig. 4. ein Diagramm ist, das Positionen in dem Programm in Fig. 2 zeigt, an welchen sequentielle Befehle für die Befehlsausführung eingefügt werden;
  • Fig. 5 einen Abschnitt einer Ausführungsform der vorliegenden Erfindung darstellt; und
  • Fig. 6A und 6B einen Verarbeitungsablauf einer Interruptroutine darstellen, die in einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • Gemäß Fig. 1 weist ein System, auf welches eine Ausführungsform der vorliegenden Erfindung angewendet wird, einen Hauptspeicher 5, um zumindest Befehlsworte und Daten zu speichern, einen Befehls-Cachespeicher 6 zum Speichern zumindest ein Teils einer Kopie des in dem Hauptspeicher 5 gespeicherten Befehlswortes, einen Befehlsausführungs-Steuerungsabschnitt 1 für die Ausführung eines von dem Befehls-Cachespeicher 6 geholten Befehls mittels eines Pipelinesystems, einen Programmstatuswort-Halteabschnitt 2, welcher eine den sequentiellen Modus der Befehlsausführung anzeigende Information 3 enthält, zum Halten einer Steuerinformation, die einen Programmausführungsstatus als ein Programmstatuswort anzeigt, und einen Anzeigeabschnitt 4 für eine sequentielle Befehlsausführung auf, der auf eine den sequentiellen Modus der Befehlsausführung anzeigende Information 3 des in dem Programmstatuswort-Halteabschnitt 2 gehaltenen Programmstatuswortes reagiert, um dem Befehlsausführungs-Steuerungsabschnitt 1 anzuzeigen, einen Befehlszwischenblock zwischen einem Ausführungsabschluß eines bestimmten Befehls und einem Lesen eines nächsten Befehls sequentiell auszuführen.
  • In Fig. 2 ist eine Beziehung zwischen einem Quellprogrammablauf und dem Inhalt der in dem Programmstatuswort- Halteabschnitt 2 gehaltenen, den sequentiellen Modus der Befehlsausführung anzeigenden Information 3 dargestellt. Wenn der Befehlszwischenblock in einer Periode zwischen den Punkten A und B in dem Quellprogrammablauf sequentiell ausgeführt werden soll, reicht es bei der vorliegenden Erfindung aus, die den sequentiellen Modus der Befehlsausführung anzeigende Information 3 in dem Programmstatuswort-Halteabschnitt 2 auf logisch "1" zu setzen.
  • Das Setzen der den sequentiellen Modus der Befehlsausführung anzeigenden Information 3 auf "1" kann durch jedes der nachstehenden zwei Verfahren erfolgen.
  • Das erste Verfahren wird nun zuerst unter Bezugnahme auf die Fig. 2, 3 und 5 beschrieben.
  • Wenn der Befehlszwischenblock sequentiell in der Periode zwischen den Punkten A und B in dem in Fig. 2 dargestellten Quellprogrammablauf ausgeführt werden soll, wird ein den sequentiellen Modus setzender Befehl bzw. ein den sequentiellen Modus rücksetzender Befehl bei den Punkten A und B des in Fig. 3 dargestellten Programms eingefügt.
  • Wenn gemäß Fig. 3 und 5 der den sequentiellen Modus setzende Befehl in dem Befehlsausführungs-Steuerungsabschnitt 1 ausgeführt wird, wird die den sequentiellen Modus der Befehlsausführung anzeigende Information 3 in dem Programmstatuswort-Halteabschnitt 2 mittels einer Setzeinrichtung 11 auf "1" gesetzt. Auf diesem "1"-Status der den sequentiellen Modus anzeigenden Information 3 hin sendet der Anzeigeabschnitt 4 für eine sequentielle Befehlsausführung einen Befehl an den Befehlsausführungs-Steuerungsabschnitt 1. Der Befehlsausführungs-Steuerungsabschnitt 1 wird durch diesen Befehl in einen Modus sequentieller Befehlsausführung versetzt und dann der Befehlszwischenblock sequentiell ausgeführt.
  • Ferner wird dann, wenn das Quellprogramm bis zu dem Punkt B in Fig. 3 ausgeführt ist, der den sequentiellen Modus rücksetzende Befehl ausgeführt. Als Antwort auf diese Ausführung wird die den sequentiellen Modus der Befehlsausführung anzeigende Information 3 in dem Programmstatuswort-Halteabschnitt 2 auf "0" geändert. Mit dieser Änderung des Status auf "0" zeigt der Anzeigeabschnitt 4 für eine sequentielle Befehlsausführung dem Befehlsausführungs-Steuerungsabschnitt 1 an, den sequentiellen Modus der Befehlsausführung zurückzusetzen. Nach diesem Befehl fügt der Befehlsausführungs-Steuerungsabschnitt 1 den Befehlszwischenblock in die Pipeline ein und führt ihn aus.
  • Das zweite Verfahren zum Setzen der den sequentiellen Modus der Befehlsausführung anzeigenden Information 3 wird nun im Detail unter Bezugnahme auf Fig. 2, 4 und 6 beschrieben
  • Wenn der Befehlszwischenblock sequentiell in der Periode zwischen den Punkten A und B in dem in Fig. 2 dargestellten Quellprogrammablauf ausgeführt wird, werden Befehle für eine sequentielle Befehlsausführung an den Punkten A und B des in Fig. 4 dargestellten Quellprogrammablaufs eingefügt.
  • Das Quellprogramm wird von einem Compiler nach einer Detektion des Befehle für eine sequentielle Befehlsausführung so kompiliert, daß Interruptroutinen A und B an den Punkten A und B des Quellprogrammablaufs aufgerufen werden. Diese Interruptroutinen sind solche für eine Umschaltung zwischen dem sequentiellen Modus und der Ausführung des Befehlszwischenblocks.
  • Eine Arbeitsablauf der Interruptroutine wir nun im Detail unter Bezugnahme auf Fig. 6A und 6B beschrieben.
  • Gemäß Fig. 6A wird ein Grundprozeßstatus (BPSX) in einen von einer aktuellen Prozeßstatusblockadresse (CPSB) zugewiesenen Prozeßstatusblock (PSB) eines Speichers gerettet.
  • Gemäß Fig. 6B wird der Grundprozeßstatus (BPSY) aus dem von einer nächsten Prozeßstatusblockadresse (NPSB) zugewiesenen Prozeßstatusblock (PSB) des Speichers zurückgeladen. Zu diesem Zeitpunkt ist das Programmstatuswort in dem Grundprozeßstatus (BPSX und BPSY) enthalten, der in den Prozeßstatusblock (PSB) des Speichers gerettet und zurückgeladen wird.
  • Gemäß Fig. 6A und 6B muß die Interruptroutine A den Inhalt der den sequentiellen Modus der Befehlsausführung anzeigenden Information 3 des Programmstatuswortes in dem Grundprozeßstatus (BPSX), welcher zum Aufrufzeitpunkt der Interruptroutine A durch einen aufgerufenen Prozeß als "1" gespeichert wird, umschreiben, so daß der Befehlszwischenblock in den sequentiellen und Ausführungsmodus versetzt wird. Zum selben Zeitpunkt wird der Grundprozeßstatus (BPSX) in den Grundprozeßstatus (BPSY) umgeschrieben oder eine Adresse (CPSB) des PBSX in eine Adresse (BPSB) des BPSY umgeschrieben. Wenn die Steuerung dem aufgerufenen Prozeß zurückgegeben wird, wird der Grundprozeßstatus (BPSY) in den Prozeß zurückgeladen, und das gerettete Programmstatuswort zurückgeholt. Zu diesem Zeitpunkt zeigt die den sequentiellen Modus der Befehlsausführung anzeigende Information 3 in dem Programmstatuswort den sequentiellen Ausführungsmodus für den Befehlszwischenblock an.
  • Im Gegensatz dazu schreibt die Interruptroutine B die den sequentiellen Modus der Befehlsausführung anzeigenden Information 3 in dem Programmstatuswort in dem Grundprozeßstatus (BPSX), welcher zum Aufrufzeitpunkt der Interruptroutine B durch den aufgerufenen Prozeß gerettet wird, in einen Inhalt um, welcher einen Modus anzeigt, in welchem der Befehlszwischenblock nicht sequentiell ausgeführt wird. Gleichzeitig wird der Grundprozeßstatus (BPSY) in den Grundprozeßstatus (BPSX) verschoben oder eine Adresse (CPSB) des BPSY in eine Adresse (NPSB) des BPSX umgeschrieben. Wenn die Steuerung dem aufgerufenen Prozeß zurückgegeben wird, wird der Grundprozeßstatus (BPSY) in den Prozeß zurückgeladen, und das gerettete Programmstatuswort zurückgeholt. Zu diesem Zeitpunkt zeigt die den sequentiellen Modus der Befehlsausführung anzeigende Information 3 einen Modus an, in welchem der Befehlszwischenblock nicht sequentiert und ausgeführt wird.
  • Durch Ausführen des in Fig. 4 dargestellten kompilierten Programms wird der Befehlszwischenblock in die Ablauffolge eingereiht und in der Periode zwischen den Punkten A und B in dem in Fig. 4 dargestellten Programm ausgeführt.
  • Gemäß der vorliegenden Erfindung werden dann, wenn eine Programmunterbrechung während der Ausführung eines Programms in einer Informationsverarbeitungsvorrichtung mit einer Pipeline-Befehlsausführungssteuerung auftritt, mehrere Befehle gleichzeitig parallel durch das Pipelinesystem ausgeführt. Daher kann dann, wenn es erforderlich ist, einen spezifischen Befehl zu identifizieren, bei welchem die Programmunterbrechung auftritt oder wenn der Befehlszwischenblock sequentiell ausgeführt werden sollte, der spezielle Befehl leicht identifiziert werden, ohne daß die Notwendigkeit der sequentiellen der Ausführung und normalen Ausführung des Befehlszwischenblocks durch die gesamte Informationsvorrichtung besteht, indem in dem Programmstatuswort eine Befehlsinformation gesetzt wird, welche anzeigt, ob der Befehlszwischenblock sequentiell ausgeführt werden soll.
  • Auch dann, wenn mehrere Programme von der Informationsverarbeitungsvorrichtung verarbeitet werden, kann der Befehlszwischenblock sequentiell nur in einem gewünschten Abschnitt eines spezifischen Programms ausgeführt werden.

Claims (2)

1. Steuerungssystem für die Ausführung von Befehlen zum sequentiellen Ausführen jedes Befehls in einem Block aufeinanderfolgender Programmbefehle in einer Informationsverarbeitungsvorrichtung mit einem ein Pipelinesystem nutzenden Befehlsausführungs-Steuerungsabschnitt (1), gekennzeichnet durch:
eine Programmstatuswort-Halteeinrichtung (2) zum Halten eines Programmstatuswortes, welches eine Anzeigeinformation, welche anzeigt, daß jeder Befehl unter einer Nicht-Pipeline-Steuerung oder unter der normalen Pipeline-Steuerung auszuführen ist, und eine Steuerungsinformation aufweist, welche einen Ausführungsstatus eines Programms anzeigt, und
einen Anzeigeabschnitt (4) für eine sequentielle Befehlsausführung, welcher auf die Anzeigeinformation des in der Programmstatuswort-Halteeinrichtung (2) gehaltenen Programmstatuswortes reagiert, um dem Befehlsausführungs- Steuerungsabschnitt anzuzeigen, ob jeder Befehl unter einer Nicht-Pipeline-Steuerung oder unter der normalen Pipeline-Steuerung auszuführen ist.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß der Anzeigeabschnitt (4) für eine sequentielle Befehlsausführung eine Setzeinrichtung (11), welche auf eine Anzeige aus dem Befehlsausführungs-Steuerungsabschnitt reagiert, um die Anzeigeinformation der Programmstatuswort-Halteeinrichtung (2) so zu setzen, daß jeder Befehl sequentiell ausgeführt wird, und eine Rücksetzeinrichtung (12), welche auf eine Anzeige aus dem Befehlsausführungs-Steuerungsabschnitt reagiert, um die von der Setzeinrichtung (11) gesetzte Anzeigeinformation zurückzusetzen, aufweist.
DE69031992T 1989-06-13 1990-06-12 Steuerungssystem für die Ausführung von Befehlen Expired - Fee Related DE69031992T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1148269A JPH0314025A (ja) 1989-06-13 1989-06-13 命令実行制御方式

Publications (2)

Publication Number Publication Date
DE69031992D1 DE69031992D1 (de) 1998-03-05
DE69031992T2 true DE69031992T2 (de) 1998-05-14

Family

ID=15448993

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69031992T Expired - Fee Related DE69031992T2 (de) 1989-06-13 1990-06-12 Steuerungssystem für die Ausführung von Befehlen

Country Status (6)

Country Link
US (1) US5404466A (de)
EP (1) EP0402856B1 (de)
JP (1) JPH0314025A (de)
AU (1) AU625134B2 (de)
CA (1) CA2018756C (de)
DE (1) DE69031992T2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294276B1 (ko) * 1991-07-08 2001-09-17 야스카와 히데아키 고속트랩및예외상태를구현한알아이에스씨마이크로프로세서구조
US5539911A (en) 1991-07-08 1996-07-23 Seiko Epson Corporation High-performance, superscalar-based computer system with out-of-order instruction execution
US5961629A (en) * 1991-07-08 1999-10-05 Seiko Epson Corporation High performance, superscalar-based computer system with out-of-order instruction execution
ATE291755T1 (de) 1991-07-08 2005-04-15 Seiko Epson Corp Risc-prozessor mit erweiterbarer architektur
US5175871A (en) * 1991-08-08 1992-12-29 Ericsson/Ge Mobile Communication Holding Inc. Power amplifier for a cellular telephone
JPH05233288A (ja) * 1992-02-19 1993-09-10 Nec Corp 情報処理装置
US5438668A (en) * 1992-03-31 1995-08-01 Seiko Epson Corporation System and method for extraction, alignment and decoding of CISC instructions into a nano-instruction bucket for execution by a RISC computer
US6735685B1 (en) 1992-09-29 2004-05-11 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
WO1994008287A1 (en) 1992-09-29 1994-04-14 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
JP2742375B2 (ja) * 1993-01-08 1998-04-22 インターナショナル・ビジネス・マシーンズ・コーポレイション スーパースカラ・プロセッサにおける命令処理の選択的逐次化の方法およびシステム
US5537538A (en) * 1993-12-15 1996-07-16 Silicon Graphics, Inc. Debug mode for a superscalar RISC processor
DE69423206T2 (de) * 1994-04-28 2000-09-07 Hewlett-Packard Co., Palo Alto Rechnervorrichtung mit Mitteln zum Erzwingen der Ausführung von Befehlen in regelmässiger Folge
GB2293670A (en) * 1994-08-31 1996-04-03 Hewlett Packard Co Instruction cache
US6209083B1 (en) * 1996-02-28 2001-03-27 Via-Cyrix, Inc. Processor having selectable exception handling modes
US5802360A (en) * 1996-05-01 1998-09-01 Lucent Technologies Inc. Digital microprocessor device having dnamically selectable instruction execution intervals
US6112298A (en) * 1996-12-20 2000-08-29 Texas Instruments Incorporated Method for managing an instruction execution pipeline during debugging of a data processing system
US6081885A (en) * 1996-12-20 2000-06-27 Texas Instruments Incorporated Method and apparatus for halting a processor and providing state visibility on a pipeline phase basis
US6128727A (en) 1998-08-21 2000-10-03 Advanced Micro Devices, Inc. Self modifying code to test all possible addressing modes
US6934937B1 (en) * 2000-03-30 2005-08-23 Broadcom Corporation Multi-channel, multi-service debug on a pipelined CPU architecture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212060A (en) * 1975-04-30 1980-07-08 Siemens Aktiengesellschaft Method and apparatus for controlling the sequence of instructions in stored-program computers
JPS5317240A (en) * 1976-07-31 1978-02-17 Toshiba Corp Controller
JPS5466048A (en) * 1977-11-07 1979-05-28 Hitachi Ltd Information processor
US4161026A (en) * 1977-11-22 1979-07-10 Honeywell Information Systems Inc. Hardware controlled transfers to microprogram control apparatus and return via microinstruction restart codes
JPS6043535B2 (ja) * 1979-12-29 1985-09-28 富士通株式会社 情報処理装置
US4539635A (en) * 1980-02-11 1985-09-03 At&T Bell Laboratories Pipelined digital processor arranged for conditional operation
JPS56129950A (en) * 1980-03-07 1981-10-12 Hitachi Ltd Information processor
US4594655A (en) * 1983-03-14 1986-06-10 International Business Machines Corporation (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions
JPS60124747A (ja) * 1983-12-09 1985-07-03 Nippon Telegr & Teleph Corp <Ntt> 計算機のデバグ制御方式
US4947316A (en) * 1983-12-29 1990-08-07 International Business Machines Corporation Internal bus architecture employing a simplified rapidly executable instruction set
USRE34052E (en) * 1984-05-31 1992-09-01 International Business Machines Corporation Data processing system with CPU register to register data transfers overlapped with data transfer to and from main storage
US4630195A (en) * 1984-05-31 1986-12-16 International Business Machines Corporation Data processing system with CPU register to register data transfers overlapped with data transfer to and from main storage
JPH0766329B2 (ja) * 1985-06-14 1995-07-19 株式会社日立製作所 情報処理装置
JPH0622035B2 (ja) * 1985-11-13 1994-03-23 株式会社日立製作所 ベクトル処理装置
JP2610821B2 (ja) * 1986-01-08 1997-05-14 株式会社日立製作所 マルチプロセツサシステム
JPH01114944A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp パイプライン方式プロセツサ

Also Published As

Publication number Publication date
US5404466A (en) 1995-04-04
CA2018756C (en) 1994-04-19
EP0402856A3 (de) 1992-10-14
AU625134B2 (en) 1992-07-02
EP0402856B1 (de) 1998-01-28
AU5710290A (en) 1990-12-20
DE69031992D1 (de) 1998-03-05
JPH0314025A (ja) 1991-01-22
CA2018756A1 (en) 1990-12-13
EP0402856A2 (de) 1990-12-19

Similar Documents

Publication Publication Date Title
DE69031992T2 (de) Steuerungssystem für die Ausführung von Befehlen
DE3685863T2 (de) Rechnersystem zur steuerung virtueller maschinen.
DE3851488T2 (de) Registerverwaltungssystem mit Ausführung von Befehlen in Unordnung in einem Computerprozessor.
DE3889578T2 (de) Vorrichtung zur Sicherung und Rückspeicherung einer Registerinformation.
DE68927492T2 (de) Verfahren und Vorrichtung zur gleichzeitigen Verteilung von Befehlen an mehrere funktionelle Einheiten
DE69628480T2 (de) Ausnahmebehandlung in einem Datenprozessor
DE2714805C2 (de)
DE2953432C1 (de) Vorrichtung zum Testen eines Mikroprogramms
DE3116100C2 (de) Datenverarbeitungseinheit
DE69600995T2 (de) Fehlerbearbeitung in spekulativen befehlen
DE69623146T2 (de) Verfahren und Vorrichtung zum Koordinieren der Benutzung von physikalischen Registern in einem Mikroprozessor
DE1901228B2 (de) Datenverarbeitungsanlage mit einrichtungen zur wiederholung von operationen beim auftreten eines fehlers
DE1499200B2 (de) Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE1901036A1 (de) Anordnung fuer die wiederholte Ausfuehrung fehlerhaft ausgefuehrter Funktionen
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE2715073A1 (de) Mikroprogrammierte rechner-steuervorrichtung
DE1285219B (de) Steuerwerk zur Ausfuehrung von Unterprogrammen
DE3886756T2 (de) Betriebsmittelzugriff für Multiprozessorrechnersystem.
DE69130414T2 (de) Prozessor und Verfahren zur parallelen Verarbeitung
DE3751108T2 (de) Mikroprozessor mit der Fähigkeit, an einen Koprozessor geschaltet zu werden.
DE69033031T2 (de) Programmierbares Steuergerät
DE19824289A1 (de) Pipelineverarbeitungsmaschine
DE3750311T2 (de) Gerät und Verfahren zur Übertragung zwischen Prozessoren.
DE2246863C3 (de) Einrichtung zur Protokollierung des Programmablaufs in einer Datenverarbeitungsanlage
DE3323824A1 (de) Speicherprogrammierbare steuerung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee