DE69028745T2 - Aufbau eines zwei Bus enthaltenden Rechnersystems - Google Patents

Aufbau eines zwei Bus enthaltenden Rechnersystems

Info

Publication number
DE69028745T2
DE69028745T2 DE69028745T DE69028745T DE69028745T2 DE 69028745 T2 DE69028745 T2 DE 69028745T2 DE 69028745 T DE69028745 T DE 69028745T DE 69028745 T DE69028745 T DE 69028745T DE 69028745 T2 DE69028745 T2 DE 69028745T2
Authority
DE
Germany
Prior art keywords
bus
connectors
wiring frame
symmetry
cards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69028745T
Other languages
English (en)
Other versions
DE69028745D1 (de
Inventor
Daniel Carteau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SAS
Original Assignee
Bull SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SAS filed Critical Bull SAS
Publication of DE69028745D1 publication Critical patent/DE69028745D1/de
Application granted granted Critical
Publication of DE69028745T2 publication Critical patent/DE69028745T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089Redundant storage control functionality

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Power Sources (AREA)
  • Credit Cards Or The Like (AREA)
  • Multi Processors (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Datenverarbeitungssystem-Architektur mit zwei Bussen. Sie ist auf jeden Rechnertyp anwendbar.
  • Unabhängig vom Typ des Datenverarbeitungssystems sind all diesen Systemen gemeinsame Grundfunktionen in unterschiedlichen Formen vorhanden. Diese Grundfunktionen werden von den verschiedenen Strukturelementen, Hardware und Software, des Datenverarbeitungssystems ausgeführt. Zur Vereinfachung wird angenommen, daß dieses Datenverarbeitungssystem ein herkömmlicher Rechner ist, der aus einer Zentraleinheit (Central Processor Unit im Englischen, abgekürzt CPU), die auch Hauptsystem (Host im Englischen) genannt wird, sowie aus verschiedenen Peripherieelementen, etwa magnetischen Peripheriegeräten wie etwa Plattenspeichern oder Bandlaufwerken oder aus sogenannten Eingabelausgabe-Peripheriegeräten, die den Austausch von Daten mit der äußeren Umgebung (Drucker und verschiedene Bildschirmterminals usw.) ermöglichen, gebildet ist.
  • Die Zentraleinheit (das Hauptsystem) ist aus wenigstens einem Zentralprozessor (aus mehreren Prozessoren, wobei in diesem Fall das Datenverarbeitungssystem Multiprozessorsystem genannt wird) und aus einem Hauptspeicher, mit dem dieser Prozessor (diese Prozessoren) verbunden ist (sind), sowie aus einem Eingabe/Ausgabe-Prozessor (mehreren Eingabe/Ausgabe-Prozessoren) gebildet, die die Steuerung des Datenaustauschs zwischen dem Speicher und den verschiedenen Peripheneelementen sicherstellt (sicherstellen).
  • Die physikalische übertragung der Daten zwischen der Zentraleinheit und dem oder den Peripheriegeräten, die ihr zugeordnet sind, erfolgt über einen Koppler (mehrere Koppler), der (die) einerseits mit dem Ausgangsbus der Zentraleinheit und andererseits mit dem Peripherieelement, das betrieben werden soll, verbunden ist (sind).
  • Die Gesamtheit der funktionalen konstitutiven Elemente, die ein Datenverarbeitungssystem bilden, unabhängig davon, ob es sich um die Zentralprozessoren oder die Eingabe/Ausgabe- Prozessoren, die flüchtigen und die nichtflüchtigen Speicher, die Eingabe/Ausgabe-Steuereinrichtungen oder die Peripheriegerät-Steuereinrichtungen handelt, ist auf einer Gruppe von Karten (boards im Englischen) angeordnet, deren Abmessungen im allgemeinen genormt sind. Jede Karte ist aus einer gedruckten Schaltung gebildet, auf der mehrere schaltungen (chips im Englischen) integriert sind (integrierte Schaltungen), wovon jede vollkommen bestimmte funktionale Untergruppen oder Gruppen bildet, die in Massenproduktion von den verschiedenen Herstellern der elektronischen Komponenten wie etwa Texas Instruments, Motorola, Intel, ... hergestellt werden.
  • Diese Karten sind im allgemeinen mit demselben Bus des parallelen Typs verbunden, der die Kommunikation zwischen den verschiedenen Prozessoren, den Transport der Daten zwischen den verschiedenen Karten und deren elektrische Versorgung sicherstellt. Hierzu sind die Karten mit Verbindern des Stekkertyps (im allgemeinen mit zwei Verbindern) versehen, die ermöglichen, sie physikalisch mit dem Bus zu verbinden, der seinerseits entsprechende Buchsenverbinder enthält, die an einer bestimmten Anzahl von festgelegten Anschlußstellen (eine Anschlußstelle ist unter dem angelsächsischen Ausdruck slot bekannt) angeordnet sind.
  • Unter den Bussen, die in der derzeitigen Praxis am häufigsten verwendet werden, findet sich der üblicherweise Multibus II genannte Bus (Warenzeichen der Firme Intel). Dieser Bus ist das Ergebnis einer Gemeinschaftsarbeit von 17 amerikanischen und europäischen Firmen zusätzlich zu Intel. Unter diesen Firmen befinden sich AMD, Tektronics, Hewlet-Packard, ICL, Siemens sowie die Gesellschaft der Anmelderin und andere. Dieser Multibus II weist gute Leistungseigenschaften und eine große Flexibilität und Sicherheit im Einsatz auf.
  • Wie sein Name angibt, ist die Architektur eines Multibus II um mehrere Busse strukturiert und enthält einen Hauptbus und sekundäre Busse. Nur der Hauptbus ist gemäß der Norm IEEE 1296 genormt (IEEE ist die Abkürzung des Institute of Electrical and Electronic Engineers) und betrifft die Erfindung.
  • Der Bus wird PSB genannt (dies bedeutet Parallel System Bus). Er ist für die allgemeine Verwendung vorgesehen und so beschaffen, daß er in einer Multiprozessorumgebung mit Funktionen der Konfliktbeseitigung, der Kartenidentifizierung usw. arbeiten kann.
  • Der PSB ist um das Format der sogenannten "DOUBLE EUROPE"- Karten (233 × 220) konstruiert, die sogenannte Verbinder P&sub1; und P&sub2; besitzen, wovon einer dem Bus PSB entspricht und der andere beliebig ist.
  • Die zwei Verbinder sind Modelle mit 96 Kontakten (drei parallele Reihen mit 32 Kontakten) gemäß den Normen, die durch die International Electromechanical Commission unter der Referenz 603-2IEC096 definiert sind, unabhängig davon, ob es sich um Steckverbinder, die auf jeder der Karten vorhanden sind, oder um Buchsenverbinder, die auf dem Bus selbst angeordnet sind, handelt. Diese Verbinder mit 96 Punkten sind auch durch die Norm DIN 41612 definiert.
  • Der Systembus PSB gewährleistet die Kommunikation zwischen den Prozessoren und die Bewegungen von Daten. Er nimmt jeden beliebigen Typ von Prozessor an, der auf dem Markt heute erhältlich ist. Er hat die folgenden Eigenschaften:
  • - einen Durchsatz von 40 Megabytes pro Sekunde im Stoßbetrieb (burst mode), der kraft einer Taktfrequenz von 10 MHz für eine Busbreite von 32 Bits (also 4 Bytes) erhalten wird;
  • - eine Funktion des synchronen Typs, die den Einfluß der parasitären Signale beseitigt, wenn er inaktiv ist;
  • - die Möglichkeit, mit Prozessoren mit 8, 16 oder 32 Bits zu arbeiten oder Daten auf 8, 16, 24 oder 32 Bits zu übertragen.
  • Der Multibus II ist ein Bus des Verdrahtungsrahmenboden-Typs. Er ist somit aus einer gedruckten Schaltung gebildet, die Verbinder trägt, wobei die Norm IEEE 1296 jeden der Verbinder, aus denen er gebildet ist, die Abmessungen der Karten, die mit dem Bus verbunden sind, den Abstand zwischen ihnen, ihre Mechanik usw. definiert. Außerdem ist die Anzahl der mit dem Multibus II verbindbaren Karten auf 20 eingeschränkt, weil eine zu große Anzahl von Karten seine Leistungseigenschaften wegen einer zu großen Energieabstrahlung, wegen des Vorhandenseins von parasitären Kapazitäten und Induktivitäten usw. begrenzt. Außerdem ist die Länge des Busses auf 40 cm eingeschränkt.
  • Die physikalische Struktur einer Architektur eines Mehrprozessor-Datenverarbeitungssystems weist daher die Form eines Kartenträger-Verdrahtungsrahmens auf, der mehrere logische Karten (maximal 20 für einen einen Multibus II tragenden Verdrahtungsrahmen) in einer im wesentlichen parallelepipdischen Form enthält. Der Verdrahtungsrahmenboden hat eine im wesentlichen rechtwinklige Form. Der Verdrahtungsrahmenboden trägt den Multibus, der die Form einer auf Kupfer basierenden gedruckten Schaltung besitzt, die mehrere Anschlußstellen (20) aufweist, an denen die Buchsenverbinder mit 96 Kontakten angeordnet sind. Die Flächen des Verdrahtungsrahmens, die zur Länge dieses letzteren parallel und zum Verdrahtungsrahmenboden senkrecht sind, enthalten jeweils eine Reihe von parallelen Kartenführungen, innerhalb derer die Karten gleiten können, damit sie über Steckverbinder mit den auf dem Verdrahtungsrahmenboden angeordneten Buchsenverbindern verbunden werden können.
  • Es ist bereits eine solche physikalische Struktur bekannt, die in der Patentanmeldung EP-A-117 954 beschrieben ist. Sie enthält mehrere elektronische Karten, die dazu bestimmt sind, mit einem ersten und mit einem zweiten Bus des parallelen Typs verbunden zu werden, welche den Austausch von Daten und von elektrischer Energie zwischen den Karten ermöglichen, wobei sowohl der erste als auch der zweite Bus eine Mehrzahl m von für die Art des Busses spezifischen Verbindungsmitteln besitzt, die dazu bestimmt sind, die jeden dieser Busse aufbauenden Leiter mit jeder der Karten (CDI1, CGI1) zu verbinden, wobei der erste und der zweite Bus (PSBAI, PSBBI) eine Zone einer vollständigen gegenseitigen Überlappung (ZC) der mehreren Verbindungsmittel des ersten bzw. des zweiten Busses aufweisen und physikalisch zueinander parallel sind.
  • Wenn die Entwurfsingenieure einer Architektur eines Datenverarbeitungssystems die Pläne elektronischer Einheiten entwikkeln, welche diese Systeme bilden (d. h. die Gruppe der Karten, die sie bilden), haben sie unter anderem die Ziele, die bestmögliche Verfügbarkeit für dieses Datenverarbeitungssystem zu schaffen und gleichermaßen gute Leistungseigenschaften zu erhalten.
  • Es wird daran erinnert, daß für ein Datenverarbeitungssystem die Unverfügbarkeit diejenige Zeit ist, während der das System oder das Untersystem für den Kunden, der es benutzt, nicht verfügbar ist (wegen eines Ausfalls, wegen einer Wartung, wegen einer Generalüberholung des Systems). Es ist klar, daß die Verfügbarkeit als Gegenteil der Unverfügbarkeit definiert ist.
  • Übrigens wird die Anzahl der Transaktionen, die während einer Zeiteinheit ausgeführt werden können, Leistungsfähigkeit eines bestimmten Systems genannt. So ergibt sich beispielsweise für einen Plattenspeicher die Leistungsfähigkeit durch die Messung der Anzahl der Lese- und Schreiboperationen, die während der Zeiteinheit (Sekunden, Mikrosekunden, ...) ausgeführt werden können. Wenn versucht wird, eine hohe Verfügbarkeit und hohe Leistungen zu erhalten, führt dies zur Problemstellung der Bus-Verdoppelung, d. h. zur Verwirklichung einer Architektur eines Datenverarbeitungssystems, das zwei gleiche elektronische Einheiten enthält, wovon jede um denselben Bus, beispielsweise des Typs Multibus II konstruiert ist. Die physikalische Struktur eines solchen Systems ist somit aus zwei völlig gleichen Kartenträger-Verdrahtungsrahmen gebildet. Die auf diese Weise erhaltene neue Architektur, die aus zwei gleichen Einheiten aufgebaut ist, führt somit zur gewünschten Redundanz, die die Erhöhung der Verfügbarkeit und der Leistung in bezug auf die lediglich eine einzige Einheit enthaltende Struktur ermöglicht.
  • Um Teilausfälle (das sind die Ausfälle, die unerwartet in allen oder in manchen der physikalischen Elemente auftreten können, welche die oben definierten elektronischen Einheiten bilden) intern zu verarbeiten, ohne daß dieses Problem durch die Software der Zentraleinheit des Datenverarbeitungssystems, sondern durch eine in einem der obengenannten physikalischen Elemente enthaltene Software verarbeitet wird, wird eine physikalische Verbindung zwischen jeder der zwei elektronischen Einheiten hergestellt, die die Architektur des Datenverarbeitungssystems bilden.
  • Die Verbindung zwischen den zwei Einheiten ist am leistungsfähigsten, wenn sie faktisch zu einem dritten Bus wird, auf dem die den zwei Einheiten gemeinsamen Elemente miteinander verbunden sind. Der Nachteil dieses Systems besteht darin, daß es wenigstens zwei zusätzliche Karten enthält, um die Verbindung zwischen den zwei Einheiten herzustellen, nämlich eine erste Verbindungskarte, die an den ersten Bus der ersten Einheit angeschlossen ist, und eine zweite Karte, die an den zweiten Bus der zweiten Einheit angeschlossen ist. Wenn außerdem der dritte Bus an irgendeiner Stelle ausfällt, geht der gesamte erhaltene Vorteil verloren: dann ist kein wirklicher doppelter Zugriff entweder auf die erste Einheit oder auf die zweite Einheit gegeben, was im Hinblick auf die Verfügbarkeit angestrebt worden war.
  • Ein weiterer Nachteil, der ebenfalls erwähnt werden muß, ist die Notwendigkeit, die zwei Verdrahtungsrahmen, die die zwei elektronischen Einheiten enthalten, mit demselben Kabel zu verbinden, welches verhältnismäßig teuer ist und die Leistung verringert.
  • Die vorliegende Erfindung ermöglicht die Beseitigung dieser Nachteile, indem sie zwei verschiedene Einheiten auf demselben Verdrahtungsrahmenboden anordnet, indem sie spezifische Kabelverbindungen zwischen den zwei Einheiten vermeidet und indem sie aufgrund dieser Tatsache eine sehr hohe Verfügbarkeit besitzt, die mit zwei verschiedenen Einheiten äquivalent ist, wobei sie dennoch Elemente, die den zwei Einheiten gemeinsam sind, sowie sehr leistungsfähige Zugriffe auf diese aufweist.
  • Gemäß der Erfindung ist die physikalische Struktur für die Aufnahme mehrerer elektronischer Karten, die dazu bestimmt sind, mit einem ersten und mit einem zweiten Bus des parallelen Typs verbunden zu werden, welche den Austausch von Daten und von elektrische Energie zwischen den Karten ermöglichen, wobei sowohl der erste als auch der zweite Bus eine Mehrzahl m von für die Art des Busses spezifischen Verbindungsmitteln besitzt, wobei jedes der Verbindungsmittel dazu bestimmt ist, die den Bus bildenden Leiter mit einer der Karten zu verbinden, wobei der erste und der zweite Bus eine Zone einer teilweisen gegenseitigen Überlappung der mehreren Verbindungsmittel des ersten bzw. des zweiten Busses aufweisen, dadurch gekennzeichnet, daß die zwei Busse zueinander um eine gegebene Anzahl n von Verbindungsmitteln die größer als Null ist, versetzt sind, derart, daß die genannte Überlappungszone eine Anzahl (m - n) von Verbindungsmitteln enthält, die gleichzeitig zu den zwei Bussen gehören, wobei die durch die zwei Busse gebildete Gesamtheit außerdem eine erste und eine zweite Zone enthält, die ausschließlich Verbindungsmittel für den ersten Bus bzw. für den zweiten Bus umfassen, wobei die Struktur einen Verdrahtungsrahmenboden mit im wesentlichen rechtwinkliger Form mit einem Symmetriezentrum O und einer Symmetrieebene, die zur Ebene des Verdrahtungsrahmenbodens senkrecht ist, enthält, der den ersten und zweiten Bus und trägt und eine erste Reihe von (m + n) Verbindungsmitteln des ersten Busses, die Buchsenverbinder tragen und eine zur Längsrichtung des Verdrahtungsrahmenbodens parallele erste Symmetrieachse besitzen, sowie eine zweite Reihe von (m + n) Verbindungsmitteln des zweiten Busses enthält, die die Buchsenverbinder tragen und eine zur ersten parallele zweite Syimnetrieachse besitzen, wobei (m + n) streng größer als die maximale Anzahl von Karten ist, die mit dem betrachteten Bus standardmäßig verbunden werden können, wobei die Verbindungsmittel der ersten und der zweiten Reihe paarweise längs derselben Linie, die zur Breitenrichtung des Verdrahtungsrahmenbodens parallel ist, aufeinander ausgerichtet sind, wobei die Verbinder der ersten Reihe, die sich in der ersten Hälfte (zweiten Hälfte) des Verdrahtungsrahmens auf derselben Seite der Syminetrieebene befinden, in bezug auf das Symmetriezentrum symmetrisch zu den Verbindern der zweiten Reihe angebracht sind, welche sich in der zweiten Hälfte (ersten Hälfte) des Verdrahtungsrahmens auf der anderen Seite der Symmetrieebene befinden.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden Beschreibung hervor, die anhand eines nicht beschränkenden Beispiels und mit Bezug auf die beigefügten Zeichnungen gegeben wird.
  • In diesen Zeichnungen:
  • - erläutert Fig.1 auf vereinfachte Weise den Begriff der Verfügbarkeit eines Datenverarbeitungssystems;
  • - zeigt Fig. 2 ein Datenverarbeitungssystem des Standes der Technik, das zwei Busse beispielsweise des Typs Multibus II und zwei Einheiten völlig gleicher Karten enthält, wovon jede an ein und denselben Bus angeschlossen ist, wobei Fig. 2 die Fig. 2a und 2b umfaßt;
  • - zeigt Fig.3 das vereinfachte elektrische Schaltbild eines Datenverarbeitungssystems gemäß der Erfindung, das zwei Busse des Typs Multibus II enthält, die zueinander parallel sind und relativ zueinander versetzt sind;
  • - ist Fig. 4 eine vereinfachte schematische Draufsicht, die den Verdrahtungsrahmenboden der physikalischen Struktur in Form eines Verdrahtungsrahmens zeigt, der der in Fig. 3 gezeigten Architektur des Datenverarbeitungssystems gemäß der Erfindung entspricht;
  • - ist Fig.5 eine aufgeschnittene, perspektivische Ansicht, die die physikalische Struktur in Form des Verdrahtungsrahmens des in Fig. 3 gezeigten Datenverarbeitungssystems mit zwei Bussen gemaß der Erfindung zeigt;
  • - ist Fig.6 eine Draufsicht, die in vereinfachter Weise vier Buchsenverbindungen zeigt, die an Anschlußstellen des dem Datenverarbeitungssystem gemäß der Erfindung entsprechenden Verdrahtungsrahmenbodens angeordnet sind, der beiderseits der Symmetrieebene des Verdrahtungsrahmens, die zur Längsseite des Verdrahtungsrahmenbodens senkrecht ist, angeordnet ist.
  • Es wird Fig. 1 betrachtet, die ein besseres Verständnis des Begriffs der Verfügbarkeit (oder Unverfügbarkeit) eines Datenverarbeitungssystems ermöglicht.
  • Zunächst wird ein Datenverarbeitungssystem ORD betrachtet, das aus dem Hauptsystem H gebildet ist (wobei dieses letztere aus einem oder aus mehreren Zentralprozessoren und aus zugeordneten Speichern sowie aus Eingabe/Ausgabe-Prozessoren und -Steuereinrichtungen aufgebaut ist, siehe weiter oben), dem eine Batterie von Plattenspeichern D&sub1;, D&sub2;, D&sub3;, ... Dn zugeordnet ist. Diese letzteren werden durch dieselbe Steuereinrichtung CNT&sub1; gesteuert.
  • Es sind mehrere Fälle von Unverfügbarkeiten möglich:
  • - Falls die Steuereinrichtung CNT&sub1; der Gruppe von Plattenspeichern D&sub1; bis Dn ausfällt, folgt, daß sowohl die Steuereinrichtung CNT&sub1; als auch die Gruppe der zugeordneten Plattenspeicher D&sub1; bis Dn während der Zeit unverfügbar sind, die Wartungsangestellte oder Wartungsoperatoren benötigen, um die Reparatur der Steuereinrichtung CNT&sub1; vorzunehmen. Daraus ist ersichtlich, daß die Unverfügbarkeit der einzigen Steuereinrichtung CNT&sub1; die Unverfügbarkeit sämtlicher zugeordneter Plattenspeicher zur Folge hat.
  • - Die Steuereinrichtung CNT&sub1; arbeitet, einer (oder mehrere) der n Plattenspeicher fällt jedoch aus. Nur dieser Speicher ist unverfügbar. Wenn jedoch das Hauptsystem H Informationen benötigt, die in dem unverfügbaren Plattenspeicher (z. B. D&sub1;) aufgezeichnet sind, ruft dies ernsthafte Störungen im Betrieb des gesamten Datenverarbeitungssystems hervor.
  • Um die Verfügbarkeit des Datenverarbeitungssystems ORD zu erhöhen, sind dann beispielsweise zwei Typen von Lösungen möglich:
  • 1) Um zu vermeiden, daß die Unverfügbarkeit irgendeines der Plattenspeicher D&sub1; bis Dn den Betrieb des gesamten Datenverarbeitungssystems stört, wie oben angegeben worden ist, wird eine zweite Batterie von Plattenspeichern D'&sub1; bis D'n gebildet, die ebenfalls durch CNT&sub1; gesteuert wird und der Batterie D&sub1; bis Dn völlig gleich ist, wobei jeder der Plattenspeicher D'&sub1; bis D'n der Spiegel der entsprechenden Plattenspeicher D&sub1; bis Dn ist. Dies bedeutet, daß die in den Plattenspeichern D'&sub1; aufgezeichneten Daten mit den im Plattenspeicher D&sub1; aufgezeichneten Daten völlig übereinstimmen. Indessen ist deutlich, daß in dem Fall, in dem die Steuereinrichtung CNT&sub1; fehlerhaft ist, das gesamte System unverfügbar ist.
  • 2) Um die bestmögliche Verfügbarkeit zu haben, ist es somit notwendig, die Verfügbarkeit des im obigen Absatz 1) beschriebenen Systems zu verbessern, indem jeder der zwei Batterien von Plattenspeichern D&sub1; bis Dn und D'&sub1; bis D'n eine Plattenspeicher-Steuereinrichtung CNT&sub2; zugeordnet wird, die mit der Plattenspeicher-Steuereinrichtung CNT&sub1; völlig übereinstimmt.
  • Es werden die Fig 2a und 2b betrachtet, die ein Datenverarbeitungssystem ORDA gemäß dem Stand der Technik zeigen, das aus einem Hauptsystem H, aus zwei Einheiten von völlig gleichen Karten ENS&sub1; und ENS&sub2; sowie aus einer Einheit EEC von den beiden Einheiten ENS&sub1; und ENS&sub2; gemeinsamen Elementen gebildet ist, was eine hohe Verfügbarkeit und gute Leistungen bietet.
  • Die erste Einheit ENS&sub1; ist in Fig. 2a in Form von sechs Elementen E&sub1;, E&sub2;, E&sub3;, ..., E&sub6; gebildet, die mit demselben Bus des Typs Multibus II, nämlich PSBA, verbunden sind, es ist jedoch offensichtlich, daß sie hiervon mehr enthalten kann, weil, wie oben gesagt worden ist, an denselben Multibus II wie etwa PSBA bis zu 20 Elemente angeschlossen werden können.
  • Die Einheit ENS&sub2; stimmt mit der Einheit ENS&sub1; völlig überein und enthält 6 Elemente E&sub7;, E&sub8;, ..., E&sub1;&sub2;, die entsprechend mit den Elementen E&sub1; bis E&sub6; der Einheit ENS&sub1; übereinstimmen.
  • Die Elemente E&sub7; bis E&sub1;&sub2; sind mit demselben Bus des Typs Multibus II PSBB verbunden.
  • Um die Verfügbarkeit des Rechners ORDA zu verbessern, sind die zwei Einheiten ENS&sub1; und ENS&sub2; vorzugsweise mit einer Einheit EEC von gemeinsamen Elementen EC&sub1;, EC&sub2; usw. verbunden. Diese Elemente sind nämlich miteinander über einen dritten Bus PSBC verbunden. Auf diese Elemente kann daher gleichzeitig von jedem Element von ENS&sub1; und von jedem Element von ENS&sub2; zugegriffen werden. So ist die Einheit EEC in Fig. 2a an das Element E&sub3; von ENS&sub1; und an E&sub7; von ENS&sub2; angeschlossen.
  • Das Hauptsystem H ist beispielsweise mit der Einheit ENS&sub1; über eine Verbindung L&sub1; und über die Verbindung L&sub2; mit der Einheit ENS&sub2; verbunden. (Diese Verbindungen L&sub1; und L&sub2; sind beispielsweise an die Busse PSBA und PSBB angeschlossen.)
  • Es wird Fig. 2b betrachtet, die die vereinfachte physikalische Struktur der drei Busse PSBA, PSBB und PSBC darstellt.
  • Es ist bekannt, daß die Busse PSBA und PSBB des Typs Multibus II, die durch die Norm IEEE 1296 definiert sind, vom Verdrahtungsrahmenboden-Typ sind, wobei diese letzteren 20 Anschlußstellen, nämlich SA&sub1; bis SA&sub2;&sub0; für den Bus PSBA und SB&sub1; bis SB&sub2;&sub0; für den Bus PSBB, enthalten. Diese verschiedenen Anschlußstellen enthalten Buchsenverbinder, die nach DIN 41612 genormt sind (siehe weiter oben), in die die Steckverbinder der verschiedenen Karten eingeschoben werden, die die Elemente wie etwa E&sub1; bis E&sub6; oder E&sub7; bis E&sub1;&sub2; bilden. Die Steck- oder Buchsenverbinder, die nach DIN 41612 genormt sind, enthalten somit wie weiter oben angegeben 96 Kontakte.
  • Fig. 2b zeigt außerdem, wie die zwei Einheiten ENS&sub1; und ENS&sub2; verbunden sind. Diese Verbindung enthält eine Verbindungskarte CL&sub1;, die an der Anschlußstelle 5A&sub2;&sub0; an den Bus PSBA angeschlossen ist, sowie eine Karte CL&sub2;, die an die Anschlußstelle 58&sub2;&sub0; des Busses PSBB angeschlossen ist. CL&sub1; und CL&sub2; tragen beispielsweise die Elemente E&sub3; bzw. E&sub7;.
  • Die zwei Anschlußkarten CL&sub1; und CL&sub2; sind ihrerseits über den dritten Bus PSBC miteinander verbunden, an den die gemeinsamen Elemente EC&sub1; und EC&sub2; usw. der Gruppe der gemeinsamen Elemente EEC angeschlossen sind. Dieser dritte Bus PSBC ist entweder ein Bus beliebigen Typs oder ebenfalls ein Bus des Typs Multibus II.
  • In dem Fall, in dem die Gruppe der gemeinsamen Elemente leer ist, d. h., daß keinerlei eigentliche gemeinsame Elemente vorhanden sind, sind die zwei Einheiten ENS&sub1; und ENS&sub2; einfach über die Karten CL&sub1; und CL&sub2; verbunden, die ihrerseits miteinander über eine Verbindung wie beispielsweise ein Kabel verbunden sind. Wenn in der Praxis die Anzahl der gemeinsamen Elemente relativ niedrig ist, sind diese letzteren miteinander paarweise über eine Kabelverbindung verbunden, während der dritte Bus in Wirklichkeit aus einer Gruppe von Kabeln gebildet ist, die die gemeinsamen Elemente paarweise miteinander verbinden.
  • Die in Fig. 2a gezeigte Struktur des Rechners ORDA ermöglicht die Erhaltung einer hohen Verfügbarkeit, wie das folgende Beispiel zeigt.
  • Es wird beispielsweise angenommen, daß das Element E&sub4; eine Steuereinrichtung für Plattenspeicher D&sub1;, D&sub2; und D&sub3; ist, wobei die Steuereinrichtung mit der Batterie von Plattenspeichern D&sub1;, D&sub2;, D&sub3;, ... über die Verbindung L&sub3; verbunden ist. Das homologe Element der Steuereinrichtung E&sub4; in der Einheit ENS&sub2; ist das E&sub1;&sub0;, das mit der Batterie von Plattenspeichern D&sub1;, D&sub2;, D&sub3; über die Verbindung L&sub4; verbunden ist.
  • Falls die Steuereinrichtung E&sub4; fehlerhaft ist und ausfällt, kann der Zugriff (von seiten des Hauptsystems) auf die in der Batterie von Plattenspeichern D&sub1; bis D&sub3; enthaltenen Daten in zwei Weisen erfolgen, nämlich einerseits über den durch die Verbindung L&sub1;, den Bus PSBA, das Element E&sub3;, den Bus PSBC und die gemeinsamen Elemente EEC, das Element E&sub7; und die Steuereinrichtung E&sub1;&sub0; gebildeten Weg, und andererseits über den durch die Verbindung L&sub2; und die Steuereinrichtung E&sub1;&sub0; gebildeten Weg, gefolgt von der Verbindung L&sub4;. Daraus ist ersichtlich, daß zwei Lösungen vorhanden sind, um einen eventuellen Ausfall irgendeines der Elemente E&sub1; bis E&sub6; der Einheit ENS&sub1; zu vermeiden (dies ist ebenfalls für jedes Element der Einheit ENS&sub2; offensichtlich). Es ist ersichtlich, daß die Wahrscheinlichkeit einer Unverfügbarkeit des Rechners ORDA aufgrund des Ausfalls irgendeines der Elemente, die eine der Einheiten ENS&sub1; und ENS&sub2; bilden, äußerst gering ist.
  • Wenn übrigens die Steuereinrichtung E&sub4; fehlerhaft wird, führt eine Steuerungssoftware, die in irgendeiner der Karten einer der Einheiten ENS&sub1; oder ENS&sub2; enthalten ist, den Prozeß aus, der den Zugriff auf die Daten der Batterie D&sub1; bis D&sub3; über den einen oder den anderen der oben angegebenen Wege ermöglicht, um diese Aufgabe zu erfüllen. Daher muß keine im Hauptsystem H enthaltene Software aufgerufen werden, wie dies in der Struktur von Fig. 1 der Fall ist.
  • Wie weiter oben angegeben worden ist, weist die in Fig. 2a gezeigte Struktur jedoch den folgenden Nachteil auf:
  • - einerseits sind die zwei Einheiten ENS&sub1; und ENS&sub2; physikalisch aus zwei verschiedenen Verdrahtungsrahmen gebildet, die miteinander über einen dritten Bus PSBC verbunden sind, was eine verhältnismäßig komplizierte und teuere Struktur ergibt;
  • - wenn die Verbindung PSBC aus irgendeinen Grund unterbrochen ist, folgt, daß die Verfügbarkeit des Rechners ORDA ernsthaft beeinflußt wird.
  • Von nun an wird Fig. 3 betrachtet, die ein Ausführungsbeispiel einer Systemarchitektur gemäß der Erfindung mit verhältnismäßig einfachem und weniger teuerem Aufbau als ihn Fig. 2 zeigt, wobei dennoch eine bessere Verfügbarkeit gewährleistet ist.
  • Das Datenverarbeitungssystem ORDI gemäß der Erfindung enthält ein Hauptsystem H, das mit den in den Fig. 1 und 2 gezeigten Systemen völlig übereinstimmt, eine erste Einheit ENSI&sub1;, die aus Elementen A&sub1; bis A&sub6; aufgebaut ist, eine zweite Einheit ENSI&sub2;, die aus Elementen B&sub1; bis B&sub6; gebildet ist, und eine Einheit EECI von gemeinsamen Elementen C&sub1; bis C&sub4;. In Fig. 3 ist H (zur Vereinfachung nicht gezeigt) an das Element B&sub2; angeschlossen, es kann jedoch selbstverständlich direkt an den Bus PSBAI und/oder an den Bus PSBBI angeschlossen sein.
  • Die zwei Einheiten ENSI&sub1; bis ENSI&sub2; sind in dem hier beschriebenen Ausführungsbeispiel völlig gleiche Einheiten. Die Elemente A&sub1; bis A&sub6; stimmen mit den entsprechenden Elementen B&sub1; bis B&sub6; überein. Aus naheliegenden Gründen der Vereinfachung von Fig. 3 sind für die Einheiten ENSI&sub1; und ENSI&sub2; nur sechs Elemente und für die Einheit der gemeinsamen Elemente EECI nur vier Elemente dargestellt worden, es ist jedoch offensichtlich, daß diese Anzahl von Elementen hiervon verschieden und kleiner oder größer sein kann.
  • Das Datenverarbeitungssystem gemäß der Erfindung ORDI enthält zwei völlig gleiche und zueinander parallele Busse, vorzugsweise des Typs Multibus II, die relativ zueinander um eine Länge versetzt sind, wodurch der Anschluß von n Elementen ermöglicht wird. Es wird angenommen, daß die Anzahl der an denselben Bus PSBAI oder PSBBI anschließbaren Elemente gleich m ist, wobei m im Fall eines Multibus II gleich 20 ist. Die Elemente A&sub1; bis A&sub6; von ENSI&sub1; sind an PSBAI angeschlossen, während die Elemente B&sub1; bis B&sub6; von ENSI&sub2; an PSBBI angeschlossen sind.
  • Die Architektur ORDI enthält daher drei verschiedene Zonen, nämlich ZA, ZB und ZC.
  • Die Zone ZA und die Zone ZB sind Zonen, die der Versetzung zwischen den zwei Bussen PSBAI und PSBBI entsprechen, wobei die zwei Busse nicht nebeneinander liegen.
  • Die Zone ZA entspricht einem Teil des Busses PSBAI, wo ausschließlich die Elemente der Einheit ENSI&sub1;, etwa A&sub1; bis A&sub4;, angeschlossen sind. Ebenso entspricht die Zone ZB dem Teil des Multibusses PSBBI, wo ausschließlich die Elemente der Einheit ENSI&sub2;, etwa B&sub1; bis B&sub4;, angeschlossen sind. In diesem Fall ist daher n gleich 4, es ist jedoch offensichtlich, daß diese Anzahl hiervon verschieden und kleiner oder größer als diese Ziffer sein kann (wie dies in den Fig. 4 und 5 der Fall ist). Es kann sogar n = 0 sein.
  • Was die Zone ZC betrifft, entspricht sie den Teilen der zwei Busse PSBAI und PSBBI, die physikalisch nebeneinander liegen (siehe die Beschreibung weiter unten, die auf die Fig. 4 und 5 bezogen ist). An sie sind die den zwei Einheiten ENSI&sub1; und ENSI&sub2; gemeinsamen Elemente, etwa C&sub1; bis C&sub4;, sowie in dem hier mit Bezug auf Fig. 3 beschriebenen Ausführungsbeispiel die Elemente der Einheit ENSI&sub1;, etwa A&sub5; und A&sub6;, die an den Bus PSBAI angeschlossen sind, und die Elemente der Einheit ENSI&sub2;, B&sub5; und B&sub6;, die an den Bus PSBBI angeschlossen sind, angeschlossen.
  • Allgemeiner enthält die gemeinsame Zone ZC entweder ausschließlich den beiden Einheiten ENSI&sub1; und ENSI&sub2; gemeinsame Elemente oder außer den gemeinsamen Elementen Elemente, die der Einheit ENSI&sub1; zugehören und/oder Elemente, die der Einheit ENSI&sub2; zugehören. Wesentlich ist, daß im einen und im anderen der vorangehenden Fälle die Einheiten ENSI&sub1; und ENSI&sub2; gleich bleiben.
  • In dem Fall, in dem nur ein Teil der Elemente der Einheiten ENSI&sub1; und ENSI&sub2; übereinstimmt, gilt die vorangehende Überlegung, die für die zwei gesamten Einheiten angestellt worden ist, vollständig für die übereinstimmenden Teile von Elementen der Einheiten. In diesen Fall sind die nicht übereinstimmenden Teile vorzugsweise, jedoch nicht ausschließlich, an die Zonen ZA und ZB angeschlossen.
  • Es ist ersichtlich, daß die Zone ZC so beschaffen ist, daß an sie m - n Elemente angeschlossen werden können.
  • Somit kann das System ORDI, wie in Fig. 3 ersichtlich ist, vom Gesichtspunkt der elektrischen Versorgung der verschiedenen Karten, die die verschiedenen Elemente der zwei Einheiten ENSI&sub1; und ENSI&sub2; bilden, in einen ersten Teil, nämlich den rechten Teil PDI, und in einem zweiten Teil, nämlich den linken Teil PGI zerlegt werden. Dies bedeutet, das sämtliche Karten, die den im rechten Teil PDI sich befindenden Elementen entsprechen, mit elektrischer Energie durch dieselbe Versorgung ALIMA versorgt werden, während sämtliche Elemente, die im linken Teil PGI enthalten sind, durch dieselbe Versorgung ALIMB mit elektrischer Energie versorgt werden. Im Fall des in Fig. 3 gezeigten besonderen Ausführungsbeispiels werden die Elemente A&sub1; bis A&sub6; und die zwei gemeinsamen Elemente C&sub3; und C&sub4; durch die Versorgung ALIMA mit elektrischer Energie versorgt, wenn die Elemente B&sub1; bis B&sub6; und die gemeinsamen Elemente C&sub1; und C&sub2; durch die Versorgung ALIMB mit elektrischer Energie versorgt werden.
  • Diese elektrischen Versorgungen sind vorzugsweise voneinander unabhängig, wobei offensichtlich ist, daß die Anzahl der elektrischen Versorgungen von 2 verschieden und größer als 2 sein kann.
  • Von nun an wird Fig. 4 betrachtet, die den Verdrahtungsrahmenboden FPI des Verdrahtungsrahmens zeigt, der die physikalische Struktur des in Fig. 3 gezeigten Datenverarbeitungssystems ORDI enthält. Es ist ersichtlich, daß das Datenverarbeitungssystem aus ein und derselben physikalischen Struktur, nämlich dem Verdrahtungsrahmen EAI (siehe Fig. 5) gebildet ist, wovon in Fig. 4 nur der Verdrahtungsrahmenboden FPI gezeigt ist. Es ist bereits der erste Unterschied der physikalischen Struktur zwischen dem in Fig. 2 gezeigten Datenverarbeitungssystem des Standes der Technik und dem Datenverarbeitungssystem gemäß der Erfindung von Fig. 3 ersichtlich, nämlich die zwei Einheiten ENSI&sub1; und ENSI&sub2;, die in ein und demselben Verdrahtungsrahmen angeordnet sind, während die zwei äquivalenten Einheiten des in Fig. 2 gezeigten Systems in zwei verschiedenen Verdrahtungsrahmen angeordnet sind.
  • Es kann gesagt werden, daß Fig. 4 eine äußerst vereinfachte Draufsicht des Verdrahtungsrahmenbodens FPI ist, dessen Einzelheiten genauer aus Fig. 5 hervorgehen.
  • Der Verdrahtungsrahmenboden FPI weist eine Symmetrieebene SYMI auf, die zu seiner Ebene und zu seiner Längsseite (große Abmessung) senkrecht ist. Er hat eine im wesentlichen rechtwinklige Form und ein Symmetriezentrum O, das selbstverständlich das Zentrum des Rechtecks ist. In dieser Fig. 4 ist daher die Spur dieser Symmetrieebene SYMI in der Ebene des Verdrahtungsrahmenbodens FPI dargestellt.
  • Beiderseits der Symmetrieebene SYMI befinden sich der rechte Teil PDI bzw. der linke Teil PGI des Systems ORDI, die durch die Versorgungen ALIMA bzw. ALIMB versorgt werden.
  • Der Bus des Typs Multibus II PSBAI ist im oberen Teil von Fig. 4 angeordnet, während der Bus des Typs Multibus II PSBBI im unteren Teil des in Fig. 4 gezeigten Verdrahtungsrahmenbodens FPI angeordnet ist.
  • In dem in Fig. 4 gezeigten Ausführungsbeispiel ist angenommen worden, daß n gleich 8 ist. Folglich können an die Zonen ZA und ZB acht Karten angeschlossen werden, die die Elemente des Datenverarbeitungssystems ORDI darstellen. Der gemeinsame Teil ZC kann daher unter der Voraussetzung, daß m gleich 20 ist, 12 Elemente enthalten, die an ihn angeschlossen sind.
  • Der Verdrahtungsrahmenboden FPI enthält in seinem oberen Teil von rechts nach links (derjenige, der sich in Fig. 4 oben befindet) 28 Anschlußstellen SAI&sub1; bis SAI&sub2;&sub8;, während sein unterer Teil von links nach rechts ebenfalls 28 Anschlußstellen SPI&sub1; bis SPI&sub2;&sub8; enthält. Die Bauart der Buchsenverbinder, die an diesen Anschlußstellen angeordnet sind, wird weiter unten genauer angegeben. Die Verbinder, die den Anschlußstellen SAI&sub1; bis SAI&sub2;&sub8; entsprechen, sind mit CFAI&sub1; bis CFAI&sub2;&sub8; bezeichnet, während die Verbinder, die an den Anschlußstellen SPI&sub1; bis SPI&sub2;&sub8; angeordnet sind, mit CFBI&sub1; bis CFBI&sub2;&sub8; bezeichnet sind.
  • Die 20 ersten Verbinder CFAI&sub1; bis CFAI&sub2;&sub0;, die an den Anschlußstellen SAI&sub1; bis SAI&sub2;&sub0; angeordnet sind, sind mit dem Bus PSBAI elektrisch verbunden, während die 20 ersten Verbinder CFBI&sub1; bis CFBI&sub2;&sub0;, die an den Anschlußstellen SPI&sub1; bis SPI&sub2;&sub0; angeordnet sind, mit dem Bus PSBBI elektrisch verbunden sind.
  • Die Anschlußstellen SAI&sub2;&sub1; bis SAI&sub2;&sub8; einerseits und SPI&sub2;&sub1; bis SPI&sub2;&sub8; andererseits sind mit Verbindern versehen, die nicht mit den Bussen PSBAI einerseits PSBBI andererseits elektrisch verbunden sind. Der Grund hierfür besteht darin, daß gemäß der Norm IEEE 1296 die Anzahl der mit einem Bus des Typs Multibus II elektrisch verbundenen Verbinder die Anzahl 20 nicht übersteigen kann.
  • Im rechten Teil PDI des Verdrahtungsrahmenbodens FPI können 14 Karten CDIi mit i zwischen 1 und 14 verbunden werden. Selbstverständlich ist, wie in Fig. 5 besser ersichtlich ist, jede Karte CDIi, die an den rechten Teil PDI des Verdrahtungsrahmenbodens FPI angeschlossen ist, zur Ebene des Verdrahtungsrahmenbodens senkrecht. Jede Karte CDIi enthält einen ersten Steckverbinder P&sub1; und einen zweiten Steckverbinder P&sub2;, die dazu bestimmt sind, mit den Buchsenverbindern desselben Typs verbunden zu werden, die sich an den Stellen SAIi und SBIj befinden. Der Verbinder P&sub1; ist durch die obenerwähnte Norm DIN 41612 definiert, während der Verbinder P&sub2; beliebig ist, d. h. daß seine Wahl zur freien Verfügung des Konstrukteurs steht. Im folgenden wird ersichtlich, daß sämtliche Buchsenverbinder CFAI&sub1; bis CFAI&sub1;&sub4; (wenn die Gesamtzahl von Anschlußstellen 28 beträgt, enthalten der rechte Teil und der linke Teil PDI bzw. PGI jeweils 14 Anschlußstellen) mit Buchsenverbindern des Typs P&sub1; versehen sind, die durch die obengenannte Norm definiert sind. Es ist gleichermaßen ersichtlich, daß die Anschlußstellen SPI&sub1;&sub4; bis SPI&sub2;&sub8; des rechten Teils PDI, die im unteren Teil des Verdrahtungsrahmenbodens FPI angeordnet sind, mit Buchsenverbindern CFBI&sub1;&sub4; bis CFBI&sub2;&sub8; des Typs P&sub2; versehen sind.
  • Die Karten CGIj, die im linken Teil PGI des Verdrahtungsrahmenbodens PFI senkrecht zu diesem angeschlossen sind, sind in der Weise angebracht, daß der im unteren Teil der Karte angeordnete Verbinder vom Typ P&sub1; ist, während der im oberen Teil derselben Karte angeordnete Verbinder vom Typ P&sub2; ist. Die Karten CGIj sind jedoch umgekehrt zu den Karten CDII angebracht. Folglich ist der Verbinder CFAI&sub1;&sub4;, der an der Anschlußstelle SAI&sub1;&sub4; angeordnet ist, in bezug auf das Symmetriezentrum O zum Verbinder CFBI&sub1;&sub4;, der an der Anschlußstelle SPI&sub1;&sub4; angeordnet ist, symmetrisch, wobei gleiches nacheinander für die anderen Verbinder CFAI&sub1;&sub3; bis CFAI&sub1; und CFBI&sub1;&sub3; bis CFBI&sub1; gilt. Mit anderen Worten, der Verbinder CFAI&sub1; ist in bezug auf den Punkt O zum Verbinder CFBI&sub1; symmetrisch.
  • Gleiches gilt selbstverständlich für die Verbinder CFAI&sub1;&sub5; (des Typs P&sub2;) und den Verbinder CFBI&sub1;&sub5;. Sie sind in bezug auf das Symmetriezentrum O zueinander symmetrisch usw. nacheinander für die Verbinder CFAI&sub1;&sub6; bis CFAI&sub2;&sub8;, die in bezug auf den Punkt O zu den Verbindern CFBI&sub1;&sub6; bis CFBI&sub2;&sub8; symmetrisch sind.
  • Es empfiehlt sich anzumerken, daß in einer bevorzugten Ausführungsform der Erfindung der Verbinder P&sub2; mit dem Verbinder P&sub1;, der durch die obengenannte Norm DIN 41612 definiert ist, völlig übereinstimmt.
  • In Fig. 5 sind die Verbinder CFAI&sub1; bis CFAI&sub1;&sub9; ersichtlich (die anderen Verbinder CFAI&sub2;&sub0; bis CFAI&sub2;&sub8; sind von der oberen Fläche des Verdrahtungsrahmens PAI verdeckt), die den Anschluß der Karten CDIi, CGIj an den Bus PSBAI ermöglichen. Ebenso sind die Verbinder CFBI&sub2;&sub8; bis CFBI&sub1;&sub5; des Busses PSBBI ersichtlich (die anderen Verbinder CFBI&sub1;&sub4; bis CFBI&sub1; sind von anderen Elementen in Fig. 5 verdeckt).
  • Die Gruppe der Buchsenverbinder CFAI&sub1; bis CFAI&sub2;&sub8; besitzt dieselbe Symmetrieachse AXAI, die zur Länge des Verdrahtungsrahmenbodens FPI parallel ist. Unter Mißbrauch der Sprache wird gesagt, daß die Verbinder CFAI&sub1; bis CFAI&sub2;&sub8; auf dieselbe Achse AXAI ausgerichtet sind. Die Gruppe CFBI&sub1; bis CFBI&sub2;&sub8; besitzt dieselbe Symmetrieachse AXBI, die zu AXAI parallel ist (Fig. 4 und 5). Es wird auch gesagt, daß die Verbinder CFBI&sub1; bis CFBI&sub2;&sub8; auf dieselbe Achse AXBI ausgerichtet sind.
  • Außerdem besitzt jeder der Verbinder CFAI&sub1; bis CFBI&sub2;&sub8;, CFBI&sub1; bis CFBI&sub2;&sub8; eine Symmetrieachse, die zur Breitenrichtung des Verdrahtungsrahmenbodens FPI parallel ist (und daher zur AXAI und AXBI senkrecht ist) und die unter Mißbrauch der Sprache vertikale Symmetrieachse genannt wird. Jeder Verbinder der Gruppe CFAI&sub1; bis CFAI&sub2;&sub8; und jeder entsprechende Verbinder CFBI&sub1; bis CFBI&sub2;&sub8; besitzen dieselbe vertikale Symmetrieachse. Gleiches gilt für die Verbinder CFAI&sub1; und CFBI&sub2;&sub8;, CFAI&sub2; und CFBI&sub2;&sub7; usw. Es ist offensichtlich, daß diese relative Anordnung der Verbinder jeder der zwei Gruppen unabdingbar ist, um einen korrekten Anschluß der Karten CDIi und CGIj innerhalb des Verdrahtungsrahmens PAI zu ermöglichen.
  • Der Verdrahtungsrahmen PAI ist mit einer unteren Kartenführung GCII (nämlich die untere Fläche des Verdrahtungsrahmens) und mit einer oberen Kartenführung GCSI (nämlich der obere Teil des Verdrahtungsrahmens), die zueinander parallel und zum Verdrahtungsrahmenboden FPI senkrecht sind, versehen, wobei ihre Ebene zur Länge des Verdrahtungsrahmenbodens parallel ist. Die eine und die andere dieser Kartenführungen sind mit zur Ebene des Verdrahtungsrahmenbodens senkrechten Schienen versehen, innerhalb derer Karten des Typs CDIi und CGIj in der Weise gleiten können, daß sie in den Verdrahtungsrahmen eingeführt und dann an die verschiedenen Verbinder CFBI&sub1; bis CFBI&sub2;&sub8; und CFAI&sub1; bis CFAI&sub2;&sub8; angeschlossen werden können. Diese Art des Einführens der Karten ist vollständig bekannt und muß daher nicht weiter beschrieben werden.
  • In Fig. 5 sind zwei Karten des Typs CDIi, nämlich die Karten CDI&sub4; und CDI&sub1;&sub4;, sowie zwei Karten des Typs CGIj, nämlich die Karten CGI&sub1;&sub4; und CGI&sub3; dargestellt.
  • Die Karte CDI&sub4; wird von der Seite betrachtet und enthält bestimmte integrierte Bauteile. Eines von ihnen, nämlich das Bauteil CPI&sub4; ist in Fig. 5 so gezeigt, daß es auf der Karte CDI&sub4; angeordnet ist, während das Bauteil CPI&sub1;&sub4; so gezeigt ist, daß es auf der Karte CDI&sub1;&sub4; angeordnet ist.
  • Die Karte CDI&sub4; ist mit dem Steckverbinder CMI&sub4;&sub1; des Typs P&sub1; und mit dem Verbinder CMI&sub4;&sub2; des Typs P&sub2; (der in dem bevorzugten Ausführungsbeispiel der Erfindung tatsächlich mit P&sub1; völlig übereinstimmt) versehen, während die Karte CDI&sub1;&sub4; mit den Steckverbindern CMI&sub1;&sub4;&sub1; und CMI&sub1;&sub4;&sub2; versehen ist, die vom Typ P&sub1; bzw. P&sub2; sind.
  • Da die Karte CGI&sub1;&sub4; zu den Karten des Typs CDIi wie etwa CDI&sub4; und CDI&sub1;&sub4; in bezug auf die Symmetrieebene SYMI umgekehrt angebracht sind, wird die Karte von derjenigen Seite betrachtet, die der die Bauteile enthaltenden gegenüberliegt, d. h. von der Lötseite.
  • Die Karte CGI&sub1;&sub4; enthält den Verbinder SCMI&sub1;&sub4;&sub2; des Typs P&sub2;, der sich im oberen Teil der Karte befindet, und den Verbinder SCMI&sub1;&sub4;&sub1;, der sich im unteren Teil befindet.
  • Außerdem ist die Karte CGI&sub3; mit ihrem unteren Verbinder SCMI&sub3;&sub1; gezeigt.
  • Der Verbinder SCMI&sub1;&sub4;&sub1; ist zum Verbinder CMI&sub1;&sub4;&sub1; der Karte CDI&sub1;&sub4; in bezug auf das Symmetriezentrum O des Verdrahtungsrahmenbodens FPI symmetrisch. Ebenso ist der Verbinder SCMI&sub1;&sub4;&sub2; in bezug auf denselben Punkt O zum Verbinder CMI&sub1;&sub4;&sub2; der Karte CDI&sub1;&sub4; symmetrisch.
  • Jede der in Fig. 5 gezeigten Karten ist mit Entnahmevorrichtungen versehen, an denen eine Bedienungsperson manuelle Drücke von oben nach unten und von unten nach oben ausüben kann, um die Karten in den Verdrahtungsrahmen PAI einzuführen oder aus ihnen herauszuziehen.
  • Somit ist die Karte CDI&sub4; mit ihren zwei Entnahmevorrichtungen EXI&sub1; und EXI&sub2; gezeigt, die Karte CDI&sub1;&sub4; mit ihren Entnahmevorrichtungen EXI&sub3; und EXI&sub4;, die Karte CGI&sub1;&sub4; mit ihren zwei Entnahmevorrichtungen EXI&sub5; und EXI&sub6; und schließlich die Karte CGI&sub3; mit ihren zwei Entnahmevorrichtungen EXI&sub7; und EXI&sub8;.
  • Die Karte CDI&sub4; ist in einem Zustand gezeigt, in dem sie teilweise in den Verdrahtungsrahmen PAI eingeführt ist. Die Karte CDI&sub4; ist in einem vollständig in den Verdrahtungsrahmen eingeführten Zustand und verbunden mit den Verbindern CFAI&sub1;&sub4; und CFBI&sub1;&sub5; gezeigt, die Karte CGI&sub1;&sub4; ist außerhalb des Verdrahtungsrahmens PAI gezeigt, während die Karte CGI&sub1; in dem Zustand gezeigt ist, in dem sie teilweise in diesen Verdrahtungsrahmen eingeführt ist.
  • Es ist ersichtlich, daß die Struktur der Architektur gemäß der Erfindung ermöglicht, mehr Karten an einen Verdrahtungsrahmenboden wie etwa FDI als in einem herkömmlichen Verdrahtungsrahmenboden, der denselben Bus, beispielsweise einen Bus PSB des Typs Multibus II verwendet, anzuschließen.
  • Nun wird auf Fig. 6 Bezug genommen, die Draufsichten der Buchsenverbinder der zwei Busse PSBAI und PSBBI, die sich am nähesten an der Symmetrieebene SYMI befinden, zeigt. Diese Verbinder sind die Verbinder CFAI&sub1;&sub4; und CFAI&sub1;&sub5; im oberen Teil der Fig. und die Verbinder CFBI&sub1;&sub4; und CFBI&sub1;&sub5; in deren unterem Teil. Somit sind, wie weiter oben gesagt worden ist, die beiden Verbinder CFAI&sub1;&sub4; und CFBI&sub1;&sub4; in bezug auf das Symmetriezentrum O des Verdrahtungsrahmenbodens PAI symmetrisch. Ebenso sind die zwei Verbinder CFAI&sub1;&sub5; und CFBI&sub1;&sub5; in bezug auf das Symmetriezentrum O zueinander symmetrisch.
  • Somit enthält der Verbinder CFAI&sub1;&sub4; 96 Kontakte in drei parallelen Reihen, nämlich R&sub1; bis R&sub3;&sub2;, S&sub1; bis S&sub3;&sub2;, T&sub1; bis T&sub3;&sub2; von links nach rechts und von oben nach unten in der Figur, während der Verbinder CFBI&sub1;&sub4; drei Reihen von 32 Kontakten enthält, nämlich R'&sub1; bis R'&sub3;&sub2;, S'&sub1; bis S'&sub3;&sub2; und T'&sub1; bis T'&sub3;&sub2; von rechts nach links und von unten nach oben.
  • Gleiches gilt für die Verbinder CFBI&sub1;&sub5; und CFAI&sub1;&sub5;. Der Verbinder CFBI&sub1;&sub5; ist mit drei Reihen von 32 Kontakten U&sub1; bis U&sub3;&sub2;, V&sub1; bis V&sub3;&sub2; und W&sub1; bis W&sub3;&sub2; von links nach rechts und von oben nach unten versehen, während der Verbinder CFAI&sub1;&sub5; mit drei parallelen Reihen von 32 Kontakten versehen ist, nämlich U'&sub1; bis U'&sub3;&sub2;, V'&sub1; bis V'&sub3;&sub2;, W'&sub1; bis W'&sub3;&sub2; von rechts nach links und von unten nach oben in Fig. 6.
  • Die relative Anordnung der Karten CDIi und CGIj macht es unmöglich, eine Karte in der falschen Richtung einzuschieben. Eine Karte CDIi kann daher nicht in den linken Teil DGI und eine Karte CGIj nicht in den rechten Teil PDI eingeschoben werden. Dies ist durch die Anordnung der Verbinder auf den Karten bedingt. Wenn nämlich der Verdrahtungsrahmenboden (von links nach rechts in Fig. 5) betrachtet wird, ist ersichtlich, daß die Verbinder rechts von den Karten CDIi und links von den Karten CGIi angeordnet sind. Das Einschieben einer Karte CGIj in den rechten Teil PDI hätte daher zum Ergebnis, daß die Verbinder derselben an den Verbindern einer Karte CDIi anstoßen würden und daß die Karte nicht tiefer in den Verdrahtungsrahmen eingeschoben werden könnte, was den Anschluß unmöglich machen würde.
  • Die Vorteile der in den Fig. 4 bis 6 gezeigten Architektur des Systems ORDI sind die folgenden:
  • - Erzielung einer sehr hohen Verfügbarkeit, die mit zwei verschiedenen Einheiten äquivalent ist, indem der rechte Teil und der linke Teil PDI bzw. PGI einfach ausgehend von zwei unabhängigen Versorgungen ALIMA bzw. ALIMB versorgt werden,
  • - die physikalische Struktur ermöglicht die Unterstützung der den zwei Einheiten gemeinsamen Elemente,
  • - der Zugriff auf die gemeinsamen Elemente ist sehr leistungsfähig (gleich der Leistungsfähigkeit des Busses des Typs Multibus II),
  • - diese Erfindung kann auf jeden beliebigen Bustyp, Standardbus oder nicht, angewendet werden, vorausgesetzt, daß diese Busse an einem einzigen Verbinder definiert sind, während der zweite beliebig ist,
  • - die Karten der Zonen ZA und ZB sowie der Zone ZC können auf Höhe ihres Verbinders P&sub1; vom vollkommen genormten Typ sein,
  • - diese Architektur ermöglicht den Einbau zweier getrennter Einheiten ENSI&sub1; und ENSI&sub2; in denselben Verdrahtungsrahmenboden PAI, wobei die spezifischen Verbindungen durch Kabel zwischen den Karten vermieden werden, die in jeder Hinsicht viel teuerer sind und geringere Leistungen besitzen.

Claims (2)

1. Physische Struktur für die Aufnahme mehrerer elektronischer Karten (CDIL, CGIL), die dazu bestimmt sind, mit einem ersten und mit einem zweiten Bus des parallelen Typs (PSBAI, PSBBI) verbunden zu werden, welche den Austausch von Daten und von elektrische Energie zwischen den Karten ermöglichen, wobei sowohl der erste als auch der zweite Bus eine Mehrzahl m von für die Art des Busses spezifischen Verbindungsmitteln besitzt, wobei jedes der Verbindungsmittel dazu bestimmt ist, die den Bus bildenden Leiter mit einer der Karten (CDI1, CGI1) zu verbinden, wobei der erste und der zweite Bus (PSBAI, PSBBI) eine Zone einer teilweisen gegenseitigen Überlappung (ZC) der mehreren Verbindungsmittel des ersten bzw. des zweiten Busses aufweisen,
dadurch gekennzeichnet, daß die zwei Busse (PSBAI, PSBBI) zueinander um eine gegebene Anzahl n von Verbindungsmitteln die größer als Null ist, versetzt sind, derart, daß die genannte Überlappungszöne eine Anzahl (m - n) von Verbindungsmitteln enthält, die gleichzeitig zu den zwei Bussen gehören, wobei die durch die zwei Busse gebildete Gesamtheit außerdem eine erste und eine zweite Zone (ZA, ZB) enthält, die ausschließlich Verbindungsmittel für den ersten Bus (PSBAI) bzw. für den zweiten Bus (PSBBI) umfassen,
wobei die Struktur einen Verdrahtungsrahmenboden (FPI) mit im wesentlichen rechtwinkliger Form mit einem Symmetriezentrum und einer Symmetrieebene (SYM1), die zur Ebene des Verdrahtungsrahmenbodens (FPI) senkrecht ist, enthält, der den ersten und zweiten Bus (PSBAI) und (PSBBI) trägt und eine erste Reihe von (m + n) Verbindungsmitteln (SAI1 bis SAI28) des ersten Busses, die Buchsenverbinder (CFAI1 bis CFAI28) tragen und eine zur Längsrichtung des Verdrahtungsrahmenbodens parallele erste Symmetrieachse besitzen, sowie eine zweite Reihe von (m + n) Verbindungsmitteln (SBI1 bis SBI28) des zweiten Busses enthält, die die Buchsenverbinder (CFBI1 bis CFBI28) tragen und eine zur ersten parallele zweite Symmetrieachse besitzen, wobei (m + n) streng größer als die maximale Anzahl von Karten ist, die mit dem betrachteten Bus standardmäßig verbunden werden können, wobei die Verbindungsmittel der ersten und der zweiten Reihe paarweise längs derselben Linie, die zur Breitenrichtung des Verdrahtungsrahmenbodens parallel ist, aufeinander ausgerichtet sind, wobei die Verbinder der ersten Reihe, die sich in der ersten Hälfte (zweiten Hälfte) des Verdrahtungsrahmens auf derselben Seite der Symmetrieebene (SYMI) bef inden, in bezug auf das Symmetriezentrum symmetrisch zu den Verbindern der zweiten Reihe angebracht sind, welche sich in der zweiten Hälfte (ersten Hälfte) des Verdrahtungsrahmens (PAI) auf der anderen Seite der Symmetrieebene befinden.
2. Struktur nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens einer der Busse vom Typ Multibus II ist, wobei die entsprechenden Verbinder Verbinder mit 96 Stiften sind, die in drei parallelen Reihen zu 32 angeordnet sind.
DE69028745T 1989-07-27 1990-07-23 Aufbau eines zwei Bus enthaltenden Rechnersystems Expired - Fee Related DE69028745T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8910155A FR2650414B1 (fr) 1989-07-27 1989-07-27 Architecture de systeme informatique comportant deux bus

Publications (2)

Publication Number Publication Date
DE69028745D1 DE69028745D1 (de) 1996-11-07
DE69028745T2 true DE69028745T2 (de) 1997-02-13

Family

ID=9384211

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69028745T Expired - Fee Related DE69028745T2 (de) 1989-07-27 1990-07-23 Aufbau eines zwei Bus enthaltenden Rechnersystems

Country Status (5)

Country Link
US (1) US5225967A (de)
EP (1) EP0410861B1 (de)
JP (1) JPH0622007B2 (de)
DE (1) DE69028745T2 (de)
FR (1) FR2650414B1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524025T2 (de) * 1994-09-30 2002-08-14 Shin-Etsu Chemical Co., Ltd. Verschäumbare Siliconkautschukzusammensetzung
US6161197A (en) * 1998-05-14 2000-12-12 Motorola, Inc. Method and system for controlling a bus with multiple system hosts
US6112271A (en) * 1998-05-14 2000-08-29 Motorola, Inc. Multiconfiguration backplane
DE19938429B4 (de) * 1999-08-13 2007-03-15 Force Computers Gmbh Computer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681665A (en) * 1971-02-11 1972-08-01 Westinghouse Electric Corp Status indicating display for electronic circuit cards
US3710197A (en) * 1971-02-11 1973-01-09 Westinghouse Electric Corp Power interlock for electronic circuit cards
US4470100A (en) * 1981-12-21 1984-09-04 Storage Technology Partners Printed circuit board connector for use in computer systems
JPS59112306A (ja) * 1982-12-18 1984-06-28 Toshiba Corp プロセス制御システム
US4647123A (en) * 1983-02-07 1987-03-03 Gulf & Western Manufacturing Company Bus networks for digital data processing systems and modules usable therewith
DE3513542A1 (de) * 1985-04-16 1986-10-23 Universität Stuttgart Institut für Nachrichtenvermittlung und Datenverarbeitung, 7000 Stuttgart Hierachisches multi-prozessor-system mit system-bus und lokal-bus-strukturen auf der basis der vme-bus-spezifikation
US4797884A (en) * 1986-09-29 1989-01-10 Texas Instruments Incorporated Redundant device control unit

Also Published As

Publication number Publication date
EP0410861B1 (de) 1996-10-02
US5225967A (en) 1993-07-06
EP0410861A1 (de) 1991-01-30
DE69028745D1 (de) 1996-11-07
JPH0622007B2 (ja) 1994-03-23
JPH03141456A (ja) 1991-06-17
FR2650414B1 (fr) 1991-10-11
FR2650414A1 (fr) 1991-02-01

Similar Documents

Publication Publication Date Title
EP2068228B1 (de) Datenverarbeitungssystem
DE69725519T2 (de) Verbindung eines Doppelspannungsmoduls
DE102005055185B4 (de) Halbleiterspeichermodul
DE69521685T2 (de) Modulare bauweise für rechner mit hoher bandbreite
DE19815263C2 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE69015792T2 (de) Grundkarte mit Ausgleich.
DE2916065C2 (de) Datenverarbeitungseinrichtung
DE102006051514A1 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE2720480A1 (de) Mikrocomputer fuer eine materialhandhabungsanlage
DE69312996T2 (de) Aufnahmestruktur für Terminaladapter
DE69416146T2 (de) Gerät versehen mit einer rückwandverdrahtung zum zusammenwirken mit zahlreichen leiterplatten
EP0739509B1 (de) Anordnung mit master- und slave-einheiten
DE69028745T2 (de) Aufbau eines zwei Bus enthaltenden Rechnersystems
EP0671033B1 (de) Anordnung zur übertragung von daten über einen bus
DE3019224A1 (de) Verbindungsanordnung fuer gehaeuse elektronischer geraete
DE69118152T2 (de) Aufnahmestruktur für zu einem verteilten Computeraufbau gehörenden Terminaladapter
EP0141332A2 (de) Mehrfachbusanordnung für die Verbindung von Prozessoren und Speichern in einem Mehrprozessorsystem
DE69021696T2 (de) Gesicherte elektronische Massenspeichereinheit.
DE69128400T2 (de) Halbleiterspeicheranordnung
DE102006000715A1 (de) Speichermodul und Speichersystem mit demselben
EP1059835B1 (de) Datenübermittlung zwischen Modulen eines elektrischen Geräts
EP3537856A2 (de) Leiterplattenanordnung mit abstandsbolzen zur datenübertragung zwischen einzelnen leiterplatten
DE69424830T2 (de) Halbleiteranordnung mit geringem Flächenbedarf der Verbindungen innerhalb und ausserhalb des Datenleitungsgebietes
DE69329631T2 (de) Verfahren zur Rückstellung gekoppelter Module und ein dieses Verfahren verwendendes System
DE69009662T2 (de) Elektrische Kabelkette für periphere Einheiten eines Informationsverarbeitungssystems.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee