DE69020290T2

DE69020290T2 - Rechnersystem mit einer Schlaffunktion.

Info

Publication number: DE69020290T2
Application number: DE69020290T
Authority: DE
Inventors: Minoru Watanabe
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-10-06
Filing date: 1990-10-04
Publication date: 1995-10-26
Anticipated expiration: 2010-10-05
Also published as: EP0421431B1; EP0421431A2; KR910008547A; EP0421431A3; KR930009768B1; DE69020290D1; JPH03123919A; TW199925B

Description

Diese Erfindung bezieht sich auf Personalcomputer, besonders auf das Rechnersystem, welches mit der Schlafmodusfunktion ausgestattet ist, um einen Energieverbrauch des Systems zu reduzieren, indem ein Takt geregelt wird, welcher der CPU zugeführt wird, wenn sich die CPU im Warte- bzw. Ruhezustand befindet, in welchem sie keine effektive Datenverarbeitung ausführt.
Personalcomputer vom Laptop-Typ sind in jüngster Zeit entwickelt worden, welche eine Batterie (wiederaufladbare interne Batterie) als die Energiequelle für das System verwenden. Diese Rechnerart erfordert Mittel, um Energie zu sparen, weil die Zeit für einen kontinuierlichen Energieverbrauch begrenzt ist. Die Schlafmodusfunktion ist ein Mittel, um Energie zu sparen, indem eine CPU-(Mikroprozessor)-Operation gestoppt bzw. unterbrochen oder die Operationsgeschwindigkeit verringert wird. Wenn man keine Daten einzugeben oder auszugeben braucht, ist es möglich, die CPU-Operation zu stoppen bzw. zu unterbrechen oder die Operationsgeschwindigkeit zu verringern. Die CPU-Operationsgeschwindigkeit wird durch die Taktimpulsfrequenz bestimmt. Daher wird, um die CPU-Operationsgeschwindigkeit zu verringern, ein Hochfrequenz- Taktimpuls, welcher der CPU in dem normalen Modus zugeführt werden soil, in einen Niederfrequenz-Taktimpuls geändert bzw. umgewandelt und ihr in dem Schlafmodus zugeführt. Um die CPU-Operation zu unterbrechen bzw. zu stoppen, wird eine Zufuhr des Taktimpulses zu der CPU gestoppt.
Die vorgeschriebene Bedingung, um in den Schlafmodus umzuschalten, ist zum Beispiel der Fall, in welchem keine Daten über eine Tastatur eingegeben werden und festgestellt wird, daß die CPU keine effektive Datenverarbeitung ausführt (Warte- bzw. Ruhezustand). Die obige Schlafmodusfunktion ist zum Beispiel in dem Dokument US- A-5 083 226 offenbart.
Um in den Schlafmodus umzuschalten, ist es notwendig, festzustellen, daß die CPU keine effektive Datenverarbeitung ausführt. Es ist bis jetzt notwendig gewesen, das Anwendungsprogramm mit der Funktion zu versehen, festzustellen, daß die CPU keine effektive Datenverarbeitung ausführt, wenn der Benutzer das Anwendungsprogramm ausführt. Konkret setzt das BIOS (Basis-Eingabe-Ausgabe-System), das vorher für Personalcomputer vorbereitet bzw. bereitgestellt worden ist, einen Merker, wenn es eine Antwort (Unterbrechungsoperation) von einer Eingabe/Ausgabe-Vorrichtung (z B. einer Tastatur) empfängt. Sofern nicht der Merker gesetzt ist, führt das Anwendungsprogramm eine Operation in dem Schlafmodus aus, weil er bestimmt, daß keine Daten eingegeben oder ausgegeben werden (das heißt, die CPU führt keine effektive Datenverarbeitung aus). Der Schlafmodus wird beendet bzw. verlassen, wenn eine Unterbrechung von der Eingabe/Ausgabe-Vorrichtung auftritt. Wie oben erwähnt ist, ist es bis jetzt notwendig gewesen, das Anwendungsprogramm zu entwickeln, wobei der Schlafmodus berücksichtigt wird, um die Schlafmodusfunktion effektiv zu machen. Daher ist es nicht leicht, das Anwendungsprogramm zu entwickeln, und die Effizienz für eine Ausführung des Anwendungsprogramms nimmt ebenfalls ab.
Das Dokument nach dem Stand der Technik IBM Technical Disclosure Bulletin, Band 29, Nr. 9, Februar 1987, Armonk, New York, USA, Seiten 4122 bis 4124, "System power savings by automatic sleep mode", offenbart ein Mikrocomputersystem mit verschiedenen Schlafmodi, das eine CPU, ein I/O-Mittel, ein Taktgenerator- bzw. Taktgebermittel, ein Registermittel, um die Daten zur Bestimmung, daß kein Tastenanschlag vorliegt, für das BIOS bereit zu speichern, und ein Schlafregelungsmittel einschließt, um den Schlafmodus gemäß den Daten einzustellen, die in dem Registermittel gespeichert sind.
Ferner beschreibt das Dokument nach dem Stand der Technik Patent Abstracts of Japan, Band 7, Nr. 224 (P-227) [ 1369 ], 5. Oktober 1983; & JP-A-58 115 513 (Fujitsu K. K.), 9. Juli 1983, ein eine Taktfrequenz teilendes Mittel, um ein Niederfrequenz-Takt signal zu erzeugen, das erhalten wird, indem das Taktsignal geteilt wird, welches von dem Taktgebermittel gesendet wird, und ein Auswahlmittel, um einer Verarbeitungsvorrichtung entweder das Niederfrequenz-Taktsignal oder ein Hochfrequenz-Takt signal zuzuführen.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Rechnersystem zu schaffen, das geeignet ist, um die Schlaffunktion sogar für das Anwendungsprogramm, das keinen Schlafmodus berücksichtigt, effektiv auszuführen, indem das Mittel, um den Zustand zu bestimmen, in welchem die CPU keine effektive Datenverarbeitung ausführt, in dem Rechnersystem mit der Schlafmodusfunktion eingebaut wird.
Um diese Aufgabe zu lösen, sieht die vorliegende Erfindung ein Rechnersystem vor, wie in Anspruch 1 spezifiziert ist.
Das Rechnersystem ist mit einer Taktgeber- bzw. -erzeugungsschaltung, um Taktimpulse zu erzeugen, die für einen Betrieb bzw. eine Operation der CPU notwendig sind, um verschiedene Datenverarbeitungen auszuführen, und den Takt der CPU zuzuführen, einem Register, um Daten zu halten, um zu bestimmen, daß sich die CPU im Warte- bzw. Ruhezustand befindet, in dem sie keine effektive Datenverarbeitung ausführt, und einer Schlafregelungseinheit ausgestattet, um den Schlafmodus gemaß der Daten einzustellen, die in dem Register gespeichert sind, und eine Zufuhr des Taktimpulses zu der CPU von der Takterzeugungsschaltung zu stoppen bzw. zu unterbrechen.
Die Schlafregelungseinheit stoppt eine Zufuhr des Taktimpulses zu der CPU und die CPU-Operation in dem Schlafmodus. Dies macht es möglich, einen Energieverbrauch zu verringern, wenn sich die CPU im Warte- bzw. Ruhezustand befindet, in dem sie keine effektive Datenverarbeitung ausführt.
Diese Erfindung kann vollständiger aus der folgenden ausführlichen Beschreibung verstanden werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird, in welchen:
Figur 1 das Blockdiagramm ist, welches einen Hauptteil des Rechnersystems zeigt, das sich auf eine Ausführungsform dieser Erfindung bezieht;
Figur 2 ein Blockdiagramm ist, das die Schlafmodus-Anzeigevorrichtung zeigt, die sich auf die Ausführungsform bezieht;
die Figuren 3A bis 3C die Zeitablaufdarstellung bzw. Zeittafel zeigen, um die Operation der CPU zu beschreiben, die sich auf die Ausführungsform bezieht;
die Figuren 4A bis 4C die Zeitablaufdarstellung bzw. Zeittafel zeigen, um die Operation des Systems zu beschreiben, das sich auf die Ausführungsform bezieht;
die Figuren 5 bis 8 das Flußdiagramm darstellen, um die Operation des Systems zu beschreiben, das sich auf die Ausführungsform bezieht;
Figur 9 das Blockdiagramm ist, das ein modifiziertes Beispiel der Blockregelungsschaltung darstellt, die sich auf die Ausführungsform bezieht; und
Figur 10 das Blockdiagramm ist, das den gesamten Aufbau des Rechnersystems darstellt, welches sich auf eine andere Ausführungsform dieser Erfindung bezieht.
Das folgende beschreibt Ausführungsformen dieser Erfindung gemäß den Zeichnungen.
Das Rechnersystem in der Ausführungsform ist ein Personalcomputer vom Laptop- Typ, der durch eine wiederaufladbare Batterie betrieben wird. Dieses System ist, wie in Figur 10 dargestellt ist, mit einem Mikroprozessor 10, welcher eine zentrale Verarbeitungseinheit (CPU) bildet, einer Tastatur 11, einem Tastaturregler (KBC) 12, einem Speicher 13, einem ROM (Nurlesespeicher) 14, der ein BIOS speichert, und einer I/O-(Eingabe/Ausgabe)-Vorrichtung 15 ausgestattet. Die Tastatur 11 und der KBC 12 bilden eine Eingabeeinheit, um Daten durch eine Betätigung verschiedener Tasten auf der Tastatur 11 einzugeben. Der Speicher 13 enthält einen Lese/Schreibspeicher (RAM), der verschiedene Register umfaßt, welche den Tastenpuffer einschließen, um von der Tastatur 11 eingegebene Daten zu speichern. Der ROM 14 speichert das BIOS, um Eingabe/Ausgabe-Regelungsoperationen auszuführen. Die I/O-Vorrichtung 15 ist eine von der Tastatur 11 verschiedene Eingabe/Ausgabe-Vorrichtung, die zum Beispiel ein externer Speicher ist, so wie ein Diskettenlaufwerk. Außerdem besitzt dieses System einen DMA-Regler (DMAC) 16, eine logische Schaltung 17 für einen Schlafmodus und eine Taktregelungsschaltung 18. Der DMA-Regler 16 ist eine Schaltung, um einen direkten Speicherzugriff zu regeln. Die logische Schaltung 17 für einen Schlafmodus ist eine Schaltung, um die Schlafmodusfunktion auszuführen.
Die Taktregelungsschaltung 18 ist eine Schaltung, um einen Taktimpuls CP jedem Taktanschluß CK der CPU 10 und dem DMA-Regler 16 zuzuführen. Die Taktregelungsschaltung 18 besitzt, wie in Figur 1 dargestellt ist, einen Taktgenerator bzw. Taktgeber 20, um den Taktimpuls CP zu erzeugen, um die-Betriebs- bzw. Operationsgeschwindigkeit der CPU 10 und des UND-Gates bzw. -Tors 21 zu bestimmen. Das UND-Tor 21 wird durch das Regelungssignal SS torgesteuert, das von der Schaltung 17 ausgegeben wird, um den Taktimpuls CP zu übertragen, der durch die Taktregelungsschaltung 18 an jeden Taktanschluß CK der CPU 10 und den Regler 16 ausgegeben wird.
Figur 1 zeigt das ausführliche Blockdiagramm der logischen Schaltung 17 für einen Schlafmodus und periphere logische Schaltungen der CPU 10. Die periphere logische Schaltung besitzt eine I/O-Decodiervorrichtung 22, eine Speicher-Decodiervorrichtung 23 und eine Befehls-Decodiervorrichtung 24. Die I/O-Decodiervorrichtung 22 gibt das I/O-Auswahlsignal aus, um auf die I/O-Vorrichtung 15 zuzugreifen. Die Speicher- Decodiervorrichtung 23 gibt das Bild-RAM-Auswahlsignal für einen Speicherzugriff in der Ausführungsform aus. Das Bild-RAM-Auswahlsignal ist das Regelungssignal, um den Bild-RAM anzuweisen bzw. zu bestimmen, die Daten zu speichern, die auf dem Schirm der Anzeigeeinheit angezeigt werden sollen, die eine Einheit der I/O Vorrichtung 15 ist. Wenn die Befehls Decodiervorrichtung 24 auf den Speicher oder die I/O-Vorrichtung 15 zugreift, dekodiert sie das Regelungssignal (Speicher/I/O Auswahlsignal M/ ), das von der CPU 10 gesendet wird, um das Speicherlese-Regelungssignal , das Speicherschreib-Regelungssignal , das I/O-Lese-Regelungssignal und das I/O-Schreib-Regelungssignal auszugeben.
Die periphere logische Schaltung besitzt verschiedene Arten von logischen Gate- Schaltungen bzw. Torschaltungen. Verschiedene Arten von logischen Torschaltungen verwenden ODER-Tore 25 bis 28 für eine invertierte bzw. umgekehrte Eingabe und umgekehrte Ausgabe, UND-Tore 29 bis 32 für eine umgekehrte Eingabe und umgekehrte Ausgabe und ein NICHT-UND- bzw. NAND-Tor 33 für eine umgekehrte Eingabe bei einer Seite. Die periphere logische Schaltung besitzt Flip-Flop-Schaltungen 34 und 35, um Daten zu halten, eine Flip-Flop-Schaltung 36, um die synchronisierende Schaltung für eine Zeitsteuerungseinstellung zu bilden, eine Pufferschaltung 37, um die Ausgabe der Flip-Flop-Schaltung 34 zu puffern bzw. zwischenzuspeichern, und ein Schlafregelungsregister 38.
Außerdem sind ein Unterbrechungsregler 39, ein Rückstellregler 40 und ein Datenbus 41 als die periphere Schaltung von CPU 10 eingebaut. Der Unterbrechungsregler 39 gibt Unterbrechungssignale INT und NMI (nicht maskierbare Unterbrechung) aus, wenn Daten von der Tastatur 11 eingegeben werden oder ein Zugriff auf die I/O-Vorrichtung 15 vorgenommen wird. Der Rückstellregler 40 gibt das Systemrückstellsignal aus.
Das folgende beschreibt den Betrieb bzw. die Operation der Ausführungsform gemäß den Figuren 5 bis 8. Wenn die Energiequelle des Systems (Batterie) eingeschaltet wird, arbeitet der Taktgenerator bzw. Taktgeber 20 der Taktregelungsschaltung, um den Taktimpuls CP zu erzeugen. In diesem Fall wird das Regelungssignal SS mit dem logischen Pegel "H" von der logischen Schaltung 17 für einen Schlafmodus in dem normalen Operationsmodus ausgegeben, in dem die Schlafmodusfunktion nicht wirksam ist. Daher überträgt, wie in Figur 1 dargestellt ist, das UND-Tor 21 den Taktimpuls CP zu dem Taktanschluß CK der CPU 10. Demgemäß führt die CPU 10 eine normale Datenverarbeitung bei dem Maschinenzyklus, wie in den Figuren 3A bis 3C dargestellt ist, zum Beispiel synchron mit dem Taktimpuls CK (CP) aus. In diesem Fall wird die Dateneingabe/ausgabe Operation durch das BIOS in dem System geregelt, wenn die CPU 10 das Anwendungsprogramm ausführt. Das BIOS führt, wie in Figur 5 dargestellt ist, eine Dateneingabe/ausgabe-Operation (Schritt 3) aus, falls es eine Reaktion bzw. Antwort (Zugriff) von der Tastatur 11 und der I/O-Vorrichtung 15 empfängt (JA in Schritt 2). Das BIOS setzt, wie in Figur 6 dargestellt ist, einen Merker (Eingabe/Ausgabe-Regelungsmerker gemäß Software) (Schritt 6) durch die I/O-Statusroutine, die eine Subroutine bzw. ein Unterprogramm ist, falls es eine Antwort von der Tastatur 11 und der I/O-Vorrichtung 15 empfängt (JA in Schritt 5). Vorausgesetzt, daß das BIOS keine Antwort empfängt (NEIN in Schritt S5), löscht es den Merker (Schritt S7). Währenddessen ruft es, falls das Anwendungsprogramm gestartet wird, die I/O-Statusroutine des BIOS auf, wie in Figur 7 dargestellt ist, und eine Entscheidung darüber, ob ein Merker gesetzt ist oder nicht, wird ausgeführt (Schritt S12). Falls der Merker gesetzt ist (Schritt S14), ruft das Anwendungsprogramm die I/O-Routine des BIOS auf (Schritt S14), und die I/O-Routine führt eine Dateneingabe/ausgabe-Operation aus (Schritt S15). Sofern nicht der Merker gesetzt ist (NEIN in Schritt S12), führt das Anwendungsprogramm eine Verarbeitung aus, die sich von der gewöhnlichen Datenverarbeitung unterscheidet (z.B. eine Verarbeitung, um den Taktmodus auf dem Schirm der Anzeigeeinheit anzuzeigen), weil eine Dateneingabe/ausgabe-Operation nicht ausgeführt wird (Schritt S13). Schritt S13 schließt den Fall ein, in welchem keine Verarbeitung ausgeführt wird. Das heißt, in Schritt 13 kann der Zustand auftreten, in dem die CPU 10 keine effektive Datenverarbeitung ausführt (Warte- bzw. Ruhezustand). Diese Erfindung bezweckt eine Ausführung der Schlafmodusfunktion, falls sich die CPU 10 im Warte- bzw. Ruhezustand befindet, gemäß einer Entscheidung darüber, ob sich die CPU 10 im Warte- bzw. Ruhezustand befindet oder nicht, durch die in Figur 1 dargestellte logische Schaltung.
Konkret bezweckt diese Erfindung eine Hinzufügung von Schritt 22, um zu entscheiden, ob sich die CPU 10 im Warte- bzw. Ruhezustand befindet, in der I/O- Statusroutine des BIOS, wie in Figur 8 dargestellt ist. Eine Entscheidung darüber, ob sich die CPU 10 in dem Warte- bzw. Ruhezustand befindet oder nicht, wird gemäß den Daten CI vorgenommen, die aus dem Puffer 37 durch den Datenbus 41 durch die CPU 10 gelesen werden, um den Warte- bzw. Ruhezustand zu bestimmen. Die Daten CI werden durch eine Flip-Flop-Schaltung 34 gehalten, wie in Figur 1 dargestellt ist. Die Flip-Flop-Schaltung 34 hält diese Daten CI mit dem logischen Pegel "H" bei der Anstiegsflanke des Lese-Regelungssignals für einen I/O-Anschluß (I/O-Vorrichtung 15), das von dem UND-Tor 30 mit der Zeitabstimmung bzw. Zeiteinstellung ausgegeben wird, die in die Figur 4A dargestellt ist. Die Flip-Flop-Schaltung 34 wird durch das Signal (logischer Pegel "H") eingestellt, das von dem ODER-Tor 27 ausgegeben wird. Das ODER-Tor 27 gibt das Signal (logischer Pegel "L") aus, um die Flip-Flop- Schaltung 34 zuruckzustellen, wenn irgendein Signal von dem Signal mit dem logischen Pegel "L", I/O-Lese-Regelungssignal und I/O-Schreib-Regelungssignal durch die logische Schaltung ausgegeben wird, welche ODER-Tore 25 und 26, UND-Tore 31 und 32 und das NAND-Tor 33 enthält. Das heißt, die Flip-Flop- Schaltung 34 wird zurückgestellt, wenn auf den Speicher, der als der Bild-RAM oder die I/O-Vorrichtung 15 arbeitet, zugegriffen wird (Vorliegen einer Antwort). Mit anderen Worten wird, sofern nicht die Flip-Flop-Schaltung 34 zurückgestellt wird, auf den Speicher oder die I/O-Vorrichtung 15 nicht zugegriffen, und die CPU 10 befindet sich im Warte- bzw. Ruhezustand. Das ODER-Tor 27 gibt das Signal aus, um did Flip-Flop-Schaltung 34 zurückzustellen, wenn das Schlaf-Sperr- bzw. Blockiersignal vom Schlafregelungsregister 38 eingegeben wird oder das Systemrückstellsignal von einem Rückstellregler 40 eingegeben wird. Das Schlafregelungsregister 38 ist das Register, um die Daten zu speichern, um die Schlafmodus-Eingabe durch den Benutzer zu sperren bzw. zu blockieren, wobei der Setup-Schirm des Systems verwendet wird.
Die CPU 10 liest, wie in Figur 4C dargestellt ist, die Daten CI mit dem logischen Pegel "H", welche durch die Flip-Flop-Schaltung 34 gehalten werden, zu dem Zeitpunkt, der kurz vor der Anstiegsflanke des Lese-Regelungssignals liegt. Daher wird, wie in Figur 8 dargestellt ist, wenn die CPU 10 die Daten CI in der I/O-Statusroutine des BIOS liest, entschieden, daß sich die CPU 10 im Warte- bzw. Ruhezustand befindet (JA in Schritt 22). Demgemäß stellt das BIOS den Schlafmodus ein (Schritt S23). Das heißt, die CPU 10 gibt das Regelungssignal aus, damit der Schlafmodus arbeitet bzw. tätig ist, und veranlaßt das UND-Tor 29, das in Figur 1 dargestellt ist, den Schlafimpuls SP auszugeben. Eine Flip-Flop-Schaltung 35 hält die Daten, um den Schlafmodus synchron mit dem Schlafimpuls SP zu bestimmen, und gibt das Signal Q mit dem logischen Pegel "H" aus. Eine Flip-Flop-Schaltung 36 gibt das Regelungssignal SS, welches das Schlafmodussignal mit dem logischen Pegel "L" ist, gemäß der Signalausgabe von der Flip-Flop-Schaltung 35 aus. Das Regelungssignal SS wird um die vorgeschriebene Zeit durch die Flip-Flop-Schaltung 36 verzögert und zu dem Tor-Regelungsanschluß des UND-Tors 21 übertragen. Das UND-Tor 21 sperrt bzw. blockiert eine Übertragung des Taktimpulses CP von dem Taktgeber 20, um eine Zufuhr des Taktimpulses zu der CPU 10 zu stoppen bzw. zu unterbrechen. Die CPU 10 führt die Schlafmodus-Verarbeitung aus, um den Schlafimpuls SP durch die Flip-Flop-Schaltung 36 auszugeben, die eine synchronisierende Schaltung ist, bevor eine Zufuhr des Taktimpulses CP zu der CPU 10 unterbrochen bzw. gestoppt wird. Somit wird der Warte- bzw. Ruhezustand, in dem die CPU 10 keine effektive Verarbeitung ausführt, durch die Flip-Flop-Schaltung 34 gehalten und durch die CPU 10 gelesen und festgestellt. Der Schlafmodus arbeitet bzw. ist tätig gemäß einer Feststdlung des Warte- bzw. Ruhezustandes der CPU 10. Wenn der Schlafmodus arbeitet bzw. tätig ist, wird eine Zufuhr des Taktimpulses CP zu der CPU 10 gestoppt bzw. unterbrochen. Daher endet die Operation der CPU 10. Deshalb wird der Energieverbrauch des Systems verringert, weil der Schlafmodus, um eine Zufuhr des Taktimpulses CP zu der CPU 10 zu stoppen, in dem Warte- bzw. Ruhezustand arbeitet, in dem die CPU 10 keine effektive Verarbeitung ausführt.
Wie in Figur 2 dargestellt ist, besitzt dieses System einen Indikator bzw. eine Anzeigevorrichtung 50, um den Zustand zu bestimmen, in welchem der Schlafmodus arbeitet bzw. tätig ist. Die Anzeigevorrichtung 50 ist mit einer lichtemittierenden Diode 51 ausgestattet, welche die Schaltung ist, um die lichtemittierende Diode 51 gemäß dem Regelungssignal SS mit dem logischen Pegel "L" zu betreiben, das von der Flip-Flop-Schaltung 36 gesendet wird. Dies ermöglicht dem Benutzer, durch die Anzeigevorrichtung 50 visuell zu bestätigen, daß sich das System in dem Schlafmodus befindet. Wie in Schritt S23 in Figur 8 dargestellt ist, wird, falls eine Unterbrechungsverarbeitung (z.B. eine Eingabe von Daten durch die Tastatur 11) ausgeführt, wenn der Schlafmodus eingestellt ist (JA in Schritt S24), der Schlafmodus beendet bzw. verlassen (Schritt S25). Das heißt, wie in Figur 1 dargestellt ist, gibt, falls Daten durch die Tastatur 11 eingegeben werden, der Unterbrechungsregler 39 das Unterbrechungssignal aus, wird das Unterbrechungssignal in die CPU 10 und das ODER-Tor 28 eingegeben. Das ODER-Tor 28 gibt das Signal aus, um die Flip-Flop-Schaltung 35 zurückzustellen, wenn das Unterbrechungssignal eingegeben wird. Somit werden die Daten, welche durch die Flip-Flop-Schaltung 35 gehalten werden, um den Schlafmodus zu bestimmen, zurückgestellt, und das Regelungssignal SS mit dem logischen Pegel "H" wird zu dem Tor-Regelungsanschluß des UND-Tors 21 übertragen. Daher überträgt das UND-Tor 21 den Taktimpuls CP, der durch den Taktgeber 20 ausgegeben wird, um ihn der CPU 10 zuzuführen. In diesem Fall gibt das ODER-Tor 28 das Signal aus, um die Flip-Flop-Schaltung 35 zurückzustellen, sogar falls das Signal von dem Unterbrechungsregler 39 eingegeben wird oder das Daten-Anforderungssignal , welches von dem DMA-Regler 16 an die CPU 10 ausgegeben wird, eingegeben wird.
Falls JA in Schritt S21 und NEIN in Schritt S22 in Figur 8 gelten, setzt oder löscht das BIOS den Merker, wie in Figur 6 dargestellt ist. Außerdem ist es, wie in Figur 9 dargestellt ist, ebenfalls möglich, das System aufzubauen, so daß der Niedeffrequenz impuls LP der CPU 10, ohne eine Zufuhr des Taktimpulses CP zu unterbrechen bzw. zu stoppen, in dem Schlafmodus mit einem Taktfrequenzteiler 60 und Selektor 61 zu geführt wird. Das heißt, der Taktfrequenzteiler 60 teilt den Hochfrequenz-Taktimpuls CP, welcher durch den Taktgeber 20 ausgegeben wird, und gibt den Niederfrequenz- Taktimpuls LP für den Schlafmodus aus. Der Selektor 61 führt normalerweise den Taktimpuls CP der CPU 10 zu. Unterdessen ändert der Selektor 61 den Hochfrequenz- Taktimpuls CP in den Niederfrequenz-Taktimpuls LP, um ihn der CPU 10 zuzuführen, gemäß dem Regelungssignal SS mit dem logischen Pegel "L", das von der Flip-Flop- Schaltung 36 gesendet wird. Das heißt, falls der Schlafmodus eingestellt ist, wird die CPU 10 gemäß dem Niederfrequenz-Taktimpuls LP betrieben. Somit führt die CPU 10 eine Datenverarbeitung mit geringer Geschwindigkeit, die keine Hochgeschwindigkeitsoperation verlangt, in dem Schlafmodus aus. Daher kann der Energieverbrauch des Systems im Vergleich zu dem Fall einer normalen Hochgeschwindigkeitsoperation weiter verringert werden.
Wie oben erwähnt ist, ermöglicht diese Erfindung der logischen Schaltung, die eine Hardware ist, den Warte- bzw. Ruhezustand zu bestimmen, in dem die CPU keine effektive Datenverarbeitung ausführt. Dies macht es möglich, die Verarbeitung auszuführen, so daß der Schlafmodus arbeitet bzw. tätig ist, wenn sich die CPU 10 im Ruhezustand befindet, beim Überprüfen des I/O-Status mit der I/O-Statusroutine des BIOS. Daher kann der Schlafmodus sogar für eine Ausführung des Anwendungsprogramms effektiv betrieben werden, wobei kein Schlafmodus berücksichtigt wird. Mit anderen Worten ist es möglich, die Last bzw. Mühe zu beseitigen, das Anwendungsprogramm mit der Schlafmodusfunktion zu versehen und die Schlafmodusfunktion in der Entwicklung des Programms effektiv darzustellen.

Claims

1. Ein Rechnersystem mit einer Schlaffunktion, welches ein Verarbeitungsmittel (10), das die zentrale Verarbeitungseinheit für das System bildet, um verschiedene Datenverarbeitungen auszuführen, und I/O-Mittel (11, 15) einschließt, um eine Eingabe/Ausgabe von Daten auszuführen, mit:

Taktgebermittel (20), um das Taktsignal zu erzeugen, das für eine Operation del Verarbeitungsmittels (10) nowendig ist; und

Speicher- bzw. Registermittel (34) zum Halten von Daten, um zu bestimmen, ob sich das Verarbeitungsmittel (10) in einem Ruhezustand befindet, gekennzeichnet, indem weiter umfassend:

Übertragungsmittel (37, 41), um die Daten, die in dem Registermittel (34) gehalten werden, zu dem Verarbeitungsmittel (10) als Antwort auf eine Leseoperation ( ) des Verarbeitungsmittels (10) zu übertragen, und

Schlafregelungsmittel (17, S22, S23), um den Schlafmodus gemäß der Daten einzustellen, die zu dem Verarbeitungsmittel (10) übertragen werden, wobei dadurch entweder die Operation des Verarbeitungsmittels (10) gestoppt bzw. unterbrochen oder dessen Operationsgeschwindigkeit verringert wird, indem die Zufuhr des Taktsignals zu oder die Frequenz des Taktsignals an dem Verarbeitungsmittel (10) geregelt wird.

2. Ein System nach Anspruch 1 mit einer logischen Schaltung (27, 30, 34), welche das Registermittel (34) mit einer Flip-Flop-Schaltung (34) enthält, die eingestellt wird, um den Ruhezustand zu bestimmen, wenn auf das I/O-Mittel (11, 15) innerhalb einer bestimmten Periode nicht zugegriffen wird, und die zurückgestellt wird, wenn auf das I/O-Mittel (11, 15) zugegriffen wird.

3. Ein System nach Anspruch 1, dadurch gekennzeichnet, daß das Schlafregelungsmittel (17) ein Registermittel (35) besitzt, um die Daten zu halten, um den Schlafmodus zu bestimmen, wenn das Verarbeitungsmittel (10) die Daten liest, die in dem Registermittel (34) gehalten werden, und die logische Schaltung (21), um die Zufuhr des Taktsignals von dem Taktgebermittel (20) zu dem Verarbeitungsmittel (10) zu stoppen bzw. zu unterbrechen, wenn der Schlafmodus eingestellt ist.

4. Ein System nach Anspruch 1, ferner umfassend:

eine Anzeigevorrichtung (50), um visuell zu bestimmen, daß sich das System in einem Schlafmodus befindet, wenn der Schlafmodus eingestellt ist.

5. Ein System nach Anspruch 1, dadurch gekennzeichnet, daß das Schlafregelungsmittel (17) ein Taktfrequenz-Teilungsmittel (60) besitzt, um ein Niedeffrequenz Taktsignal zu erzeugen, das erhalten wird, indem das Taktsignal geteilt wird, welches von dem Taktgebermittel (20) gesendet wird und weiter ein Auswahlmittel (61) besitzt, um das Niederfrequenz-Taktsignal dem Verarbeitungsmittel (10) zuzuführen wenn der Schlafmodus eingestellt ist oder um andernfalls das Taktsignal zuzuführen, das von dem Taktgebermittel (20) gesendet wird.

6. Ein System nach Anspruch 2, dadurch gekennzeichnet, dab das Ubertragungsmittel (37, 41) die Daten, die durch die Flip-Flop-Schaltung (34) des Registermittels (34) gehalten werden, zu dem Verarbeitungsmittel (10) gemäß der Leseoperation des Verarbeitungsmittels (10) überträgt.

7. Ein System nach Anspruch 3. dadurch gekennzeichnet, daß das Schlafregelungsmittel (17) ein Löschmittel (28, 39) besitzt, um die Daten zu löschen. die durch das Schlafmodus-Registermittel (35) gehalten werden. wenn ein durch das I/O- Mittel (11, 15) ausgegebenes Unterbrechungssignal eingegeben wird.