DE69019347T2 - Signal receiver with level detection. - Google Patents

Description

Hintergrund der ErfindungBackground of the invention

Die vorliegende Erfindung betrifft einen Signalempfänger, der ein optisches oder elektrisches digitales Signal empfängt, es mittels eines Empfangsverstärkers verstärkt und dann mittels eines Komparators entscheidet, welchen Logikwert es hat.The present invention relates to a signal receiver that receives an optical or electrical digital signal, amplifies it by means of a receiving amplifier and then decides what logic value it has by means of a comparator.

Bei dieser bisher eingesetzten Art von Signalempfängern, ist an der Eingangsseite des Empfangsverstärkers ein Gleichstrom-Blockkondensator vorgesehen, wenn die Gleichstromkomponente eines Eingangssignals stark variiert, oder wenn die Drift beispielsweise eines photoelektrischen Umsetzers an der Eingangsseite groß ist. Fig. 1 zeigt ein Beispiel des Standes der Technik eines Signalempfängers, der ein optisches digitales Signal empfangenden Art. Ein optisches Eingangssignal Pin (Reihe A in Fig. 2) wird an einen photoelektrischen Umsetzer 11 angelegt, in welchem es mittels einer Photodiode 1a in ein elektrisches Signal umgesetzt wird, welches von einem Verstärker 1b verstärkt wird. Das verstärkte Signal wird über einen Gleichstrom-Blockkondensator 12 an einen invertierenden Verstärker 13 angelegt, in welchem es weiter verstärkt wird Das verstärkte Ausgangssignal (Reihe B in Fig. 2) wird dem Eingangsanschluß eines Komparators 14 zugeführt. Der Gleichstrom-Blockkondensator 12 und der invertierende Verstärker 13 stellen einen Empfangsverstärker 15 dar.In this type of signal receiver used heretofore, a DC blocking capacitor is provided on the input side of the receiving amplifier when the DC component of an input signal varies greatly, or when the drift of, for example, a photoelectric converter on the input side is large. Fig. 1 shows an example of the prior art of a signal receiver of the type receiving an optical digital signal. An optical input signal Pin (row A in Fig. 2) is applied to a photoelectric converter 11, in which it is converted by means of a photodiode 1a into an electrical signal, which is amplified by an amplifier 1b. The amplified signal is applied via a DC blocking capacitor 12 to an inverting amplifier 13, in which it is further amplified. The amplified output signal (row B in Fig. 2) is fed to the input terminal of a comparator 14. The DC blocking capacitor 12 and the inverting amplifier 13 constitute a receiving amplifier 15.

Wie in Reihe ß in Fig. 2 gezeigt, unterliegt das Ausgangssignal Vo des Empfangsverstärkers 15 unter dem Einfluß einer Zeitkonstantenschaltung, die von der Kapazität des Gleichstrom-Blockkondensators 12 und dem Eingangswiderstand des invertierenden Verstärkers 13 gebildet wird, einer Transienten-Erscheinung. Das Ausgangssignal Vo des Empfangsverstärkers 15 wird in dem Komparator 14 mit einem Schwellenwert VT verglichen, und der Komparator liefert ein Signal (Reihe C in Fig. 2), welches abhängig davon, ob das Ausgangssignal Vo kleiner oder größer als der Schwellenwert VT ist, einen hohen oder einen niedrigen Pegel annimmt.As shown in row ß in Fig. 2, the output signal Vo of the receiving amplifier 15 subjects to a transient phenomenon under the influence of a time constant circuit formed by the capacitance of the DC blocking capacitor 12 and the input resistance of the inverting amplifier 13. The output signal Vo of the receiving amplifier 15 is compared in the comparator 14 with a threshold value VT, and the comparator delivers a signal (row C in Fig. 2) which assumes a high or a low level depending on whether the output signal Vo is smaller or greater than the threshold value VT.

Nimmt man an, daß die Schwellenspannung VT des Komparators 14 auf einen niedrigen Wert eingestellt ist, wie in Reihe B in Fig. 2 gezeigt, und gemäß Darstellung in Reihe A von Fig. 2 ein zweites Eingangssignal p einer Amplitude, die beträchtlich kleiner ist als die eines ersten Eingangssignals S, während der Aus-Periode des ersten Eingangssignals S einer normalen Amplitude angelegt wird, dann können einige der zweiten Eingangssignalimpulse p, z. B. zwei Impulse auf der rechten Seite, vom Komparator 14 nicht erfaßt werden, wie in Reihe C von Fig. 2 gezeigt Wenn die Schwellenspannung VT auf einen so hohen Wert eingestellt wird, wie durch VT' in Reihe B von Fig. 2 gezeigt, bleibt das Ausgangssignal des Komparators für eine bestimmte Zeitspanne nach Ankunft eines Eingangssignals auf hohem Pegel, wie in Reihe D von Fig. 2 gezeigt, und während dieser Zeit ist keine Signalerkennung möglich. Der herkömmliche Signalempfänger ist deshalb fehlerhaft, da einige der zweiten digitalen Signale p einer kleinen Amplitude, die während der Aus-Periode des ersten digitalen Signals S einer großen Amplitude empfangen werden, aufgrund der vorerwahnten Transienten-Erscheinung des Empfangsverstärkers nicht erkannt werden.Assuming that the threshold voltage VT of the comparator 14 is set to a low value as shown in row B of Fig. 2 and a second input signal p of an amplitude considerably smaller than that of a first input signal S is applied during the off period of the first input signal S of a normal amplitude as shown in row A of Fig. 2, some of the second input signal pulses p, e.g. two pulses on the right side, cannot be detected by the comparator 14 as shown in row C of Fig. 2. If the threshold voltage VT is set to such a high value as shown by VT' in row B of Fig. 2, the output of the comparator remains at a high level for a certain period of time after the arrival of an input signal as shown in row D of Fig. 2 and no signal detection is possible during this time. The conventional signal receiver is defective because some of the second digital signals p of a small amplitude received during the off period of the first digital signal S of a large amplitude are not detected due to the aforementioned transient phenomenon of the receiving amplifier.

Das Dokument Patent Abstract of Japan, Band 5, Nr. 23 (E-45[695], 12. Februar 1981 & JP- A-55-150645 offenbart einen Signalempfänger, der ein digitales Eingangssignal verstärkt und es mit einem Schwellenwert vergleicht, um eine Pegelentscheidung auszuführen. Bei diesem Stand der Technik wird das Eingangssignal von einem Pufferverstärker verstärkt, und das verstärkte Eingangssignal einem Eingang eines Komparators geliefert. Das verstärkte Eingangssignal wird außerdem zwei Spitzenhalteschaltungen, d. h. einer positiven und einer negativen Spitzenhalteschaltung geliefert. Die positive und die negative Spitzenhaltespannung, die von den Spitzenhalteschaltungen gelietert werden, werden in einem geeigneten Verhältnis zur Schaffung einer Schwellenspannung addiert, welche an den anderen Eingang des Komparators angelegt wird. Mittels der beiden Spitzenhalteschaltungen erreicht dieser Stand der Technik eine automatische Schwellenwertsteuerung.The document Patent Abstract of Japan, Vol. 5, No. 23 (E-45[695], February 12, 1981 & JP-A-55-150645 discloses a signal receiver which amplifies a digital input signal and compares it with a threshold value to perform a level decision. In this prior art, the input signal is amplified by a buffer amplifier and the amplified input signal is supplied to one input of a comparator. The amplified input signal is also supplied to two peak hold circuits, i.e., a positive and a negative peak hold circuit. The positive and negative peak hold voltages supplied by the peak hold circuits are added in an appropriate ratio to provide a threshold voltage which is applied to the other input of the comparator. By means of the two peak hold circuits, this prior art achieves automatic threshold control.

Zusammenfassung der ErfindungSummary of the invention

Es ist eine Aufgabe der vorliegenden Erfindung, einen Signalempfänger zu schaffen, der ohne solch einen Fehler des Standes der Technik ist.It is an object of the present invention to provide a signal receiver which is free from such a prior art defect.

Diese Aufgabe wird durch einen Signalempfänger gelöst, wie er in Anspruch 1 beansprucht wird. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche.This object is achieved by a signal receiver as claimed in claim 1. Preferred embodiments of the invention are the subject of the subclaims.

Der Signalempfänger der vorliegenden Erfindung hat eine Anordnung, bei der das digitale Eingangssignal von einem Empfangsverstärker verstärkt wird und das verstärkte Ausgangssignal von einem Komparator mit einem Schwellenwert verglichen wird, um dadurch eine Entscheidung über den Logikpegel durchzuführen. Der Empfangsverstärker ist aus einem Summierverstärker, einer Spitzenhalteschaltung und einem Differenzverstärker aufgebaut.The signal receiver of the present invention has an arrangement in which the digital input signal is amplified by a receiving amplifier and the amplified output signal is compared with a threshold value by a comparator to thereby make a decision on the logic level. The receiving amplifier is constructed of a summing amplifier, a peak hold circuit and a differential amplifier.

Der Summierverstärker summiert und verstärkt das digitale Eingangssignal und das Ausgangssignal des Differenzverstärkers und liefert das verstärkte Ausgangssignal an den Komparator der nächsten Stufe. Die Spitzenhalteschaltung hält den Spitzenwert der Ausgangssignalwellenform des Summierverstärkers, und das von der Spitzenhalteschaltung gehaltene Signal wird zum Vergleich mit einem Referenzsignal an den Differenzverstärker angelegt, während ein der Differenz zwischen den beiden Signalen entsprechendes Signal dem Summierverstärker geliefert wird.The summing amplifier sums and amplifies the digital input signal and the output signal of the differential amplifier and supplies the amplified output signal to the comparator of the next stage. The peak hold circuit holds the peak value of the output signal waveform of the summing amplifier, and the signal held by the peak hold circuit is applied to the differential amplifier for comparison with a reference signal, while a signal corresponding to the difference between the two signals is supplied to the summing amplifier.

Kurze Erläuterung der ZeichnungenBrief explanation of the drawings

Fig 1 ist ein Diagramm, das einen herkömmlichen Signalempfänger zum Empfang eines optischen Signals zeigt,Fig 1 is a diagram showing a conventional signal receiver for receiving an optical signal,

Fig. 2 ist ein Wellenformdiagramm, das Signale zeigt die an jeweiligen Teilen des in Fig. 1 dargestellten Signalempfängers auftreten,Fig. 2 is a waveform diagram showing signals appearing at respective parts of the signal receiver shown in Fig. 1,

Fig. 3 ist ein Schaltbild, das eine Ausführungsform der vorliegenden Erfindung darstellt,Fig. 3 is a circuit diagram illustrating an embodiment of the present invention,

Fig. 4 ist ein Wellenformdiagramm, das Signale zeigt die an jeweiligen Teilen der in Fig. 3 gezeigten Ausführungsform auftretenFig. 4 is a waveform diagram showing signals appearing at respective parts of the embodiment shown in Fig. 3

Fig. 5A ist ein Schaltungsdiagramm, das ein Beispiel einer Spitzenhalteschaltung 16 zeigt, die bei der Ausführungsform von Fig. 3 verwendet wird, undFig. 5A is a circuit diagram showing an example of a peak hold circuit 16 used in the embodiment of Fig. 3, and

Fig. 5B ist ein Schaltungsdiagramm, das eine modifizierte Form der Spitzenhalteschaltung 16 zeigt.Fig. 5B is a circuit diagram showing a modified form of the peak hold circuit 16.

Detaillierte Erläuterung der bevorzugten AusführungsformDetailed explanation of the preferred embodiment

Unter Bezugnahme auf die Fig. 3 und 4 wird eine Ausführungsform der vorliegenden Erfindung beschrieben. Ein digitales Signal Vi(t), das an einen Eingangsanschluß IN angelegt wird, wird über einen Gleichstrom-Blockkondensator 12 und einen Widerstand 31 eines Summierverstärkers 30 einem invertierenden Eingangsanschluß eines Operationsverstärkers 33 geliefert. Das Ausgangssignal Vo(t) des 0perationsverstärkers 33 liegt an einem Komparator 14 und an einer Spitzenhalteschaltung 16 an. Die Spitzenhalteschaltung 16 hält einen positiven Spitzenwert der Spannungswellenform des Ausgangssignals Vo(t). Folglich ist die Ausgangsspannung Vb(t) der Spitzenhalteschaltung 16 wie folgt:Referring to Figs. 3 and 4, an embodiment of the present invention will be described. A digital signal Vi(t) applied to an input terminal IN is supplied to an inverting input terminal of an operational amplifier 33 through a DC blocking capacitor 12 and a resistor 31 of a summing amplifier 30. The output signal Vo(t) of the operational amplifier 33 is applied to a comparator 14 and to a peak hold circuit 16. The peak hold circuit 16 holds a positive peak value of the voltage waveform of the output signal Vo(t). Consequently, the output voltage Vb(t) of the peak hold circuit 16 is as follows:

vb(t) ≥ 0 (1)vb(t) ≥ 0 (1)

Diese Spannung liegt an einem Eingangsanschluß eines Differenzverstärkers 20 an, in welchem eine Spannung der Differenz mit der Spannung Vs < eine Ausgangsspannung einer Stromquelle 17), die dem anderen Eingangsanschluß geliefert wird, K-fach verstärkt wird. D. h., über einen Widerstand 32 des Summierverstärkers 30 wird dem invertierenden Eingangsanschluß des 0perationsverstärkers 33 eine Ausgangsspannung Vc(t) geliefert, die durch die folgende Gleichung (2) ausgedrückt ist.This voltage is applied to an input terminal of a differential amplifier 20 in which a voltage of the difference is amplified K times with the voltage Vs < an output voltage of a current source 17) supplied to the other input terminal. That is, an output voltage Vc(t) expressed by the following equation (2) is supplied to the inverting input terminal of the operational amplifier 33 via a resistor 32 of the summing amplifier 30.

Vc(t) = K{Vb(t) - Vs} (2)Vc(t) = K{Vb(t) - Vs} (2)

Wenn man unter der Annahme, daß der Differenzverstärker 20 einen solchen bekannten Aufbau aufweist, wie er in Fig. 3 gezeigt ist, die Widerstandswerte beider Widerstände 21 und 22, die mit dem nicht-invertierenden bzw. dem invertierenden Eingangsanschluß eines Operationsverstärkers 23 in Reihe geschaltet sind, mit R&sub3; bezeichnet und die Widerstandswerte sowohl eines Widerstands 24, der zwischen den nicht-invertierenden Eingangsanschluß und einen gemeinsamen Potentialpunkt geschaltet ist, als auch eines Gegenkopplungswiderstands 25 mit R&sub4; bezeichnet, dann ist der Verstärkungsfaktor K des Differenzverstärkers 20 gegeben durchAssuming that the differential amplifier 20 has such a known structure as shown in Fig. 3, if the resistance values of both resistors 21 and 22, which are connected in series with the non-inverting and the inverting input terminals of an operational amplifier 23, are denoted by R₃ and the resistance values of both a resistor 24, which is connected between the non-inverting input terminal and a common potential point, and a negative feedback resistor 25 are denoted by R₄, then the gain factor K of the differential amplifier 20 is given by

K = R&sub4;/R&sub3; (3)K = R₄/R₃ (3)

Das Ausgangssignal des Operationsverstärkers 33 im Summierverstärker 30 ist auf seinen invertierenden Eingangsanschluß über einen Widerstand 34 gegengekoppelt. Der Operationsverstärker 33 und die Widerstände 31, 32 und 34 bilden den Summierverstärker 30 in an sich bekannter Weise. Bezeichnet man eine einem Ende des Widerstands 31 zugeführte Spannung sund den Verstärkungsfaktor des Summierverstärkers 30 mit Va(t) bzw. Af, dann ist die Ausgangsspannung Vo(t) gegeben durchThe output signal of the operational amplifier 33 in the summing amplifier 30 is negatively fed to its inverting input terminal via a resistor 34. The operational amplifier 33 and the resistors 31, 32 and 34 form the summing amplifier 30 in a manner known per se. If a voltage supplied to one end of the resistor 31 and the gain factor of the summing amplifier 30 are designated by Va(t) and Af, respectively, then the output voltage Vo(t) is given by

Vo(t) = -Af{Va(t) Vc(t)} (4)Vo(t) = -Af{Va(t) Vc(t)} (4)

Af = Rf/R&sub1; (5)Af = Rf/R₁ (5)

wobei R&sub1; der Widerstandswert jedes der Widerstände 31 und 32 ist und Rf der Widerstandswert des Widerstands 34 ist. In der folgenden Beschreibung werden die Spannungen Vo(t), Va(t), Vb(t) und Vc(t) der Einfachheit halber mit Vo, Va, Vb und Vc bezeichnet.where R1 is the resistance of each of the resistors 31 and 32 and Rf is the resistance of the resistor 34. In the following description, the voltages Vo(t), Va(t), Vb(t) and Vc(t) are referred to as Vo, Va, Vb and Vc for convenience.

Der Eingangswiderstand des Summierverstärkers 30, von der Seite des Kondensators 12 aus gesehen, ist nach allgemeiner Kenntnis gleich dem Widerstandswert R&sub1;. Wenn eine Rechteckspannung Vi mit einem Spitzenwert 2E gemäß Darstellung in Reihe A von Fig. 4 plötzlich zu einem Zeitpunkt t=0 an den Eingangsanschluß IN angelegt wird, weist die Eingangsspannung Va des Summierverstärkers 30 eine transiente Wellenform auf, wie in Reihe B in Fig. 4 gezeigt. Wenn die Spannung Vi eine kontinuierliche Rechteckwelle mit einem Tastverhältnis von 50% ist, dann ist die Spannung e(t) der negativen Hüllkurve der Eingangsspannung Va gegeben durch The input resistance of the summing amplifier 30, viewed from the capacitor 12 side, is generally known to be equal to the resistance R₁. When a square wave voltage Vi having a peak value 2E as shown in row A of Fig. 4 is suddenly applied to the input terminal IN at a time t=0, the input voltage Va of the summing amplifier 30 has a transient waveform as shown in row B of Fig. 4. If the voltage Vi is a continuous square wave with a duty cycle of 50%, then the voltage e(t) of the negative envelope of the input voltage Va is given by

Die Hüllkurvenspannung e(t) hat allgemein eine allmählich variierende Wellenform abhängig von dem Codeaufbau des digitalen Eingangssignals und der Zeitkonstanten C&sub1;R&sub1;. Wie man aus einem Vergleich der Wellenformen der Spannungen Vi und Va, die in Fig. 4 gezeigt sind, ersieht, ist die Spannung Va im wesentlichen gleich der Summe der Spannung e(t) und der Eingangsspannung Vi. D. h., die folgende Gleichung ist erfüllt:The envelope voltage e(t) generally has a gradually varying waveform depending on the code structure of the digital input signal and the time constant C₁R₁. As can be seen from a comparison of the waveforms of the voltages Vi and Va shown in Fig. 4, the voltage Va is substantially equal to the sum of the voltage e(t) and the input voltage Vi. That is, the following equation is satisfied:

Va = Vi + e (7)Va = Vi + e (7)

Demgemäß wird die Ausgangsspannung Vo wie folgt:Accordingly, the output voltage Vo is as follows:

Vo = -Af {Vi + e + Vc}Vo = -Af {Vi + e + Vc}

= Af {-Vi - e - Vc) (8)= Af {-Vi - e - Vc) (8)

Wie aus Reihe A von Fig. 4 ersichtlich, ergibt sich -Vi im obigen Ausdruck zuAs can be seen from row A of Fig. 4, -Vi in the above expression results in

-Vi = -2E oder 0 (9)-Vi = -2E or 0 (9)

und, wie aus Reihe B in Fig. 4 ersichtlich, ist -e wie folgt -e &ge; 0 (10)and, as can be seen from row B in Fig. 4, -e is as follows -e ≥ 0 (10)

Das Ausgangssignal Vb der Spitzenhalteschaltung 16 sollte eine Spannung nahezu gleich der Spannung einer Hüllkurve sein, die Spitzenwerte der Wellenform der Ausgangsspannung Vo verbindet, und sich daher sehr langsam mit der Zeit ändert (verglichen mit der Spannung Vi). Folglich ändert sich auch -Vc in Gleichung (8) langsam. Man betrachte die Hüllkurve der Wellenform der Spannung Vo, die durch Gleichung (8) ausgedrückt ist. Man erkennt in diesem Fall, daß eine Kurve, die Pegel der Spannung Vo in jeweiligen Abschnitten verbindet, in welchen -Vi = -2e, eine Hüllkurve ist, die Täler der Wellenform der Spannung Vo verbindet, während eine Kurve, die Pegel der Spannung Vo in jeweiligen Perioden verbindet, in denen Vi = 0 eine Hüllkurve ist, die Berge oder Spitzenwerte der Wellenform der Spannung Vo verbindet. Demgemäß erhält man die Spannung Vb dadurch, daß man in Gleichung (8) Vi = 0 setzt, sund Vb kann ausgedrückt werden alsThe output signal Vb of the peak hold circuit 16 should be a voltage almost equal to the voltage of an envelope connecting peaks of the waveform of the output voltage Vo, and therefore changes very slowly with time (compared to the voltage Vi). Consequently, -Vc in equation (8) also changes slowly. Consider the envelope of the waveform of the voltage Vo expressed by equation (8). It can be seen in this case that a curve connecting levels of the voltage Vo in respective periods in which -Vi = -2e is an envelope connecting valleys of the waveform of the voltage Vo, while a curve connecting levels of the voltage Vo in respective periods in which Vi = 0 is an envelope connecting crests or peaks of the waveform of the voltage Vo. Accordingly, the voltage Vb is obtained by setting Vi = 0 in equation (8), and Vb can be expressed as

Vb = -Af {e + Vc} (11)Vb = -Af {e + Vc} (11)

Modifiziert man Gleichung (2) durch Gleichung (11) folgtModifying equation (2) by equation (11) gives

Vc = K (Vb - Vs)Vc = K (Vb - Vs)

= K (-A e - Af Vc - Vs)= K (-A e - Af Vc - Vs)

Damit wird Vc This makes Vc

Das Einsetzen von Gleichung (12) in Gleichung (8) ergibt Inserting equation (12) into equation (8) gives

Im obigen Ausdruck wird K Af gesetzt aufIn the above expression, K Af is set to

K Af » 1 (14)K Af » 1 (14)

Damit wird Vo wie folgtThis means that Vo is as follows

Vo = -Af Vi + Vs (15)Vo = -Af Vi + Vs (15)

Die Spannung Vo ist eine Rechteckwelle mit einem Maximalwert Vs und einem Minimalwert -2EAF, wie in Reihe C in Fig. 4 gezeigt. In anderen Worten, der Spitzenwert (der Punkt von Vi = 0) am Tal der Wellenform des Verstärkereingangssignals Vi wird im Verstärkerausgangssignal so gesteuert, daß Vo Vs.The voltage Vo is a square wave with a maximum value Vs and a minimum value -2EAF, as shown in row C in Fig. 4. In other words, the peak value (the point of Vi = 0) at the valley of the waveform of the amplifier input signal Vi is controlled in the amplifier output signal so that Vo Vs.

Selbst wenn in den Perioden, in denen Vi = 0, zweite Digitalsignale p kleiner Amplitude angelegt werden, wie bei Reihe D in Fig. 4 gezeigt, können alle zweiten Signale p erkannt werden, wie in Reihe D in Fig. 4 gezeigt, indem die Schwellenspannung VT des Komparators 14 auf einen Wert eingestellt wird, der die Ausgangssignale p des zweiten Signals kreuzt, wie bei Reihe C in Fig 4 gezeigt.Even if second digital signals p of small amplitude are applied in the periods where Vi = 0, as shown in row D in Fig. 4, all the second signals p can be detected as shown in row D in Fig. 4 by setting the threshold voltage VT of the comparator 14 to a value that crosses the output signals p of the second signal as shown in row C in Fig. 4.

Da der positive Spitzenwert der Spannung Vo gleich der Spannung Vs ist, ist die Spannung Vb nahezu gleich der Spannung Vs, so daß die Spannung Vc im wesentlichen null ist.Since the positive peak value of the voltage Vo is equal to the voltage Vs, the voltage Vb is almost equal to the voltage Vs, so that the voltage Vc is essentially zero.

Wenn das Eingangssignal Vi sehr klein oder null ist, ergibt sich aus Gleichung (15) Vo = Vs.If the input signal Vi is very small or zero, equation (15) gives Vo = Vs.

Man wird aus dem obigen verstehen, daß der Empfangsverstärker aus dem Gleichstrom-Blockkondensator 12, dem Summierverstärker 30, der Spitzenhalteschaltung 16 und dem Differenzverstärker 20 zusammengesetzt ist.It will be understood from the above that the receiving amplifier is composed of the DC blocking capacitor 12, the summing amplifier 30, the peak hold circuit 16 and the differential amplifier 20.

Fig. 5A zeigt ein Beispiel der Spitzenhalteschaltung 16, bei der ein Pufferverstärker 16A und eine Diode 16B in Reihenschaltung zwischen Eingangs- und Ausgangsanschlüssen P&sub1; und P&sub2; vorgesehen sind und der Ausgangsanschluß P&sub2; über eine Parallelschaltung aus einem Kondensator 16C und einem Widerstand 16D mit einem gemeinsamen Potentialpunkt verbunden ist. Bei dieser Schaltung ändert sich die Schwellenspannung der Diode 16B mit der Temperatur und entsprechend ändert sich die Gleichrichtungseigenschaft etwas. Zur Verminderung des Temperatureinflusses ist es möglich, solch eine bekannte Schaltung zu verwenden, wie sie in Fig. 5B gezeigt ist, bei der ein Operationsverstärker als der Pufferverstärker 16A verwendet wird, das ausgangsseitige Ende der Diode 16B an einen invertierenden Eingangsanschluß des Verstärkers 16A angeschlossen ist und der Eingangsanschluß P&sub1; an dessen nicht-invertierenden Eingangsanschluß angeschlossen ist.Fig. 5A shows an example of the peak hold circuit 16 in which a buffer amplifier 16A and a diode 16B are provided in series between input and output terminals P₁ and P₂, and the output terminal P₂ is connected to a common potential point through a parallel connection of a capacitor 16C and a resistor 16D. In this circuit, the threshold voltage of the diode 16B changes with temperature and accordingly, the rectification characteristic changes somewhat. In order to reduce the influence of temperature, it is possible to use such a known circuit as shown in Fig. 5B in which an operational amplifier is used as the buffer amplifier 16A, the output side end of the diode 16B is connected to an inverting input terminal of the amplifier 16A, and the input terminal P₁ is connected to an inverting input terminal of the amplifier 16A. connected to its non-inverting input terminal.

Während der oben beschriebene Empfangsverstärker einen Gleichstrom-Blockkondensator an seiner Eingangsseite aufweist, ist die vorliegende Erfindung nicht speziell darauf beschränkt, und ein Transformator kann anstelle des Kondensators verwendet werden, und es kann auf solch einen Kondensator oder Transformator verzichtet werden.While the receiving amplifier described above has a DC blocking capacitor on its input side, the present invention is not particularly limited thereto, and a transformer may be used instead of the capacitor, and such a capacitor or transformer may be dispensed with.

Wie oben beschrieben wird gemäß der vorliegenden Erfindung der Aus-Pegel des Eingangssignals auf einen Spitzenwert geklemmt, der gleich der Referenzspannung Vs ist, die an dem Differenzverstärker an liegt, und dieser Spitzenwert wird an den Komparator ausgegeben, indem die Ausgangsspannung von dem Summierverstärker über eine Spitzenhalteschaltung und den Differenzverstärker auf den Summierverstärker zurückgeführt wird. Selbst in dem Fall, wo während der Aus-Periode des ersten digitalen Signals großer Amplitude ein zweites digitales Signal sehr viel kleinerer Amplitude als das erste Signal in den Summierverstärker eingegeben wird, können deshalb beide Signale in dem Komparator der nächsten Stufe akkurat erkannt werden.As described above, according to the present invention, the off level of the input signal is clamped to a peak value equal to the reference voltage Vs applied to the differential amplifier, and this peak value is output to the comparator by feeding the output voltage from the summing amplifier back to the summing amplifier via a peak hold circuit and the differential amplifier. Even in the case where a second digital signal is applied during the off period of the first large amplitude digital signal, Signal of much smaller amplitude than the first signal is input to the summing amplifier, therefore both signals can be accurately detected in the comparator of the next stage.

Es ist ersichtlich, daß viele Modifikationen und Variationen vorgenommen werden können, ohne den Rahmen des neuen Konzepts der vorliegenden Erfindung zu verlassen.It will be apparent that many modifications and variations can be made without departing from the scope of the novel concept of the present invention.

Claims (3)

1. Signalempfänger, der ein digitales Eingangssignal (Va) verstärkt und es zur Durchführung einer Pegelentscheidung mit einem Schwellenwert vergleicht, umfassend:1. A signal receiver which amplifies a digital input signal (Va) and compares it with a threshold value to make a level decision, comprising: eine Summierverstärkeranordnung (30) mit einem ersten und einem zweiten Eingangsanschluß zum Summieren und Verstärken von zwei ihr eingegebenen Signalen, eine Komparatoranordnung (14), die mit dem Ausgang der Summierverstärkeranordnung (30) verbunden ist, um das Summenausgangssignal (Vo) der Summierverstärkeranordnung (30) mit dem Schwellenwert zu vergleichen,a summing amplifier arrangement (30) with a first and a second input terminal for summing and amplifying two signals input to it, a comparator arrangement (14) connected to the output of the summing amplifier arrangement (30) to compare the sum output signal (Vo) of the summing amplifier arrangement (30) with the threshold value, eine Spitzenhalteschaltungsanordnung (16), die mit dem Summenausgangssignal (Vo) der Summierverstärkeranordnung (30) beliefert wird, um dessen Spitzen wert zu halten, eine Referenzspannungsgeneratoranordnung (17) zum Erzeugen einer festen Referenzspannung (Vs), unda peak hold circuit arrangement (16) supplied with the sum output signal (Vo) of the summing amplifier arrangement (30) to hold its peak value, a reference voltage generator arrangement (17) for generating a fixed reference voltage (Vs), and eine Differenzverstärkeranordnung (20), die mit dem Ausgangssignal (Vb) der Spitzenhalteschaltungsanordnung (16) und der Referenzspannung (Vs) von der Referenzspannungsgeneratoranordnung (17) beliefert wird, um die Differenz zwischen ihnen zu verstärken,a differential amplifier arrangement (20) supplied with the output signal (Vb) of the peak hold circuit arrangement (16) and the reference voltage (Vs) from the reference voltage generator arrangement (17) to amplify the difference between them, wobei das digitale Eingangssignal (Va) und das Ausgangssignal (Vc) der Differenzverstärkeranordnung (20) an den ersten bzw. den zweiten Eingangsanschluß der Summierverstärkeranordnung angelegt sindwherein the digital input signal (Va) and the output signal (Vc) of the differential amplifier arrangement (20) are applied to the first and second input terminals of the summing amplifier arrangement, respectively 2. Signalempfänger nach Anspruch 1, bei dem Gleichstrom-Blockiermittel (12) mit dem ersten Eingangsanschluß der Summierverstärkeranordnung (30) verbunden sind, um eine Gleichstromkomponente des digitalen Eingangssignals (Va) zu blockieren, wobei das digitale Eingangssignal (Va) über die Gleichstrom-Blockiermittel (12) dem ersten Eingangsanschluß geliefert wird.2. A signal receiver according to claim 1, wherein DC blocking means (12) are connected to the first input terminal of the summing amplifier arrangement (30) for blocking a DC component of the digital input signal (Va), the digital input signal (Va) being supplied to the first input terminal via the DC blocking means (12). 3. Signalempfänger nach Anspruch 1, bei dem das Produkt der Verstärkungsfaktoren der Summierverstärkeranordnung (30) und der Differenzverstärkeranordnung (20) ausreichend größer als eins gewählt ist.3. Signal receiver according to claim 1, wherein the product of the amplification factors of the summing amplifier arrangement (30) and the differential amplifier arrangement (20) is chosen to be sufficiently greater than one.