DE69001051T2

DE69001051T2 - Oszillatorschaltung mit Phasenregelkreis.

Info

Publication number: DE69001051T2
Application number: DE90308419T
Authority: DE
Inventors: Takafumi Kawaguchi; Katsuya Mizukata; Hiroshi Take; Makoto Takeda
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-07-31
Filing date: 1990-07-31
Publication date: 1993-09-30
Anticipated expiration: 2010-08-01
Also published as: DE69001051D1; EP0411905B1; US5089792A; JPH0364126A; JP2628757B2; EP0411905A2; EP0411905A3

Description

Die vorliegende Erfindung betrifft einen Phasenregelkreis, nachfolgend als PLL-Kreis bezeichnet, wie zum Beispiel in WO 88/08644 beschrieben.
Ein herkömmlicher TV-Empfänger verwendet einen PLL-Kreis zum Erzeugen von Impulsen, die mit dem Horizontal-Synchronsignal, das in dem empfangenen, zusammengesetzten Videosignal enthalten ist, synchronisert werden, wobei zur Korrektur einer Phasenabweichung in dem Horizontal- Synchronsignal die Oszillatorfrequenz des PLL-Kreises entsprechend nachgestimmt wird. Fig. 1 zeigt ein Blockschalbild eines typischen, herkömmlichen PLL-Kreises 1. Der PLL-Kreis 1 ist mit einer Phasenvergleichsschaltung 2 ausgestattet, an die z.B. ein von dem empfangenen Videosignal getrenntes Horizontal-Synchronsignal H angelegt wird. Diese Phasenvergleichsschaltung 2 ist äquivalent einem Dreipunktpuffer 3, an den Synchronimpulse SP1 angelegt werden, die durch Teilung des Synchronimpulsausgangs SP von einem spannungsgeregelten Oszillator 4 (nachfolgend Oszillator genannt) mit einem Teiler 9 gewonnen werden. Der Phasenkomparator 2 erzeugt ein Signal PD, dessen Tastverhältnis ensprechend der Wahrheitstabelle 1 von der Phasendifferenz zwischen seinen beiden Eingangssignalen H und SP1 abhängt. Tabelle 1 Eingang Ausgang HOCH TIEF hohe Impedanz
Das Phasendifferenzsignal PD wird zu einem Abstimmkreis 5 gefuhrt, der das Signal in ein Phasendifferenzsignal PD1, wie später beschrieben wird, umwandelt und zu einem aktiven Tiefpaßfilter 6 (nachfolgend LPF genannt) führt, wo die hochfrequenten Komponenten entfernt werden und eine Differenzspannung DV erzeugt wird. Die Differenzspannung DV wird zum Regeln der Frequenz des Oszillators 4 verwendet. Der Abstimmkreis 5 besteht aus einem Widerstand R1, einem Potentiometer VR und einem Widerstand R2, die, wie dargestellt, zwischen einer Referenzspannung VO (z.B. 5 Volt) und Masse in Reihe geschaltet sind. Der Ausgang PD des Phasenkomparators 2 ist mit dem Schleifer des Potentiometers VR verbunden.
Das LPF 6 enthält einen Widerstand R3, der mit einem Ende in Reihe mit einem Inverter 7 und mit dem anderen Ende mit dem Schleifer des Potentiometers VR von Kreis 5 verbunden ist. Eine Reihenschaltung aus einem Widerstand R4 und einem Kondensator C1 und ein Kondensator C2 sind parallel zu dem Inverter 7 geschaltet. Der Inverter 7 ist geeigneterweise eine integrierte CMOS-Schaltung.
Die Grundfunktion der Phasenvergleichsschaltung 2 wird durch die Signalformen in Fig. 6 dargestellt. Das Phasendifferenzsignal PD in Fig. 6(3) wird erhalten, indem der Pegel des Synchronimpulses SP1 bei einem TIEF-Pegel des Synchronsignals H der in Tabelle 1 angezeigten Pegeländerung unterworfen wird. Wenn das Synchronsignal H HOCH ist, wird sich der Dreipunktpuffer 3 im Zustand seiner hohen Impedanz befinden und das Phasendifferenzsignal PD wird somit auf den Pegel der Vorspannung VB gesetzt, der von dem Abstimmkreis 5 bestimmt wird.
Wenn keine Phasendifferenz zwischen dem Synchronimpuls SP1 und dem Synchronsignal H besteht, das heißt, wenn der Synchronimpuls SP1 bei Zeit t3 in der Mitte zwischen dem Beginn (bei Zeit t1) und dem Ende (bei Zeit t2) der TIEF-Periode des Synchronsignals H (Fig. 6(1) von TIEF nach HOCH umgeschaltet wird, enthält das Phasendifferenzsignal PD Impulse mit einem Tastverhältnis von 50%, wie aus Fig. 2 zu ersehen ist. Der Mittelwert (CV) des Phasendifferenzsignals PD hat den gleichen Pegel wie die Vorspannung VB (2.5V), wenn die Vorspannung mit dem Potentiometer VR zu VO/2 = 2.5V gewählt wird.
Unter diesen Umständen hat der PLL-Kreis 1 unterhalb und oberhalb der Vorspannung VB den gleichen Wirkungsbereich, und folglich steht der gleiche, korrigierbare Frequenzbereich zur Verfügung, wenn sich die Frequenz des Synchronsignals H aus diesem Zustand heraus zu der hohen oder der niedrigen Frequenzseite hin verändert.
Da sich jedoch die TIEF/HOCH-Eingangsschwellwertspannung des CMOS-Inverters 7 und folglich die Ein- Ausgangseigenschaften des LPF 6 von Bauteil zu Bauteil verändern wird, kann mit dem Abstimmkreis 5 die Vorspannung VB des Phasendifferenzsignals PD1 in geeigneter Weise eingestellt werden.
Fig. 3 zeigt typische Spannungsübertragungseigenschaften zwischen Eingang und Ausgang eines LPF 6 mit einer CMOS-Inverterschaltung 7. Die Kurve l1 stellt diejenige eines Bauteils mit einer idealen Schwellenspannung daß, während die Kurven l2 und l3 Bauteile mit niedrigen bzw. hohen Schwellenspannungen darstellen. Wenn eine integrierte Schaltung mit der idealen Schwelle von l1 in dem LPF 6 verwendet wird, wird eine Einstellung des Mittelwerts (CV) des Phasendifferenzsignals PD1 (und damit der Eingangsspannung Vin) auf 2.5V eine Ausgangsspannung Vout von 2.0V erzeugen.
Im Gegensatz dazu bringt für eine integrierte Schaltung mit der Charakteristik von Kurve l2 eine Einstellung der Eingangsspannung Vin durch die Abstimmschaltung 5 auf 2.0V mit sich, um die gleiche Ausgangsspannung Vout = 2.0V zu erzeugen. Bei dieser Einstellung der Vorspannung VB auf 2.0V gewinnt das Phasendifferenzsignal PD1 die als regelmäßig unterbrochene Kurve in Fig. 2 dargestellte Signalform. Die Fläche SH des Teils des Signals PD oberhalb der neuen Vorspannung VB =2.0V wird demnach größer als die Fläche SL unterhalb der Vorspannung VB. Als Folge davon wird sich die Ausgangsfrequenz des Oszillators 4 verändern und eine Verzögerung des Synchronimpulses SP1 gegenüber dem Synchronsignal H hervorrufen, wie in Fig. 6(2) durch die zweifach strichpunktierte Linie dargestellt wird. Dies gibt dem Phasendifferenzsignal PD die gleiche Fläche SL unter der neuen Vorspannung VB =2.0V wie die Fläche SH darüber, wie in Fig. 4(1) gezeigt, so daß der Oszillator 4 nunmehr Synchronimpulse SP ausgibt, die mit dem Synchronsignal H synchron sind.
Ähnlich bringt für eine integrierte Schaltung mit der Charakteristik von Kurve l3 in Fig. 3 eine Einstellung der Eingangsspannung Vin durch die Abstimmschaltung 5 auf 3.0V mit sich, um die gleiche Ausgangsspannung Vout = 2.0V zu erzeugen. Bei dieser Einstellung der Vorspannung VB auf 3.0V gewinnt das Phasendifferenzsignal PD die als zweifach strichpunktierte Linie in Fig. 2 dargestellte Signalform. Die Fläche SL des Teils des Signals PD unterhalb der neuen Vorspannung VB =3.0V wird demnach größer als die Fläche SH oberhalb der Vorspannung VB. Als Folge davon wird sich die Ausgangsfrequenz des Oszillators 4 verändern und eine Voreilung des Synchronimpulses SP1 gegenüber dem Synchronsignal H hervorrufen, wie in Fig. 6(2) durch die dreifach strichpunktierte Linie dargestellt wird. Dies gibt dem Phasendifferenzsignal PD die gleiche Fläche SL unter der neuen Vorspannung VB =3.0V wie die Fläche SH darüber, wie in Fig. 4(2) gezeigt, so daß der Oszillator 4 nunmehr Synchronimpulse SP ausgibt, die mit dem Synchronsignal H synchron sind.
Das Phasendifferenzsignal PD mit der in Fig. 4(1) gezeigten Signalform unterscheidet sich wesentlich von der in Fig. 2 als durchgehende Linie dargestellten dadurch, daß die Leistungen der Bereiche unterhalb und oberhalb der Vorspannung VB 60% bzw. 40% betragen. Das Phasendifferenzsignal PD mit der in Fig. 4(2) angezeigten Signalform unterscheidet sich ebenso dadurch, daß die Leistungen der Bereiche unterhalb und oberhalb der Vorspannung VB 40% bzw. 60% betragen. In beiden Fällen liefert der PLL-Kreis 1 somit einen unterschiedlichen Korrekturbereich je nachdem, ob sich das Synchronsignal H zu einer höheren oder einer tieferen Frequenz als der Synchronimpuls SP1 verschiebt. Folglich kann bei der Verwendung dieses PLL-Kreistyps, z.B. in einem Fernsehempfänger, nicht immer der erforderliche Korrekturbereich zum Verändern der Zeilenfrequenz innerhalb spezifizierter Grenzen erzielt werden, was zur Erzeugung von Bildstörungen führt.
Die vorliegende Erfindung hat zum Ziel, einen PLL-Kreis bereitzustellen, in dem der Bereich der korrigierbaren, gegenseitigen Phasenabweichung zwischen dem Referenzsignal und dem phasengeregelten Signal gleich ist, wenn die PLL-Oszillatorfrequenz zu erhöhen oder zu verringern ist.
Erfindungsgemäß ist ein Phasenregelkreis mit einem spannungsgeregelten Oszillator, einer Signal-Vergleichseinrichtung, die ein Eingangsreferenzsignal und ein Rückkopplungssignal von dem Oszillator zum Erzeugen eines Regelsignals empfängt, dessen Tastverhältnis die Oszillatorfrequenz bestimmt, einer Signal-Umwandlungseinrichtung, welche das Regelsignal von der Signal-Vergleichseinrichtung an den Oszillator führt und einer Pegel-Umwandlungseinrichtung, welche die Signal-Vergleichseinrichtung zum Einstellen des Pegels des Regelsignals mit der Signal-Umwandlungseinrichtung verbindet, um den Spannungs-Übertragungseigenschaften der Signal-Umwandlungseinrichtung zu entsprechen, dadurch gekennzeichnet, daß die Pegel-Umwandlungseinrichtung die Amplitude und den Pegel des Regelsignals in einer Weise verändert, daß die Pegeleinstellung keine Änderung im Tastverhältnis des Regelsignals zur Folge hat.
Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden deutlicher aus der folgenden, detaillierten Beschreibung, die unter Bezug auf die Zeichnungen vorgenommen wird. Darin ist:
Fig. 1 ist ein Blockschaltbild, das die Anordnung eines herkömmlichen PLL-Kreises 1 bezeichnend veranschaulicht, während Fig. 2 eine Signalform zeigt, die auf die Funktion des PLL-Kreises 1 anwendbar ist. Fig. 3 ist eine Graphik, die typische Schwellwert-Spannungseigenschaften des Inverters 25 in Fig. 5 und des Inverters 7 in Fig. 1 bezeichnet. Fig. 4 zeigt Signalformen, die anschaulich die Funktion eines herkömmlichen PLL-Kreises beschreiben. Fig. 5 ist ein Blockschaltbild, das die Konfiguration eines PLL-Kreises 11 in einer bevorzugten Ausführung der Erfindung darstellt, während Fig. 6 ein Zeitdiagramm ist, das die Funktion der Phasenkomparatoren 12 und 2 in Fig. 5 bzw. Fig. 1 darlegt. Figs. 7 und 8 zeigen Signalformen, welche die Funktion der gleichen Ausführung der Erfindung beschreiben. Fig. 9 ist ein Blockschaltbild, das die Konfiguration eines PLL-Kreises 11a in einer anderen, bevorzugten Ausführung der Erfindung darstellt, und Fig. 10 zeigt eine Signalform, die auf deren Funktion anwendbar ist.
Eine erfindungsgemäße Ausführung eines PLL-Kreises 11 wird nun, nur beispielhaft, unter Bezug auf das Blockschaltbild von Fig. 5 beschrieben. Der Kürze wegen werden Elemente der Schaltung 11, die mit den entsprechenden Elementen der herkömmlichen Schaltung von Fig. 1 identisch sind, nicht beschrieben. Folglich sind der Phasenkomparator 12, das LPF 24, der VCO 26 und der Teiler 27 identisch mit den entsprechenden, anders bezeichneten Komponenten der Schaltung von Fig. 1.
Die Erfindung und die vorliegende Ausführung ist durch das Ersetzen der Abstimmschaltung 5 der herkömmlichen Schaltung (Fig. 1) durch eine Pegel-Umwandlungsschaltung 20 gekennzeichnet. Die Pegel-Umwandlungsschaltung besteht aus einem Widerstand R6, einem Potentiometer VR1 und einem weiteren Widerstand R7, die, wie dargestellt, in Reihe zwischen eine Referenzspannung VO, z.B. 5V, und Masse geschaltet sind. Die Schaltung 20 hat eine Eingangsleitung 19, die den Phasenkomparator mit der Verbindung 21 zwischen dem Widerstand R7 und dem Potentiometer VR1 verbindet, und eine Ausgangsleitung 23, die den Schleifer 22 des Potentiometers VR1 mit dem LPF 24 verbindet.
Zusätzlich mit Bezug auf Fig. 6. In einer Fernsehempfängeranwendung des PLL-Kreises 11 wird beispielsweise ein Synchronsignal H (Fig. 6(1)), z.B. das von dem empfangenen, zusammengesetzten Videosignal getrennte Horizontal-Synchronsignal, an den Phasenkomparator 12 geführt, während der Synchronimpuls SP1 (Fig. 6(2)), der durch Teilung der Synchronimpulse SP aus dem Ausgang des Oszillators 26 mit dem Teiler 27 gewonnen wird, als ein zweiter Eingang an den Phasenkomparator 12 geführt wird.
Der Phasenkomparator 12 arbeitet, wie bereits beschrieben, gemäß der Wahrheitstabelle von Tabelle 1. Folglich erzeugt der Phasenkomparator 12 ein Phasendiffernzsignal PD mit z.B. einem Minimalwert von 0V, einem Maximalwert von VO (5V), und daher einen Mittelwert, das hei(3t zeitgemittelt, von VO/2 (=2.5V), siehe Fig. 6(3). In der Periode TD in Fig. 6(3) hat das Phasendifferenzsignal PD ein Tastverhältnis, das sich in Abhängigkeit der Phasendifferenz zwischen dem Synchronsignal H und dem Synchronimpuls SP ändert, während in der Periode TS die von der Pegel-Umwandlungsschaltung 20 gesetzte Vorspannung VB erhalten bleibt.
Das LPF 24 erzeugt um den Mittelwert CV des Phasendifferenzsignals PD eine Differenzausgangsspannung DV mit einem von dem Tastverhältnis abhängigen Pegel. Dadurch erzeugt der Oszillator 26 einen Synchronimpuls SP mit einer von der Differenzspannung DV abhängigen Frequenz, der als in der Frequenz geteilter Synchronimpuls SP1 an den Phasenkomparator 12 zurückgeführt wird.
Wenn eine Differenzspannung DV von 2.0V gewünscht wird und der Inverter 25 die ideale Schwellenspannungs-Charakteristik von Kurve l1 in Fig. 3 hat, muß die Mittelwertspannung CV des Phasendifferenzsignals PD1 als Ausgang der Pegel-Umwandlungsschaltung 20 auf 2.5V eingestellt werden. In der in Fig. 5 gezeigten Schaltung beträgt der Widerstandswert von R6 3 kΩ, der Gesamtwiderstand von VR1 2 kΩ und der Wert von R7 5.1 kΩ. Wird der Schleifer 22 dann so eingestellt, daß er mit der Verbindung 21 verbunden ist, wird das Phasendifferenzsignal PD eine Amplitude von 2.5V, einen Mittelwert CV von 2.5V und eine Vorspannung VB von 2.5V haben, wie in Fig. 7 dargestellt.
Da der Schleifer 22 mit der Verbindung 21 verbunden ist, ist das Phasendifferenzsignal PD1 mit dem Phasendifferenzsignal PD identisch. In diesem Zustand ist die Fläche des Bereichs SL unter dem Mittelwert 2.5V identisch zu der des Bereichs SH darüber, wobei das Tastverhältnis 50% beträgt. Wenn sich das Synchronsignal H von diesem Zustand zu der höheren oder tieferen Frequenzseite bewegt, wird der PLL-Kreis 11 den gleichen Korrekturbereich haben, in dem der Oszillator 26 einen Synchronimpuls SP mit einer Frequenz erzeugt, die sich entsprechend der Phasenänderung des Synchronsignals H ändert.
Wenn der Inverter 25 eine relativ niedrige Schwellenspannung, wie z.B. in Fig. 3 durch die Kurve l2 dargestellt, hat, muß andererseits der Mittelwert CV des Phasendifferenzsignals PD1 auf 2.0V eingestellt werden. In der Pegel-Umwandlungsschaltung 20 muß daher der Schleifer 22 von der Verbindung 21 in Richtung des Massepotentials verschoben werden.
Wenn der Schleifer 22 mit der Verbindung 21 verbunden ist, wird der Mittelwert CV = 2.5V durch den kombinierten Widerstandswert 5kΩ des Widerstands R6 und dem Gesamtwiderstandswert von VR1 gebildet. Um einen Mittelwert CV = 2.0V zu erreichen, kann der zwischen dem Schleifer 22 und Masse erforderliche Widerstandswert R wie folgt berechnet werden:
Die Amplitude des Phasendifferenzsignals PD wird daher in dieser Ausführung durch den Pegelumsetzer 20 im Verhältnis 5:4 komprimiert, um ein wie in Fig. 8 dargestelltes Phasendifferenzsignal PD1 zu ergeben.
Mit diesem Phasendifferenzsignal PD1 bleibt die Fläche des Bereichs SL unter dem neuen Mittelwert CV=2V gleich mit der des Bereichs SH darüber. Dies verhindert das Auftreten des Problems der herkömmlichen Schaltung, bei der das Tastverhältnis des Phasendifferenzsignals PD bei einer Änderung der Vorspannung VB von 50% abweicht, wie unter Bezug auf Figs. 2 und 4 beschrieben wurde.
Es ist einzusehen, daß die oben beschriebene Ausführung von Fig. 5 modifiziert werden kann, um auf ähnliche Weise das Problem einer relativ hohen Inverter-Schwellenspannung, wie z.B. durch Kurve l3 in Fig. 3 gezeigt, zu überwinden. In diesem Fall können das Potentiometer VR1 und der Widerstand R7 in Fig. 5 kombiniert werden, so daß die Spannung am Schleifer 22 auf 2.5V angehoben werden kann.
Fig. 9 ist ein Blockschaltbild des PLL-Kreises 11a einer anderen erfindungsgemäßen Ausführung. Diese Ausführung hat eine ähnliche Konfiguration wie die Ausführung von Fig. 5, wobei den sich entsprechenden Teilen gleiche Referenzsymbole gegeben wurden. Eine Erklärung der sich entsprechenden Teile wird weggelassen. Die bezeichnende Eigenschaft dieser Ausführung liegt in der Ausführung des Pegelumsetzers 20. Der Pegelumsetzer 20 umfaßt die in Reihe geschalteten Widerstände R10, R11, R12, R13 und ein Potentiometer VR1, dessen Längswiderstand parallel zu den in Reihe geschalteten Widerständen R11 und R12 geschaltet ist, wie in Fig. 9 dargestellt. Die Widerstandskette R10 - R13 ist zwischen eine Referenzspannung VO (z.B. 5V) und Masse geschaltet. Der Ausgang des Phasenkomparators 12 ist mit der Verbindung der Widerstände R11 und R12 verbunden, während der Schleifer 22 des Potentiometers VR1 wiederum mit dem Eingang des LPF 24 verbunden ist.
Wenn eine Differenzspannung DV von 2.0V gewünscht wird und der Inverter 25 die ideale Schwellenspannungs-Charakteristik von Kurve l1 in Fig. 3 hat, muß die Mittelwertspannung CV des Phasendifferenzsignals PD1 als Ausgang der Pegelumsetzers 20 auf 2.5V eingestellt werden. In der in Fig. 9 gezeigten Schaltung betragen die Werte für die Widerstände R10 - R13 der Reihe nach 1kΩ, 10kΩ, 10kΩ und 1kΩ, und der Wert für VR1 ist 1kΩ. Der Schleifer 22 wird dann auf die Mittelstellung des Längswiderstandes von Potentiometer VR1 eingestellt. Das Potential am Schleifer 22 wird dann gleich sein mit dem des festen Potentials 2.5V an Verbindung 19, so daß das Phasendifferenzsignal PD eine Amplitude von 2.5V, einen Mittelwert CV von 2.5V und eine Vorspannung VB von 2.5V, wie in Fig. 7 gezeigt, haben wird. Die Fläche des Bereichs SL unterhalb des Mittelwertes 2.5V ist identisch mit der des Bereichs SH darüber, wobei das Tastverhältnis des Signals PD 50% beträgt. Wenn sich das Synchronsignal H von diesem Zustand zu der höheren oder tieferen Frequenzseite bewegt, wird der PLL-Kreis 11a den gleichen Korrekturbereich haben, in dem der Oszillator 26 einen Synchronimpuls SP mit einer Frequenz erzeugt, die sich entsprechend der Phasenänderung des Synchronsignals H ändert.
Wenn der Inverter 25 eine relativ hohe Schwellenspannung, wie z.B. in Fig. 3 durch die Kurve l3 dargestellt, hat, muß andererseits der Mittelwert CV des Phasendifferenzsignals PD1 auf 3.0V eingestellt werden. In der Pegel-Umwandlungsschaltung 20 muß daher der Schleifer 22 bis auf VB = 3.0V verschoben werden, wobei für die oben gegebenen, einzelnen Widerstandswerte der verfügbare Bereich zwischen einem minimalen Potential von 1.7V und einem maximalen Potential von 3.3V liegt.
Die Wirkung des Pegelumsetzers 20 ist die, daß die Amplitude des Phasendifferenzsignals PD in dieser Ausführung komprimiert wird, um ein wie in Fig. 10 dargestelltes Phasendifferenzsignal PD1 zu erzeugen. Bei diesem Phasendifferenzsignal PD1 bleibt die Fläche des Bereichs SL unterhalb des neuen Mittelwertes CV = 3V gleich der des Bereichs SH darüber. Dies verhindert das Auftreten des vorerwähnten Problems der herkömmlichen Schaltung, bei der das Tastverhältnis des Phasendifferenzsignals PD bei einer Änderung der Vorspannung VB von 50% abweicht.
Es ist einzusehen, daß der PLL-Kreis 11a von Fig. 9 gleichermaßen für den Fall eines Inverters mit einer relativ niedrigen Schwellenspannung, wie in Fig. 3 durch die Kurve l2 dargestellt, geeignet ist.

Claims

1. Phasenregelkreis mit einem spannungsgeregelten Oszillator (26), einer Signal-Vergleichseinrichtung (12), die ein Eingangsreferenzsignal H und ein Rückkopplungssignal (SP1) von dem Oszillator (26) zum Erzeugen eines Regelsignals empfängt, dessen Tastverhältnis die Oszillatorfrequenz bestimmt, einer Signal-Umwandlungseinrichtung (24), welche das Regelsignal von der Signal-Vergleichseinrichtung (12) an den Oszillator (26) führt und einer Pegel-Umwandlungseinrichtung (20), welche die Signal-Vergleichseinrichtung (12) zum Einstellen des Pegels des Regelsignals mit der Signal-Umwandlungseinrichtung (24) verbindet, um den Spannungs-Übertragungseigenschaften der Signal-Umwandlungseinrichtung (24) zu entsprechen, dadurch gekennzeichnet, daß die Pegel-Umwandlungseinrichtung (20) die Amplitude und den Pegel des Regelsignals in einer Weise verändert, daß die Pegeleinstellung keine Änderung im Tastverhältnis des Regelsignals zur Folge hat.

2. Phasenregelkreis nach Anspruch 1, in dem die Pegel-Umwandlungseinrichtung (20) eine Potentiometereinrichtung mit einem festen Potentialanschluß (21), an den der Ausgang (19) der Signal-Vergleichseinrichtung (12) angeschlossen ist, und einem einstellbaren Potentialanschluß (22), an den der Eingang (23) der Signal-Umwandlungseinrichtung (24) angeschlossen ist, enthält, wobei die Spannung an dem einstellbaren Potentialanschluß den Pegel des Regelsignals bestimmt.

3. Phasenregelkreis nach Anspruch 2, in dem die Potentiometereinrichtung einen variablen Widerstand (VR1) enthält, dessen zwei feste Widerstandsanschlüsse der Reihe nach über einen ersten Festwiderstand (R7) mit einem bestimmten Referenzpotential (VO) und über einen zweiten Festwiderstand (R6) mit einem Massepotential verbunden sind, wobei die Verbindung des ersten Widerstandes mit dem variablen Widerstand den festen Potentialanschluß (21) und der Schleifer des variablen Widerstands den einstellbaren Potentialanschluß (22) bildet.

4. Phasenregelkreis nach Anspruch 2, in dem die Spannung an dem einstellbaren Potentialanschluß (22) der Potentiometereinrichtung zwischen zwei Referenzspannungen eingestellt werden kann, die höher oder niedriger als die Spannung an dem festen Potentialanschluß (21) sind.

5. Phasenregelkreis nach Anspruch 4, in dem die Potentiometereinrichtung vier Widerstände (R10-R13), die zwischen einem bestimmten Referenzpotential (VO) und einem Massepotential in Reihe geschaltet sind, und einen variablen Widerstand (VR1), dessen fester Widerstand parallel zu den mittleren beiden Widerständen (R11, R12) der vier Widerstände geschaltet ist, enthält, wobei der gemeinsame Anschlußpunkt der mittleren beiden Widerstände den festen Potentialanschluß (21) und der Schleifer des variablen Widerstandes den einstellbaren Potentialanschluß (22) bildet.

6. Phasenregelkreis nach einem der vorangehenden Ansprüche, in dem die Signal-Umwandlungseinrichtung ein Tiefpaßfilter (24) mit einem CMOS-Inverter (25) ist.

7. Phasenregelkreis nach einem der vorangehenden Ansprüche, in dem die Signal-Vergleichseinrichtung einen Phasenkomparator (12) zum Vergleichen der Phase eines von einem komplexen Eingangs-Videosignal getrennten Synchronsignals (H) mit der des Rückkopplungssignals (SP1), um das Regelsignal mit dem von der ermittelten Phasendifferenz abhängigen Tastverhältnis zu erzeugen.

8. Phasenregelkreis nach einem der vorangehenden Ansprüche, der eine Teilerschaltung (27) zum Erzeugen des Rückkopplungssignal (SP1) aus dem Ausgang (SP) des Oszillators (26) enthält.