DE68925788T2 - Vorspannungsschaltung für einen nach dem Prinzip der Unterteilung arbeitenden Analog-Digitalwandler - Google Patents

Vorspannungsschaltung für einen nach dem Prinzip der Unterteilung arbeitenden Analog-Digitalwandler

Info

Publication number
DE68925788T2
DE68925788T2 DE68925788T DE68925788T DE68925788T2 DE 68925788 T2 DE68925788 T2 DE 68925788T2 DE 68925788 T DE68925788 T DE 68925788T DE 68925788 T DE68925788 T DE 68925788T DE 68925788 T2 DE68925788 T2 DE 68925788T2
Authority
DE
Germany
Prior art keywords
stage
ladder
input terminal
operational amplifier
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68925788T
Other languages
English (en)
Other versions
DE68925788D1 (de
Inventor
Yasuhiro Intellectual Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE68925788D1 publication Critical patent/DE68925788D1/de
Application granted granted Critical
Publication of DE68925788T2 publication Critical patent/DE68925788T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Vorspannungsschaltung als einen Referenzspannungsgenerator in Benutzung mit einem Unterbereichs- oder einem Zwei-schritt-Parallel-Analog-zu- Digital (A/D) -Konverter.
  • Bei der A/D-Umwandlung eines Bildsignals muß die Umwandlungsgeschwindigkeit extrem hoch sein. Die Hochgeschwindigkeits-A/D-Konverter, die momentan benutzt werden, sind parallele A/D-Konverter, Unterbereichs-A/D- Konverter und dergleichen.
  • Man sagt, daß für eine Reproduktion eines normalen Bildes sechs Bits einer Auflösung des A/D-Konverters ein reproduziertes Bild einer tolerierbaren Qualität schaffen, und sieben Bit der Auflösung ein reproduziertes Bild einer zufriedenstellenden Qualität schaffen. Gegenwärtig wird die 7-Bit-Auflösung des A/D-Konverters überwiegender Weise benutzt im Rundfunksystem, aber der A/D-Konverter einer hohen Auflösung von 9 - 10 Bits steigert schrittweise seinen Marktanteil der A/D-Konverter.
  • Zum Realisieren des Hochpräzisions-A/D-Konverters der Auflösung von 9-10 Bits ist eine Benutzung des parallelen A/D-Konverters unpraktisch, da die erforderliche Anzahl von Komponenten, wie z.B. Komparatoren und Widerständen erhöht ist. Der Unterbereichs-A/D-Konverter kann in der schaltungskonstruktion vereinfacht sein. In dieser Hinsicht ist der Unterbereichs-A/D-Konverter geeignet zum Realisieren des Hochpräzisions-A/D-Konverters.
  • Solch ein Unterbereichs-A/D-Konverter wird diskutiert von Sugiyama et Al. (einschließlich des Erfinders der vorliegenden Erfindung) in ihrem Artikel mit dem Titel "Zwei- Schritt-Parallel-ADC mit peripherischer Analog- und Digitalschaltung", Technical Report of the Electronic Information Comunication Society of Japan, 22. September 1987, Seiten 13 bis 17. In dem A-D-Konverter wird ein analoges Eingabesignal verglichen mit den Potentialen von jeweils zwischen nebeneinanderliegenden Widerständen der Leiterwiderstände einer ersten Stufe eines Leiterwiderstandsnetzwerks (diese Widerstände sind in Reihe verbunden und dienen zum Erzeugen von Referenzspannungen), um dadurch die Bits höherer Ordnung eines Digitalwertes zu bestimmen. Dann wird ein Potential innerhalb eines festen Bereichs, innerhalb dessen das analoge Eingabesignal existiert, transferiert an eine zweite Stufe des Leiterwiderstandsnetzwerks über analoge Schalter, um dadurch die Bits niedrigerer Ordnung des Digitalwerts zu bestimmen. Somit kann es die Leiterwiderstände der zweiten Stufe zur gemeinsamen Benutzung haben. Dementsprechend kann die Schaltungskonstruktion des A-D-Konverters vereinfacht sein.
  • Der A/D-Konverter, der in dem Artikel offenbart ist, wie in Figur 1 gezeigt, besteht aus einer ersten Stufe eines Leiterwiderstandsnetzwerks mit Widerständen RFO is RFL , einer zweiten Stufe eines Leiterwiderstandsnetzwerks mit Widerständen RR1 bis RRN , Analogschaltern SW zum Transferieren eines Potentials innerhalb des festen Bereichs von der ersten Stufe des Leiterwiderstandsnetzwerkes an die zweite Stufe des Leiterwiderstandsnetzwerks, Transistoren Q3 und Q&sub4; zum Tranferieren des durch die Schalter SW transferierten Potentials an die zweite Stufe des Leiterwiderstandsnetzwerks, Komparatoren COMX zum Bestimmen der Bits höherer Ordnung eines Digitalwertes und Komparatoren COMY zum Bestimmen der Bits niedrigerer Ordnung.
  • Zum Anordnen eines tatsächlichen Unterbereichs-A/D- Konverters, muß eine Vorspannungsschaltung gekoppelt sein mit der ersten und zweiten Stufe von Leiterwiderstandsnetzwerken. Die Vorspannungsschaltung, wie in Figur 1 gezeigt, beinhaltet eine Diode D und Transistoren Q&sub1; und Q&sub2;, welche eine Spiegelschaltung bilden, Widerstände R&sub0;&sub0; bis R&sub2;&sub2;, einen externen Anschluß T&sub1; des IC-Chips, einen extern verbundenen Widerstand REX und Spannungsguellen V(++) und V(+).
  • Beim so aufgebauten Unterbereichs-A/D-Konverter arbeiten die Komparatoren COMX und die erste Stufe des Leiterwiderstandswerks zusammen, um grob ein Potential eines analogen Eingabesignals zu erfassen. Die Spannung über dem Leiterwiderstand, der angesiedelt ist zwischen dem Komparator COMX zum Erzeugen eines ersten Logikpegels und dem COMX zum Erzeugen eines zweiten Logikpegels, wird transferiert an die zweite Stufe des Leiterwiderstandsnetzwerks, nämlich mittels gepaarter Schalter SW und der Transistoren Q&sub3; und Q&sub4;. Die Komparatoren COMy und die zweite Stufe des Leiterwiderstandsnetzwerks kooperieren zum letztendlichen Erfassen des tranferierten Potentials.
  • Bei der Schaltungsanordnung, die in Figur 1 gezeigt ist, müssen zum exakten Transferieren des Potentials über den Leiterwiderstand RF, der ausgewählt ist unter den Widerständen der ersten Stufe des Leiterwiderstandsnetzwerks, an die zweite Stufe des Leiterwiderstandsnetzwerks, die folgenden zwei Bedingungen erfüllt sein.
  • (1) I&sub3; = I&sub4; (Basis-Emitter-Spannung VBEQ3 des Transistors Q&sub3; = Basis-Emitter-Spannung VBEQ4 des Transistors Q4)
  • wobei
  • I&sub3; : Strom, der durch die Widerstände der zweiten Stufe des Leiterwiderstandsnetzwerks fließt, und
  • I&sub4; : Strom, der durch ein Kollektor-Emitter-Weg des Transistors Q&sub4; fließt.
  • (2) I&sub3; x N x RR I&sub2; x RF
  • wobei
  • N : Anzahl der Leiterwiderstände der zweiten Stufe,
  • RR : Widerstandswert jedes Leiterwiderstands der zweiten Stufe,
  • RF : Widerstandswert jedes Leiterwiderstands der ersten Stufe.
  • Dementsprechend ist die Strombedingung gegeben durch
  • I&sub3; = I&sub4; = (RF/NRR)I&sub2;.
  • Eine Potentialdifferenz I&sub2; x RF, die transferiert wird von der ersten Stufe des Leiterwiderstandsnetzwerks an die zweite Stufe des Leiterwiderstandsnetzwerks, wird bestimmt durch die folgenden Tatsachen: 1) Der Referenzstrom I&sub1; ist bestimmt durch den extern verbundenen Widerstand REX, 2) der Strom I&sub2; variiert mit einer Variation der Leistungsquellenspannung, und 3) die Leiterwiderstände RF haben nicht einheitliche Widerstandswerte und haben eine Temperaturabhängigkeit. Die Variation der Potentialdifferenz ist unerwünscht, da sie zu einer Variation eines dynamischen Bereichs des A/D-Konverters führt (Spannungsbereich innerhalb dessen die A/D-Umwandlung eines analogen Eingabesignals erlaubt ist).
  • Dementsprechend ist es Aufgabe der vorliegenden Erfindung, eine Vorspannungsschaltung zu schaffen (Referenzspannungsgenerator) für einen Unterbereichs-A/D- Konverter, der eine Variation des dynamischen Bereichs minimalisiert.
  • Zum Erzielen der obigen Aufgabe ist eine Vorspannungsschaltung geschaffen für einen Unterbereichs-A/D- Konverters des Typs, in dem ein Potential zwischen dem benachbarten Widerständen einer ersten Stufe des Leiterwiderstandsnetzwerks verglichen wird mit einer analogen Eingabespannung, um dadurch die Bits höherer Ordnung eines Digitalwerts zu bestimmen, und ein Potential innerhalb eines festen Bereichs, innerhalb dessen der analoge Eingabesignalwert existiert, transferiert wird durch Analogschalter und Transistoren an die Leiterwiderstände einer zweiten Stufe des Leiterwiderstandswerts, um dadurch die Bits niedrigerer Ordnung des Digitalwerts zu bestimmen, welche umfaßt: erste und zweite Spannungseingabeanschlüsse zum Zuführen fester Potentiale an die Enden der ersten Stufe des Leiterwiderstandsnetzwerks; einen Operationsverstärker mit ersten und zweiten Eingabeanschlüssen und einem Ausgabeanschluß, wobei der erste Eingabeanschluß eine Referenzspannung eines vorbestimmten Potentials empfängt; eine erste Stromquelle, die verbunden ist mit dem Aufgabeanschluß des Operationsverstärkers, und gesteuert wird durch den Operationsverstärker; eine Widerstandseinrichtung, die angeschlossen ist zwischen dem ersten Spannungseingabeanschluß und der ersten Stromquelle, wobei ein Knoten zwischen der Widerstandseinrichtung und der ersten Stromquelle verbunden ist mit dem zweiten Eingabeanschluß des Operationsverstärkers, und wobei der Operationsverstärker und die ersten Stromquelle so arbeiten, daß das an den zweiten Eingabeanschluß angelegte Potential gleich der Referenzspannung ist und daß ein Strom, der durch die Widerstandseinrichtung fließt, proportional ist zu einem Strom, der durch die Widerstände der ersten Stufe des Leiterwiderstandsnetzwerks fließt; und eine zweite Stromquelle, die angeschlossen ist zwischen den Widerständen der zweiten Stufe des Leiterwiderstandsnetzwerks und dem Ausgabeanschluß des Operationsverstärkers, zum Arbeiten unter der Steuerung des Ausgabesignals des Operationsverstärkers in einer Weise, daß ein Strom proportional zum Strom, der durch die Widerstandseinrichtung fließt, in die Widerstände der zweiten Stufe des Leiterwiderstandsnetzwerks fließt, wobei die Widerstände der ersten Stufe des Leiterwiderstandsnetzwerks, die Widerstände der zweiten Stufe des Leiterwiderstandsnetzwerks und die Widerstandseinrichtung von derselben Art sind.
  • Mit anderen Worten umfaßt eine Vorspannungsschaltung für einen Unterbereich-A/D-Konverter gemäß der folgenden Erfindung: eine erste Einrichtung (einschließlich einer Widerstandseinrichtung, eines Operationsverstärkers und einer ersten Stromquelle) zum Erzeugen eines Stroms proportional zu einem Strom, der durch eine erste Stufe eines Leiterwiderstandsnetzwerks fließt, welche extern mit Spannungen versorgt ist; und eine zweite Einrichtung (einschließlich einer zweiten Stromquelle) zum Einspeisen eines Stroms proportional zum Proportionalstrom, der durch die erste Einrichtung erzeugt wird, an eine zweite Stufe des Leiterwiderstandsnetzwerks.
  • Die vorliegende Erfindung hat die folgenden vorteilhaften Merkmale. Eine Spannung über jeden der Widerstände der ersten Stufe des Leiterwiderstandsnetzwerks ist fixiert. Die Widerstände der ersten und zweiten Stufen der Leiterwiderstandsnetzwerke sind von derselben Art. Die Spannung, die erzeugt wird über jeden der Widerstände der ersten Stufe des Leiterwiderstandswerts ist frei von nicht gleichförmigen Widerstandswerten der Leiterwiderstände und der Temperaturvariation. Die Ströme, die durch die ersten und zweiten Stufen der Leiterwiderstandsnetzwerke fließen, sind proportional aufeinander bezogen (mit anderen Worten variieren diese Ströme unter derselben Rate). Die Ströme der Transistoren, welche zum Transferieren der Spannung die zweite Stufe des Leiterwiderstandsnetzwerks dienen, können einander gleich gehalten werden.
  • Mit den obigen vorteilhaften Merkmalen kann die Spannung exakt transferiert werden von der ersten Stufe des Leiterwiderstandsnetzwerks an die zweite Stufe. Die transferierte Spannung ist frei von der Nichtgleichförmigkeit in den Widerstandswerten der Leiterwiderstände und der Temperaturvariation. Deshalb ist eine Variation des dynamischen Bereichs des A/D-Konverters minimalisiert.
  • Die Erfindung kann vollständiger verstanden werden aus der folgenden detaillierten Beschreibung in Zusammenhang mit der begleitenden Zeichnung.
  • Die Figuren zeigen im einzelnen:
  • Figur 1 ein Schaltungsdiagramm einer Vorspannungsschaltung für einen herkömmlichen Unterbereichs-A/D-Konverter;
  • Figur 2 ein Schaltungsdiagramm einer Vorspannungschaltung für einen Unterbereich A/D-Konverter gemäß einer ersten Ausführungsform der vorliegenden Erfindung; und
  • Figur 3 ein Schaltungsdiagramm einer Vorspannungsschaltung für einen Unterbereichs-A/D-Konverter gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Eine erste Ausführungsform der vorliegenden Erfindung wird beschrieben werden mit Bezug auf Figur 2. Eine ersten Stufe eines Leiterwiderstandsnetzwerks mit "L" Leiterwiderständen RF1 bis RFN, die in Reihe verbunden sind, ist versehen mit ersten und zweiten externen Anschlüssen T&sub2; und T&sub3; an beiden Enden. Der erste externe Anschluß T&sub2; legt eine feste Spannung V(+) , beispielsweise 5V, an die erste Stufe des Leiterwiderstandsnetzwerks. Der zweite externe Anschluß T&sub3; legt eine weitere feste Spannung V(-), beispielsweise 3V, an die erste Stufe des Leiterwiderstandsnetzwerks. Ein Knoten "0" zwischen den benachbarten Leiterwiderständen RF1 bis RFL der ersten Stufe des Leiterwiderstandsnetzwerks ist verbunden mit einem der Komparatoren COMX. Der Komparator COMX vergleicht ein Potential am Knoten "0" mit einer analogen Eingabespannung. Durch den Vergleichsbetrieb bestimmen diese Komparatoren die Bits höherer Ordnung eines Digitalwerts. Diese Knoten "0" sind jeweils verbunden über Analogschalter SW mit den Basen Q&sub3; und Q&sub4;. Die Kollektoren der Transistoren Q&sub3; und Q&sub4; sind verbunden mit dem festen Potentialpunkt V(+). Die Emitter dieser Transistoren sind verbunden mit beiden Enden einer zweiten Stufe des Leiterwiderstandsnetzwerks mit "N" Leiterwiderständen RR1 bis RRN, welche in Reihe verbunden sind. Ein Knoten "P" zwischen den benachbarten
  • Leiterwiderständen RR1 bis RRN der zweiten Stufe des Leiterwiderstandsnetzwerks ist verbunden mit einem der Komparatoren COMY . Der Komparator COMY vergleicht ein Potential am Knoten "P" einer analogen Eingabespannung. Durch den Vergleichsbetrieb bestimmen diese Komparatoren die Bits niedrigerer Ordnung eines Digitalwerts. Der Emitter des Transistors Q&sub4; ist verbunden mit einer festen Potentialpunkt beispielsweise dem Massepunkt, und zwar über einen Kollektor-Emitter-Weg eines Transistors Q&sub2; als eine Stromquelle, und einem Widerstand R&sub2;&sub2;. Die Nummern L und N der Leiterwiderstände werden bestimmt durch die Anzahl der Bits des A/D-Konverters.
  • Der erste externe Anschluß T&sub2; ist verbunden mit dem festen Potentialpunkt V(--) über einen Widerstand RM, Kollektor- Emitter-Strompfad eines Transistors Q&sub5; und einen Widerstand R&sub3;&sub3;. Ein Knoten A zwischen dem Widerstand RM und dem Kollektor des Transistor Q&sub5; ist verbunden mit einem positiven Eingabeanschluß eines Operationsverstärkers 1. Ein negativer Eingabeanschluß des Operationsverstärkers 1, der zum Empfangen der Spannung V(-) als eine Referenzspannung ist, ist verbunden mit einem Knoten B zwischen dem zweiten externen Anschluß T&sub3; und dem Leiterwiderstand RFL. Der Ausgabeanschluß der Operationsverstärkers 1 ist verbunden mit den Basen der Transistoren Q&sub2; und Q&sub3;.
  • Die Leiterwiderstände RR1 bis RFL der ersten Stufe des Leiterwiderstandsnetzwerks und die Leiterwiderstände RR1 bis RRN in der zweiten Stufe und der Widerstand RM sind von derselben Art, d.h. hergestellt aus Materialien, die gleich in der Qualität in der Temperaturcharakteristik ist.
  • Dementsprechend kooperiiert der Operationsverstärker 1 mit dem Transistore Q&sub5;, der mit seiner Ausgabe verbunden ist, zum Halten eines Potentials am Knoten A auf der Referenzspannung V(-). Ein Strom I&sub2;/M (M Konstante), der durch den Widerstand RM fließt, ist proportional zu einem Strom I, der durch die Leiterwiderstände RF1 bis RFL der ersten Stufe fließt.
  • Die Transistoren Q&sub2; und Q&sub5;, die als die Stromquelle dienen, werden angetrieben durch das Ausgabesignal des Operationsverstärkers 1. Weiterhin fließt der Strom basierend auf dem Betrieb des Transistors Q&sub2; in die Leiterwiderstände RRI bis RRN der zweiten Stufe. Ein Strom (entsprechend I&sub2;/N), der durch den Kollektor-Emitter-Strompfad des Transistors Q&sub5; fließt, ist proportional zum Strom 13, der in die Leiterwiderstände RR1 bis RRN fließt.
  • In der Schaltungsanordnung von Figur 2 sind die Potentiale an beiden Enden der ersten Stufe des Leiterwiderstandsnetzwerks fixiert durch die externen Leistungsquellen, wie beim herkömmlichen Video-A/D-Konverter. Dementsprechend wird bei dieser Schaltungsanordnung ein Wert der "Leiterwiderstände der ersten Stufe x I&sub2;" konstant gehalten unabhängig von der Variation in den Widerstandswert der Leiterwiderstände und der Temperaturänderung. In diesem Punkt ist diese Anordnung unterschiedlich von der Anordnung von Figur 1. Demenstprechend sind die Spannung an beiden Enden der ersten Stufe des Leiterwiderstandsnetzwerks und die Spannung am Punkt B konstant gemacht. Da die Potentiale an den Punkten A und B einander gleich sind, ist der Strom I&sub2; proportional zum Strom I&sub2;/M, und der Strom von der Stromquelle Q&sub5; ist proportional zum dem von der Stromquelle Q&sub2;. Daraus resultierend ist der Strom I&sub2; proportional zum Strom I&sub3;.
  • Bei der Anordnung von Figur 2 müssen zum exakten Transferieren des Potentials über der ersten Stufe des Leiterwiderstandsnetzwerks an die zweite Stufe des Leiterwiderstandsnetzwerks die folgenden Beziehungen eingehalten werden:
  • I&sub3; = I&sub4;, und I&sub3; x N x RR = I&sub2;RF = Konstante (1)
  • wobei I&sub4; : Strom, der durch den Kollektor-Emitter-Weg des Transistors Q&sub4; fließt,
  • N : Anzahl der Widerstände der zweiten Stufe des Leiterwiderstandsnetzwerks,
  • RR : Widerstandswert jedes Widerstandes der zweiten Stufe des Leiterwiderstandsnetzwerks, und
  • RF : Widerstandswert jedes Widerstands der ersten Stufe des Leiterwiderstandsnetzwerks.
  • Daher kann I&sub3; umgeschrieben werden in:
  • I&sub3; = (RF/NRR)I&sub2; ....(2)
  • Wo die Beziehung (2) gilt, ist der Strom 12 exakt proportional zum Strom 13, da die Widertände der ersten und zweiten Stufen der Leiterwiderstände von derselben Art sind, und RF/NRR konstant ist. Deshalb werden die Potentiale zwischen den benachbarten Widerständen dieser Leiterwiderstände der ersten Stufe und das Potential, das angelegt ist an die Widerstände der zweiten Stufe, wenig beeinflußt durch die Variation in Widerstandswert und die Temperaturvariation. Somit ist der dynamische Bereich der A/D-Umwandlung minimalisiert in der Variation.
  • Figur 3 ist ein Schaltungsdiagramm zum Zeigen einer Anordnung einer zweiten Ausstellungsform der vorliegenden Erfindung.
  • Die zweite Ausführungsform ist dadurch gekennzeichnet, daß der negative Eingabeanschluß des Operationsverstärkers 1 verbunden ist mit einem Knoten C der Widerstände RFK und RF(K+1) der ersten Stufe des Leiterwiderstandswerts, und ein Potential am Knoten C benutzt wird als eine Referenzspannung, angelegt an den negativen Eingabeanschluß des Verstärkers 1. Ebenfalls in diesem Fall wie bei der ersten Ausführungsform arbeitet der Operationsverstärker 1 so, daß das Potential am Punkt A gleich ist der Referenzspannung, d.h. im Potential am Punkt C. Die restliche Anordnung von Figur 3 ist im wesentlichen gleich der der ersten Ausführungsform. Dementsprechend sind der Betrieb von und die Vorteile, die durch die zweite Ausführungsform erhalten werden im wesenltichen die gleichen, wie die der ersten Ausführungsform.
  • Die Referenzspannung kann erhalten werden an jeglichem Knoten der Leiterwiderstände RF1 bis RFL der ersten Stufe.
  • Wie oben beschrieben, werden in einer Vorspannungsschaltung für ein Unterbereichs-A/D-Konverter gemäß der vorliegenden Erfindung die Spannungen zwischen den benachbarten Widerständen der Leiterwiderstände der ersten Stufe und das Potential, das angelegt ist an die Widerstände der zweiten Stufe, wenig beeinflußt durch die Variation im Widerstandswert und die Temperaturvariation. Deshalb wird der dynamische Bereich der A/D-Umwandlung in seiner Variation minimalisiert.
  • Bezugszeichen in den Patentansprüchen sollen dem besseren Verständnis dienen und den Schutzumfang nicht beschränken.

Claims (7)

1. Vorspannungsschaltung für ein Unterbereichs-Analog-zu Digital(A/D)-Konverter des Typs, bei dem ein Potential zwischen den benachbarten Widerständen (RF1 bis RFL) einer ersten Stufe des Leiterwiderstandsnetzwerks verglichen wird mit einer analogen Eingabespannung, um dadurch die Bits höherer Ordnung eines Digitalwerts zu bestimmen, und ein Potential innerhalt eines festen Bereichs, innerhalb dessen der analoge Eingabesignalswert existiert, transferiert wird über Analogschalter (SW) und Transistoren (Q&sub3;, Q&sub4;) an die Leiterwiderstände (RR1 bis RRN) einer zweiten Stufe des Leiterwiderstandsnetzwerks, um dadurch die Bits niedriger Ordnung des Digitalwerts zu bestimmen, welche umfaßt:
erste und zweite Spannungseingabeanschlüsse (T&sub2;, T&sub3;) zum Zuführen fester Potentiale an die Enden der ersten Stufe des Leiterwiderstandsnetzwerks;
einen Operatinsverstärker (1) mit ersten und zweiten Eingabeanschlüssen und einem Ausgabeanschluß, wobei der erste Eingabeanschluß eine Referenzspannung eines vorbestimmten Potentials empfängt;
eine erste Stromquelle (Q&sub5;, R&sub3;&sub3;), angeschlossen an den Ausgabeanschluß des Operationsverstärkers (1) und gesteuert durch den Operationsverstärker (1);
eine Widerstandseinrichtung (RM), angeschlossen zwischen dem ersten Spannungseingabeanschluß (T&sub2;) und der ersten Stromquelle, wobei ein Knoten zwischen der Widerstandseinrichtung (RM) und der ersten Stromquelle verbunden ist mit dem zweiten Eingabeanschluß des Operationsverstärkers (1), und wobei der Operationsverstärker (1) und die erste Stromquelle so arbeiten, daß das Potential, das an den zweiten Eingabeanschluß angelegt ist, gleich ist der Referenzspannung, und daß ein strom, der durch die Widerstandseinrichtung (RM) fließt, proportional ist zu einem Strom, der durch die Widerstände (RF1 bis RFL) der ersten Stufe des Leiterwiderstandsnetzwerks fließt; und
eine zweite Stromquelle (Q&sub2;&sub1; R&sub2;&sub2;), die angeschlossen ist zwischen Widerständen (RRI bis RRN) der zweiten Stufe des Leiterwiderstandswerks und dem Ausgabeanschluß des Operationsverstärkers (1), zum Arbeiten unter der Steuerung des Ausgabesignals des Operationsverstärkers (1) in einer Weise, daß ein Strom proportional zum Strom, der durch die Widerstandseinrichtung (RM) fließt, in die Widerstände (RRI bis RN)der zweiten Stufe des Leiternetzwerks fließt, und
wobei
die Widerstände (RF1 bis RFL) der ersten Stufe des Leiterwiderstandsnetzwerks, die Widerstände (RR1 bis RRN) der zweiten Stufe des Leiterwiderstandsnetzwerks und die Widerstandseinrichtungen (RM) von derselben Art sind.
2. Vorspannungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Eingabeanschluß des Operationsverstärkers (1) verbunden ist mit dem zweiten spannungseingabeanschluß (T&sub3;), so daß der erste Eingabeanschluß das feste Potential, das angelegt ist an den zweiten spannungseingabeanschluß (T&sub3;), als die Referenzspannung empfängt.
3. Spannungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Eingabeanschluß des Operationsverstärkers verbunden ist mit Punkten zwischen den geeigneten benachbarten Widerständen (RFK, RF(K+1)) der Leiterwiderstände (RF1 bis RFL) der ersten Stufe des Leiterwiderstandsnetzwerks, so daß der erste Eingabeanschluß ein geeignetes Potential zwischen den festen Potentialen empfängt, die angelegt sind an die ersten und zweiten Spannungseingabeanschlüsse (T&sub2;, T&sub3;).
4. Vorspannungsschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die erste Stromquelle einen ersten Transistor (Q&sub5;) mit Basis, Kollektor und Emitter beinhaltet, und
die Basis des ersten Transistors (Q&sub5;) verbunden ist mit dem Ausgabeanschluß des Operationsverstärkers (1), der Kollektor verbunden ist mit der Widerstandseinrichtung (RM) und dem zweiten Eingabeanschluß des Operationsverstärkers (1) und der Emitter verbunden ist mit einem festen Potentialpunkt, dessen Potential niedriger ist als die festen Potentiale, die angelegt sind an die ersten und zweiten Spannungseingabeanschlüsse (T&sub2;, T&sub3;)
5. Vorspannungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Stromquelle einen zweiten Transistor (Q&sub2;) mit Basis, Kollektor und Emitter beinhaltet, und
die Basis des zweiten Transistors (Q&sub2;) verbunden ist mit dem Ausgabeanschluß des Operationsverstärkers (1), der Kollektor verbunden ist mit dem Widerstand (RR1 bis RRN) der zweiten Stufe des Leiterwiderstandnetzwerks, und der Emitter verbunden ist mit dem festen Potentialpunkt, dessen Potential niedriger ist als die festen Potentiale, die angelegt sind an die ersten und zweiten Spannungseingabeanschlüsse (T&sub2;, T&sub3;),
6. Vorspannungsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß das feste Potential, das an den ersten Spannungseingabeanschluß (T&sub2;) angelegt ist, höher ist als das feste Potential, das an den zweiten Spannungseingabeanschluß (T&sub3;) angelegt ist.
7. Vorspannungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß der erste Eingabeanschluß des Operationsverstärkers (1) ein negativer Eingabeanschluß und der zweiten Eingabeanschluß ein positiver Eingabeanschluß ist.
DE68925788T 1988-12-08 1989-12-07 Vorspannungsschaltung für einen nach dem Prinzip der Unterteilung arbeitenden Analog-Digitalwandler Expired - Fee Related DE68925788T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63310702A JPH02156728A (ja) 1988-12-08 1988-12-08 A/d変換器のバイアス回路

Publications (2)

Publication Number Publication Date
DE68925788D1 DE68925788D1 (de) 1996-04-04
DE68925788T2 true DE68925788T2 (de) 1996-08-01

Family

ID=18008442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68925788T Expired - Fee Related DE68925788T2 (de) 1988-12-08 1989-12-07 Vorspannungsschaltung für einen nach dem Prinzip der Unterteilung arbeitenden Analog-Digitalwandler

Country Status (5)

Country Link
US (1) US5019821A (de)
EP (1) EP0372547B1 (de)
JP (1) JPH02156728A (de)
KR (1) KR920010216B1 (de)
DE (1) DE68925788T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111205A (en) * 1990-12-18 1992-05-05 Vlsi Technology, Inc. Digital-to-analog and analog-to-digital converters
JPH04314210A (ja) * 1991-04-12 1992-11-05 Toshiba Corp A/d変換器
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
US6509858B2 (en) * 2000-12-21 2003-01-21 Intel Corporation Differential voltage reference buffer
US6567028B2 (en) * 2001-10-12 2003-05-20 Micron Technology, Inc. Reference voltage stabilization in CMOS sensors
US6498577B1 (en) * 2002-01-16 2002-12-24 Infineon Technologies Ag Piecewise-linear, non-uniform ADC

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2264432B1 (de) * 1974-03-15 1976-12-17 Thomson Csf
JPS558051B2 (de) * 1974-11-06 1980-03-01
US4353059A (en) * 1980-05-16 1982-10-05 Motorola Inc. Multithreshold converter utilizing reference tracking amplifiers
JPS5725722A (en) * 1980-07-22 1982-02-10 Nippon Telegr & Teleph Corp <Ntt> Analog-to-digital converter
JPS5787621A (en) * 1980-11-21 1982-06-01 Seiko Epson Corp Digital-to-analog converter
US4542370A (en) * 1981-10-20 1985-09-17 Tokyo Shibaura Denki Kabushiki Kaisha Cascade-comparator A/D converter
US4745393A (en) * 1985-09-25 1988-05-17 Hitachi, Ltd Analog-to-digital converter
US4680535A (en) * 1985-10-17 1987-07-14 Harris Corporation Stable current source
US4808907A (en) * 1988-05-17 1989-02-28 Motorola, Inc. Current regulator and method

Also Published As

Publication number Publication date
JPH02156728A (ja) 1990-06-15
DE68925788D1 (de) 1996-04-04
EP0372547A3 (de) 1992-07-15
EP0372547B1 (de) 1996-02-28
US5019821A (en) 1991-05-28
EP0372547A2 (de) 1990-06-13
KR900011140A (ko) 1990-07-11
KR920010216B1 (ko) 1992-11-21

Similar Documents

Publication Publication Date Title
DE3850982T2 (de) Digital-Analogwandler.
DE4208702C2 (de) Zweischrittiger Unterbereichs-Analog/Digital-Wandler
DE68913405T2 (de) Stromquellenschaltung.
DE3586877T2 (de) Mehrschritt-parallelanalog/digitalwandler.
DE2823214A1 (de) Schaltungsanordnung zur kompensierung des nullversatzes des ausgangssignals einer ein analogsignal verarbeitenden uebergeordneten anordnung
DE3852832T2 (de) D/A-Wandler.
DE3855117T2 (de) Analog-Digital-Umsetzer mit schrittweiser Annäherung
DE1762972A1 (de) Steuerbare Spannungs-Stromquelle
DE68925788T2 (de) Vorspannungsschaltung für einen nach dem Prinzip der Unterteilung arbeitenden Analog-Digitalwandler
DE2411062C3 (de) Dynamisch vorgespannte Differentialverstärkeranordnung
DE2014034C3 (de) Digital-Analog-Umwandler
EP0442321A2 (de) Analog-Digital-Umsetzer nach dem erweiterten Parallelverfahren
EP0736977A1 (de) Verfahren zur Selbstkalibrierung eines A/D- oder D/A-Wandlers
DE3345297A1 (de) Schaltung zum erzeugen einer signalverzoegerung
DE69422531T2 (de) Frequenzsteuerschaltung für FM-Modulator
DE69122175T2 (de) Digital-Analogwandler
DE69228444T2 (de) Analog-Digitalwandler
DE2340847C3 (de) Analog-Digital-Umsetzer
DE69923174T2 (de) Asynchroner Entscheidungs- A/D Umwandler in Strommodus
DE2842144A1 (de) Stromschalter fuer digitalanalogumsetzer
DE68922036T2 (de) CMOS-Umsetzungsschaltung mit geringem Strom.
DE3445723C2 (de)
DE60027235T2 (de) Signalfaltschaltung und serielle Interpolationszelle eines diese benutzenden Analog-Digitalwandlers
DE2830825C2 (de) Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal
DE3311258C1 (de) Schaltungsanordnung zur UEberwachung einer Betriebsspannung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee