DE68920236T2 - Versiegelte Ladungsspeicheranordnung. - Google Patents

Versiegelte Ladungsspeicheranordnung.

Info

Publication number
DE68920236T2
DE68920236T2 DE68920236T DE68920236T DE68920236T2 DE 68920236 T2 DE68920236 T2 DE 68920236T2 DE 68920236 T DE68920236 T DE 68920236T DE 68920236 T DE68920236 T DE 68920236T DE 68920236 T2 DE68920236 T2 DE 68920236T2
Authority
DE
Germany
Prior art keywords
memory cell
sealed
gate
drain
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68920236T
Other languages
English (en)
Other versions
DE68920236D1 (de
Inventor
James Cheng Hu
John Y Huang
Tsung-Ching Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22908116&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE68920236(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of DE68920236D1 publication Critical patent/DE68920236D1/de
Application granted granted Critical
Publication of DE68920236T2 publication Critical patent/DE68920236T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/18—Circuits for erasing optically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die Erfindung betrifft Ladungsspeicherkonstruktionen und speziell nichtflüchtige Halbleiter- Speichervorrichtungen, die nichtgeerdete Gatterspeicherzellen verwenden, wie im Oberbegriff von Anspruch 1 angegeben ist und zum Beispiel aus der US-A-4 805 138 bekannt ist.
  • In löschbaren programmierbaren Festspeichervorrichtungen (EPROM) ist es oftmals erwünscht, einige vollständig gegenüber Ultraviolettlicht oder anderer Strahlungsenergie abgedichtete Speicherzellen zu haben, so daß diese Zellen Ladung permanent in ihren nichtgeerdeten Gattern speichern können. Diese Zellen sind programmierbare Festspeichervorrichtungen, d. h. nicht löschbar. Dies erreicht man gewöhnlich mit einer Schicht von ultraviolettblockierendem Material, wie Metall, Silicium oder Polysilicium, die eine Speicherzelle bedeckt, um zu verhindern, daß das nichtgeerdete Gatter der Speicherzelle Ultraviolettlicht ausgesetzt wird. Wie andere Speicherzellen an der EPROM-Vorrichtung sind die abgeschirmten Speicherzellen durch Einführung von Ladungen in ihre nichtgeerdeten Gatter programmierbar. Anders als die unabgeschirmten EPROM-Zellen sollten jedoch die abgeschirmten Speicherzellen nicht löschbar sein, wenn die Vorrichtung mit Ultraviolettlicht überflutet wird. Die abgeschirmten Speicherzellen arbeiten wirkungsmäßig wie schmelzbare PROM. Die Patentschriften US-A-4 519 050 und US-A-4 530 074 von Folmsbee beschreiben EPROM-Vorrichtungen mit einer Strahlungsabschirmung, die einige Speicherzellen bedeckt, so daß sie daran gehindert werden, gelöscht zu werden, und es dabei ermöglichen, sie dauerhaft zu programmieren. In einem Artikel mit dem Titel "An 80ns Address-Date Multiplex IMb CMOS EPROM", 1987, IEEE Int'I Solid State Circuits Conference, Seiten 70 und 71 beschreiben M. Yoshida et al in Fig. 4 ein EPROM mit einem Unteroberflächenkontakt zu einem Überzugsmaterial. Der Überzug hat jedoch eine Öffnung für einen Austritt eines Steuergatters.
  • Um brauchbar zu sein, braucht jede Speicherzelle in einem EPROM, ob abgeschirmt oder nicht, drei Verbindungen, jeweils eine für die Quelle, das Ablauf- und Steuergatter, zu dem Rest des Speicherkreises. Sonst wäre die Zelle unzugänglich. Für die abgeschirmten Speicherzellen erfordern diese drei Verbindungen typischerweise Öffnungen in der Abschirmung für die Poly- oder anderen leitfähigen Führungen, wie Diffusions- oder Metalleitungen. So haben die abgeschirmten Speicherzellen Lücken oder Lichtwege, wo Ultraviolettlicht Einlecken und gegebenenfalls Zufallslöschen von Informationen verursachen kann, die als Ladungen auf den nichtgeerdeten Gattern gespeichert sind. Selbst wenn die Öffnungen durch die Abschirmung gegenüber der Zellenfläche durch eine zickzackförmige Abschirmung isoliert sind, um einen kurvigen Weg für die Schwächung von Licht zu bekommen, ist es bei überflutender Belichtung mit Ultraviolettlicht noch möglich, daß einige abgeschirmte Speicherzellen zufällig gelöscht werden.
  • Gemäß der Erfindung bekommt man eine versiegelte Speicherzelle, wie in Anspruch 1 angegeben.
  • Vorteilhafterweise ist über dem Substrat zwischen der Quelle und den Ablaufeinsätzen eine dünne Gatter-Oxidschicht angeordnet.
  • Vorzugsweise sind die Quelle und der Ablauf Einsätze im Abstand voneinander in einer Speicherzellenfläche des Substrates.
  • Vorteilhafterweise ist wenigstens eine der mehreren Speicherzellen, die in Speicherzellenflächen des Chips ausgebildet sind, ein EPROM.
  • Vorzugsweise enthält die Verbindungseinrichtung weiterhin eine elektrisch leitende Schicht, die über der Quelle und in Kontakt mit ihr angeordnet ist, wobei die leitfähige Schicht auch in Kontakt mit einer Seite der Umhüllung steht und wobei die Umhüllung auch elektrisch leitfähig ist.
  • Die Quelle und der Ablauf können durch Arsen-N+-Einsätze definiert sein. Ein Ringeinsatz kann in dem Substrat unter den Seiten der Umhüllung angeordnet sein, wobei die Kanäle unter dem Ringeinsatz in Kreuzungsbereichen kreuzen und wobei der Ringeinsatz ein P+-Einsatz wenigstens in den Kreuzungsbereichen ist.
  • Solche abgeschirmten Speicherzellen in einer EPROM-Vorrichtung können vollständig gegen Ultraviolettlicht abgedichtet sein, obwohl sie noch die erforderlichen Quellen-, Ablauf- und Gatterverbindungen zu einem Außenkreis liefern.
  • So ist die Speicherzelle oben und an den Seiten vollständig von einer leitfähigen Materialumhüllung, d. h. Metall, Silicium oder Polysilicium, umgeben und somit vollständig gegen Ultraviolettlicht versiegelt, während Zugang zu dem Ablauf und dem nichtgeerdeten Gatter durch einen leitfähigen Kanal, wie einen N+-Diffusionseinsatz oder einen unterirdischen N+- Einsatz, in dem Substrat unter der Umhüllung kreuzend vorgesehen ist. Zugang zu der Quelle bekommt man durch direkten Kontakt mit der leitfähigen Umhüllung. Wegen dieser Unterkreuzungsausbreitung oder dieses Einsatzes braucht man keine Öffnungen in der Umhüllung oder Abschirmung, um leitfähige Führungen von der Quelle, dem Ablauf und den Gatterterminals gehen zu lassen, da alle Terminals wirkungsmäßig zur Außenseite der Umhüllung bewegt werden. Die Speicherzelle ist vollständig abgedichtet, und kein Ultraviolettlicht kann zu dem nichtgeerdeten Gatter eindringen.
  • Ein weiterer Vorteil einer Verwendung einer Diffusion oder eines Einsatzes, um Zugang zu dem nichtgeerdeten Gatter zu bekommen, besteht darin, daß die Speicherzelle keine doppelte Polysiliciumstapelanordnung für das Gatter erfordert. Es ist nur eine einzige Polysiliciumablagerung erforderlich, um die Speicherzelle zu bilden. Im wesentlichen schließt diese Anordnung eine erste Elektrode, wie ein Steuergatter, das in dem Halbleitersubstrat begrenzt ist, und eine elektrisch nicht geerdete zweite Elektrode ein, die oberhalb des Substrates in Elektroneneinspritzverbindung mit der ersten Elektrode angeordnet ist, wobei die zweite Elektrode, wie das oben angegebene nichtgeerdete Gatter, angesammelte Ladungen speichert.
  • In dem Substrat können Einrichtungen vorgesehen sein, um die erste Elektrode in Kontakt mit einer Terminalaußenseite einer Strahlungabschirmungsumhüllung zu bringen, die die nichtgeerdete zweite Elektrode einschließt, oder in Kontakt mit der Umhüllung selbst zu bringen, so daß die Ladung in der nichtgeerdeten Elektrode durch einen Außenschaltkreis abgefühlt werden kann. Zusätzliche Elektroden, wie ein Ablauf und eine Quelle, können auch vorgesehen sein oder nicht, je nach der speziellen Speicheranordnung.
  • Die Erfindung ist schematisch beispielhalber in der beigefügten Zeichnung erläutert, in welcher
  • Fig. 1 eine Draufsicht auf eine versiegelte Speicherzelle nach der Erfindung ist,
  • Fig. 2 ein Seitenschnitt entlang der Linie 2-2 in Fig 1 ist und eine äußere Gatterverbindung für die Speicherzelle erläutert,
  • Fig. 3 ein Seitenschnitt entlang der Linie 3-3 in Fig. 1 und eine äußere Ablaufverbindung für die Speicherzelle erläutert und
  • Fig. 4 eine Draufsicht auf eine andere nichtgeerdete Gattergestaltung für die Verwendung mit einer Speicherzelle nach der Erfindung ist.
  • Unter Bezugnahme auf die Fig. 1 bis 3 umfaßt eine versiegelte Speicherzelle in einer EPROM-Vorrichtung eine Quelle 11, einen Ablauf 1 3 und ein nichtgeerdetes Gatter 15 auf einem Halbleitermaterialsubstrat 17 angeordnet. Das nichtgeerdete Gatter 15 ist gegenüber Ultraviolettlicht und anderer Strahlungsenergie durch eine Umhüllung 18 abgeschirmt, die die Speicherzelle oben und an den Seiten vollständig umgibt und versiegelt. Das Halbleitermaterial, typischerweise Silicium, des Substrates 17 blockiert Ultraviolettlicht und andere Strahlungsenergie, die am Boden der EPROM-Vorrichtung einfallen.
  • Typischerweise besteht das Substrat 17 aus einem (100)-orientierten monokristallinen Siliciummaterial vom p-Typ, das ausreichend dotiert ist, um einen Widerstand im Bereich von 5 bis 50 Ohm-cm zu ergeben. Die gesamte EPROM-Vorrichtung einschließlich der versiegelten Speicherzellen wird nach einem herkömmlichen CMOS N-Schachtverfahren mit N-Kanalspeicherzellen hergestellt. Der Rest der EPROM-Vorrichtung einschließlich unversiegelter EPROM-Zellen, N- und P-Kanaltransistoren und eines damit verbundenen leitfähigen Schaltkreises ist nicht gezeigt, da er sowohl hinsichtlich des Aufbaues als auch der Herstellung vollständig üblich ist.
  • Die Quellenflächen 11 und die Ablauffläche 13 umfassen typischerweise N+ -Diffusionseinsätze. Die Arseneinsatzdosis beträgt etwa 4 bis 6 x 10¹&sup5;/cm². Das nichtgeerdete Gatter 15 umfaßt typischerweise eine Polysiliciumschicht mit einer Dicke im Bereich von 2000 bis 2600 Å (10 Å = 1 nm) und vorzugsweise mit einer Dicke von weniger als 2400 Å. Das nichtgeerdete Gatterpolysilicium wird über einer Gatteroxidschicht 21 mit einer Dicke von etwa 300 bis 350 Å ausgebildet und wird mit Phosphor bis zu einer Konzentration von etwa 10²&sup0; bis 10²¹/cm³ dotiert, um seinen Bogenwiderstand auf 15 bis 40 Ohm zu reduzieren. Wie üblich, kann ein Boreinsatz in den Speicherzellenflächen vorgesehen werden, um eine Schwelle einzustellen.
  • Die Strahlungsabschirmung oder Umhüllung 18 besteht typischerweise aus einem leitfähigen Material, wie Aluminium oder einem anderen Metall. Stattdessen kann als Siliciumsubstratmaterial Polysilicium, das p-Typ-dotiert wurde, wie beispielsweise mit Bor, verwendet werden. Die leitfähige Umhüllung 18 steht in Kontakt mit einem P+-Diffusionsring 23 und der Quelle 11 durch Kontaktbereiche 19 und 31. Der Kontaktbereich 19 ist ein ringförmiger Kontakt nur zu dem P+-Diffusionsring 23. Die Strahlungsumhüllung 18 ist übergroß in Bezug auf den Außenumfang des Kontaktbereiches 19. Der Ring 23 umgibt vollständig die Speicherzelle. Der Ring 23 kann auch ein N+-Ring sein ausgenommen in nachfolgend diskutierten Bereichen, wo es eine unterirdische N+- oder N-Schachtkreuzung gibt. Jene Kreuzungsbereiche des Ringes 23 müssen vom p-Typ sein. Eine 0,8 bis 1,2 p dicke Feldoxidschicht 27 mit Feld-Boreinsatzkanalstopps 29 ist um Speicherzellenelemente vorgesehen, wo immer eine elektrische Isolierung erforderlich ist.
  • Um einen elektrischen Zugang zu der Quelle 11, dem Ablauf 13 und dem nichtgeerdeten Gatter 15 zu bekommen, ohne Öffnungen in der Umhüllung 18 vorzusehen, sind elektrisch leitende Kanäle vorgesehen, die unter dem P+-Ring 23 kreuzen. Zugang zu der Quelle 11 kann über den direkten Kontaktbereich 31 mit der Umhüllung 18 erzielt werden. Er kann auch mit einem N-Schachteinsatz, einem unterirdischen N+-Einsatz oder einer unterirdischen N+- Schicht ähnlich einer Schicht 35 in der Ablaufverbindung, wie nachfolgend beschrieben, erreicht werden.
  • Zugang zu dem Ablauf 13 bekommt man durch einen N-Schachteinsatz, einen unterirdischen N+-Einsatz oder die unterirdische N+-Schicht 35, die sich von dem N+ -Ablaufeinsatz 13 unter dem P+-Ring 23 und der Umhüllung 18 zu einem N+ -Ablaufverbindungsdiffusionseinsatz 37 auf der Außenseite der Speicherzelle, d. h. außerhalb des P+-Ringes 23, erstreckt. Ein Metallendanschluß 18 füllt ein Kontaktloch 39 und stellt einen Kontakt mit dem Ablaufverbindungseinsatz 37 her.
  • Zugang zu dem nichtgeerdeten Gatter 15 bekommt man auch mit Hilfe eines leitenden Kanals, der sich unter dem P+-Ring 23 und der Umhüllung 18 erstreckt. Das nichtgeerdete Gatter 15 ist ein Polysiliciumstück mit einem länglichen Abschnitt, der sich über der Gatteroxidschicht 21 über die Lücke oder den Kanal zwischen der Quelle 11 und dem Ablauf 13 erstreckt, und mit einem größeren Verbindungsabschnitt 41, der über einem Oberflächenverbindungsbereich 46 der unterirdischen N+-Schicht, des unterirdischen N+-Einsatzes oder des N-Schachtes 45 liegt. Ein Kanaleinsatz 60 unter der Gatteroxidschicht 21 wird verwendet, um die Schwellenspannung der Speicherzelle einzustellen. Die dicke Feldoxidschicht 27 mit dem Kanalstopp-Einsatz 29 trennt den tatsächlichen Gatterbereich zwischen der Quelle 11 und dem Ablauf 13 und den Verbindungsbereich 46. Der Verbindungsabschnitt 41 des nichtgeerdeten Gatterpolysilicums kann ein quadratisches oder rechteckiges Stück sein, wie in Fig. 1 gezeigt ist oder kann ein gabelartiger Verbindungsbereich 141, wie in Fig. 4, mit mehreren Fingervorsprüngen 143 sein. Die Form des Verbindungsabschnittes 41 oder 141 kann so variiert werden, um die Kapazität der Verbindung zu variieren. Eine dünne Oxidschicht 43, typischerweise 300 bis 350 Å dick, wird zwischen dem Verbindungsabschnitt 41 oder 141 des nichtgeerdeten Gatters 15 und der Steuerelektrode (42) an der Oberfläche 46 der unterirdischen N+-Schicht, des unterirdischen N+-Einsatzes oder des N-Schachtes 45 angeordnet, welche sich ihrerseits unter dem P+-Ring 23 und der Umhüllung 18 zu einem N+ -Steuergatterverbindungs-Diffusionseinsatz 47 außerhalb der Speicherzelle des P+-Ringes 23 erstrekken. Ein Metallendanschluß 18' füllt eine Kontaktöffnung 49 und stellt einen Kontakt mit dem Steuergatterverbindungseinsatz 47 her. Die EPROM-Vorrichtungsanordnungen, wie die Quelle 11, der Ablauf 13, die Ablaufverbindung 37, das nichtgeerdete Gatter 15 und der Steuergatterverbindungseinsatz 47 der versiegelten Speicherzellen, werden mit Bor/Phosphor-dotiertem Siliciumglas (BPSG) 51 umhüllt, und Kontaktöffnungen 53 sind in dem Glas für die erforderlichen leitenden Verbindungen offen, wie für die Seiten der Umhüllung 19 und die Metallablaufund Gatterverbindungen 39 und 49. Phosphordotiertes Siliciumdioxidglas (PSG) kann auch verwendet werden. Die Oberseite der Umhüllung 18 wird oben auf dem BPSG 51 abgelagert. Vor dieser Ablagerung kann die EPROM-Vorrichtung Ultraviolettlicht ausgesetzt werden, um Restladungen zu entfernen, die in dem nichtgeerdeten Gatter 15 während der Herstellung gespeichert wurden. Andere leitende Führungen, die nicht gezeigt sind, verbinden mit der Quelle und dem Ablauf und Gatterverbindungen 18, 39 und 49 und bilden Teil des gesamten EPROM-Schaltkreises. Mehr als eine Schicht von leitfähigen Führungen, die durch eine isolierende Schicht dazwischen getrennt sind, kann erforderlich sein.
  • Die versiegelte Speicherzelle wird durch Einführung von Ladungen in das nichtgeerdete Gatter 15 durch Elektroneneinspritzung quer zu der dünnen Oxidschicht 21 oder durch heiße Elektroneneinspritzung durch die Oxidschicht 21 programmiert. Typischerweise werden die Quelle 11 über die Umhüllung 18 auf Erdungspotential gebracht, der Ablauf 13 über die Ablaufverbindung 39 auf ein Potential von 12 V oder höher gebracht und das Steuergatter, das durch die Steuergatterverbindung 47, den unterirdischen N+-Einstz 45 und den Oberflächenbereich 46 repräsentiert ist, über die Gatterverbindung 49 auf ein Potential von 12 V oder höher gebracht. Das Steuergatter ist kapazitiv mit dem nichtgeerdeten Gatter 15 über den Oberflächen bereich 46, die dünne Oxidschicht 43 und den Verbindungsbereich 41 oder 141 verbunden. Obwohl im Aufbau recht verschieden, ist im normalen Betrieb die beschriebene Speicherzelle äquivalent der regulären EPROM-Zelle mit gestapelten Gattern und wird auf gleiche Weise abgelesen. Der einzige betriebsmäßige Unterschied besteht darin, daß die versiegelte Speicherzelle nicht gelöscht werden kann. Die unterirdischen Kanäle ermöglichen eine elektrische Verbindung mit dem Ablauf, der Quelle und den Gatterelementen der Speicherzelle ohne die bisher erforderlichen Öffnungen in der Umhüllung 18. So kann kein Ultraviolettlicht in die Speicherzelle eindringen und gelegentliches Löschen verursachen.
  • Obwohl die Erfindung in Bezug auf Speicherzellen beschrieben wurde, könnten auch andere Ladungsspeicheranordnungen gegen Licht oder andere Strahlung abgeschirmt werden müssen. In einer solchen Situation kann die Elektrodenkontaktkonstruktion der Erfindung verwendet werden. Das Abschirmmaterial wäre geeignet, um die unerwünschte Strahlung zu blockieren.

Claims (12)

1. Versiegelte Speicherzelle in einem nichtflüchtigen Speicherchip, wobei der Chip mehrere dieser in Speicherzellenbereichen des Chips gebildete Speicherzellen enthält, wobei wenigstens eine der Speicherzellen gegen Strahlungsenergie versiegelt ist und die versiegelte Speicherzelle
ein Chipsubstrat (17),
eine Quelle (11) und einen Ablauf (13), die in dem Chipsubstrat (17) in einem Speicherzellenbereich definiert sind, ein Steuergatter (42) und ein nichtgeerdetes Gatter (15), das oberhalb des Substrates (17) in dem Speicherzellenbereich angeordnet ist, wobei das nichtgeerdete Gatter (15) kapazitiv mit dem Steuergatter (42) in einem Verbindungsbereich (46) des Speicherzellenbereiches verbunden ist,
eine Strahlungsenergieabschirmumhüllung (18) in Kontakt mit dem Substrat (17) in einem den Speicherzellenbereich vollständig einschließenden Ring (19), wobei der Speicherzellenbereich über allen und um alle Seiten des Speicherzellenbereiches gegen Strahlungsenergie durch die Umhüllung (18) versiegelt ist, und
Verbindungseinrichtungen (31, 35, 45), die elektrisch in dem Chipsubstrat definiert sind, um die Quelle (11), den Ablauf (13) und das Steuergatter (42) mit entsprechenden Quellen-, Ablauf- und Gatterverbindungsendanschlüssen (18, 39, 49) außerhalb des Speicherzellenbereiches zu verbindung, wobei die Verbindungseinrichtungen (31, 35, 45) einen elektrisch leitenden Kanal (45) in dem Substrat (17) unter dem Ring (19) einschließen, umfaßt, dadurch gekennzeichnet, daß das Steuergatter (42) in dem Chipsubstrat (17) definiert ist, sich das nichtgeerdete Gatter (15) über das Steuergatter (42) erstreckt und sich der leitende Kanal < 45) von dem Steuergatter (42) in dem Verbindungsbereich (46) zu dem Gatterverbindungsendanschluß (49) außerhalb des Speicherzellenbereiches erstreckt.
2 Versiegelte Speicherzelle nach Anspruch 1, bei der die Verbindungseinrichtungen einen zweiten elektrisch leitenden Kanal (35) in dem Substrat, der sich von dem Ablauf (13) in dem Speicherzellenbereich unter dem Ring (19) zu dem Ablaufverbindungsendanschluß (39) außerhalb des Speicherzellenbereiches erstreckt, und eine leitfähige Führung (31), die einen elektrischen Kontakt der Quelle (11) und der Umhüllung (18) erzeugt, umfaßt, wobei die Umhüllung (18) elektrisch leitend ist.
3. Versiegelte Speicherzelle nach Anspruch 1, bei der die ersten (45) und zweiten (35) leitenden Kanäle N-Schächte, unterirdische N+-Einsätze oder unterirdische N+- Schichten umfassen.
4. Versiegelte Speicherzelle nach Anspruch 1, bei der der Fortsatz (41) des nichtgeerdeten Gatters oberhalb des kapazitiven Verbindungsbereiches (46) eine polygonale Form hat.
5. Versiegelte Speicherzelle nach Anspruch 1, bei der der Fortsatz (14) des nichtgeerdeten Gatters oberhalb des kapazitiven Verbindungsbereiches (46) eine Gabelform mit mehreren Fingern hat.
6. Versiegelte Speicherzelle nach Anspruch 1, bei der die Umhüllung (18) aus Metall, Polysilicium oder monokristallinem Silicium besteht.
7. Versiegelte Speicherzelle nach Anspruch 1 weiterhin mit einer dünnen Gatteroxidschicht (21), die über dem Substrat (17) zwischen der Quelle (11) und dem Ablauf (13) angeordnet ist.
8. Versiegelte Speicherzelle nach Anspruch 1, bei der die Quelle (11) und der Ablauf (13) im Abstand voneinander angeordnete Einsätze in einem Speicherzellenbereich des Substrates (17) sind.
9. Versiegelte Speicherzelle nach Anspruch 1, bei der wenigstens eine der mehreren in Speicherzellenbereichen des Chips ausgebildete Speicherzellen ein EPROM ist.
10. Versiegelte Speicherzelle nach Anspruch 1, bei der die Verbindungseinrichtungen weiterhin eine elektrisch leitende Schicht (31), die über und in Kontakt mit der Quelle (11) angeordnet ist, einschließt, wobei die leitende Schicht (31) auch in Kontakt mit einer Seite der Umhüllung (18) steht und die Umhüllung (18) auch elektrisch leitend ist.
11. Versiegelte Speicherzelle nach Anspruch 1, bei der die Quelle (11) und der Ablauf (13) durch Arsen-N+-Einsätze definiert sind.
12. Versiegelte Speicherzelle nach Anspruch 2, bei der der Ring (19) von einem Ringeinsatz (23) gebildet wird, der in dem Substrat unter den Seiten der Umhüllung (18) angeordnet ist, wobei die Kanäle (35, 45) unter dem Ringeinsatz (23) in Kreuzungsbereichen kreuzen und wobei der Ringeinsatz (23) eine P+-Einsatz wenigstens in den Kreuzungsbereichen ist.
DE68920236T 1988-09-01 1989-08-24 Versiegelte Ladungsspeicheranordnung. Expired - Fee Related DE68920236T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US24083088A 1988-09-01 1988-09-01

Publications (2)

Publication Number Publication Date
DE68920236D1 DE68920236D1 (de) 1995-02-09
DE68920236T2 true DE68920236T2 (de) 1995-05-04

Family

ID=22908116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68920236T Expired - Fee Related DE68920236T2 (de) 1988-09-01 1989-08-24 Versiegelte Ladungsspeicheranordnung.

Country Status (4)

Country Link
EP (1) EP0357333B1 (de)
JP (1) JPH02256276A (de)
KR (1) KR950006302B1 (de)
DE (1) DE68920236T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257221A (en) * 1990-05-15 1993-10-26 Intel Corporation Apparatus for selecting mumber of wait states in a burst EPROM architecture
GB2244174B (en) * 1990-05-15 1994-10-05 Intel Corp Apparatus for selecting number of wait states in burst eprom architecture
JP3083547B2 (ja) 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
US5086410A (en) * 1990-09-14 1992-02-04 National Semiconductor Corporation Non-erasable eprom cell for redundancy circuit
JP3183326B2 (ja) * 1996-07-17 2001-07-09 日本電気株式会社 読出専用半導体記憶装置
DE69635842T2 (de) * 1996-10-28 2006-11-30 Macronix International Co. Ltd. Speicherredundanzschaltung, die einzelne polysilizium-schwebegattertransistoren als redundanzelemente verwendet
EP0889520B1 (de) * 1997-07-03 2005-09-28 STMicroelectronics S.r.l. Herstellungsverfahren eines nichtflüchtigen Halbleiterspeicherbauelementes mit abgeschirmtem Einpolysiliziumgate-Speicherabschnitt
US6762453B1 (en) * 2002-12-19 2004-07-13 Delphi Technologies, Inc. Programmable memory transistor
JP4952954B2 (ja) * 2008-11-27 2012-06-13 セイコーエプソン株式会社 半導体装置
JP5029844B2 (ja) * 2008-11-27 2012-09-19 セイコーエプソン株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134975A (en) * 1981-02-16 1982-08-20 Agency Of Ind Science & Technol Nonvolatile semiconductor memory
US4519050A (en) * 1982-06-17 1985-05-21 Intel Corporation Radiation shield for an integrated circuit memory with redundant elements
US4530074A (en) * 1982-06-17 1985-07-16 Intel Corporation Radiation shield for a portion of a radiation sensitive integrated circuit
JPH07118510B2 (ja) * 1985-08-23 1995-12-18 テキサス インスツルメンツ インコ−ポレイテツド 電気的にプログラム可能な半導体メモリセル
JPS62143476A (ja) * 1985-12-18 1987-06-26 Fujitsu Ltd 半導体記憶装置
US4758869A (en) * 1986-08-29 1988-07-19 Waferscale Integration, Inc. Nonvolatile floating gate transistor structure

Also Published As

Publication number Publication date
KR950006302B1 (ko) 1995-06-13
DE68920236D1 (de) 1995-02-09
EP0357333A2 (de) 1990-03-07
KR900005461A (ko) 1990-04-14
EP0357333B1 (de) 1994-12-28
EP0357333A3 (de) 1991-01-30
JPH02256276A (ja) 1990-10-17

Similar Documents

Publication Publication Date Title
DE3002343C2 (de)
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE68918032T2 (de) UV-löschbarer EPROM mit redundanter Schaltung.
DE3117719C2 (de)
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
EP0783180B1 (de) Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
US4970565A (en) Sealed charge storage structure
DE69229467T2 (de) Nichtflüchtige Halbleiterspeicheranordnung mit über den entsprechend verknüpften Auswahltransistoren gestapelten Dünnschichtspeichertransistoren
DE3247197C2 (de)
DE69023423T2 (de) Masken-ROM-Herstellungsverfahren.
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE3530897A1 (de) Integrierte halbleiterschaltung
DE3334296T1 (de) Schwebe-Gate-Speicher
DE3103160A1 (de) Nichtfluechtiger eprom mit erhoehtem wirkungsgrad
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE3942171C2 (de) Nichtflüchtige Halbleiterspeichereinrichtung
DE69123557T2 (de) Halbleiteranordnung und ein verfahren zur herstellung einer solchen halbleiteranordnung
DE69320582T2 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement
DE10155416A1 (de) Halbleiter-Permanentspeicher
DE3485822T2 (de) Halbleiterspeichervorrichtung mit schwebender torelektrode.
DE68920236T2 (de) Versiegelte Ladungsspeicheranordnung.
DE69407318T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung
DE3224287C2 (de)
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE69204829T2 (de) Integrierte Schaltung mit vollständigem Schutz gegen Ultraviolettstrahlen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee