DE68915510T2 - Verfahren zur Herstellung einer schnellen Diode und nach diesem Verfahren erhaltene schnelle Diode. - Google Patents

Verfahren zur Herstellung einer schnellen Diode und nach diesem Verfahren erhaltene schnelle Diode.

Info

Publication number
DE68915510T2
DE68915510T2 DE68915510T DE68915510T DE68915510T2 DE 68915510 T2 DE68915510 T2 DE 68915510T2 DE 68915510 T DE68915510 T DE 68915510T DE 68915510 T DE68915510 T DE 68915510T DE 68915510 T2 DE68915510 T2 DE 68915510T2
Authority
DE
Germany
Prior art keywords
layer
sublayer
concentration
gold
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68915510T
Other languages
English (en)
Other versions
DE68915510D1 (de
Inventor
Jean-Pierre Follegot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of DE68915510D1 publication Critical patent/DE68915510D1/de
Application granted granted Critical
Publication of DE68915510T2 publication Critical patent/DE68915510T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Diese Erfindung betrifft das Gebiet der Halbleiter und insbesondere der Verfahren zur Diffusion von Metallen wie z. B. Gold in Silizium.
  • Bei vielen Arten von Halbleiterbauteilen, insbesondere bei Hochleistungsbauteilen, ist man bestrebt, die Lebensdauer der Minoritätsladungsträger in einer besonderen Halbleiterschicht zu senken. Dazu werden in diesen Schichten Zentren der Rekombination der Ladungsträger geschaffen. Derartige Rekombinationszentren können Stellen entsprechen, an denen Gold- oder Platindiffusionen ausgeführt wurden, oder Stellen, an denen Dislokationen vorgenommen wurden, beispielsweise durch Elektronen-, Protonen-, Ionenimplantation.
  • Mit den Implantationsverfahren von Ionen, Protonen usw. ist es theoretisch möglich, in einer Halbleiterschicht oder einem Halbleiterabschnitt bedeutendere Dislokationsdichten mit ausgewählten Tiefen durch Auswahl der Art der Implantation zu erhalten. Mit diesen Verfahren können jedoch keine sehr geringen Lebensdauern erreicht werden. Um also sehr geringe Lebensdauern zu erzielen, werden herkömmlicherweise Verfahren zur Diffusion von Gold verwendet, doch ist es mit den bekannten Verfahren nicht möglich, die Goldkonzentration in Richtung der Dicke der Halbleiterschicht oder des Halbleiterabschnitts, in denen die Diffusion ausgeführt wird, zu modulieren.
  • Diese Erfindung schlägt daher einerseits ein Verfahren vor, mit dem eine solche Modulation der Goldatomekonzentration durchgeführt werden kann, um eine schnelle Diode mit verbesserter Leistung herzustellen.
  • Um diese Zwecke zu erreichen, sieht diese Erfindung ein Verfahren zur Modulation der Menge eines Metalls wie z. B. Gold, das in einem Siliziumsubstrat diffundiert ist, vor, um eine schnelle Diode herzustellen, wobei das Phänomen der Abhängigkeit zwischen den Gold- und den Phosphorkonzentrationen in einem Siliziumsubstrat benutzt wird, das in "Journal of the Electrochemical Society", Heft 114, Nr. 12, Dezember 1967, S. 1287-1292 beschrieben ist. Dieses Verfahren wird in Anspruch 1 dargelegt.
  • Ausführungsarten dieses Verfahrens sind in den Ansprüchen 2 und 3 dargestellt.
  • Diese Erfindung betrifft auch eine mit dem obengenannten Verfahren hergestellte schnelle PNN&spplus;-Diode. Diese Diode ist in Anspruch 4 dargelegt, wobei Ausführungsarten dieser Diode in den Ansprüchen 5 und 6 dargestellt sind.
  • Diese und weitere Gegenstände, Merkmale und Vorteile dieser Erfindung werden in der folgenden Beschreibung besonderer Ausführungsarten unter Bezugnahme auf die beigefügten Figuren näher erläutert, wobei
  • - Fig. 1A schematisch eine Schnittansicht einer N&supmin;NN&supmin;-Halbleiterstruktur darstellt,
  • - Fig. 1B und Fig. 1C jeweilige Kurven der Phosphorkonzentration, der Goldkonzentration und der Lebensdauer für die Struktur von Fig. 1 darstellen,
  • - Fig. 2 bis Fig. 6 den Stand der Technik und die Probleme beschreiben sollen, die sich bei der Herstellung einer schnellen Diode stellen, die den Fig. 1 bis 5 der europäischen Patentanmeldung EP-A-0 090 722 entspricht, die auf den Namen Thomson CSF und den Erfinder Yoland Collumeau eingereicht wurde,
  • - Fig. 7 eine Schnittansicht eines erfindungsgemäßen Aufbaus zeigt, und
  • - die Fig. 8 und 9 Dotierungsverläufe entsprechend Fig. 7 zeigen.
  • Fig. 1A stellt eine schematische Schnittansicht eines Halbleitersubstrats dar, das übereinander eine N&supmin;-Schicht, d. h. eine N-Schicht mit niedrigem Dotierungsniveau, eine N- Schicht und eine N&supmin;-Schicht aufweist.
  • Die Kurve 10 von Fig. 1B stellt den Dotierungsverlauf dieses Aufbaus in Richtung des Pfeils x von Fig. 1A dar. Es wird davon ausgegangen, daß die N&supmin;-Schichten eine durch die Kurve 10 angezeigte Ladungsträgerkonzentration der Größenordnung von 10¹&sup4; Atomen/cm³ aufweisen und die N-Schicht eine Ladungsträgerkonzentration der Größenordnung von 10¹&sup5; Atomen /cm³ aufweist und daß das Dotierungsmittel, das die N-Leitfähigkeit verleiht, Phosphor ist.
  • In diesem Fall stellt man, wenn in der Struktur von Fig. 1A eine Golddiffusion hergestellt wird, fest, daß diese Diffusion einen Verlauf nimmt, der demjenigen der Kurve 20 entspricht, d. h. daß die Golddiffusion aktive Zentren dort bildet, wo das Gold in ersetzenden Positionen und nicht in verteilten Zwischenräumen angebracht wird.
  • Wie die Kurven 10 und 20 zeigen, folgt die Konzentration der als Ersatz angeordneten Goldatome dem Verlauf der Phosphorkonzentration. Die vom Anmelder durchgeführten Versuche zeigen, daß dieses Verhältnis bestehen bleibt, solange die Phosphorkonzentration zwischen 10¹³ und 10¹&sup5; Atomen/cm³ variiert. Damit steht ein Mittel zur Verfügung, um die Konzentration in Rekombinationszentren durch Golddiffusion zu modulieren, wobei zuvor Gradienten der Phosphordiffusion hergestellt wurden. Es ist zu bemerken, daß in herkömmlicher Weise die Goldkonzentration zu den Seiten des Aufbaus hin höher ist.
  • Fig. 1C zeigt mit der Kurve 11 den Verlauf der Konzentration eines Aufbaus der gleichen Art, der eine N-Unterschicht aufweist, deren Dotierungsniveau eine Größenordnung von 10¹&sup4; Atomen/cm³ hat, sowie eine Oberschicht, die eine Konzentration der Größenordnung von 10¹&sup5; Atomen/cm³ aufweist, wobei die Zwischenschicht ein Phosphordotierungsniveau aufweist, das graduell zwischen 10¹&sup4; und 10¹&sup5; Atomen/cm³ variiert. Desgleichen verläuft die Goldatomekonzentration, die von der Kurve 21 dargestellt wird, entsprechend dieser Konzentration. In den Fig. 1B und 1C stellen die Kurven 30 und 31 die entsprechenden Lebensdauern in den verschiedenen Schichten nach der Golddiffusion dar, wobei diese Lebensdauern umgekehrt proportional zur Konzentration der ersetzenden Goldatome ist.
  • Diese Modulationsmöglichkeit der Goldatomekonzentration in Richtung der Dicke eines Halbleiterabschnitts, d. h. der Konzentration in Zentren der Rekombination und damit der Modulation der Lebensdauer der Ladungsträger kann zahlreiche Anwendungen auf dem Gebiet der Halbleiterbausteine und insbesondere der Hochleistungsbausteine bieten. Es wird im folgenden eine besondere Anwendung der Erfindung auf schnelle Dioden beschrieben, wobei diese Anwendung nicht einschränkend bezüglich der möglichen Anwendungen dieser Erfindung ist.
  • Eine detaillierte Untersuchung der Parameter, die bei der Herstellung von schnellen Dioden Auswirkungen haben, wird in der auf den Namen Thomson CSF und Yoland Collumeau als Erfinder eingereichten europäischen Patentanmeldung EP-A-0 090 722 dargelegt.
  • Die Probleme, die sich bei der Herstellung von schnellen Dioden stellen, werden mit Bezug auf die Fig. 2 bis 6 der vorliegenden Anmeldung, die den Fig. 1 bis 5 der oben angeführten Patentanmeldung entsprechen, dargelegt.
  • Wie Fig. 2 zeigt, besteht eine schnelle Diode herkömmlicherweise aus einem P&spplus;NN&spplus;-Aufbau.
  • In Fig. 3 ist mit durchgehenden Linien die Konzentration der Dotierungsmittelatome in einer solchen Diode angegeben. Wie die punktierte Kurve in dieser Fig. 3 zeigt, wird eine bestimmte Ladungsmenge in die schwach dotierte N-Zone abgegeben, wenn ein Vorwärtsstrom in dieser Diode fließt. Diese abgegebene Ladungs- oder Ladungsträgermenge hängt von dem Strom ab, der die Diode durchfließt. Die Ladungsmenge, die während des Leitens in Durchlaßrichtung aufgenommen wird und im Zeitpunkt t&sub0; des Schaltzyklus vorhanden ist, wird üblicherweise mit dem Symbol Q&sub0; bezeichnet und Sperrladung genannt. Sie drückt sich durch ein Verhältnis wie
  • QO τIF oder QO τ² dIF/dt
  • je nach dem Wert der Zeitdauer t&sub0; - tF im Verhältnis zu dem Wert τ aus, wobei τ die Lebensdauer der Minoritätsladungsträger in der N-Zone der Diode ist und wobei IF der in der Diode fließende Vorwärtsstrom ist.
  • Wird die Spannung an den Anschlüssen des Kreises mit der Diode umgekehrt oder wird der Strom in einen anderen Teil des Kreises abgleitet, weisen die Anschlüsse dieser Diode nicht unmittelbar eine Spannung auf, deren Wert gleich groß ist wie der der angelegten umgekehrten Spannung. Es vergeht im Gegenteil eine gewisse Zeit, während der die Diode einem Kurzschluß in Rückwärtsrichtung vergleichbar ist, bevor sie erneut ihr Sperrvermögen aufbaut.
  • So verschwindet während des Schaltens bei einer schnellen Diode ein Teil der Ladung QO spontan durch interne Rekombination (in Verknüpfung mit der Lebensdauer der Minoritätsladungsträger), der andere Teil jedoch, der Sperrverzögerungsladung QR genannt wird und wesentlich in dem beobachteten Phänomen zur Geltung kommt, wird durch den in der Diode fließenden Rückwärtsstrom abgeführt. Diese Sperrverzogerungsladung erzeugt den Sperrverzögerungsstrom und induziert alle Schaltphänomene (Überspannung, Erhitzen, Störungen, usw . . . ).
  • Die Sperrverzögerung kann in zwei Teile getrennt werden (siehe auch Fig. 4).
  • Im ersten Teil beginnt der Vorwärtsstrom unmittelbar im Schließzeitpunkt tF des Schalters des Schaltkreises, abzusinken, er fällt auf Null und ein Rückwärtsstrom irr baut sich auf. Die Geschwindigkeit des Abfallens des Vorwärtsstroms und dann des Aufbauens des Rückwärtsstroms wird im allgemeinen ausschließlich durch den Kreis bestimmt, in den die Diode eingesetzt ist. Während dieses ersten Teils wird eine Ladungsmenge Q&sub1; abgeführt.
  • Ab Zeitpunkt t&sub1; hat die Diode wieder ihr Sperrvermögen. Der Rückwärtsstrom beginnt nun, abzusinken. Die an den Zonenübergang stoßenden Bereiche werden frei von Ladungsträgern (Entstehen einer leeren Zone oder Raumladungszone). Es bleibt nur noch eine dem schraffierten Bereich in Fig. 4 entsprechende Ladung Q&sub2; abzuleiten, während der Rückwärtsstrom absinkt und auf Null fällt.
  • Wenn schließlich nach dem Zeitpunkt t&sub2; die Stromänderung gleich Null ist, bleibt an den Anschlüssen der Diode lediglich die angelegte Rückwärtsspannung.
  • Zur näheren Bestimmung der Arbeitsweise ist es dienlich zu untersuchen, welchen physischen Parametern die Ladungen Q&sub1; und Q&sub2; entsprechen. Es wird der Verlauf der leeren Zone oder Raumladungszone in der Diode anhand von zwei besonderen Fällen betrachtet. In Fig. 3 sind gestrichelt die Kurven EA und EB eingetragen, die die Verteilung des elektrischen Feldes bei Sperrzustand der Diode angeben. Bei der Kurve EA ist die Dicke der N-Zone großer als die Breite WE der leeren Zone. Bei der Kurve EB erstreckt sich die leere Zone über die gesamte Dicke der N-Zone.
  • Während des Zeitraums zwischen den Zeitpunkten t&sub0; und t&sub1; werden insbesondere alle zugeführten Ladungsträger beseitigt, die sich in dem Bereich befinden, in dem sich die Raumladungszone entwickelt. Bei der Kurve EA (dicke N-Zone vor dem Bereich der leeren Zone) bleiben nach dieser ersten Phase zugeführte Ladungsträger, und die Ladung Q&sub2; entspricht Ladungsträgern, die sich in der schraffierten Zone von Fig. 3 befanden. Bei der Kurve EB ist die Ladung Q&sub2; praktisch gleich Null, und daher ist die Zeitdauer zwischen den Zeitpunkten t&sub1; und t&sub2; sehr kurz: Der Rückwärtsstrom geht sehr schnell von seiner maximalen Amplitude IRM auf einen Wert Null über. Diese sehr rasche Veränderung des Stroms bewirkt den Aufbau von bedeutenden Überspannungen VRM sowie die Entstehung von Strom- und Spannungsschwankungen.
  • Um praktisch eine schnelle Diode herzustellen, bei der die Raumladung die von der Kurve EA angezeigte Konfiguration besitzt, geht man von der zu erzielenden Rückwärtsspannung aus. Diese bestimmt den spezifischen N-Silizium-Widerstand, der zu verwenden ist. Sobald diese Information vorhanden ist, wird die Ausdehnung der Raumladung WE berechnet und die Dicke WN der N-Schicht großer als WE gewählt. Abschließend erfolgt eine Reduzierung der Lebensdauer τ der Minoritätsladungsträger (Gold- oder Platindiffusion; Elektronenbeschuß . . . ); in der Tat ist es diese physische Größe, die bei gegebenen Bedingungen IF und dIF/dt die Menge der Sperrladung Qo und von da aus die Schaltgeschwindigkeit der Diode (t&sub1;-t&sub0;, t&sub2;-t&sub0;, IRM) steuert. Die Lebensdauer läßt sich nicht nach Belieben reduzieren. Damit die Diode im leitenden Zustand richtige Charakteristika beibehält (Charakteristika VF - f(IF)), muß die Lebensdauer über einem Minimalwert gehalten werden, der wesentlich von der Dicke WN der mittleren N- Schicht abhängt, deren Minimalwert proportional zu WN² ist. Es kann also die Ladung Qo vτIF und mithin die Erholzeit der Diode nicht über einen bestimmten Schwellenwert hinaus reduziert werden.
  • Um Q&sub0; zu reduzieren, muß also die Lebensdauer und damit die Dicke der N-Schicht der Diode verringert und zu einer Konfiguration übergegangen werden können, die der Kurve EB von Fig. 3 entspricht. Bei einem gleichen Rückwärtsspannungsverhalten wird nun ein viel höherer spezifischer Siliziumwiderstand verwendet. Bei Rückwärtsspannung erfolgt die Abnahme des Feldes vom Zonenübergang aus langsam (Kurve EB) und es wird die Dicke WN der N-Schicht bestimmt, um das angestrebte Spannungsverhalten zu erzielen. Diese Dicke kann in einem Verhältnis von praktisch 2 im Vergleich zum vorherigen Fall reduziert werden. Dadurch kann die Lebensdauer auf ein bedeutend niedrigeres Niveau gesenkt werden (im Prinzip auf ein Viertel) und damit können viel schnellere Dioden erzielt werden, bei denen der Wert IRM viel geringer ist als im vorherigen Fall. Der Nachteil jedoch ist, wie sich gezeigt hat, daß die Ladung Q&sub2; dann sehr gering ist und daß sich beim Schalten starke Überspannungen bilden.
  • Zur Lösung der sich stellenden Probleme wurde in der obengenannten Patentanmeldung ein Aufbau wie in Fig. 5 dargestellt vorgeschlagen. Die vorgeschlagene Diode ist auf Basis eines N&spplus;-Substrats aufgebaut und weist die herkömmlichen N- und P&spplus;-Schichten auf. Des weiteren weist diese Diode zwischen dem N&spplus;-Substrat und der niedrig dotierten N-Schicht eine N- Zwischenschicht auf, genannt Ni. In herkömmlicher Weise haben die N&spplus;- und P&spplus;-Schichten die höchstmöglichen Dotierungsniveaus von mehr als 10¹&sup8; Atomen/cm³. Die N-Schicht, die praktisch eigenleitend ist, hat ein Dotierungsniveau der Größenordnung von 10¹³ bis etwa 10¹&sup4; Atome/cm³. In einer geläufigen Konfiguration hat die Schicht N&sub1; ein Dotierungsniveau der Größenordnung von etwa 10¹&sup4; bis 10¹&sup6; Atome/cm³, doch zeigt sich, daß dieses Dotierungsniveau von den Betriebsnenncharakteristika der Diode abhängt. Vorzugsweise werden die Schichten N&sub1; und N auf dem Substrat N&spplus; nacheinander epitaktisch aufgebracht. Die P&spplus;-Schicht wird zum Beispiel durch Diffusion in der N-Schicht gebildet.
  • Fig. 6 zeigt mit durchgehenden Linien die Konzentrationsveränderung von Dotierungsmitteln in der Diode in Abhängigkeit von der Dicke.
  • Gestrichelt ist die Konzentration überschüssiger freier Ladungsträger zum Zeitpunkt t&sub0; des Schaltzyklus angezeigt.
  • Die Kurve E gibt die Verteilung des elektrischen Feldes bei Sperrzustand der Diode an, wobei WE die Ausdehnung der leeren Zone bei Sperrzustand der Diode für die Nennspannung, die sie aushalten muß, bezeichnet.
  • Um die Bezeichnungen von Fig. 4 nochmals aufzunehmen, werden bei Sperrfunktion der Diode zwischen den Zeitpunkten t&sub0; und t&sub1; die zugeführten Ladungsträger, die sich in der Zone befinden, die zum Zeitpunkt t&sub1; geleert wird, entfernt, und ein Teil der Ladungsträger in der in Fig. 6 schraffiert dargestellten Zone entspricht der Ladung Q&sub2;, die zwischen den Zeitpunkten t&sub1; und t&sub2; abgeleitet wird.
  • Gemäß dem obengenannten Patent ist es von grundlegender Bedeutung, daß diese Ladungsträger in ausreichender Anzahl vorhanden sind, damit der Übergang zwischen den Zeitpunkten t&sub1; und t&sub2; nicht zu kurz wird und dadurch nicht eine zu große Überspannung VRM verursacht wird.
  • Zur Einstellung der Zeitdauer zwischen den Zeitpunkten ti und t&sub2; wird mit der Dicke und dem Dotierungsniveau der Schicht n&sub1; manipuliert. Dieses Dotierungsniveau, das zwischen den Dotierungsniveaus der N- und N&spplus;-Schichten liegt, muß niedriger sein als die Dichte der beim Vorwärtsleiten zugeführten Ladung.
  • Ein Nachteil des in Fig. 6 entsprechend dem obenerwähnten Patent vorgeschlagenen Aufbaus besteht darin, daß man gezwungen ist, die Breite des N-Bereichs und damit den spezifischen Widerstand bei Durchlaßfunktion der Diode gegenüber dem Diodenaufbau in den Fig. 2 und 3 zu vergrößern.
  • Diese Erfindung schlägt eine andere Lösung vor, die auf der Möglichkeit beruht, die Goldatomekonzentration und damit die Lebensdauer zu modulieren, wie oben erwähnt.
  • Dazu schlägt diese Erfindung einen P&spplus;NN&spplus;-Aufbau vor, wie in Fig. 7 dargestellt, bei dem die N-Zone eine Konzentration von Ladungsträgeratomen aufweist, wie in den Fig. 8 oder 9 dargestellt, d. h. einen Aufbau mit einem entsprechend einem gestuft oder gradientenmäßig höheren Dotierungsniveau auf Seiten des P&spplus;-Bereichs. Wie bei dem obenerwähnten Patent weist die N-Schicht eine Zone mit sehr niedrigem Dotierungsniveau (in der Größenordnung von 10¹³ bis 10¹&sup4; Atome/cm³) und eine Zone mit höherem Dotierungsniveau (10¹&sup4; bis 10¹&sup5; Atome/cm) auf, die Position dieser Zonen gegenüber den Schichten N&spplus; und P&spplus; ist jedoch umgekehrt. Auch die Funktion dieser Zonen und das bewerkstelligte Phänomen sind andere. Das Phosphor-Dotierungsniveau hat keine direkte Auswirkung, sondern wird nur dazu verwendet, die Goldkonzentration und damit die Lebensdauer zu modulieren.
  • In der Tat ist bei einer Diffusion von Goldatomen die Konzentration der ersetzenden Goldatome in dem Bereich der N- Zone, die eine höhere Phosphorkonzentration aufweist, höher. Daraus ergibt sich, daß bei der Stromunterbrechung die Sperrladungsträger sehr rasch in den höher dotierten Bereich (mit geringerer Lebensdauer) und langsamer in den niedriger dotierten Bereich (mit höherer Lebensdauer) abgeleitet werden, rechts in den Fig. 8 und 9 dargestellt. Damit steht ein den Ladungen Q&sub2; von Fig. 4 entsprechender Vorrat an Ladung zur Verfügung, durch den die zu starken Schwankungen beim Sperren verhindert werden können. Die Gesamtdicke der N-Schicht wird so gewählt, daß sie für die Nennspannung im Sperrbetrieb der Diode gleich groß oder geringfügig größer ist als die Ausdehnung der leeren Zone.
  • Die N-Schicht mit Stufe oder Gradient kann in herkömmlicher Weise epitaktisch auf einem Substrat N&spplus; aufgebracht werden, wie in dem obenerwähnten Patent angegeben.
  • Diese Erfindung wurde anhand des besonderen Falls beschrieben, daß die Goldkonzentration mit Hilfe von Phosphor moduliert werden soll. Es können auch andere Metalle als Gold in Betracht gezogen werden, zum Beispiel Platin, sowie andere Dotierungsmittel als Phosphor, wie zum Beispiel Bor.

Claims (6)

1. Verfahren zur Herstellung einer mit Gold dotierten schnellen PNN&spplus;-Diode, die auf einem N&spplus;-Substrat eine epitaktisch aufgebrachte N-Siliziumschicht mit einer im Bereich zwischen 10¹³ bis 10¹&sup5; Atome pro Kubikzentimeter variierenden Konzentration der Dotierungsmittel sowie eine P&spplus;-Schicht mit hoher Dotierung aufweist, wobei die Dicke der epitaktisch aufgebrachten Schicht derart ist, daß für die Nennspannung bei der Sperrfunktion die leere Zone sich über diese gesamte epitaktisch aufgebrachte Schicht erstreckt oder über zumindest einen Teil, der nur geringfügig kleiner als diese gesamte Schicht ist, dadurch gekennzeichnet, daß das Verfahren die folgenden Schritte aufweist:
Dotieren der epitaktisch aufgebrachten Schicht durch Phosphoratome mit einem gegenüber der P-Schicht höheren Dotierungsniveau und
- Ausführen einer Diffusion von Goldatomen in der gesamten derart erhaltenen Struktur.
2. Verfahren zur Herstellung einer schnellen Diode nach Anspruch 1, dadurch gekennzeichnet, daß auf dem Substrat auf der Substratseite eine erste Unterschicht mit einer konstanten Phosphorkonzentration von 10¹³ bis 10¹&sup4; Atome pro Kubikzentimeter und auf Seiten der P&spplus;-Schicht eine zweite Unterschicht mit einer konstanten Phosphorkonzentration zwischen 10¹&sup4; und 10¹&sup5; Atome pro Kubikzentimeter ausgebildet wird.
3. Verfahren zur Herstellung einer schnellen Diode nach Anspruch 1, dadurch gekennzeichnet, daß auf dem Substrat auf Seiten des Substrates eine erste Unterschicht mit einer konstanten Phosphorkonzentration von 10¹³ bis 10¹&sup4; Atome pro Kubikzentimeter und auf Seiten der P&spplus;-Schicht eine zweite Unterschicht ausgebildet wird, in der die Konzentration der Phosphoratome linear variiert und von dem Ort, wo sie die erste Unterschicht berührt bis zu dem Berührungspunkt mit der P&spplus;-Schicht ansteigt, wobei diese beiden Unterschichten die epitaktisch aufgebrachte Schicht bilden und die erste Unterschicht eine Dicke aufweist, die im wesentlichen der Hälfte der gesamten Dicke der epitaktisch aufgebrachten Schicht entspricht.
4. Mit Gold dotierte schnelle PNN&spplus;-Diode mit einem N&spplus;- Substrat, einer epitaktisch aufgebrachten N- Siliziumschicht mit einem Dotierungsniveau von 10¹³ bis 10¹&sup5; Atome pro Kubikzentimeter und einer solchen Dicke, daß für die Nennspannung im Sperrbetrieb die leere Zone sich über diese gesamte Schicht erstreckt oder über zumindest einen Teil, der nur geringfügig kleiner als diese gesamte Schicht ist, und mit einer hochdotierten P&spplus;-Schicht, dadurch gekennzeichnet, daß die epitaktisch aufgebrachte N-Schicht einen mit Phosphor und mit Gold dotierten Bereich aufweist, dessen Dotierungsniveau mit Phosphor und Gold auf Seiten der P&spplus;-Schicht höher als auf Seiten der N&spplus;-Schicht ist.
5. Mit Gold dotierte schnelle PNN&spplus;-Diode nach Anspruch 4, dadurch gekennzeichnet, daß die epitaktisch aufgebrachte Schicht eine erste Unterschicht auf Seiten des Substrates mit einer konstanten Phosphorkonzentration von 10¹³ bis 1014 Atome pro Kubikzentimeter und eine zweite Unterschicht auf Seiten der P&spplus;-Schicht mit einer konstanten Phosphorkonzentration von 10¹&sup4; bis 10¹&sup5; Atome pro Kubikzentimeter aufweist, und daß die Goldkonzentration in der zweiten Unterschicht höher als diejenige in der ersten Unterschicht ist.
6. Mit Gold dotierte schnelle PNN&spplus;-Diode nach Anspruch 4, dadurch gekennzeichnet, daß die epitaktisch aufgebrachte Schicht auf Seiten des Substrates eine erste Unterschicht mit im wesentlichen der halben Gesamtdicke der epitaktisch aufgebrachten Schicht und mit einer konstanten Phosphorkonzentration von 10¹³ bis 10¹&sup4; Atome pro Kubikzentimeter und eine zweite Unterschicht auf Seiten der P&spplus;-Schicht aufweist, in der die Konzentration der Phosphoratome linear variiert, und zwar vom Ort, wo diese zweite Unterschicht die erste Unterschicht berührt bis zu dem Berührungspunkt mit der P&spplus;-Schicht linear ansteigt, und daß die Goldkonzentration in diesen beiden Unterschichten entsprechend dem Verlauf der Phosphorkonzentration in diesen beiden Unterschichten variiert, wobei die Goldkonzentration in der zweiten Unterschicht von dem Ort, wo sie die erste Unterschicht berührt, bis zu dem Verbindungspunkt mit der P&spplus;-Schicht ansteigt.
DE68915510T 1988-11-09 1989-11-06 Verfahren zur Herstellung einer schnellen Diode und nach diesem Verfahren erhaltene schnelle Diode. Expired - Fee Related DE68915510T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8815728A FR2638892B1 (fr) 1988-11-09 1988-11-09 Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede

Publications (2)

Publication Number Publication Date
DE68915510D1 DE68915510D1 (de) 1994-06-30
DE68915510T2 true DE68915510T2 (de) 1995-01-05

Family

ID=9372465

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68915510T Expired - Fee Related DE68915510T2 (de) 1988-11-09 1989-11-06 Verfahren zur Herstellung einer schnellen Diode und nach diesem Verfahren erhaltene schnelle Diode.

Country Status (5)

Country Link
US (1) US5032540A (de)
EP (1) EP0368768B1 (de)
JP (1) JP2697199B2 (de)
DE (1) DE68915510T2 (de)
FR (1) FR2638892B1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225706A (en) * 1987-12-04 1993-07-06 Thomson-Csf Matrix of photosensitive elements associating a photodiode or a phototransistor and a storage capacitor
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
IT1245365B (it) * 1991-03-28 1994-09-20 Cons Ric Microelettronica Struttura integrata di dispositivo bipolare di potenza ad elevata densita' di corrente e diodo veloce e relativo processo di fabbricazione
US5352910A (en) * 1992-04-07 1994-10-04 Tokyo Denki Seizo Kabushiki Kaisha Semiconductor device with a buffer structure
JP3994443B2 (ja) * 1995-05-18 2007-10-17 三菱電機株式会社 ダイオード及びその製造方法
EP1014453B1 (de) * 1997-08-14 2016-04-27 Mitsubishi Denki Kabushiki Kaisha Halbleitervorrichtung
JP4267083B2 (ja) * 1998-06-01 2009-05-27 三菱電機株式会社 ダイオード
JP4129106B2 (ja) 1999-10-27 2008-08-06 三菱電機株式会社 半導体装置
US6737731B1 (en) 2000-06-26 2004-05-18 Fairchild Semiconductor Corporation Soft recovery power diode
DE10048345A1 (de) * 2000-09-29 2002-05-16 Eupec Gmbh & Co Kg Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge
DE102005063332B4 (de) * 2005-05-24 2009-04-02 Infineon Technologies Ag Hochschwindigkeitsdiode und Verfahren zu ihrer Herstellung
JP2007184439A (ja) * 2006-01-10 2007-07-19 Shindengen Electric Mfg Co Ltd 半導体装置
US20070176238A1 (en) 2006-01-31 2007-08-02 Seacrist Michael R Semiconductor wafer with high thermal conductivity
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
RU2626075C1 (ru) * 2016-03-14 2017-07-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора
CN115775836B (zh) * 2022-12-19 2023-09-05 扬州国宇电子有限公司 一种台面结构快恢复二极管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140560A (en) * 1977-06-20 1979-02-20 International Rectifier Corporation Process for manufacture of fast recovery diodes
JPS5821342A (ja) * 1981-07-31 1983-02-08 Hitachi Ltd 半導体装置
FR2524715A1 (fr) * 1982-03-30 1983-10-07 Thomson Csf Diode rapide
DE3328521C2 (de) * 1983-08-06 1985-11-14 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gleichrichterdiode für hohe Sperrspannung

Also Published As

Publication number Publication date
US5032540A (en) 1991-07-16
DE68915510D1 (de) 1994-06-30
FR2638892A1 (fr) 1990-05-11
FR2638892B1 (fr) 1992-12-24
JP2697199B2 (ja) 1998-01-14
EP0368768B1 (de) 1994-05-25
JPH02180015A (ja) 1990-07-12
EP0368768A1 (de) 1990-05-16

Similar Documents

Publication Publication Date Title
DE68915510T2 (de) Verfahren zur Herstellung einer schnellen Diode und nach diesem Verfahren erhaltene schnelle Diode.
DE69609903T2 (de) Diode und Verfahren zur Herstellung
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
EP0283496B1 (de) Halbleiterbauelement mit einer anodenseitigen p-zone und einer anliegenden schwach dotierten n-basiszone
DE3008034A1 (de) Elektrodenvorrichtung fuer eine halbleitervorrichtung
DE2727405A1 (de) Feldgesteuerter thyristor mit eingebettetem gitter
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1539079A1 (de) Planartransistor
DE2932043A1 (de) Feldgesteuerter thyristor und verfahren zu seiner herstellung
DE10196362B4 (de) Leistungsdiode mit weichem Ausschaltverhalten (Soft Recovery) und darauf bezogenes Verfahren
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE3231676A1 (de) Verlustarme pin-diode
DE2632448A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10203820B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2639364C3 (de) Thyristor
DE4242578C2 (de) Emittergeschalteter Thyristor und Verfahren zu seiner Herstellung
DE4135258C2 (de) Schnelle Leistungsdiode
DE3110123A1 (de) Feldeffekt-halbleitervorrichtungen
DE1207010B (de) Flaechentransistor mit einem Halbleiterkoerper mit vier Zonen abwechselnd entgegengesetzten Leitungstyps, Verfahren zum Herstellen und Schaltung solcher Flaechentransistoren
DE1171992C2 (de) Transistor mit Dotierung der Basiszone
DE2241083A1 (de) Hochleistungs-speicherdiode
DE1564343B2 (de) Halbleiterbauelement mit negativer widerstandscharakteristik
DE3901881A1 (de) Bipolartransistor
DE2319644A1 (de) Verfahren zum herstellen eines vier zonen-halbleiterelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee