DE68906959T2

DE68906959T2 - Verfahren zur aus einer Steuereinheit quasiparallelen Steuerung einer Anzahl Peripherieeinheiten und System zum Durchführen dieses Verfahrens.

Info

Publication number: DE68906959T2
Application number: DE89200651T
Authority: DE
Inventors: Reinardus Henricus Ma Kohlmann; Johannes Adrianus Alpho Vossen
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1988-03-21
Filing date: 1989-03-15
Publication date: 1994-01-05
Anticipated expiration: 2009-03-16
Also published as: ES2042964T3; CA1318408C; JPH0211037A; EP0342720A1; DE68906959D1; KR890015144A; NL8800698A; EP0342720B1; US5138610A

Description

Die Erfindung bezieht sich auf ein Verfahren zur Steuerung einer Anzahl Peripherieeinheiten aus einer einzigen Steuereinheit, wobei in einem Speicher der Steuereinheit ein Programm gespeichert ist und wobei die Peripherieeinheiten sich in einer Lage befinden, daß sie über einen gemeinsamen Bus in aufeinanderfolgenden Rahmen eines Zeitmultiplexsystems miteinander und mit der zentralen Steuereinheit kommunizieren.
Ein derartiges Verfahren ist allgemein bekannt zum Kommunikation zwischen einer Zentraleinheit (CPU) und einer Anzahl Peripherieeinheiten, dabei gibt es das Problem, daß eine Peripherieeinheit oft zum Durchführen der dieser Peripherieeinheit zugeordneten Aufgaben, d.h. zum Durchführen des Programms, Daten anderer Peripherieeinheiten braucht. Dieses Problem wird meistens dadurch gelöst, daß während der Durchführung eines Programms regelmäßig der Zustand einer Peripherieeinheit bzw. einer Anzahl Peripherieeinheiten abgefragt wird und je nach der empfangenen Zustandsinformation bestimmt wird, welcher Programmteile von der Peripherieeinheit erledigt werden kann, ohne daß wesentliche Daten einer oder mehrerer anderer Peripherieeinheiten fehlen. Dieses Prinzip erfordert jedoch viel Speicherraum und viel Zeit. Es ist selbstverständlich auch möglich, jede Peripherieeinheit mit einem zugeordneten Prozessor zu versehen, dies ist aber kostspielig und folglich für Massengebrauch ungeeignet.
Die Erfindung hat nun zur Aufgabe, eine Schaltungsanordnung und ein Verfahren zu schaffen, wobei es möglich ist, eine Anzahl Peripherieeinheiten aus einem einzigen Steuereinheit zu steuern, ohne daß dies den Programm- und Zeitraum beeinträchtigt.
Nach der Erfindung wird auf sehr wirtschaftliche Weise eine Steuerung der jeweiligen Peripherieeinheiten aus der Steuereinheit über einen gemeinsamen Bus mit Hilfe von Zeitmultiplex dadurch erhalten, daß jeder Rahmen in dem Zeitmultiplexsystem in eine Anzahl Zeitschlitze aufgeteilt ist, die der Anzahl Peripherieeinheiten mindestens entspricht, wobei einer Peripherieeinheit in jedem Rahmen jeweils derselbe Zeitschlitz zugeordnet ist, und dadurch, daß jede Peripherieeinheit während oder unmittelbar vor dem der Einheit zugeordneten Zeitschlitz in dem nachfolgenden Rahmen zu dem Speicher in der Steuereinheit durch die Peripherieeinheit initialisierte Daten in bezug auf den Zustand dieser Peripherieeinheit überträgt.
Die Anzahl Zeitschlitze in einem Rahmen entspricht vorzugsweise der Anzahl Peripherieeinheiten, während auch die Anzahl Programmschritte, die jede Peripherieeinheit während eines Zeitschlitzes durchführen kann, gleich ist.
Nach einem weiteren Aspekt der Erfindung bildet die Zustandsinformation einer Peripherieeinheit zusammen mit einem Zählersignal eine Adresse für den Speicher, der als programmierbare Logikschaltung (PLA = Programmable Logic Array) ausgebildet ist.
Durch die erfindungsgemäßen Maßnahmen wird eine quasi-parallele Steuerung der Peripherieeinheiten dadurch erhalten, daß während jedes Rahmens für jede Peripherieeinheit ein Zeitschlitz, vorzugsweise mit für jede Peripherieeinheit gleicher Dauer, verfügbar ist. Dadurch kann eine Anzahl Peripherieeinheiten aus nur einer Steuereinheit über nur einen einzigen Bus mit Hilfe eines einzigen Programms gesteuert werden. Damit ein einwandfreie Erledigung der von den jeweiligen Peripherieeinheiten durchzuführenden Aufgaben gewährleistet wird, ist es notwendig, für jede Peripherieeinheit zu wissen, in welcher Phase des Programms sie sich befindet zu dem Zeitpunkt, wo die Steuereinheit die nächste Peripherieeinheit während des nächsten Zeitschlitzes aktiviert. Dazu wird nach der Erfindung die Statusinformation der Peripherieeinheiten während eines Zeitschlitzes oder auf jeden Fall vor Anfang des nächsten Zeitschlitzes als Teil der Adresse für den Speicher der Steuereinheit benutzt, so daß dieser Zustand nicht, wie bei bekannten Systemen abgefragt zu werden braucht.
Die Erfindung schafft zugleich ein Verfahren zum Steuern einer Anzahl Peripherieeinheiten aus nur einer Steuereinheit, wobei in einem Speicher der Steuereinheit ein Programm gespeichert ist und wobei die Peripherieeinheiten über einen gemeinsamen Bus in aufeinanderfolgenden Rahmen eines Zeitmultiplexsystems miteinander und mit der Steuereinheit kommunizieren.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild eines Systems, bei dem die Erfindung angewandt werden kann, und
Fig. 2 eine schematische Wiedergabe der Zeitachse der Aktivitäten der jeweiligen Peripherieeinheiten während eines Rahmens.
Fig. 1 zeigt auf schematische Weise ein Datenverarbeitungssystem, bestehend aus einer Steuereinheit 1 und vier über einen Bus 6 mit der Einheit 1 verbundenen Peripherieeinheiten 2, 3, 4 bzw. 5. Jede dieser Peripherieeinheiten 2, 3 und 4 ist über einen bidirektionellen Bus mit einer zugeordneten Peripherieeinheit, wie einem Mikrocomputer 7, einem integrierten Service-Bus (IST-Bus) 8 und einem Codier- /Decodierkreis (Codec) 9, verbunden. Die vierte Peripherieeinheit bilden den Anschluß für den 64 kBit/s-D-Kanal für Datenübertragung nach dem ISDN-Prinzip.
Das in Fig. 1 dargestellte System ist im Grunde dazu bestimmt, als lokales Netz (LAN) für den Sprach- sowie Datenverkehr wirksam zu sein. Der IST-Bus dient zur Kommunikation zwischen den jeweiligen in ein ISDN-artiges System ggf. aufzunehmenden Einheiten, wie einem Fernsprecher, einem Mikrocomputer oder einer Alarmanlage, wobei jede dieser Einheiten über das in Fig. 1 dargestellte LAN an den IST-Bus angeschlossen ist. Zur näheren Erläuterung des Prinzips des IST-Busses sei auf die Niederländische Patentanmeldung PHN 11.115 verwiesen.
In einem ISDN-System erfolgt der ganze Datentransport synchron mit einer Frequenz von 8 kHz. Auch der IST-Bus arbeitet synchron mit 8 kHz. Das bedeutet, daß in einem Rahmen für den Datentransport Zeitschlitze von 125 us verfügbar sind.
Nach der Erfindung wird jeder dieser Rahmen in eine Anzahl Teile aufgeteilt, die der Anzahl an die Steuereinheit angeschlossener Peripherieeinheiten, in diesem Fall also 4, entspricht. In den aufeinanderfolgenden Zeitschlitzteilen des Zeitmultiplexrahmens erhält jede der Peripherieeinheiten die Möglichkeit einen zugeordneten Teil des von dem System nach Fig. 1 durchzuführenden Programms zu erledigen. Obschon das ganze Programm seriell durchgeführt wird, scheint es durch die Aufteilung der aufeinanderfolgenden Rahmen als führen die Peripherieeinheiten parallel je einen Teil des Programms durch. Diese quasi-parallele Steuerung der Peripherieeinheiten bietet den Vorteil, daß die Programmzeit minimal gehalten werden kann.
Oft ist es so, daß eine bestimmte Peripherieeinheit zum weiteren Durchführen des Programms ein Datum einer anderen Peripherieeinheit, das diese letztere beim Durchführen ihres Programms erzeugt, braucht. Wenn nun die jeweiligen Peripherieeinheiten in den aufeinanderfolgenden Zeitschlitzteilen des Zeitmultiplexrahmens ohne weiteres einen eigenen Programmteil durchführen würden, würden schon bald Probleme entstehen, weil ein bestimmtes Datum einer bestimmten Peripherieeinheit für eine andere Peripherieeinheit nicht rechtzeitig verfügbar wäre. Dieses Problem entsteht insbesondere, weil ein herkömmliches Programm viele "Wenn"-Bedingungen aufweist, wobei im Falle von "Wenn .... ja" die eine Strecke des Programms gilt und im Falle von "Wenn .... nein" die andere Strecke gilt. Es dürfte einleuchten, daß bei einer Folge von "Wenn"-Bedingungen niemals vorhergesagt werden kann, aus wievielen Schritten ein Programmteil bestehen wird. Es läßt sich aber eine maximale Zeit herleiten. Es ist selbstverständlich möglich, mit Hilfe von Steuersignalen dafür zu sorgen, daß die jeweiligen Zeitschlitzteile nicht alle gleich lang sind, so daß eine Peripherieeinheit, die möglicherweise einen langen Programm erledigen muß, auch den Raum erhält, der notwendig ist, wenn das Programm in der ungünstigsten Art und Weise erledigt wird, d.h. die möglichst große Länge hat. Dies erfordert jedoch eine verwickelte Steuerung, damit Zeitschlitzteile mit unterschiedlichen, variablen Längen verwirklicht werden.
Nach einem zweiten Aspekt der Erfindung weist das von den jeweiligen Peripherieeinheiten unter Ansteuerung der Steuereinheit 1 durchzuführende Programm keine "Wenn "-Bedingungen, sondern der Zustand jeder Peripherieeinheit wird dagegen unmittelbar als Eingangsveränderliche für das in dem Speicher 10 der Einheit 1 gespeicherte Programm benutzt. Dazu ist das Programm nicht, wie üblich, in einem ROM oder RAM gespeichert, in dem die aufeinanderfolgenden Programmzeilen unter Ansteuerung eines Zählers erledigt werden, sondern in einer programmierbaren Logikschaltung (PLA). Diese PLA erhält außer dem Eingangssignal, das den Zustand der Peripherieeinheit angibt, auch nicht das Steuersignal eines Zählers 11. Das in der PLA gespeicherte Programm ist derart organisiert, daß unter Ansteuerung des Zählers je nach der Zustandsinformation entweder die eine oder die andere Reihe von Programmzeilen erledigt wird, wobei die Zustandsinformation bestimmt, welcher Teil des Programms erledigt werden soll. Dabei ist das Programm derart organisiert, daß jede Peripherieeinheit während des derselben zugeordneten Zeitschlitzes 32 Programmzeilen erledigt, wodurch Synchronität in dem Programm zwischen den jeweiligen parallel wirksamen Peripherieeinheiten gewährleistet ist. In den meisten Fällen wird nach diesen 32 Verfahrensschritten der Zustand der Peripherieeinheit während der drei nachfolgenden Zeitschlitzteile, die von den Programmen der anderen Peripherieeinheiten beansprucht werden, in welchen Zeitschlitzteilen die Peripherieeinheit von dem durchlaufenen Programmteil angegebene Aufgaben erledigen kann, ändern, so daß die neue Zustandsinformation für die PLA vor dem nächsten Zeitschlitzteil verfügbar ist. Es ist jedoch auch möglich, daß noch während der 32 Programmschritte der Zustand sich ändert, so daß während eines Zeitschlitzteils des einen Programmteils zu einem anderen Programmteil gesprungen wird. Die Zustandsinformation der jeweiligen Peripherieeinheiten wird über eine jeder Peripherieeinheit zugeordnete Zustandsinformationsleitung 12 - 15 der PLA 10 in der Einheit 1 zugeführt. Bei dem Aufbau eines Programms nach der Erfindung kann es selbstverständlich passieren, daß eine Peripherieeinheit in einer bestimmten Stufe des Programms keine 32 Programmschritte durchführen kann. In einem derartigen Fall soll eine Anzahl nicht-funktionelle Programmzeilen aufgenommen werden, damit die Gesamtanzahl Zeilen dennoch 32 beträgt.
Während jedes Zeitrahmens ist auf diese Weise gewährleistet, daß jede Peripherieeinheit, der externe Daten zur Verfügung gestellt werden, die zum Durchführen ihres Programms notwendig sind, weil nun in jedem Rahmen genau die Anzahl von jeder Peripherieeinheit zu erledigende Programmschritte bekannt ist. Dadurch, daß nach der Erfindung die Zustandsinformation und die Zählerinformation zusammen die Adresse für die PLA bilden und in das Programm keine " Wenn"-Bedingungen aufgenommen zu werden brauchen, kann das Programm wesentlich gekürzt werden.
Fig. 2 zeigt zur Erläuterung auf schematische Weise einen Rahmen von 125 us, der in Zeitschlitzteile 20 - 23 aufgeteilt ist, wobei beispielsweise die Peripherieeinheit 2 in dem Zeitschlitzteil 20 die 32 Programmschritte durchführen kann; in dem Zeitschlitzteil 21 die Peripherieeinheit 13 die 32 Programmschritte; usw.
Trotz der Tatsache, daß obenstehend die Erfindung anhand der Anwendung in einem LAN für ein ISDN-System erläutert wurde, läßt sich die Erfindung im Grunde auch in integrierten Schaltungen für andere Zwecke anwenden.

Claims

1. Verfahren zur Steuerung einer Anzahl Peripherieeinheiten (2 - 5) aus einer einzigen Steuereinheit (1), wobei in einem Speicher (10) der Steuereinheit ein Programm gespeichert ist und wobei die Peripherieeinheiten sich in einer Lage befinden, daß sie über einen gemeinsamen Bus (6) in aufeinanderfolgenden Rahmen eines Zeitmultiplexsystems miteinander und mit der zentralen Steuereinheit kommunizieren, dadurch gekennzeichnet, daß jeder Rahmen in dem Zeitmultiplexsystem in eine Anzahl Zeitschlitze (20 - 23) aufgeteilt ist, die der Anzahl Peripherieeinheiten (2 - 5) mindestens entspricht, wobei einer Peripherieeinheit in jedem Rahmen jeweils derselbe Zeitschlitz zugeordnet ist, und daß jede Peripherieeinheit während oder wenigstens unmittelbar vor dem der Einheit zugeordneten Zeitschlitz in dem nachfolgenden Rahmen zu dem Speicher (10) in der Steuereinheit (1) durch die Peripherieeinheit initialisierte Daten in bezug auf den Zustand dieser Peripherieeinheit überträgt.

2. Datenverarbeitungssystem mit einer Steuereinheit (1) und einer Anzahl Peripherieeinheiten (2 - 5), wobei in einem Speicher (10) der Steuereinheit ein Programm gespeichert ist und wobei ein Bus (6) vorgesehen ist, über den die Peripherieeinheiten miteinander und mit der Steuereinheit während der Dauer aufeinanderfolgender Rahmen in einem Zeitmultiplexsystem kommunizieren können, dadurch gekennzeichnet, daß die Anzahl Zeitschlitze (20 - 23) in jedem Rahmen der Anzahl Peripherieeinheiten (2 - 5) mindestens entspricht, und daß zur Kommunikation zwischen der Steuereinheit und einer spezifischen Peripherieeinheit in jedem Rahmen immer derselbe Zeitschlitz verfügbar ist und daß Mittel (12 - 15) vorgesehen sind zum Übertragen von Information in bezug auf den Zustand dieser Peripherieeinheit zu einem Speicher (10) in der Steuereinheit während oder unmittelbar vor dem einer Peripherieeinheit in dem nachfolgenden Rahmen zugeordneten Zeitschlitz.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß die Anzahl Zeitschlitze der Anzahl Peripherieeinheiten entspricht.

4. System nach Anspruch 2, dadurch gekennzeichnet, daß jede Peripherieeinheit während ihres zugeordneten Zeitschlitzes eine gleiche Anzahl Programmzeilen abtastet.

5. System nach Anspruch 4, dadurch gekennzeichnet, daß die Anzahl Programmzeilen 32 beträgt.

6. System nach mindestens einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Speicher (10) in der Steuereinheit (1) die Form einer programmierbaren Logikschaltung (PLA) hat, wobei die Zustandsinformation der Peripherieeinheit zusammen mit dem gezählten Wert eines Zählers (11) in der Steuereinheit die Adresse der PLA bildet.