DE60212004T2 - Speicheranordnung - Google Patents

Speicheranordnung Download PDF

Info

Publication number
DE60212004T2
DE60212004T2 DE60212004T DE60212004T DE60212004T2 DE 60212004 T2 DE60212004 T2 DE 60212004T2 DE 60212004 T DE60212004 T DE 60212004T DE 60212004 T DE60212004 T DE 60212004T DE 60212004 T2 DE60212004 T2 DE 60212004T2
Authority
DE
Germany
Prior art keywords
memory
circuit
interface
array
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60212004T
Other languages
English (en)
Other versions
DE60212004D1 (de
Inventor
Carl Woodside Taussig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Application granted granted Critical
Publication of DE60212004D1 publication Critical patent/DE60212004D1/de
Publication of DE60212004T2 publication Critical patent/DE60212004T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf das Gebiet von digitalen Speicherschaltungen, bei dem bevorzugten Ausführungsbeispiel auf die Verwendung von Multiplex- und Modulationstechniken, um die Anzahl von Verbindungen zu reduzieren, die zwischen einem Speicherarray und einer Schnittstellenschaltung erforderlich sind.
  • Viele Verbrauchergeräte sind heutzutage aufgebaut, um digitale Daten in zunehmend großen Mengen zu erzeugen und/oder zu verwenden. Tragbare Digitalkameras für Standbilder und/oder bewegliche Bilder, erzeugen beispielsweise große Mengen an digitalen Daten, die Bilder darstellen. Jedes digitale Bild kann bis zu mehreren Megabytes (MB) Datenspeicher erfordern, und eine solche Speicherung muss in der Kamera verfügbar sein. Um diese Menge an Datenspeicheranwendung bereitzustellen, sollte der Speicherungsspeicher relativ kostengünstig sein für ausreichend Kapazitäten von etwa 10 MB bis 1 Gigabyte (GB). Der Speicherungsspeicher sollte auch einen geringen Leistungsverbrauch haben (z. B. << 1 Watt) und relativ robuste physikalische Charakteristika haben, um der tragbaren batteriebetriebenen Betriebsumgebung gewachsen zu sein. Für Archivspeicherung müssen Daten nur einmal in den Speicher geschrieben werden. Der Speicher sollte vorzugsweise eine Kurzzugriffszeit (in der Größenordnung von Millisekunden) und eine moderate Übertragungsrate (z. B. 20 Mb/s) haben. Außerdem sollte der Speicherungsspeicher auch vorzugsweise in einem Industriestandard-Schnittstellenmodul gehäust können, wie z. B. einem Memory Stick oder einer Compact Flash Card.
  • Eine Form von Speicher, die derzeit in tragbaren Geräten verwendet wird, wie z. B. Digitalkameras, ist Flash-Speicher. Dieser erfüllt die gewünschten Charakteristika der mechanische Robustheit, des Leistungsverbrauchs, der Übertragung und der Zugriffsgeschwindigkeit, die oben erwähnt wurden. Ein Hauptnachteil ist jedoch, dass der Flash-Speicher relativ teuer bleibt (1,50 $ bis 2 $ pro MB). Aufgrund des Preises ist es allgemein unvernünftig, Flash-Speicherspeicherung als Archivvorrichtung zu verwenden, dies erfordert somit, dass Daten von demselben zu einem zweiten Archivspeicher übertragen werden.
  • Magnetische „Festplatten"-Speicherung kann selbst in tragbaren Geräten für Archivspeicherung verwendet werden. Miniatur-Festplattenlaufwerke sind verfügbar für den PCMCIA-Typ-III-Formfaktor, wie z. B. Microdrive von IBM, der Kapazitäten von bis zu 1 GB bietet. Solche Plattenlaufwerke sind jedoch nach wie vor relativ teuer (5 $ pro MB), zumindest teilweise aufgrund der relativ hohen Festkosten der Plattensteuerelektronik. Miniatur-Festplatten haben andere Nachteile im Vergleich zu Flash-Speicher, wie z. B. geringere mechanische Robustheit, höheren Leistungsverbrauch (~. 2–4 Watt) und relativ lange Zugriffszeiten (~ 10 ms).
  • Beschreibbare optische Speicherplatten können gleichermaßen verwendet werden, und entfernbare optische Platten bieten einen großen Vorteil im Vergleich zu der Festplatte. Das entfernbare optische Medium ist sehr günstig, beispielsweise in der Größenordnung von 0,03 $ pro MB für Minidisk-Medien. In fast jeder anderen Hinsicht schneidet die optische Platte jedoch schlecht ab im Vergleich mit magnetischen Festplatten, einschließlich eines relativ schlechten Leistungsverbrauchs, einer schlechten mechanischen Robustheit, Masse und Zugriffsleistung.
  • Eine weitere Form von Archivspeicherung ist in der mitanhängigen europäischen Patentanmeldung mit der Nummer 02253896 (EP-A-1265253), eingereicht am 5. Juni 2002, beschrieben. Das darin offenbarte Speichersystem zielt darauf ab, einmal beschreibbaren Speicher mit hoher Kapazität bei geringen Kosten für Archivspeicherung zu liefern. Dies wird teilweise realisiert durch Bereitstellen eines tragbaren günstigen robusten Speichersystems (PIRM; PIRM = portable inexpensive, rugged memory system), das Siliziumsubstrate vermeidet und die Prozesskomplexität minimiert. Das PIRM-Speichersystem umfasst ein Speichermodul, das aus einem laminierten Stapel von Integrierte-Schaltung-Schichten gebildet ist, die auf Kunststoffsubstraten aufgebaut sind. Jede Schicht enthält ein Kreuzpunktdiodenspeicherarray, und das Erfassen der Daten, die in dem Array gespeichert werden, wird von einer getrennten integrierten Schaltung entfernt von dem Speichermodul ausgeführt. Die wahrscheinlich kostengünstigste Implementierung des PIRM-Speichersystems ist eine, bei der die Steuerung und andere wiederverwendbare Elektronik entweder in dem Gerät eingebettet sind, oder sich in einem Adapter befinden, der in einen Speicherkartenschlitz eingefügt wird. Das PIRM-Speichermodul würde über eine proprietäre Schnittstelle mit der Steuerung verbinden. Eine Schwierigkeit bei diesem Lösungsansatz ist, dass das Herstellen der Verbindung zwischen der Steuerung und dem Speichermodul eine große Anzahl von Verbindungen umfassen kann, in der Größenordnung von 120 oder mehr. Das Herstellen einer kostengünstigen kompakten und zuverlässigen Steuerung zum Aufnehmen so vieler Verbinder ist eine Herausforderung.
  • Die US 4,415,991 offenbart ein Speichersystem gemäß dem Oberbegriff von Anspruch 1. Dieselbe offenbart ein System, das Multizugriffspeichermodule umfasst, die jeweils durch einen Bus mit einem Systemadressmultiplexer und mit einem Systemdatenmultiplexer/-demultiplexer verbunden sind. Jedes Modul umfasst einen Multizugriffsspeicher, der mit dem Systemadressmultiplexer durch einen Komponentenadressdemultiplexer und einen einzelnen Bus verbunden ist, um adressiert zu werden. Jeder Multizugriffsspeicher ist auch mit dem Systemdatenmultiplexer/-demultiplexer verbunden, durch einen Komponentendatenmultiplexer/-demultiplexer und einen einzelnen Bus zum Lesen oder Erfassen des Lesens oder Erfassens des Speichers und zum Schreiben von Daten in den Speicher.
  • Die JP 63-128463 offenbart ein System, das es zwei CPUs ermöglicht, zwei Speichervorrichtungen gemeinschaftlich zu verwenden, unter Verwendung eines gemultiplexten Busses und durch Anlegen einer Frequenzmodulation an die Adress-/Datensignale.
  • Die US 3,828,263 offenbart eine Demodulatorschaltung für Frequenz-Burst-dauermodulierte Signale. Der Demodulator umfasst einen Vollwellengleichrichter und einen Filterkondensator, der mit einem Eingangsbandpassfilter gekoppelt ist. Ein Differenzverstärker, der mit dem Filterkondensator verbunden ist, erzeugt ein Ausgangssignal einer vorbestimmten Amplitude, während eine Ladung in dem Kondensator über einem vorbestimmten Minimum gespeichert wird. Ein Feldeffekttransistor überbrückt den Filterkondensator, bis der Gleichrichter eine Spannungsausgabe erzeugt, die dazu neigt, den Kondensator zu laden, ansprechend auf einem Frequenzburst, und den Kondensator erneut überbrückt für eine schnelle Entladung am Ende eines Frequenzbursts.
  • Die US 5,905,670 offenbart ein programmierbares Array für die Verwendung in einem Nurlesespeicher, der Diodenelemente und kurzgeschlossene Diodenelemente umfasst. Die Erfindung verwendet laterale Polysiliziumdioden und eine Metallsilizidschicht, die den Übergang von vorausgewählten Dioden zu kurzen vorausgewählten Diodenelementen überbrückt. Programmieren wird entweder erreicht durch Bilden der Silizidschicht über die Übergänge von vorausgewählten Dioden oder durch Entfernen der Silizidschicht von den Übergängen von vorausgewählten Dioden.
  • Die vorliegende Erfindung schafft eine verbesserte Speichervorrichtung.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird eine Speichervorrichtung gemäß Anspruch 1 geschaffen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren gemäß Anspruch 6 geschaffen.
  • Bei einem Ausführungsbeispiel umfasst die Speichervorrichtung eine Mehrzahl von Speicherschichten, wobei jede der Mehrzahl von Schichten ein Speicherarray enthält; eine Mehrzahl von Signalmodulationsschaltungen, die mit jedem der Speicherarrays gekoppelt sind; und eine Leitungsreduktionsschaltung, die mit jeder der Mehrzahl von Speicherschichten gekoppelt ist. Ferner umfasst jede der Mehrzahl von Signalmodulationsschaltungen eine Bandpassfilterschaltung, die mit einer Gleichrichterschaltung in Reihe gekoppelt ist. Die Speichervorrichtung kann auch eine Schnittstelle und Steuerschaltung umfassen, die mit der Leitungsreduktionsschaltung über eine Schnittstellenverbindung gekoppelt ist. Außerdem ist das Speicherarray ein Kreuzpunktspeicherarray. Und die Leitungsreduktionsschaltung ist eine Multiplex-/Demultiplexschaltung. Außerdem ist die Leitungsreduktionsschaltung auf einem dünnen Nicht-Halbleitersubstrat implementiert.
  • Bei einem anderen Ausführungsbeispiel umfasst die Speichervorrichtung ein Kreuzpunktspeicherarray mit einem ersten und zweiten Satz von transversalen Elektroden und einer Adressierschaltung; eine Filter- und Gleichrichterschaltung, die in Reihe geschaltet ist; und eine Leitungsreduktionsschaltung; wobei die Filter- und Gleichrichterschaltung vorbestimmte Signale über ein Frequenzspektrum ausbreitet. Ferner umfasst die Leitungsreduktionsschaltung Multiplexer- und Demultiplexerschaltungen. Die Speichervorrichtung umfasst zumindest ein Filter und die Gleichrichterschaltungen sind mit einer Leistungsversorgung gekoppelt. Das Filter ist ein Bandpassfilter und die Gleichrichterschaltung umfasst eine Diode. Die Speichervorrichtung umfasst den ersten und zweiten Satz von transversalen Elektroden, die mit jeweiligen Speicherelementen gebildet sind, die an den Kreuzpunkten des ersten und zweiten Satzes von Elektroden gebildet sind. Außerdem hat der Speicher die ersten Verbindungen, die jede Speicherarrayelektrode in dem ersten Satz mit einem jeweiligen einmaligen Teilsatz des ersten Satzes von Adressleitungen koppeln, und die zweiten Verbindungen, die jede Speicherarrayelektrode in dem zweiten Satz mit einem jeweiligen einmaligen Teilsatz des zweiten Satzes von Speicherarrayelektroden koppeln. Die Speichervorrichtung umfasst ferner eine Schnittstellenschaltung, die mit jeder der Mehrzahl von Speicherschichtschaltungen gekoppelt ist.
  • Ein bevorzugtes Verfahren zum Reduzieren der Anzahl von Verbindungen zwischen einem Speichermodul und einer Speichersteuerung umfasst folgende Schritte: Adressieren eines Speicherelements in dem Speicherarray durch Anlegen eines vorbestimmten elektrischen Signals an den ersten und zweiten Satz von vorbestimmten Leitungen, um den Zustand des Speicherelements freizugeben; und Übertragen der Adressen von dem Speicherarray zu einer Schnittstellen- und Steuerschaltung durch Ausbreiten mehrerer Speicherelementadressen über ein vorbestimmtes Frequenzspektrum. Das Verfahren umfasst den Schritt des Ausbreitens mehrerer Speicherelementadressen, der ausgeführt wird unter Verwendung einer Filter- und Gleichrichterschaltung, die in Reihe geschaltet ist, und durch Multiplexen der ausgebreiteten Adressen und Übertragen der Adresse an die Schnittstellen- und Steuerschaltung über eine Schnittstelle.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend mit Bezugnahme auf die beiliegenden Zeichnungen beispielhaft beschrieben.
  • 1 ist ein Blockdiagramm eines einmal beschreibbaren Speichersystems gemäß einem Ausführungsbeispiel der Erfindung;
  • 2 ist ein Blockdiagramm des einmal beschreibbaren Speichersystems, das die allgemeine Struktur eines Speichermoduls desselben darstellt;
  • 3 ist ein Blockdiagramm des Speichermoduls, wie es bei dem bevorzugten Ausführungsbeispiel der Erfindung beschrieben ist;
  • 4 ist eine Darstellung des RC-Bandpassfilternetzwerks, das mit der Gleichrichterschaltung gekoppelt ist; und
  • 5 ist eine Darstellung von Signalverläufen, die von der Adressierschaltung ausgegeben werden.
  • Wo bei der folgenden Beschreibung auf „Daten" Bezug genommen wird, ist klar, dass solche „Daten" auf unterschiedliche Weise dargestellt werden können, abhängig von dem Zusammenhang. Als ein Beispiel kann ein Spannungspegel, ein Magnetzustand oder eine physikalische Charakteristik, wie z. B. ein elektrischer Widerstand, die einen messbaren Effekt darstellen, wie z. B. einen Spannungs- oder Strompegel, oder eine Änderung an einer Erfassungsschaltung, „Daten" in einer Speicherzelle darstellen. Andererseits können auf einem Bus oder während der Übertragung solche „Daten" in der Form einer elektrischen Schaltung oder eines Spannungssignals sein. Ferner sind hierin „Daten" in den meisten Fällen hauptsächlich binärer Art, was der Zweckmäßigkeit hierin als dargestellt durch Zustände von „0" und „1" bezeichnet wird, aber es ist klar, dass die binären Zustände in der Praxis dargestellt werden können durch relativ unterschiedliche Spannungen, Ströme, Widerstände oder dergleichen, und es ist im Allgemeinen unerheblich, ob eine bestimmte praktische Manifestation eine „0" oder eine „1" darstellt.
  • Ein Ausführungsbeispiel der Erfindung, wie es hierin nachfolgend näher beschrieben ist, liefert ein tragbares unaufwändiges robustes Speicher-System (PIRM-System), das unter anderem besonders sinnvoll ist für die Datenspeicherung in Anwendungen, wie z. B. Digitalkameras und tragbaren digita len Audiovorrichtungen, obwohl Fachleute auf diesem Gebiet erkennen, dass das Speichersystem und seine verschiedenen Komponenten und Aspekte auch in vielen anderen Anwendungen verwendet werden können. Bei dem beschriebenen Ausführungsbeispiel ist das Speichersystem in einem Industriestandard-Kompakt-Flash-Speicher eingebaut.
  • Eine Speicherkarte 10 ist in 1 in Blockdiagrammform dargestellt. Die Speicherkarte 10 hat einen I/O-Schnittstellenverbinder 12, durch den Kommunikation zwischen der Karte 10 und einer Vorrichtung 2 ausgeführt wird, mit der dieselbe gekoppelt ist. Der Schnittstellenverbinder 12 ist mit einer Schnittstellen- und Steuerschaltung 14 gekoppelt, die mit einem entfernbaren Speichermodul 20 verbunden ist. Das Speichermodul 20 liefert eine Schaltungsanordnung für einmal beschreibbare Datenspeicherung, einschließlich Schreibfreigabe- und Adressier-/Erfassungsfunktionen. Die Schnittstellen- und Steuerschaltung 14 umfasst Schaltungsanordnung für Steuerung, Schnittstellen, Erfassung und Fehlerkorrigierende Codierung (ECC) für jedes entfernbare Speichermodul 20. Das Speichermodul 20 wird in einer Verbindervorrichtung in einer Speicherkarte 10 aufgenommen, so dass dieselbe von derselben entfernt werden kann, und mit einem anderen Speichermodul 20 ersetzt werden kann. Wenn dasselbe in der Speicherkarte aufgenommen wird, ist das Speichermodul 20 durch eine interne Schnittstelle 16 mit der Schnittstellen- und Steuerschaltung 14 gekoppelt.
  • Einmal beschreibbare Datenspeicherung bedeutet, dass effektiv Daten nur einmal in den Speicher geschrieben werden können und danach unveränderbar bleiben. In vielen Formen von einmal beschreibbarem Speicher ist es nicht völlig wahr, dass die Daten, die darin gespeichert sind, überhaupt nicht geändert werden können, nachdem dieselben anfangs geschrieben wurden, allgemein können dieselben jedoch nicht beliebig geändert werden, wie es für Fachleute auf diesem Gebiet klar ist. Beispielsweise sind die meisten einmal beschreibbaren Speicher mit jeder Speicherzelle in einem ersten binären Zustand (der z. B. eine binäre „0" darstellt) hergestellt, und während einer Schreibprozedur werden ausgewählte Speicherzellen in einen zweiten binären Zustand geändert (der z. B. eine binäre „1" darstellt). Häufig ist die Änderung bei der Speicherzelle von dem ersten binären Zustand zu dem zweiten binären Zustand umkehrbar, so dass, sobald ein Datum „1" geschrieben ist, dasselbe nicht zurück zu einem Datum „0" geändert werden kann. Dies beschränkt die Änderungen an den gespeicherten Daten, die durchgeführt werden können, nachdem dieselben in den Speicher geschrieben wurden. Daten können nur einmal geschrieben werden und danach kann ein Datum „0" beispielsweise nur zu einem Datum „1" geändert werden, und nicht anders herum.
  • Da das Speichermodul 20 einmal beschreibbaren Speicher enthält, ist dieser geeignet für Archivspeicherung, in der die Daten, sobald sie gespeichert sind, beibehalten werden. Dies ist ähnlich wie ein photographischer Film, auf dem die Bilder einmal gespeichert werden und der entwickelte Film als dauerhafte Aufzeichnung behalten wird. Sobald das Speichermodul 20 bis zu seiner Kapazität mit Daten gefüllt wurde, ist daher ein weiteres erforderlich für weitere Datenspeicherung. Es wäre möglich, die gesamte Speicherkarte 10 in der Vorrichtung 2 zu ersetzen, dies würde jedoch bedeuten, dass die Schnittstellen- und Steuerschaltung 14 sowie die Speicherkartenstruktur zusammen mit dem Speichermodul archiviert wird. Um die Datenspeicherungskosten zu reduzieren, ist es wünschenswert, dass wiederverwendbare und relativ aufwändige Komponenten des Speichersystems nicht permanent mit dem tatsächlichen Speicherungsspeicher gekoppelt sind, und aus diesem Grund ist das Speichermodul 20 bei einem bevorzugten Ausführungsbeispiel von der Speicherkarte 10 entfernbar. Daher werden die Speichermodule 20 für die Einfügung in dieselbe unaufwändig hergestellt, wie es hierin nachfolgend näher erörtert wird.
  • Die Steuer-/Schnittstellenschaltung 14 kann allgemein einer „AT"-Stil-Plattensteuerschaltung ähneln, die ferner ECC- und Defektverwaltungsfunktionen umfasst, sowie Funktionen, die erforderlich sind, um das Speichermodul 20 zu betreiben. Diese Funktionen umfassen: Schreiben in das Speichermodul, einschließlich Einstellen von Schreibspannungen, Einstellen von Schreibfreigabeleitungen und Steuern von Leistungsversorgungs-Striping (Streifenbildung); Adressieren des Speichers durch Umwandeln logischer Adressen in Adressleitungsstrukturen, die erforderlich sind, um auf physikalische Speicherpositionen zuzugreifen; und Datenleseverarbeitung von Erfassungsleitungsausgaben.
  • Die Steuer-/Schnittstellenschaltungsanordnung 14 kann auch Funktionen liefern zum Emulieren bestimmter Merkmale von wiederbeschreibbaren Speicherkarten, wie z. B. logische Löschung von Datendateien und dergleichen. Solche Funktionen der Schnittstellen-/Steuerschaltungsanordnung 14 können ohne Schwierigkeit beispielsweise in einer kundenintegrierten Schaltung implementiert werden. Die Einzelheiten der erforderlichen Funktionen, die oben skizziert wurden, werden klarer von der folgenden Beschreibung der Struktur und des Betriebs des Speichermoduls 20.
  • Die innere Schnittstelle 16 ist vorgesehen zum Koppeln zwischen der Schnittstellen/Steuerschaltungsanordnung 14 und dem Speichermodul 20 in der Speicherkarte 10. Die innere Schnittstelle 16 empfängt das Speichermodul und liefert elektrische Verbindungen zwischen der Schnittstellen- und Steuerschaltungsanordnung 14 und dem Speichermodul 20. Eine geeignete Form von Steckanordnung kann verwendet werden, obwohl die geeignetste Struktur stark von der tatsächlichen Anzahl von herzustellenden Verbindungen abhängt. Die Verbindung von Kontakten auf dem Speichermodul kann auf der externen Oberfläche desselben gebildet werden, wie es beispielsweise hierin nachfolgend beschrieben ist, um Randverbindungsschemata oder Anschlussflächengitterarray- (LGA-; LGA = land grid array) Verbindungen zu ermögli chen. Viele Arten von Verbindungsschemata sind für eine Implementierung ohne übermäßige Schwierigkeit möglich, wie es für Fachleute auf diesem Gebiet offensichtlich ist.
  • Eine schematische Blockdarstellung des Speichermoduls 20 ist in 2 gezeigt, das mit der Schnittstellen- und Steuerschaltung 14 gekoppelt ist. Um die Speicherkapazität des Speichermoduls 20 zu maximieren, ist das Modul 20 aus einem Stapel von laminierten Schichten 22 aufgebaut. Jede Schicht 22 hat ein Array 36 von Speicherelementen, die die Datenspeicherung liefern (wie es mit Bezugnahme auf 3 näher erörtert wird). Die Schichten 22 umfassen auch eine Modulationsschaltungsanordnung 28, die mit den jeweiligen Speicherschichten 22 und mit einer Multiplex-/Demultiplexschaltungsanordnung 24 gekoppelt ist. Die Modulationsschaltungsanordnung 28 reduziert die Anzahl der Adress- und Erfassungsleitungen, die von den Schichten 22 ausgegeben werden, um einen vorbestimmten multiplikativen Faktor. Die Modulierschaltungsanordnung 24 breitet die Adress- und Erfassungsleitungen, die von dem Array ausgegeben werden, über ein vorbestimmtes Frequenzspektrum aus. Folglich können mehrere Signale über eine einzige Leitung übertragen werden. Die Multiplex-/Demultiplexschaltungsanordnung 24 gibt die kombinierten Signale durch die Speichersystemschnittstelle 16 an die Schnittstellen- und Steuerschaltung 14 aus. Die Modulationsschaltungsanordnung 28 auf jeder Schicht 22 ermöglicht weniger Verbindungsleiter zwischen den Schichten des Speichermoduls, was eine leichtere Herstellung ermöglicht und somit die Kosten verringert. Die Multiplex-/Demultiplexschaltung 24 reduziert die Anzahl von Verbindungen zwischen dem Speichermodul 20 und der Steuerung 14 durch Multiplexen der Anzahl von Signalen, die auf jeder Leitung getragen werden, auf eine Weise, die in der Technik gut bekannt ist.
  • Die Multiplex-/Demultiplexschaltungsanordnung 24 ist eine zusätzliche Schicht von Elektronik, die in der Lage ist, die Adress-, Erfassungs-, und Leistungsversorgungsleitungen (nicht gezeigt), die durch die Speichermodule von jeder Schicht 22 erzeugt werden, in eine kleine Anzahl von Leitungen zusammenzulegen. Es gibt mehrere mögliche Technologien, die zum Durchführen von Leitungsreduktion geeignet sein können. Beispielsweise könnten Siebdruck-TFT(s) und elektrostatische Relais ebenfalls verwendet werden, um die Umwandlung durchzuführen. Diese Vorrichtungen sind näher erörtert in der oben erwähnten mitanhängigen Anmeldung mit dem Titel „Einmal beschreibbarer Speicher". Das bevorzugte Ausführungsbeispiel der Erfindung verwendet jedoch passive Komponenten, wie z. B. Widerstände und Kondensatoren. Diese Komponenten können unaufwändig auf einem flexiblen Substrat hergestellt werden.
  • Die Adressleitungen steuern, von welchem Element in dem Speicherarray 36, der Zustand durch die Erfassungsleitung oder -leitungen auf dieser Schicht 22 erfasst wird. Um die Anzahl von Verbindungen zu minimieren, sind die Adressleitungen parallel über alle Schichten 22 geschaltet, jede Schicht 22 muss jedoch zumindest eine Erfassungsleitung enthalten. Es kann mehr als eine Erfassungsleitung in einem Array 36 geben. Es kann auch mehrere Speicherarrays 36 auf jeder Schicht 22 geben, jede mit gemeinsamen Adressleitungen und unabhängigen Erfassungsleitungen. Während des Schreibprozesses dienen die Erfassungsleitungen als Schreibfreigabeleitungen, die es unabhängigen Daten ermöglichen, auf eine Reihe von Bits geschrieben zu werden, die gemeinsam adressiert werden.
  • Die Schnittstellen- und Steuerschaltung 14 ist in einer Ausnehmung einer dünnen gedruckten Schaltungsplatine Kontaktnasen-verbunden und an den Speichermodulschichten 22 und an der Leitungsreduktionsschaltung 24 befestigt. Die Multiplex-/Demultiplexschaltungsanordnungsschicht 24 ist auf einem flexiblen Substrat hergestellt, um Kosten zu reduzieren.
  • 3 stellt das bevorzugte Ausführungsbeispiel des Speichermodularrays 30 dar. Das Array 30 von Speicherelementen ist auf jeder der Schichten 22 in dem Speichermodul 20 gebildet. Das Speichermodularray 30 ist ein Kreuzpunktdiodenarray mit Adressierungs- und Erfassungsschaltungsanordnung. Wie es gezeigt ist, hat das Array 30 Spaltenelektroden 32 und Zeilenelektroden 34, die in Gruppen von Drei aufgeteilt sind. Kästen, die mit (F1–F6) 50 und 48 gekennzeichnet sind, stellen das RC-Bandpassnetzwerk bzw. die Gleichrichterschaltung dar. Das RC-Bandpassnetzwerk und die Gleichrichterschaltung sind die Modulationsschaltung 28.
  • Dioden sind an den Schnittstellen der Elektroden gebildet und erzeugen das Kreuzpunktdiodenspeicherarray 36. In der Figur sind Diodenelemente, die intakt sind, durch eine „0" an der jeweiligen Schnittstelle angezeigt, und Diodenelemente, die durchgebrannt sind, sind durch ein „X" angezeigt. Das gezeigte Kreuzpunktspeicherarray 36 hat keine Daten in demselben gespeichert und somit sind alle Dioden in demselben intakt. Bei dem bevorzugten Ausführungsbeispiel der Erfindung umfasst jedes Speicherelement ein Sicherungselement (nicht gezeigt), das in Reihe geschaltet ist mit einem Diodenelement (nicht gezeigt). Das Sicherungselement schafft den tatsächlichen Datenspeichereffekt des Speicherelements, während die Diode die Isolation der Speicherelemente voneinander in dem Kreuzpunktarray während der Lese- und Schreibprozesse ermöglicht. Das Sicherungselement kann als ein getrenntes Element realisiert werden, das eine Schaltung öffnet, wenn ein kritischer Strom durch dieselbe geleitet wird, oder kann in der Diode enthalten sein. Ein Durchschnittsfachmann auf diesem Gebiet kann erkennen, dass eine Diode und Antisicherung in Reihe auch als ein Speicherelement verwendet werden können.
  • Die Zeilen- und Spaltenelektroden 32, 34 erstrecken sich aus dem Kreuzpunktarray 36 und werden durch Pull-Up-/Pull-Down-Widerstände 38 abgeschlossen. Gruppen der Pull-Up-/Pull-Down-Widerstände haben ihre freien Enden miteinander verbunden. Diese Gruppen werden als Streifen bezeichnet. Jeder Streifen auf 3 enthält beispielsweise drei Zeilen oder Spalten. Der Zweck der Streifen ist das Ermöglichen des Anlegens von Leistung an einen Unterabschnitt des Arrays, um dadurch den Gesamtleistungsverbrauch zu reduzieren. Auf den Zeilenelektroden sind die Zeilenstreifen mit entsprechenden Gleichrichterschaltungen 48 gekoppelt, die wiederum jeweils mit RC-Bandpassfiltern F4–F6 verbunden sind. Auf den Spaltenelektroden sind die Pull-Down-Widerstände 38 jeweils mit entsprechenden RC-Bandpassnetzwerken F1–F3 gekoppelt. Jeder der Streifen des Speichermodularrays stellt eine getrennte Verbindung zu einer Leistungsversorgung V oder –V her. Eine Mehrzahl von Spaltenadressleitungen 40 und zumindest eine Spaltenerfassungsleitung 42 kreuzen die Spaltenelektroden 34 zwischen dem Kreuzpunktarray 36 und den Abschlusswiderständen 38. Die Spaltenadressleitungen 40 und die Spaltenerfassungsleitung(en) 42 sind auf der gleichen leitfähigen Schicht gebildet wie die Zeilenelektroden, so dass, wo dieselben die Spaltenelektroden kreuzen, Diodenübergänge zwischen denselben gebildet sind. Das Durchbrennen ausgewählter der Spaltenadressleitungselemente, was die gewünschten Diodenverbindungen intakt lässt, bildet die Adressleitungsgruppen-/knotenanordnung, die oben beschrieben ist. Ein Durchschnittsfachmann auf diesem Gebiet erkennt, dass diese Programmierung der Adressierschaltungsanordnung nach der Herstellung der Schaltungsanordnung fertiggestellt werden kann.
  • Zeilenadressleitungen 44, und als Minimum eine Zeilenerfassungsleitung 46 (in 3 nicht gezeigt) kreuzen die Zeilenelektroden 34 auf ähnliche Weise. Die Zeilenadressleitungen 44 und die Zeilenerfassungsleitungen 46 sind auf der gleichen leitfähigen Schicht gebildet wie die Spaltenelektroden und erzeugen Zeilenadressdioden und Zeilenerfassungsdioden (nicht gezeigt).
  • Die Filter F1–F6 sind vorzugsweise einfache Bandpassfilter. 4 stellt ein Bandpassfilter Fn und eine Gleichrichterschaltung 48 dar, die die Modulationsschaltung 28 bildet. Die Figur stellt auch drei Signalverläufe dar, die das Eingangssignal an drei Punkten darstellen; dem Eingang 42, dem Ausgang 440f des Bandpassfilters bzw. dem Ausgang des Gleichrichters 48. Die Bandpassfilterschaltung 50 besteht aus RC-Komponenten, die mit einer Leistungsversorgung V gekoppelt sind. Die Gleichrichterschaltung 58 ist in Reihe geschaltet mit der Bandpassfilterschaltung 50. Die Gleichrichterschaltung 58 umfasst eine Diode in Reihe mit einem Kondensator. Ein Durchschnittsfachmann auf diesem Gebiet erkennt, dass dies nur eine von vielen möglichen Implementierungen dieses Netzwerks ist.
  • Wenn ein Wechselsignal der entsprechenden Frequenz an dem Eingang 42 vorliegt, wird an dem Ausgang 46 eine negative Gleichspannung erzeugt. In anderen Fällen wird das Gleichsignal an dem Ausgang auf +V getrieben, und trägt dazu bei, die Diode in der Gleichrichterschaltung umgekehrt vorzuspannen. Ein Durchschnittsfachmann auf diesem Gebiet wird erkennen, dass die passiven Komponenten Gleichrichter oder elektromechanische Filter mit hoher Qualität sowie RC-Netzwerke sein können.
  • Mit erneuter Bezugnahme auf 3 kann das Speichermodularray 30 konfiguriert sein, um die Verbindungen zu reduzieren, die zwischen der Schnittstellenschaltung 16 und der Steuerung 14 erforderlich sind. Die Leistungsversorgung ist mit den Bandpassfiltern F1–F6 und dem Gleichrichter 48 gekoppelt. Durch Anlegen einer Spannung an eine der drei Zeilengruppen und eine entgegengesetzte Spannung an eine der drei Spaltengruppen, beispielsweise F1 und F6, und das Offenlassen der anderen kann jedes von einem von neun Teilarrays in dem Kreuzpunktarray 36 aktiviert werden. Falls jedes der RC-Bandpassfilter F1–F6 50 auf eine andere Frequenz abgestimmt ist, kann jedes selektiv erregt werden (wenn eine angemessene Trennung der Frequenz ange nommen wird). Das Ergebnis ist, dass Adress-, Erfassungs- und Leistungssignale über das Frequenzspektrum ausgebreitet werden können, und somit kann eine einzige Leitung verwendet werden, um mehrere Signale zu tragen. Die Signale werden dann an die Zeilenreduktionsschaltung 24 angelegt, die die Signale über den Schnittstellenverbinder 16 zu der Schnittstellen- und Steuerschaltung 14 überträgt.
  • Das oben erwähnte Verfahren stellt dar, wie die Anzahl von Verbindungen, die für die Erfassungs-, Adress- und Leistungsleitungen erforderlich ist, reduziert werden kann. Es folgt ein Verfahren, wie die Erfassungsleitungen 42 insbesondere in dem Speichermodul 20 reduziert werden können.
  • Die Bandpassfilter-/Gleichrichterschaltungen 50/48 sind mit den Kathoden der Speicherdioden gekoppelt, und die einzigen Bandpassfilterschaltungen 48 sind mit den Anoden gekoppelt. (Die Kathoden und die Anoden der Speicherdioden sind nicht gezeigt). Wenn eine Speicherdiode in dem aktiven Unterarray adressiert wird, wird an dieselbe ein Wechselsignal angelegt.
  • Die Dioden sind vorgespannt, so dass eine intakte Datendiode fortlaufend leitend bleibt und dass die Basenkathode der Datendiode unter Masse gehalten wird. Eine Erfassungsdiode (eine Diode auf entweder der Spalten-/Zeilenerfassungsleitung) ist mit der Anode der Datendiode verbunden, und die Kathode dieser Diode ist effektiv mit Masse verbunden.
  • In dem Fall, wenn die Datendiode intakt ist, fließt kein Strom durch die Erfassungsdiode. In dem Fall, wenn die Datendiode durchgebrannt ist, wird ein halbwellengleichgerichtetes Stromsignal durch die Erfassungsdiode fließen. Falls die Erfassungsleitungen von unterschiedlichen physikalischen Schichten 22 verbunden sind (oder von allen adressierten Dioden, deren Zeilen- und Spaltenleitungen keine Schnittstellen enthalten, d. h. weder schneidet die Zeilenleitung der Datendiode A die Spaltenleitung der Datendiode B, noch schneidet die Spaltenleitung der Datendiode A die Zeilenleitung der Datendiode B. Diese Bedingung stört das Vorspannen des Arrays), dann summieren sich die Ströme von den verschiedenen durchgebrannten Dioden auf einer gemeinsamen Erfassungsleitung. Die Ströme auf der gemeinsamen Erfassungsleitung können verwendet werden, um die erforderliche Anzahl von Erfassungsleitungsverbindungen zu reduzieren.
  • 5 zeigt eine Darstellung von mehreren Strömen 50 für zwei durchgebrannte adressierte Dioden, die mit einer gemeinsamen oberen Erfassungsleitung verbunden sind. Die einzelnen Stromsignalverläufe mit ihren Summen 50 sind gezeigt. Es wird angenommen, dass alle adressierten Dioden auf der gemeinsamen Erfassungsleitung bei unterschiedlichen Frequenzen getrieben werden. Der Zustand aller adressierten Dioden auf der Erfassungsleitung kann bestimmt werden. Eine Erfassungsleitung, die mit den Kathoden des gleichen Satzes von adressierten Datendioden verbunden ist, die als die untere Erfassungsleitung bezeichnet wird, ist angeordnet, so dass die Kathoden ihrer Erfassungsdioden mit den Kathoden der Datendioden verbunden sind, und so dass die Anoden ihrer Erfassungsdioden alle mit der unteren Erfassungsleitung verbunden sind. Die untere Erfassungsleitung ist wiederum mit Masse vorgespannt und kann verwendet werden, um Prüfsummeninformationen zu liefern. Dieselbe trägt einen Diodenstrom für jede durchgebrannte Diode. Jede intakte Diode erzeugt auch einen „halbwellengleichgerichteten" Strom bei der Frequenz der Modulation, die an die Datendiode angelegt ist. Diese Informationen können in Verbindung mit den Wechselsignalinformationen verwendet werden, die durch die obere Erfassungsleitung geliefert werden, um den Zustand der Dioden zu verifizieren. Es ist anzumerken, dass die Informationen von der unteren Erfassungsleitung allein nicht ausreichend sind, um den Zustand der Dioden eindeutig zu bestimmen.

Claims (7)

  1. Eine Speichervorrichtung (20), die eine Mehrzahl von Speicherschichten (22), wobei jede Schicht ein Speicherarray (36) umfasst, das Speicherelemente enthält, die über einen ersten und zweiten Satz von Leitungen adressiert werden, und eine Leitungsreduktionsschaltung (24) umfasst, die mit jeder der Mehrzahl von Speicherschichten (22) gekoppelt ist; gekennzeichnet durch eine Mehrzahl von Signalmodulationsschaltungen (28), die mit dem ersten und dem zweiten Satz von Leitungen (32, 34) gekoppelt sind, wobei jede der Mehrzahl von Signalmodulationsschaltungen (28) eine Bandpassfilterschaltung (F1–F6) umfasst, die mit einer Gleichrichterschaltung in Reihe gekoppelt ist, und wobei die Mehrzahl von Bandpassfiltern auf unterschiedliche Frequenzen abgestimmt ist.
  2. Eine Speichervorrichtung gemäß Anspruch 1, die eine Schnittstellen- und Steuerschaltung (14) umfasst, die über eine Schnittstellenverbindung mit der Leitungsreduktionsschaltung (24) gekoppelt ist.
  3. Eine Speichervorrichtung gemäß Anspruch 1 oder 2, bei der das Speicherarray ein Kreuzpunktspeicherarray (30) ist.
  4. Eine Speichervorrichtung gemäß einem der vorhergehenden Ansprüche, bei der die Leitungsreduktionsschaltung (24) eine Multiplex-/Demultiplexschaltung (24) ist.
  5. Eine Speichervorrichtung gemäß einem der vorhergehenden Ansprüche, bei der die Leitungsreduktionsschaltung (24) auf einem dünnen Nicht-Halbleitersubstrat implementiert ist.
  6. Ein Verfahren zum Reduzieren der Anzahl von Verbindungen zwischen einem Speichermodul und einer Speichersteuerung, das folgende Schritte umfasst: Adressieren eines Speicherelements in einem Speicherarray (36) durch Anlegen eines vorbestimmten elektrischen Signals (V) an einen ersten und zweiten Satz von vorbestimmten Leitungen, um den Zustand des Speicherelements zu aktivieren; und Übertragen der Adresse an das Speicherarray (36) über eine Schnittstellen- und Steuerschaltung (14), dadurch gekennzeichnet, dass der Schritt des Übertragens durchgeführt wird durch Ausbreiten mehrerer Speicherelementadressen über ein vorbestimmtes Frequenzspektrum (28), wobei der Schritt des Ausbreitens mehrerer Speicherelementadressen ausgeführt wird unter Verwendung einer Mehrzahl von Bandpassfiltern (F1–F6) und einer Gleichrichterschaltung, die in Reihe (28) geschaltet sind, und an den ersten und zweiten Satz von Leitungen (32, 34), und wobei die Mehrzahl von Bandpassfiltern auf unterschiedliche Frequenzen abgestimmt ist.
  7. Ein Verfahren gemäß Anspruch 6, das die Schritte des Multiplexens (24) der ausgebreiteten Adressen und das Übertragens der Adresse an die Schnittstellen- und Steuerschaltung über eine Schnittstelle umfasst.
DE60212004T 2001-06-29 2002-06-24 Speicheranordnung Expired - Fee Related DE60212004T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US894143 1986-08-07
US09/894,143 US6478231B1 (en) 2001-06-29 2001-06-29 Methods for reducing the number of interconnects to the PIRM memory module

Publications (2)

Publication Number Publication Date
DE60212004D1 DE60212004D1 (de) 2006-07-20
DE60212004T2 true DE60212004T2 (de) 2007-03-29

Family

ID=25402663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60212004T Expired - Fee Related DE60212004T2 (de) 2001-06-29 2002-06-24 Speicheranordnung

Country Status (7)

Country Link
US (1) US6478231B1 (de)
EP (1) EP1271539B1 (de)
JP (1) JP3953902B2 (de)
KR (1) KR20030003054A (de)
CN (1) CN1395252A (de)
DE (1) DE60212004T2 (de)
TW (1) TW556214B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) * 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
JP2004523881A (ja) * 2000-09-27 2004-08-05 ニューピーツー・インコーポレイテッド 半導体デバイスの製造
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7139183B2 (en) * 2004-07-21 2006-11-21 Hewlett-Packard Development Company, L.P. Logical arrangement of memory arrays
US7106639B2 (en) * 2004-09-01 2006-09-12 Hewlett-Packard Development Company, L.P. Defect management enabled PIRM and method
US7450414B2 (en) * 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
US7486537B2 (en) * 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US20080025069A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array with different data states
US7393739B2 (en) * 2006-08-30 2008-07-01 International Business Machines Corporation Demultiplexers using transistors for accessing memory cell arrays
US7813157B2 (en) 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US8045416B2 (en) 2008-03-05 2011-10-25 Micron Technology, Inc. Method and memory device providing reduced quantity of interconnections
US8325556B2 (en) 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US8422324B2 (en) * 2011-08-26 2013-04-16 Nanya Technology Corp. Method and apparatus for sending test mode signals
CN104756189B (zh) 2013-01-18 2017-09-05 慧与发展有限责任合伙企业 用于多层电路的互连结构
KR102222445B1 (ko) 2015-01-26 2021-03-04 삼성전자주식회사 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
CN109884613A (zh) * 2019-03-29 2019-06-14 湖南赛博诺格电子科技有限公司 一种基于fpga的二极管阵列在线同步控制***及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3828263A (en) * 1971-08-09 1974-08-06 Physics Int Co Demodulator for frequency-burst-duration modulated signals
US4415991A (en) * 1981-06-22 1983-11-15 The United States Of America As Represented By The Secretary Of The Navy Multiplexed MOS multiaccess memory system
JPS63128463A (ja) * 1986-11-18 1988-06-01 Nec Corp マイクロプロセツサ多重化システム構成
FR2629941B1 (fr) * 1988-04-12 1991-01-18 Commissariat Energie Atomique Memoire et cellule memoire statiques du type mis, procede de memorisation
JPH0935490A (ja) * 1995-07-17 1997-02-07 Yamaha Corp 半導体記憶装置
US5909617A (en) * 1995-11-07 1999-06-01 Micron Technology, Inc. Method of manufacturing self-aligned resistor and local interconnect
US5905670A (en) * 1997-05-13 1999-05-18 International Business Machines Corp. ROM storage cell and method of fabrication
US5952691A (en) * 1997-05-14 1999-09-14 Ricoh Company, Ltd. Non-volatile electrically alterable semiconductor memory device
KR100289813B1 (ko) * 1998-07-03 2001-10-26 윤종용 노아형플렛-셀마스크롬장치
JP3344331B2 (ja) * 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
US6256767B1 (en) * 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6683372B1 (en) * 1999-11-18 2004-01-27 Sun Microsystems, Inc. Memory expansion module with stacked memory packages and a serial storage unit
US6603168B1 (en) * 2000-04-20 2003-08-05 Agere Systems Inc. Vertical DRAM device with channel access transistor and stacked storage capacitor and associated method
KR100372247B1 (ko) * 2000-05-22 2003-02-17 삼성전자주식회사 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays

Also Published As

Publication number Publication date
JP3953902B2 (ja) 2007-08-08
EP1271539B1 (de) 2006-06-07
EP1271539A2 (de) 2003-01-02
EP1271539A3 (de) 2004-06-23
CN1395252A (zh) 2003-02-05
KR20030003054A (ko) 2003-01-09
TW556214B (en) 2003-10-01
JP2003022690A (ja) 2003-01-24
DE60212004D1 (de) 2006-07-20
US6478231B1 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
DE60212004T2 (de) Speicheranordnung
DE69226150T2 (de) Redundanzarchitektur für Schaltungsmodul
DE69803782T2 (de) Festwertspeicher und festwertspeicheranordnungen
DE60132780T2 (de) Mehrere ausnehmbare nichtflüchtige speicherkarten mit serieller verbindung zu einem zentralrechner
DE19880311B3 (de) Nichtflüchtige Speicherstruktur
DE60218932T2 (de) Integrierte Schaltkreisstruktur
DE10296285B4 (de) System zur Erzeugung und Verteilung von Versorgungsspannungen in Speichersystemen
DE2010366C3 (de) Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher
DE4122829C2 (de) Halbleiterspeichereinrichtung
DE2715751C3 (de) Speicheranordnung mit defekten Modulen
DE60206230T2 (de) Festzustandspeicher
DE102004040506A1 (de) Adressierschaltung für ein Kreuzungspunkt-Speicherarray, das Kreuzungspunkt-Widerstandselemente umfasst
DE69621985T2 (de) Speicherchiparchitektur
DE112009002444T5 (de) A composite memory having a bridging device for connecting discrete memory devices to a system
DE102005036567A1 (de) Defektverwaltungsfähiger Pirm und Verfahren
DE2658655A1 (de) Mosfet-speicher-chip mit wahlfreiem zugriff
DE4111708A1 (de) Redundanzvorrichtung fuer eine halbleiterspeichervorrichtung und verfahren zum ersetzen einer defekten speicherzelle
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE19921259A1 (de) Ansteuerschaltung für einen nichtflüchtigen ferroelektrischen Speicher
DE3148506A1 (de) Tragbare datenspeichervorrichtung
DE10218272A1 (de) Programmierbarer Festwertspeicher, Speicherzelle hierfür und zugehöriges Verfahren zum Schreiben/Lesen von Daten
DE60033598T2 (de) Halbleiterspeichervorrichtung
DE10129262B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Ansteuerung
DE1499683A1 (de) Kapazitiver semipermanenter Festwertspeicher
DE4226073C2 (de) Vorrichtung zur Erzeugung von Daten und Betriebsverfahren für die Vorrichtung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P., HOUSTON

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee