DE602004000914T2 - Polieraufschlämmung zum abtragen einer modularen barriere - Google Patents

Polieraufschlämmung zum abtragen einer modularen barriere Download PDF

Info

Publication number
DE602004000914T2
DE602004000914T2 DE602004000914T DE602004000914T DE602004000914T2 DE 602004000914 T2 DE602004000914 T2 DE 602004000914T2 DE 602004000914 T DE602004000914 T DE 602004000914T DE 602004000914 T DE602004000914 T DE 602004000914T DE 602004000914 T2 DE602004000914 T2 DE 602004000914T2
Authority
DE
Germany
Prior art keywords
semiconductor substrate
pvp
slurry
aqueous slurry
removal rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004000914T
Other languages
English (en)
Other versions
DE602004000914D1 (de
Inventor
Qianqiu Wilmington Ye
R. Matthew Bear VANHANEHEM
John Haddonfield QUANCI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials CMP Holdings Inc
Original Assignee
Rohm and Haas Electronic Materials CMP Holdings Inc
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials CMP Holdings Inc, Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials CMP Holdings Inc
Publication of DE602004000914D1 publication Critical patent/DE602004000914D1/de
Application granted granted Critical
Publication of DE602004000914T2 publication Critical patent/DE602004000914T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/001—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as supporting member
    • B24D3/002—Flexible supporting members, e.g. paper, woven, plastic materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C01B33/023—Preparation by reduction of silica or free silica-containing material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

  • Hintergrund der Erfindung
  • Die Einführung neuer Niedrig-k- und Ultra-niedrig-k-Dielektrika bei der Chipherstellung stellt die chemisch-mechanische Planarisierung (CMP) vor neue Herausforderungen. Da die mechanische Festigkeit von Niedrig-k- und Ultra-niedrig-k-Dielektrika relativ gering ist, kann die mechanische Kraft, die während der CMP ausgeübt wird, Niedrig-k-Filme von Wafersubstraten brechen oder abspalten. Folglich entwickelt sich die CMP dahingehend, daß ihre Polierausrüstung mit geringeren Abwärtskräften verwendet wird, d. h. Kräften von weniger als 3 psi (20,7 kPa). Der Betrieb einer Polierausrüstung mit geringeren Abwärtskräften erfordert, daß die Polieraufschlämmungen eine erhöhte Abtragsrate aufweisen, damit akzeptable Waferdurchsatzraten ermöglicht werden können.
  • Eine andere Herausforderung für Aufschlämmungshersteller besteht darin, daß die derzeitigen Niedrig-k-/Ultra-niedrig-k-Integrationsarchitekturen äußerst vielfältig sind und größtenteils von anwenderspezifischen Zielen abhängen. Einige relativ einfache Integrationsschemen verwenden konventionelle CMP-Aufschlämmungen, die eine niedrige Selektivität für das dielektrische Material aufweisen. Obwohl diese Aufschlämmungen gute Topographiekorrekturfähigkeiten aufweisen, neigen sie dazu, übermäßige dielektrische und Metallverluste auszulösen. Aufgrund des höheren Längenverhältnisses der metallisierten Graben-/Durchgangs-Strukturen erfordern einige Integrationsschemen zusätzlich zu diesem Problem auch noch höhere selektive Aufschlämmungen für verminderte Metallverluste während der Barriere-CMP. Außerdem stellt das Potential, Schutzschichten („Capping-Layer„) aus unterschiedlichen Filmen in Integrationsschemen einzuschließen, einen zusätzlichen Komplexitätsgrad bereit.
  • Zusätzlich zu den Schwierigkeiten, die durch komplexe Integrationsschemen entstehen, sind die meisten Ultra-niedrig-k-Materialien porös und anfällig gegen eine Aufschlämmungskontamination. Durch Abscheiden einer porösen Schutzschicht auf der Oberseite des porösen dielektrischen Materials wird verhindert, daß die Aufschlämmung den Niedrig-k-Film kontaminiert. Außerdem können die derzeitigen Ultra-niedrig-k-Integrationsschemen mehrere Schutzschichten enthalten. Beispielsweise verwenden viele Ultra-niedrig-k-Integrationsschemen zwei Schutzschichten, eine obere Opferschicht und eine darunterliegende, untere Schutzschicht zum Schutz des dielektrischen Materials. Bei diesen beiden Schutzschichtenschemen müssen die Barrieren-niedrig-k-Aufschlämmungen die Barriere entfernen, die Topographie aus den vorherigen Schritten erhalten oder korrigieren, eine obere Opfer-Schutzschicht entfernen und die untere Schutzschicht ohne „Durchgreifen„ auf das darunterliegende Ultra-niedrig-k zu erhalten. Dies erfordert eine Selektivitätsregelung zwischen mehreren unterschiedlichen Filmen, Barrieren, einer und möglicherweise zwei Schutzschichtmaterialien, Zwischenträgermetallen, wie Kupfer, und dielektrischen Niedrig-k-Filmen. Es besteht folglich ein Bedarf nach einer Aufschlämmung, welche die Selektivität zwischen den Barrieren, dielektrischen Materialien, Cu-Filmen und Schutzschichten regeln kann.
  • Erklärung der Erfindung
  • Die Erfindung stellt eine wässerige Aufschlämmung bereit, welche zum chemisch-mechanischen Planarisieren eines Halbleitersubstrats verwendbar ist, umfassend, in Gew.-%, 0,1 bis 25 Oxidationsmittel, 0,1 bis 20 Silicateilchen mit einer durchschnittlichen Teilchengröße von weniger als 200 nm, 0,005 bis 0,8 Polyvinylpyrrolidon zum Beschichten der Silicateilchen, 0,01 bis 10 Inhibitor zum Verringern der Abschleifleistung bzw. Abtragsrate mindestens eines nichteisenhaltigen Metalls, 0,001 bis 10 Komplexierungsmittel für das nichteisenhaltige Metall und als Rest Wasser und zufällige Verunreinigungen, und wobei die wässerige Aufschlämmung einen pH von mindestens 7 aufweist.
  • Das Verfahren zum Polieren eines Halbleitersubstrats umfaßt die Schritte: a) das Aufbringen der Aufschlämmung nach Anspruch 1 auf das Halbleitersubstrat, b) das Plazieren von 21 kPa oder weniger Abwärtskraft auf das Polierpad, wobei die Abwärtskraft gegen das Halbleitersubstrat gerichtet ist, und c) das Planarisieren des Halbleitersubstrats mit dem Polierpad, um ein Barrierematerial von dem Halbleitersubstrat zu entfernen.
  • Kurze Beschreibung der Zeichnung
  • 1 ist ein Diagram von TEOS- und CSO-(Niedrig-k)-Abtragsraten gegenüber Polyvinylpyrrolidon (PVP).
  • 2 ist ein Diagram von TEOS- und Siliciumcarbid-Abtragsraten gegenüber Polyvinylpyrrolidon (PVP).
  • 3 ist ein Diagram von TEOS-, Siliciumcarbid- und CDO-(Niedrig-k)-Abtragsraten gegenüber Polyvinylpyrrolidon (PVP).
  • 4 ist ein Diagram der CDO-(Niedrig-k)-Rauheit gegenüber Polyvinylpyrrolidon (PVP).
  • 5 ist ein Diagram der TEOS-Rauheit gegenüber Polyvinylpyrrolidon (PVP).
  • 6 ist ein Ausdruck des Zetapotentials gegenüber Polyvinylpyrrolidon (PVP) für drei verschiedene Aufschlämmungen.
  • Ausführliche Beschreibung
  • Es ist entdeckt worden, daß durch die Zugabe einer geregelten Menge an Polyvinylpyrrolidon oder PVP zu einer Silica-enthaltenden Aufschlämmung eine ausgezeichnete Regelung für selektive Abtragsraten dielektrischer Niedrig-k-Filme bereitgestellt wird. Insbesondere können durch die Zugabe von PVP zu Silica-CMP-Aufschlämmungen sowohl dielektrische Niedrig-k-Filme (gewöhnlich hydrophob) als auch Hartmasken-Schutzschichtenfilme poliert werden.
  • Die Polieraufschlämmung enthält 0,1 bis 25 Gew.-% Oxidationsmittel. Das Oxidationsmittel wird zum Oxidieren eines Metallbestandteils des Wafers, wie Kupfer, verwendet. In der Beschreibung sind alle Konzentrationen in Gewichtsprozent angegeben. Es ist von Vorteil, wenn die Aufschlämmung 0,1 bis 10 Gew.-% Oxidationsmittel enthält. Am vorteilhaftesten enthält die Aufschlämmung 0,5 bis 7,5 Gew.-% Oxidationsmittel. Das Oxidationsmittel kann mindestens eine von mehreren Oxidationsverbindungen sein, wie Wasserstoffperoxid (H2O2), Monopersulfate, Iodate, Magnesiumperphthalat, Peressigsäure und andere Persäuren, Persulfate, Bromate, Periodate, Nitrate, Eisensalze, Cersalze, Mn(III)-, Mn(IV)- und Mn(VI)-Salze, Silbersalze, Cu-Salze, Chromsalze, Cobaltsalze, Halogene und Hypochlorite. Außerdem ist es häufig von Vorteil, ein Gemisch aus Oxidationsmittelverbindungen zu verwenden. Die bevorzugte Barriere-Metallpolieraufschlämmung umfaßt ein Wasserstoffperoxidoxidationsmittel. Wenn die Polieraufschlämmung ein unstabiles Oxidationsmittel wie Wasserstoffperoxid enthält, ist es häufig am vorteilhaftesten, das Oxidationsmittel am Verwendungsort in die Aufschlämmung zu mischen.
  • Die Aufschlämmung enthält 0,1 bis 20 Gew.-% kolloidales Silicaabrasivmittel zum Entfernen der Barrierematerialien. Es ist vorteilhaft, wenn die Aufschlämmung 0,1 bis 15 Gew.-% kolloidales Silicaabrasivmittel enthält. Das kolloidale Silica weist eine durchschnittliche Teilchengröße von weniger als 200 nm auf. Es ist vorteilhaft, wenn das kolloidale Silica in der wässerigen Aufschlämmung eine durchschnittliche Teilchengröße von 5 bis 150 nm aufweist. Am vorteilhaftesten weist das kolloidale Silica eine durchschnittliche Teilchengröße von 6 bis 120 nm auf. Gewöhnlich erhöht sich mit zunehmender Teilchengröße auch die Barriereabtragsrate. Allerdings nimmt durch ein Erhöhen der Teilchengröße des kolloidalen Silicas gewöhnlich ebenso das Zerkratzen der Halbleiterwafer durch die Aufschlämmung zu. Zusätzlich zu der Silicateilchengröße können ebenso die Form und Morphologie der Teilchen eine Wirkung auf das Zerkratzen haben.
  • Die Aufschlämmung enthält ebenso 0,005 bis 0,8 Gew.-% Polyvinylpyrrolidon (PVP) zum Beschichten der Silicateilchen. Zum Zweck der Beschreibung definiert das Beschichten der Silicateilchen das PVP mit einem meßbaren Einfluß auf das Zetapotential der Aufschlämmung. Ein meßbarer Einfluß auf das Zetapotential liegt beispielsweise vor, wenn es einen nachweisbaren Unterschied in dem Zetapotential einer Aufschlämmung mit und ohne PVP gibt. Ein besonderes Gerät, das zum Messen des Zetapotentials geeignet ist, ist DT-1200 von Dispersion Technology. Es ist vorteilhaft, wenn die Aufschlämmung 0,05 bis 0,8 Gew.-% Prozent PVP enthält. Für Anwendungen, die das Entfernen der Barriere mit einer mäßigen Niedrig-k-Abtragsrate erfordern, ist es vorteilhaft, wenn die Aufschlämmung 0,05 bis 0,4 Gew.-% PVP enthält. Für Anwendungen, die das Entfernen der Barriere mit einer niedrigen Niedrig-k-Abtragsrate erfordern, ist es vorteilhaft, wenn die Aufschlämmung 0,4 bis 0,8 Gew.-% PVP enthält.
  • Es ist vorteilhaft, wenn das PVP das Zetapotential der Aufschlämmung um mindestens 2 Millivolt erhöht. Obwohl sich durch ein Erhöhen des Zetapotentials die Stabilität der Aufschlämmungen verringert, erhöht sich ebenfalls die Niedrig-k-Abtragsrate der Aufschlämmungen. Am vorteilhaftesten ist es, wenn das PVP der Aufschlämmungen das Zetapotential um mindestens 5 Millivolt erhöht. Überschüssiges PVP kann jedoch zu einer irreversiblen Präzipitation des kolloidalen Silica führen. Zum Zweck dieser Beschreibung ist eine irreversible Präzipitation Silica, das nach zwei Minuten Rühren in der wässerigen Lösung präzipitiert bleibt. Es ist vorteilhaft, wenn das PVP dazu führt, daß weniger als 10 Prozent des Silicas einer irreversiblen Präzipitation während des Lagerns der Aufschlämmung bei Raumtemperatur für mindestens dreißig Tage unterliegen. Am vorteilhaftesten ist es, wenn das PVP dazu führt, daß weniger als 2 Prozent des Silica einer irreversiblen Präzipitation während des Lagerns der Aufschlämmung bei Raumtemperatur für mindestens dreißig Tage unterliegen. Gewöhnlich verringert sich durch irreversible Silica-Präzipitation die Kratzneigung der Aufschlämmung.
  • Durch Zugabe von 0,01 bis 10 Gesamtgew.-% Inhibitor verringert sich die Abtragsrate eines nichteisenhaltigen Metalls, wie Kupfer, Silber, Kupferlegierungen und Silberlegierungen. Am vorteilhaftesten ist es, wenn der Halbleiterwafer Kupfer umfaßt. Es ist vorteilhaft, wenn der Inhibitor ein Azol umfaßt. Azolinhibitoren umfassen Benzotriazol (BTA), Tolytriazol, Imidazol und andere Azolverbindungen. Am vorteilhaftesten ist es, wenn die Aufschlämmung 0,01 bis 5 Gesamtgew.-% Azolinhibitor enthält.
  • Die wässerige Aufschlämmung weist zum Entfernen des Barrierematerials einen pH von mindestens 7 auf. Die Aufschlämmung ist besonders beim Entfernen von Tantal, Tantalnitrid, Titan, Titannitrid und anderen Barrierematerialien wirksam. Am vorteilhaftesten ist es, wenn die Aufschlämmung einen pH zwischen 7,5 und 12 aufweist. Eine Quelle von Hydroxyionen, wie Ammoniak, Natriumhydroxid oder Kaliumhydroxid stellt den pH in dem basischen Bereich ein. Am vorteilhaftesten ist es, wenn die Quelle von Hydroxyionen Kaliumhydroxid ist.
  • Zusätzlich zu dem Inhibitor wird durch 0,001 bis 10 Gew.-% Komplexierungsmittel die Präzipitation von nichteisenhaltigen Metallen verhindert. Am vorteilhaftesten ist es, wenn die Aufschlämmung 0,001 bis 5 Gew.-% Komplexierungsmittel enthält. Beispielhafte Komplexierungsmittel umfassen Essigsäure, Zitronensäure, Acetessigsäureethylester, Glycolsäure, Milchsäure, Apfelsäure, Oxalsäure, Salicylsäure, Natriumdiethyldithiocarbamat, Bernsteinsäure, Weinsäure, Thioglycolsäure, Glycin, Alanin, Aspartinsäure, Ethylendiamin, Trimethyldiamin, Malonsäure, Glutarsäure, 3-Hydroxybuttersäure, Propionsäure, Phthalsäure, Isophthalsäure, 3-Hydroxysalicylsäure, 3,5-Dihydroxysalicylsäure, Gallussäure, Gluconsäure, Brenzcatechin, Pyrogallol, Gerbsäure und Salze davon. Es ist vorteilhaft, wenn das Komplexierungsmittel aus der Gruppe ausgewählt ist, bestehend aus Essigsäure, Zitronensäure, Acetessigsäureethylester, Glycolsäure, Milchsäure, Apfelsäure und Oxalsäure. Am vorteilhaftesten ist es, wenn das Komplexierungsmittel Zitronensäure ist.
  • Die Aufschlämmung kann gegebenenfalls Egalisierungsmittel wie Chloride oder insbesondere Ammoniumchlorid, Puffer, Dispersionsmittel und oberflächenaktive Mittel enthalten. Ammoniumchlorid sorgt für eine Verbesserung der Oberflächenerscheinung.
  • Es ist vorteilhaft, wenn die Aufschlämmung ein Halbleitersubstrat durch Aufbringen der Aufschlämmung auf ein Halbleitersubstrat unter Anwendung einer Abwärtskraft von 21 kPa oder weniger auf ein Polierpad poliert. Die Abwärtskraft stellt die Kraft des Polierpads gegen das Halbleitersubstrat dar. Das Polierpad kann eine Kreisform, eine Bandform oder eine Netzkonfiguration aufweisen. Diese geringe Abwärtskraft ist besonders zum Planarisieren des Halbleitersubstrats, um ein Barrierematerial von dem Halbleitersubstrat zu entfernen, nützlich. Am vorteilhaftesten ist es, wenn das Polieren bei einer Abwärtskraft von weniger als 15 kPa stattfindet.
  • Das Planarisieren kann TEOS von dem Halbleitersubstrat bei einer Abtragsrate, die mindestens fünfmal größer ist als die Abtragsrate eines dielektrischen Niedrig-k-Materials, von dem Halbleitersubstrat entfernen. Bei einigen Formulierungen kann das Planarisieren TEOS von dem Halbleitersubstrat bei einer Abtragsrate, die mindestens zehnmal größer als die Abtragsrate eines dielektrischen Niedrig-k-Materials ist, von dem Halbleitersubstrat entfernen. Außerdem kann das Planarisieren eine SiC-Barriere von dem Halbleitersubstrat bei einer Abtragsrate, die größer als die Abtragsrate eines dielektrischen Niedrig-k-Materials ist, von dem Halbleitersubstrat entfernen.
  • Beispiele
  • Alle Tests verwendeten 200 mm-Wafer. Diese Wafer umfaßten TEOS-Siliciumdioxid, Siliciumnitrid, Siliciumcarbid, Kohlenstoff-dotiertes Oxid (CDO), Tantalnitrid, Tantal und elektroplattierte Kupferblechwafer zum Bestimmen der Blechwaferabtragsraten. Das dielektrische Niedrig-k-Material war ein CORAL CDO, vertrieben von Novellus. Außerdem wurden durch Testen von strukturierten Wafern von International Sematech, MIT 854-AZ, entweder unter Verwendung von Rodel® Standard IC 1010TM Polyurethanpolierpads, enthaltend eine mikroporöse Struktur, oder von Politex® Hi Embossed Pads eine Datensammlung für topographische Daten erhalten. Das MIRRA® CMP-Gerät von Applied Materials stellt die Polierplattform bereit.
  • Das Polieren bestand für alle strukturierten Wafer im ersten Schritt aus einer Eternal's EPL2360-Polieraufschlämmung mit einem IC1010-Pad auf der Platte 1 und der Rodel's RLS3126 Reaktionsflüssigkeit (eine Säure-Abrasivmittel-freie Lösung) mit einem IC1010-Pad auf der Platte 2. Das Polieren der Barrierenschicht im zweiten Schritt auf der Platte 3 verwendete entweder das Polierpad Rodel Politex Hi Embossed oder IC1010. Und der Vorgang wies eine Abwärtskraft von entweder 2 psi (13,8 kPa) oder 3 psi (20,7 kPa) auf, wobei sowohl die Geschwindigkeit der Platte als auch die des Trägers mit 120 bzw. 114 U/min erfaßt wurden; die Fließgeschwindigkeit der Aufschlämmung wurde auf 180 ml/min eingestellt.
  • Das Messen der Filmdicke vor und nach dem Polieren stellte die Basis zum Berechnen der Abtragsraten dar. Ein KLA-Tencor SM300 oder ThermaWave Optiprobe 2600 bestimmte die Dicke der dielektrischen Filme, die in dem sichtbaren elektromagnetischen Regime optisch durchlässig sind, wie PECVD TEOS SiO2, Siliciumcarbid und Siliciumnitrid. Mit einer Vierpunkt-Sonde CDE Resmap Thickness wurde die Dicke von leitfähigen Filmen wie Tantalnitrid, Tantal und Kupfer gemessen. Schließlich wurden mit einem Dektak Veeco V200SL topographische Daten der strukturierten Wafer erfaßt. Die Messungen des Zetapotentials spiegeln einen Wert wider, der mit einem DT-1200-Gerät von Dispersion Technology erhalten wurde. In dieser Beschreibung sind alle Abtragsraten in Einheiten von Å/min angegeben.
  • Die folgende Tabelle führt die chemische Zusammensetzung der getesteten Polieraufschlämmungen in Gewichtsprozent auf. Mit einem Buchstaben versehene Aufschlämmungen stellen Vergleichsaufschlämmungen dar und mit Zahlen versehene Aufschlämmungen stellen erfindungsgemäße Aufschlämmungen dar.
  • Tabelle 1
    Figure 00090001
  • Beispiel 1
  • Die folgende Tabelle zeigt für verschiedene Halbleiterbestandteile den Einfluß auf die Abtragsraten mit einer Abwärtskraft von 3 psi (20,7 kPa).
  • Tabelle 2
    Figure 00100001
    • RR = Abtragsrate
  • Die Zugabe von PVP, wie in 1 aufgeführt, zeigt, daß das CMP-Polierverfahren bei Aufschlämmungen ohne PVP sowohl TEOS (Schutzschichtmaterial) als auch Niedrig-k-Materialien (CDO) entfernt. Durch Zugeben von PVP zu der Aufschlämmung kann die Aufschlämmung jedoch in bezug auf Niedrig-k-Filme einen TEOS-Film selektiv entfernen. Daher können Hersteller von Chips mit dieser Formulierung eine chemisch-mechanische Planarisierung bereitstellen und bei einem Niedrig-k-Film stoppen. Beispielsweise erfordern einige duale Hartmasken/Schutzschicht-Integrationsschemen die Entfernung einer TEOS-Schutzschicht, wobei bei einer SiC- oder CDO-Schicht gestoppt wird. Bei diesen Integrationsschemen stellt die Aufschlämmung 4, die eine hohe TEOS-Abtragsrate aufweist und auf SiC stoppt, eine ausgezeichnete Lösung bereit.
  • Beispiel 2
  • Die folgende Tabelle bestätigt die Wirkungen von PVP auf SiC-Wafern und zeigt die Wirkung, die durch Verringern der Abwärtskraft auf 2 psi (13,8 kPa) entsteht.
  • Tabelle 3
    Figure 00100002
    • RR = Abtragsrate
  • Wie aus Beispiel 1 ersichtlich, nimmt die CDO-Abtragsrate mit zunehmendem PVP in der Aufschlämmung ab. Außerdem nimmt durch Zugeben von PVP ebenfalls die SiC-Abtragsrate ab, wie in 2 gezeigt. Aufgrund der relativen Härte von SiC im Vergleich zu CDO ist die SiC-Abtragsrate bei den meisten Polieraufschlämmungen gewöhnlich viel niedriger als die CDO-Abtragsrate. Allerdings wiesen die PVP-enthaltenden Lösungen gewöhnlich höhere SiC-Abtragsraten als CDO-Abtragsraten auf.
  • Beispiel 3
  • Die folgende Reihe bewertet die Wirkung, die die Feststoffkonzentration bei Aufschlämmungen mit 8,5 Gew.-% Silica auf die SiC- und CDO-Wafer mit einer Abwärtskraft von 2 psi (13,8 kPa) hat.
  • Tabelle 4
    Figure 00110001
    • RR = Abtragsrate
  • Wie aus den vorstehenden Beispielen ersichtlich wurde, verringert PVP die CDO- und SiC-Abtragsraten. 3 zeigt die drastische Wirkung auf Niedrig-k-Abtragsraten, die bei den Aufschlämmungen von Tabelle 4 erreicht wurden.
  • Beispiel 4
  • Die Oberflächeeigenschaft ist ein weiteres wichtiges Merkmal, das das Polieren von Niedrig-k-Filmen beeinflußt. Insbesondere lassen sich dielektrische Niedrig-k-Materialien, die eine hydrophobe Oberfläche bilden, schwer reinigen. Allerdings modifiziert zur besseren Reinigung anscheinend auch PVP in der Aufschlämmung hydrophobe Niedrig-k-Oberflächen von hydrophoben in hydrophile Oberflächen. Dadurch wird hinsichtlich der Leistung der Aufschlämmung auch ein wesentlicher Vorteil dadurch bereitgestellt, daß die Notwendigkeit oberflächenmodifizierender oberflächenaktiver Mittel wegfällt. Durch die Zugabe von PVP verringert sich anscheinend die Notwendigkeit, solche Oberflächenmodifizierungschemikalien zu der Aufschlämmung zuzugeben, oder fällt ganz weg. Außerdem verbessert der verringerte Bedarf eines oberflächenaktiven Mittels in der Aufschlämmung deren Stabilität. In Tabelle 5 sind die Naßtestergebnisse bei Aufschlämmungen mit und ohne PVP aufgeführt.
  • Tabelle 5
    Figure 00120001
  • Aus 4 wird ersichtlich, daß ohne PVP die Oberfläche des CDO-Wafers nicht so glatt ist, wie es mit PVP-enthaltenden Aufschlämmungen erreicht wurde. Aus 5 wird ersichtlich, daß sich durch Zugabe von PVP ebenfalls die Qualität der TEOS-Waferoberfläche verbessert. Außerdem wird durch Erhöhen des TEOS auf über 0,1 Gew.-% eine zusätzliche Verbesserung der Oberflächengüte des TEOS-Wafers erreicht. Die Wirkung von PVP-enthaltenden Aufschlämmungen auf die Oberflächenqualität von Kupferwafern war jedoch unbeständig und zeigte, wenn überhaupt, nur wenig Nutzen.
  • Beispiel 5
  • In diesem Experiment wird die Wirkung von PVP auf das Zetapotential bei Aufschlämmungen, welche 8,5 Gew.-% Silica (B, D und 8 bis 12) enthalten, Aufschlämmungen, welche 12 Gew.-% Silica (A, C und 1 bis 7) enthalten, und einer reinen Silicaaufschlämmung, welche 30 Gew.-% Silica (Klebosol 1498 von E bis K) enthält, verglichen. 6 stellt die drastische Erhöhung des Zetapotentials dar, die mit minimalen PVP-Konzentrationen erreicht wurde. Außerdem zeigt diese Figur die mit der Aufschlämmungszusammensetzung verbundene Verschiebung des Zetapotentials.
  • Die Aufschlämmungen mit Abtragsraten für modulare Barrieren erleichtern die Einstellung der relativen Abtragsraten von Kupfer, Schutzschichten und dielektrischen Filmen zum Optimieren der Wafer-Endtopographie. Dadurch kann die Entfernung zwischen mehreren verschiedenen Filmen, umfassend Barriere-, Kupfer-, Niedrig-k- und Hartmasken-/Schutzschicht-Dielektrikafilme, wirksam selektiv geregelt werden. Folglich kann die Regelung der Selektivität zwischen diesen Filmen mehrere Integrationsschemen und Anforderungen erfüllen. Beispielsweise zeigen die Daten, daß Aufschlämmungen zum Entfernen einer Barriere für TEOS:CDO eine Selektivität von 10 zu 1 und größer aufweisen können.
  • Die PVP-enthaltenden Aufschlämmungen sind bei Niedrig-k-Wafern und insbesondere bei einem Integrationsschema, das die Entfernung eines Schutzschichtfilms (TEOS) erfordert, aber bei einem SiC- oder CDO-Film stoppt, wirksam. Beispielsweise stellt die Aufschlämmung eine Aufschlämmung mit hoher Selektivität bereit, die zum Erhalt der Topographie eines Wafers nach Entfernen der Barriere bestimmt ist und lange Überpolierzeiten mit minimalem ILD-Verlust ermöglicht. Die Aufschlämmung erleichtert eine minimale Entfernung von Niedrig-k- oder Schutzschichtmaterialien mit polymeren Polierpads und insbesondere mit mikroporösen Polyurethanpads. Die Aufschlämmung stellt eine Aufschlämmung mit mittlerer Selektivität bereit, die für ein duales Integrationsschema mit oberer Hartmaske empfohlen wird. Diese Integrationsschemen erfordern eine vollständige Entfernung der oberen Hartmaske und eine minimale Entfernung der unteren Hartmaske. Die Aufschlämmung mit niedriger Selektivität funktioniert mit Architekturen, die eine Korrektur der Topographie und ein Planarisieren des Niedrig-k-Materials unter Verwendung von entweder Politex- oder IC1010-Polierpads erfordern. Leider kann die Verwendung dieser Aufschlämmung mit niedriger Selektivität einen höheren ILD-Verlust zur Folge haben.
  • Zusammenfassend kann gesagt werden, daß durch die Aufschlämmung zum Entfernen einer modularen Barriere eine relative Einstellbarkeit der Abtragsrate für Kupfer oder Silber, dielektrische Materialien und Schutzschichten erhalten wird, wodurch die Endtopographie des Wafers und der dielektrische/Metallverlust für bestimmte Integrationsschemen optimiert werden. Außerdem ermöglichen die hohen Barriere-Abtragsraten einen hohen Waferdurchsatz. Der Wafer kann ferner wesentliche Verringerungen der Topographie während des Schritts des Entfernens der Barriere erreichen, ohne einen Kompromiß im Hinblick auf einen dielektrischen Verlust zu machen; die Formulierungen ermöglichen auch ein geringes Maß an Beschädigungen und eine ausgezeichnete Oberflächenqualität. Schließlich ermöglichen die Aufschlämmungen zum Entfernen einer modularen Barriere das Bilden von Modellen zur Vorhersage der besten Aufschlämmung, um einem Integrationsschema zu entsprechen, und weisen eine breite Selektivität in bezug auf TEOS/SiC und TEOS/CDO zum Planarisieren sowohl von mit Niedrig-k-Materialien geschützten als auch von ungeschützten strukturierten Wafern auf.

Claims (10)

  1. Wässerige Aufschlämmung, welche zum chemisch-mechanischen Planarisieren eines Halbleitersubstrates verwendbar ist, umfassend, in Gew.-%, 0,1 bis 25 Oxidationsmittel, 0,1 bis 20 Silicateilchen mit einer durchschnittlichen Teilchengrösse von weniger als 200 nm, 0,005 bis 0,8 Polyvinylpyrrolidon (PVP) zum Beschichten der Silicateilchen, 0,01 bis 10 Inhibitor zum Verringern der Abschleiffleistung bzw. Abtragsrate mindestens eines nichteisenhaltigen Metalls, 0,001 bis 10 Komplexierungsmittel für das nichteisenhaltige Metall und als Rest Wasser und zufällige Verunreinigungen, und wobei die wässerige Aufschlämmung einen pH von mindestens 7 aufweist.
  2. Wässerige Aufschlämmung nach Anspruch 1, wobei das PVP das Zetapotential um mindestens 2 Millivolt erhöht.
  3. Wässerige Aufschlämmung nach Anspruch 1, wobei weniger als 10 Prozent der Silicateilchen irreversible Präzipitation während des Lagerns der Aufschlämmung bei Raumtemperatur für mindestens dreißig Tage eingehen.
  4. Wässerige Aufschlämmung, welche zum chemisch-mechanischen Planarisieren eines Halbleitersubstrates verwendbar ist, umfassend, in Gew.-%, 0,1 bis 10 Oxidationsmittel, 0,1 bis 15 Silicateilchen mit einer durchschnittlichen Teilchengrösse von 5 bis 150 nm, 0,05 bis 0,8 Polyvinylpyrrolidon (PVP) zum Beschichten der Silicateilchen, 0,01 bis 5 Gesamtazolinhibitor zum Verringern der Abtragsrate mindestens eines nichteisenhaltigen Metalls, 0,001 bis 5 Komplexierungsmittel für das nichteisenhaltige Metall und als Rest Wasser und zufällige Verunreinigungen, und wobei die wässerige Aufschlämmung einen pH von 7,5 bis 12 aufweist.
  5. Wässerige Aufschlämmung nach Anspruch 4, wobei das PVP das Zetapotential um mindestens 2 Millivolt erhöht und weniger als 10 Prozent der Silicateilchen irreversible Präzipitation während des Lagerns der Aufschlämmung bei Raumtemperatur für mindestens dreißig Tage eingehen.
  6. Wässerige Aufschlämmung nach Anspruch 4, wobei die PVP-Konzentration zwischen 0,05 und 0,4 Gew.-% beträgt.
  7. Wässerige Aufschlämmung nach Anspruch 4, wobei die PVP-Konzentration zwischen 0,4 und 0,8 Gew.-% beträgt.
  8. Verfahren zum Polieren eines Halbleitersubstrates, welches die Schritte umfasst: a) das Aufbringen der Aufschlämmung nach Anspruch 1 auf das Halbleitersubstrat, b) das Plazieren von 21 kPa oder weniger Abwärtskraft auf das Polierpad, wobei die Abwärtskraft gegen das Halbleitersubstrat gerichtet ist, und c) das Planarisieren des Halbleitersubstrates mit dem Polierpad, um ein Barrierematerial von dem Halbleitersubstrat zu entfernen.
  9. Verfahren nach Anspruch 8, wobei das Planarisieren TEOS von dem Halbleitersubstrat bei einer Abtragsrate von mindestens fünfmal größer als die Abtragsrate eines dielektrischen Niedrig-k-Materials von dem Halbleitersubstrat entfernt.
  10. Verfahren nach Anspruch 8, wobei das Planarisieren eine SiC-Barriere von dem Halbleitersubstrat bei einer Abtragsrate von größer als die Abtragsrate eines dielektrischen Niedrig-k-Materials von dem Halbleitersubstrat entfernt.
DE602004000914T 2003-02-27 2004-02-23 Polieraufschlämmung zum abtragen einer modularen barriere Expired - Lifetime DE602004000914T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US376059 2003-02-27
US10/376,059 US6916742B2 (en) 2003-02-27 2003-02-27 Modular barrier removal polishing slurry
PCT/US2004/005562 WO2004076575A2 (en) 2003-02-27 2004-02-23 Modular barrier removal polishing slurry

Publications (2)

Publication Number Publication Date
DE602004000914D1 DE602004000914D1 (de) 2006-06-22
DE602004000914T2 true DE602004000914T2 (de) 2007-01-18

Family

ID=32907888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004000914T Expired - Lifetime DE602004000914T2 (de) 2003-02-27 2004-02-23 Polieraufschlämmung zum abtragen einer modularen barriere

Country Status (8)

Country Link
US (1) US6916742B2 (de)
EP (1) EP1597328B1 (de)
JP (1) JP4814784B2 (de)
KR (1) KR101099721B1 (de)
CN (1) CN100369998C (de)
DE (1) DE602004000914T2 (de)
TW (1) TWI297035B (de)
WO (1) WO2004076575A2 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6761625B1 (en) * 2003-05-20 2004-07-13 Intel Corporation Reclaiming virgin test wafers
US7300480B2 (en) * 2003-09-25 2007-11-27 Rohm And Haas Electronic Materials Cmp Holdings, Inc. High-rate barrier polishing composition
US20050097825A1 (en) * 2003-11-06 2005-05-12 Jinru Bian Compositions and methods for a barrier removal
US20050136670A1 (en) * 2003-12-19 2005-06-23 Ameen Joseph G. Compositions and methods for controlled polishing of copper
US20050194562A1 (en) * 2004-02-23 2005-09-08 Lavoie Raymond L.Jr. Polishing compositions for controlling metal interconnect removal rate in semiconductor wafers
US7025661B2 (en) * 2004-09-16 2006-04-11 United Microelectronics Corp. Chemical mechanical polishing process
US7988878B2 (en) * 2004-09-29 2011-08-02 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Selective barrier slurry for chemical mechanical polishing
US20060135045A1 (en) * 2004-12-17 2006-06-22 Jinru Bian Polishing compositions for reducing erosion in semiconductor wafers
US7467988B2 (en) * 2005-04-08 2008-12-23 Ferro Corporation Slurry composition and method for polishing organic polymer-based ophthalmic substrates
US7294044B2 (en) * 2005-04-08 2007-11-13 Ferro Corporation Slurry composition and method for polishing organic polymer-based ophthalmic substrates
JP4776269B2 (ja) * 2005-04-28 2011-09-21 株式会社東芝 金属膜ｃｍｐ用スラリー、および半導体装置の製造方法
CN101233601A (zh) * 2005-06-13 2008-07-30 高级技术材料公司 在金属硅化物形成后用于选择性除去金属或金属合金的组合物及方法
TWI385226B (zh) 2005-09-08 2013-02-11 羅門哈斯電子材料Ｃｍｐ控股公司 用於移除聚合物阻障之研磨漿液
WO2007029465A1 (ja) * 2005-09-09 2007-03-15 Asahi Glass Company, Limited 研磨剤、被研磨面の研磨方法および半導体集積回路装置の製造方法
JP2007095713A (ja) * 2005-09-26 2007-04-12 Fujifilm Corp バリア層用研磨液
US7538969B2 (en) * 2006-08-23 2009-05-26 Imation Corp. Servo pattern with encoded data
US7998866B2 (en) * 2006-09-05 2011-08-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
US7678700B2 (en) * 2006-09-05 2010-03-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
KR100856542B1 (ko) * 2006-09-11 2008-09-04 재단법인서울대학교산학협력재단 구리 화학적 기계적 연마공정용 슬러리 및 이를 이용한구리 배선 형성방법
US20100087065A1 (en) * 2007-01-31 2010-04-08 Advanced Technology Materials, Inc. Stabilization of polymer-silica dispersions for chemical mechanical polishing slurry applications
US20080276543A1 (en) * 2007-05-08 2008-11-13 Thomas Terence M Alkaline barrier polishing slurry
US20090031636A1 (en) * 2007-08-03 2009-02-05 Qianqiu Ye Polymeric barrier removal polishing slurry
US20090032765A1 (en) * 2007-08-03 2009-02-05 Jinru Bian Selective barrier polishing slurry
CN101724347A (zh) * 2008-10-10 2010-06-09 安集微电子（上海）有限公司 一种化学机械抛光液
US8071479B2 (en) * 2008-12-11 2011-12-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing composition and methods relating thereto
US20100159807A1 (en) * 2008-12-22 2010-06-24 Jinru Bian Polymeric barrier removal polishing slurry
TWI371481B (en) * 2009-04-02 2012-09-01 Uwiz Technology Co Ltd Slurry composition and method of fabricating damascene structure using the same
CN101906269A (zh) * 2009-06-08 2010-12-08 安集微电子科技(上海)有限公司 一种金属化学机械抛光的浆料及其使用方法
CN102101976A (zh) * 2009-12-18 2011-06-22 安集微电子（上海）有限公司 一种化学机械抛光液
JP5819076B2 (ja) * 2010-03-10 2015-11-18 株式会社フジミインコーポレーテッド 研磨用組成物
CN104449398B (zh) * 2014-11-25 2017-06-23 河北工业大学 一种适用于钴阻挡层的碱性化学机械抛光液
CN110168702B (zh) 2016-12-26 2023-12-29 福吉米株式会社 研磨用组合物及研磨方法
CN114436608A (zh) * 2022-02-10 2022-05-06 福建晶烯新材料科技有限公司 一种半导体纳米电热膜除膜水基阻隔浆料
CN116554788B (zh) * 2023-05-06 2024-01-23 江苏山水半导体科技有限公司 一种降低硅片表面颗粒缺陷的精抛液及其制备与使用方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4154610A (en) * 1974-10-31 1979-05-15 Fuji Photo Film Co., Ltd. Photographic method and film unit
JPH09142827A (ja) * 1995-09-12 1997-06-03 Tokuyama Corp シリカ分散液及びその製造方法
US5876490A (en) 1996-12-09 1999-03-02 International Business Machines Corporatin Polish process and slurry for planarization
WO1999064527A1 (en) * 1998-06-10 1999-12-16 Rodel Holdings, Inc. Composition and method for polishing in metal cmp
US20020019202A1 (en) * 1998-06-10 2002-02-14 Thomas Terence M. Control of removal rates in CMP
JP2000133621A (ja) * 1998-10-27 2000-05-12 Tokyo Magnetic Printing Co Ltd 化学機械研磨組成物
WO2000036037A1 (en) 1998-12-17 2000-06-22 Rodel Holdings, Inc. Compositions and methods for polishing semiconductor wafers
US6328634B1 (en) * 1999-05-11 2001-12-11 Rodel Holdings Inc. Method of polishing
KR20020027571A (ko) 1999-08-24 2002-04-13 갤반 마틴 절연체와 금속의 ｃｍｐ용 조성물 및 이에 관련된 방법
US6443812B1 (en) * 1999-08-24 2002-09-03 Rodel Holdings Inc. Compositions for insulator and metal CMP and methods relating thereto
JP2001077060A (ja) * 1999-09-08 2001-03-23 Toshiba Corp 半導体装置の製造方法
JP2003509855A (ja) 1999-09-15 2003-03-11 ロデール ホールディングス インコーポレイテッド 化学機械研磨中に不溶性ケイ酸塩を形成するためのスラリー
US6348076B1 (en) * 1999-10-08 2002-02-19 International Business Machines Corporation Slurry for mechanical polishing (CMP) of metals and use thereof
JP2001144060A (ja) * 1999-11-11 2001-05-25 Hitachi Chem Co Ltd 金属積層膜を有する基板の研磨方法
JP3768401B2 (ja) * 2000-11-24 2006-04-19 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
US6676718B2 (en) * 2001-01-12 2004-01-13 Rodel Holdings, Inc. Polishing of semiconductor substrates
US6530824B2 (en) * 2001-03-09 2003-03-11 Rodel Holdings, Inc. Method and composition for polishing by CMP
WO2002073681A1 (en) * 2001-03-12 2002-09-19 Rodel Holdings, Inc. Method and composition for polishing by cmp
JP2002176015A (ja) 2001-10-15 2002-06-21 Hitachi Chem Co Ltd 金属用研磨液及び研磨方法
US6776810B1 (en) * 2002-02-11 2004-08-17 Cabot Microelectronics Corporation Anionic abrasive particles treated with positively charged polyelectrolytes for CMP
JP2004064061A (ja) * 2002-06-07 2004-02-26 Showa Denko Kk 金属研磨組成物、それを用いた金属研磨方法、及びその金属研磨方法を用いた基板の製造方法
US6811474B2 (en) * 2002-07-19 2004-11-02 Cabot Microelectronics Corporation Polishing composition containing conducting polymer
JP2004123931A (ja) * 2002-10-03 2004-04-22 Hitachi Chem Co Ltd 研磨液及び研磨方法
JP2004231748A (ja) * 2003-01-29 2004-08-19 Fuji Photo Film Co Ltd 金属用研磨液及び研磨方法

Also Published As

Publication number Publication date
EP1597328A2 (de) 2005-11-23
KR101099721B1 (ko) 2011-12-28
US6916742B2 (en) 2005-07-12
WO2004076575A3 (en) 2004-12-02
US20040171265A1 (en) 2004-09-02
JP4814784B2 (ja) 2011-11-16
EP1597328B1 (de) 2006-05-17
JP2006519499A (ja) 2006-08-24
KR20050102112A (ko) 2005-10-25
DE602004000914D1 (de) 2006-06-22
TWI297035B (en) 2008-05-21
TW200502373A (en) 2005-01-16
WO2004076575A2 (en) 2004-09-10
CN100369998C (zh) 2008-02-20
CN1753962A (zh) 2006-03-29

Similar Documents

Publication Publication Date Title
DE602004000914T2 (de) Polieraufschlämmung zum abtragen einer modularen barriere
DE60307111T2 (de) Verfahren zum chemisch mechanisch polieren von materialien mit einer niedrigen dielektrizitätskonstanten
DE60311569T2 (de) Tantalbarriere-Entfernungslösung
DE60314274T2 (de) Cmp verfahren unter verwendung von amphiphilen nichtionischen tensiden
DE602004012674T2 (de) Zusammensetzung zum Polieren von Halbleiterschichten
DE102006041805B4 (de) Polymere Polieraufschlämmung zur Barriereentfernung
DE60318301T2 (de) Mit positiv geladenen polyelektrolyten behandelte anionische schleifmittelteilchen für das chemomechanische polieren
DE60128301T2 (de) Schleifmittelzusammensetzung und diese verwendendes Polierverfahren
DE60215084T2 (de) Schleifmittelzusammensetzung und Polierverfahren unter Verwendung derselben
DE69828925T2 (de) Schleifzusammensetzung enthaltend einen Inhibitor für das Ätzen von Wolfram
DE69427165T3 (de) Zusammensetzung und verfahren zum polieren
DE602004012357T2 (de) Chemisch-mechanisch planarisierende Zusammensetzungen zur Korrosionsverminderung in Halbleiterwafer
DE69928537T2 (de) Suspension zum chemisch-mechanischen polieren von kupfer/tantalsubstraten
DE69734138T2 (de) Suspension zum chemisch-mechanischen Polieren von Kupfersubstraten
DE60006135T2 (de) Zusammensetzung und verfahren zum chemisch-mechanischen polieren von isolatoren und metallen
DE602005003235T2 (de) Verfahren zum Polieren eines Wolfram enthaltenden Substrats
DE60023635T2 (de) Schlamm für chemisch-mechanisches Polieren von Siliciumdioxid
DE102010018423B4 (de) Verfahren zum chemisch-mechanischen Polieren eines Substrats
JP4264781B2 (ja) 研磨用組成物および研磨方法
DE60225171T2 (de) Poliermasse, verfahren zu deren herstellung und polierverfahren
US6616717B2 (en) Composition and method for polishing in metal CMP
DE69933015T2 (de) Suspension zum chemisch-mechanischen polieren von kupfersubstraten
DE60124404T2 (de) Cmp-polierzusammensetzung für metall
DE102007059608A1 (de) Rutheniumbarriere-Polieraufschlämmung
DE102005016554A1 (de) Polierlösung für Barrieren

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: ROHM AND HAAS ELECTRONIC MATERIALS CMP HOLDINGS, I

8364 No opposition during term of opposition