-
HINTERGRUND
DER ERFINDUNG
-
1. Gebiet
der Erfindung
-
Die
vorliegende Erfindung betrifft eine Datenverarbeitungsvorrichtung,
die einen DMA-Controller (Controller für direkten Speicherzugriff)
umfasst, der die DMA-Datenübertragung
zu dem Bildspeicher in Übereinstimmung
mit Deskriptorinformationen steuert, und ein DMA-Datenübertragungsverfahren
zur Verwendung in der Datenverarbeitungsvorrichtung.
-
2. Beschreibung des Standes
der Technik
-
Einhergehend
mit der neuesten Entwicklung der digitalen Technologie kamen digitale
Bilderzeugungssysteme, etwa Kopierer, Faxgeräte, Drucker und Scanner, bei
denen eine Bilderzeugung digital ausgeführt wird, umfangreich in Gebrauch.
Bei derartigen digitalen Bilderzeugungssystemen wird der Bildspeicher
verwendet, um ein Verarbeiten oder Editieren von Bilddaten auszuführen. Zum
Beispiel ist die Funktion des elektronischen Sortierens bekannt und
wenn diese Funktion ausgeführt
wird, während mehrere
Bilder im Bildspeicher gespeichert sind, wird die Bilderzeugungsoperation
für die
gespeicherten Bilder ausgeführt.
Um die Verwendung des Bildspeichers maximal zu machen und seine
Kosten zu verringern, werden herkömmlich die folgenden Maßnahmen
getroffen:
- 1) Der Bildspeicher wird aus einem
Halbleiterspeicher und einer sekundären Speichervorrichtung, wie
etwa eine Festplatte, gebildet, wobei der Halbleiterspeicher Steuerdaten
speichert, die das Bilderzeugungssystem steuern, und die sekundäre Speichervorrichtung
die Bilddaten speichert.
- 2) Ein Halbleiterspeicher wird zum Speichern der Bilddaten verwendet
und um die Speichermenge zu verringern, werden die Bilddaten komprimiert und
die komprimierten Bilddaten werden in dem Halbleiterspeicher gespeichert.
- 3) Mehrere Bildeingabe-/Ausgabevorrichtungen, wie etwa ein Bildscanner,
ein Drucker-Controller, ein Dateiserver und ein Faxgerät-Controller,
verwenden den gleichen Bildspeicher gemeinsam zum Speichern von
Bilddaten.
-
Die
japanische Offenlegungsschrift der Patentanmeldung Nr. 6-103225
offenbart dagegen einen DMA-Controller (Controller für direkten
Speicherzugriff), der die DMA-Datenübertragung an eine Speichervorrichtung
in Übereinstimmung
mit Deskriptorinformationen steuert.
-
Wenn
der herkömmliche
DMA-Controller des oben genannten Dokuments bei einem Bilderzeugungssystem
angewandt wird, steuert der DMA-Controller die Bilddatenübertragung
an einen Bereich des Bildspeichers des Bilderzeugungssystems in Übereinstimmung
mit Deskriptorinformationen. Außerdem kann
der Bildspeicher in Form eines Ringpuffers verwendet werden. Die
Deskriptorinformationen sind Steuerdaten, die zur Verwaltung des
Bildspeicherbereichs verwendet werden. Der Bildspeicher ist in mehrere
Bildbereiche unterteilt und mehrere Deskriptoren sind zugeordnet,
um die DMA-Datenübertragungen
an die entsprechenden Bildbereiche des Bildspeichers zu steuern.
-
Wenn
jedoch eine Bildeditierungsfunktion ausgeführt wird, wie etwa das Zentrieren
oder das Setzen von Weißlückengrenzen,
ist es bei dem herkömmlichen
DMA-Controller des oben genannten Dokuments erforderlich, dass nicht
nur die Eingabebilddaten, sondern auch die Editierungssteuerdaten vor
der Ausführung
der Bildeditierungsfunktion in dem Bildspeicher gespeichert sind.
-
In
einem Bilderzeugungssystem mit mehreren Bildeingabe-/Ausgabevorrichtungen
können mehrere
Bilddaten-Eingabe-/Ausgabeanforderungen gleichzeitig auftreten.
Dabei ist es erwünscht,
dass das Bilderzeugungssystem mehrere Datenübertragungsoperationen gleichzeitig
ausführt,
um die mehreren Bilddaten-Eingabe-/Ausgabeanforderungen zu erfüllen, damit
die Gesamtverarbeitungszeit möglichst
gering ist.
-
Wenn
die Bildeditierungsfunktion durch das Bilderzeugungssystem unter
Verwendung des herkömmlichen
DMA-Controllers ausgeführt
wird, ist es erforderlich, dass während der Datenübertragung, die
für die
Ausführung
der Bildeditierungsfunktion ausgeführt wird, eine große Menge
Eingabedaten (nicht nur Bilddaten, sondern auch DMA-Steuerdaten)
in dem Bildspeicher gehalten werden, wodurch sich die Gesamtverarbeitungszeit
vergrößert. Insbesondere
dann, wenn das Bilderzeugungssystem die mehreren Datenübertragungsoperationen
parallel ausführen
muss, ist es für
das Bilderzeugungssystem, das den herkömmlichen DMA-Controller verwendet,
schwierig, einen geeigneten Startzeitpunkt der DMA-Datenausgabeoperation
zu erfassen, nachdem die Bildeditierungsanforderung, wie etwa eine Grenzensetzanforderung,
mit den Eingabebilddaten empfangen wurde.
-
Das
Patent
US 6.092.116
A offenbart einen Controller für direkten Speicherzugriff
(DMA-Controller). Der DMA-Controller sendet und empfängt formatierte
Datenrahmen mit Rahmenvorsätzen
in einem Kommunikations-Untersystem. Der DMA-Controller enthält einen Sende-Eingang/Ausgang,
einen Empfangs-Eingang/Ausgang, einen Empfangs-Eingang/Ausgang,
eine Empfangsrahmenvorsatz-Aufnahmeschaltung, eine Empfangsrahmen-Aktionstabelle
und eine Antwortnachrichtentabelle. Die Sendeschaltung empfängt Sendedatenrahmen
von dem Sendeeingang und legt die Sendedatenrahmen an den Sendeausgang
an. Die Empfangsschaltung empfängt
Empfangsdatenrahmen am Empfangseingang und legt die Empfangsdatenrahmen
an den Empfangsausgang an. Die Empfangsrahmenvorsatz-Aufnahmeschaltung
erhält
einen Rahmenvorsatz aus den empfangenen Datenrahmen und legt den
Rahmenvorsatz an die Empfangsrahmen Aktionstabelle an. Die Empfangsrahmen-Aktionstabelle erzeugt
einen Rahmenaktionsbefehl auf der Grundlage des Rahmenvorsatzfelds.
Die Antwortnachrichtentabelle besitzt einen Adresseneingang, der
geschaltet ist, um den Rahmenaktionsbefehl zu empfangen, einen Antwortrahmenausgang,
der mit der Sendeschaltung verbunden ist, und mehrere adressierbare
Speicherstellen zum Speichern von vorbestimmten Antwortdatenrahmen.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Es
ist eine Aufgabe der vorliegenden Erfindung, eine verbesserte Datenverarbeitungsvorrichtung
zu schaffen, bei der die oben beschriebenen Probleme beseitigt sind.
-
Es
ist eine weitere Aufgabe der vorliegenden Erfindung, eine Datenverarbeitungsvorrichtung
zu schaffen, die den Speicherumfang von Eingabebilddaten verringert,
die durch den Bildspeicher gespeichert werden müssen, und die DMA-Datenübertragung,
wenn eine Bildeditierungsanforderung mit den Eingabebilddaten empfangen
wird, zu einem geeigneten Zeitpunkt rasch ausführt.
-
Es
ist eine weitere Aufgabe der vorliegenden Erfindung, ein DMA-Datenübertragungsverfahren
zur Verwendung in einer Datenverarbeitungsvorrichtung zu schaffen,
das den Datenumfang von Bilddaten, die in dem Bildspeicher gespeichert werden
müssen, verringert
und die DMA-Datenübertragung,
wenn eine Bildeditierungsanforderung mit den Eingabebilddaten empfangen
wird, zu einem geeigneten Zeitpunkt rasch ausführt.
-
Die
oben erwähnten
Aufgaben der vorliegenden Erfindung werden durch den Gegenstand
der unabhängigen
Ansprüche
gelöst.
Die abhängigen
Ansprüche
betreffen vorteilhafte Ausführungsformen.
-
Es
wird vorteilhaft ein Bildspeicher geschaffen, der einen Deskriptorbereich
und einen Bildbereich, wobei der Bildbereich mehrere Blöcke aus
Bilddaten speichert und der Deskriptorbereich eine entsprechende
Anzahl von Deskriptorinformationsblöcken für die mehreren Bilddatenblöcke speichert,
und einen DMA-Controller, der eine DMA-Datenübertragung der Bilddatenblöcke von
dem Bildbereich in Übereinstimmung
mit jedem Deskriptorinformationsblock in dem Deskriptorbereich steuert,
umfasst, wobei der DMA-Controller umfasst: ein Register, um einen
der Deskriptorinformationsblöcke
aus dem Deskriptorbereich des Bildspeichers zu speichern; und eine
Steuereinheit, die zum Zeitpunkt des Auftretens einer CPU-Unterbrechung einen
Startzeitpunkt einer DMA-Datenausgabeoperation des DMA-Controllers während einer
DMA-Dateneingabeoperation des DMA-Controllers bestimmt, wenn eine
Bildeditierungsanforderung, die in den Eingabebilddaten enthalten
ist, empfangen wird, wobei ein Unterbrechungsanforderungsbit des
aus dem Register gelesenen Deskriptorinformationsblocks bewirkt,
dass die CPU-Unterbrechung
auftritt.
-
Es
wird vorteilhaft ein DMA-Datenübertragungsverfahren
geschaffen, das in einer Datenverarbeitungsvorrichtung verwendet
wird, die umfasst: einen Bildspeicher, der einen Deskriptorbereich
und einen Bildbereich, wobei der Bildbereich mehrere Blöcke aus
Bilddaten speichert und der Deskriptorbereich eine entsprechende
Anzahl von Deskriptorinformationsblöcken für die mehreren Bilddatenblöcke speichert,
und einen DMA-Controller, der eine DMA-Datenübertragung der Bilddatenblöcke von dem
Bildbereich in Übereinstimmung
mit jedem Deskriptorinformationsblock in dem Deskriptorbereich steuert,
umfasst, wobei das DMA-Datenübertragungsverfahren
die folgenden Schritte umfasst: Speichern eines der Deskriptorinformationsblöcke von dem
Deskriptorbereich des Bildspeichers in einem Register des DMA-Controllers
und zum Zeitpunkt des Auftretens einer CPU-Unterbrechung Bestimmen
eines Startzeitpunkts einer DMA-Datenausgabeoperation des DMA-Controllers
während
einer DMA-Dateneingabeoperation des DMA-Controllers, wenn eine Bildeditierungsanforderung,
die in den Eingabebilddaten enthalten ist, empfangen wird, wobei
veranlasst wird, dass die CPU-Unterbrechung durch ein Unterbrechungsanforderungsbit
des aus dem Register gelesenen Deskriptorinformationsblocks auftritt.
-
Gemäß der Datenverarbeitungsvorrichtung und
des DMA-Datenübertragungsverfahrens
der vorliegenden Erfindung ist es möglich, einen geeigneten Zeitpunkt
zum Ausführen
der DMA-Datenausgabeoperation zu erfassen, um die gespeicherten
Bilddaten an den Bildspeicher auszugeben, nachdem die Bildeditierungsanforderung
für die
in dem Bildspeicher gespeicherten Eingabebilddaten empfangen wird.
Es ist möglich,
dass die vorliegende Erfindung die Effektivität der Bilderzeugung verbessert,
wenn die Bildeditierungsfunktion mit dem DMA-Controller und dem Bildspeicher
ausgeführt
wird.
-
KURZBESCHREIBUNG
DER ZEICHNUNG
-
Weitere
Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden
aus der folgenden genauen Beschreibung deutlich, wenn diese in Verbindung
mit der beigefügten
Zeichnung gelesen wird.
-
1 ist
ein Blockschaltplan eines digitalen Kopiersystems, in dem eine Ausführungsform
der erfindungsgemäßen Datenverarbeitungsvorrichtung vorgesehen
ist;
-
2A ist
eine Darstellung zur Erläuterung der
Beziehung zwischen einem Dokument und einer Dokumentunterlage in
dem digitalen Kopiersystem von 1;
-
2B ist
ein Zeitablaufplan zur Erläuterung von
Bildsynchronisationssignalen, die durch eine Bildverarbeitungseinheit
des digitalen Kopiersystems von 1 ausgegeben
werden;
-
3 ist
ein Blockschaltplan eines Speicherabschnitts des digitalen Kopiersystems
von 1;
-
4 ist
ein Blockschaltplan einer Speichersteuereinheit des Speicherabschnitts
von 3;
-
5 ist
eine Darstellung zur Erläuterung des
Aufbaus eines Bildspeichers in dem Speicherabschnitt von 3;
-
6 ist
eine Darstellung zur Erläuterung des
Flusses von Bilddaten in einer ersten Ausführungsform der erfindungsgemäßen Datenverarbeitungsvorrichtung;
-
7A ist
ein Ablaufplan zur Erläuterung
der Erfassung eines Startzeitpunkts der DMA-Datenausgabeoperation
der Datenverarbeitungsvorrichtung der vorliegenden Erfindung;
-
7B ist
ein Zeitablaufplan zur Erläuterung der
Erfassung des Startzeitpunkts der DMA-Datenausgabeoperation von 7A;
-
8 ist
eine Darstellung zur Erläuterung des
Aufbaus der Deskriptorinformationen, die erzeugt werden, wenn die
Eingabebilddaten in drei Bänder
unterteilt sind;
-
9 ist
eine Darstellung zur Erläuterung des
Aufbaus von Deskriptorinformationen, die in dem Bildspeicher gespeichert
sind, in einer zweiten bevorzugten Ausführungsform der erfindungsgemäßen Datenverarbeitungsvorrichtung;
-
10 ist
eine Darstellung zur Erläuterung der
Inhalte von Formatdaten in den Deskriptorinformationen in der vorliegenden
Ausführungsform;
-
11 ist
ein Ablaufplan zur Erläuterung
eines Deskriptorinformations-Erzeugungsprozesses, der durch die
Datenverarbeitungsvorrichtung der vorliegenden Erfindung ausgeführt wird;
-
12 ist
ein Ablaufplan zur Erläuterung
eines DMA-Datenübertragungsprozesses,
der durch die Datenverarbeitungsvorrichtung der vorliegenden Erfindung
ausgeführt
wird,
-
13 ist
ein Ablaufplan zur Erläuterung
eines Deskriptorinformations-Erzeugungsprozesses, der durch eine
dritte bevorzugte Ausführungsform der
erfindungsgemäßen Datenverarbeitungsvorrichtung
ausgeführt
wird; und
-
14 ist
ein Ablaufplan zur Erläuterung
eines DMA-Datenübertragungsprozesses,
der durch die Datenverarbeitungsvorrichtung der vorliegenden Erfindung
ausgeführt
wird.
-
GENAUE BESCHREIBUNG
BEVORZUGTER AUSFÜHRUNGSFORMEN
-
Im
Folgenden wird eine Beschreibung bevorzugter Ausführungsformen
der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnung
bereitgestellt.
-
1 zeigt
ein digitales Kopiersystem, bei dem eine Ausführungsform der erfindungsgemäßen Datenverarbeitungsvorrichtung
vorgesehen ist;
Wie in 1 gezeigt
ist, enthält
das digitale Kopiersystem 1 im Allgemeinen einen Bildleseabschnitt 2, ein
Bilderzeugungsabschnitt 3, einen Fax-Abschnitt (FAX) 4,
einen Betriebsabschnitt (OPERATION) 7 und einen Systemsteuerabschnitt
(SYS CNTL) 8.
-
Der
Bildleseabschnitt 2 ist durch einen Bildscanner gebildet,
der Bilddaten von einem auf einer Dokumentunterlage 11 befindlichen
Dokument D liest. In dem Bildleseabschnitt 2 wird das Dokument D
durch eine Belichtungslampe 12 optisch abgetastet, während die
Lampe 12 längs
der Dokumentunterlage 11 bewegt wird. Der Reflexionsstrahl
von dem Dokument D wird über
ein optisches System, das Spiegel 13, 14 und 15 enthält, an einem CCD-Bildsensor 16 empfangen.
Der CCD-Bildsensor 16 erzeugt optoelektronisch ein Bildsignal,
das die Bilddaten darstellt, aus dem empfangenen Reflexionsstrahl.
-
In
dem Bildleseabschnitt 2 führt eine Bildverarbeitungseinheit
(IPU) 17 den Schattierungskorrekturprozess für das Bildsignal
aus, das von dem CCD-Bildsensor 16 ausgegeben wird, erzeugt
ein digitales 8-Bit-Bildsignal durch die Analog/Digital-Umsetzung des schattierungskorrigierten
Bildsignals und führt
den Skalierungsprozess, die Dither-Verarbeitung sowie eine weitere
Bildverarbeitung für
das digitale Bildsignal aus. Nachdem die Bildverarbeitung ausgeführt wurde,
gibt die IPU 17 das verarbeitete Bildsignal gemeinsam mit
den Bildsynchronisationssignalen aus. Um die Bildverarbeitung an
der IPU 17 auszuführen,
empfängt
eine Scannersteuereinheit (SCAN CNTL) 18 Erfassungssignale
von Sensoren des digitalen Kopiersystems 1 und gibt Steuersignale aus,
um Motoren und Betätigungs elemente
des digitalen Kopiersystems 1 anzusteuern. Außerdem setzt die
Scannersteuereinheit 18 Steuerparameter der IPU 17.
-
2A zeigt
die Beziehung zwischen einem Dokument D und der Dokumentunterlage 11 in
dem digitalen Kopiersystem von 1. 2B zeigt
die Bildsynchronisationssignale, die von der Bildverarbeitungseinheit
IPU 17 des digitalen Kopiersystems von 1 ausgegeben
werden.
-
In 2B ist "/FGATE" das Rahmentorsignal,
das einen wirksamen Bildbereich der Bilddaten in der Unterabtastrichtung
angibt. Wenn das Signal "/FGATE" auf Tiefpegel gesetzt
ist, werden die entsprechenden Bilddaten längs der Unterabtastzeile wirksam
gemacht. "/LSYNC" ist das Zeilensynchronisationssignal.
Das Signal "/LSYNC" wird zum Zeitpunkt
einer abfallenden Flanke des Zeilensynchronisationssignals "/LSYNC" eingeschaltet oder
negiert. "PCLK" ist das Bildelementsynchronisationssignal. Das
Signal "/LSYNC" wird für eine vorgegebene
Anzahl von Takten (z. B. 8 Takte) zum Zeitpunkt einer ansteigenden
Flanke des Bildelementsynchronisationssignals "PCLK" eingeschaltet.
Die entsprechenden Bilddaten in der Hauptabtastrichtung werden nach
einer vorgegebenen Anzahl von Takten (z. B. 8 Takte) beim Auftreten
einer ansteigenden Flanke des Signals "/LSYNC" wirksam gemacht.
-
Die
ankommenden Bilddaten enthalten Bildelemente, wovon jedes einer
Periode (z. B. 16 Takte) des Bildelementsynchronisationssignals "PCLK" entspricht. Die
Bilddaten sind die Folge von Bildelementen, die bei einer Auflösung von
400 dpi längs
der Unterabtastzeile, die in 2A durch
den Pfeil "Z" angegeben ist, angeordnet.
Die Bilddaten werden als Rasterformat-Daten ausgegeben, wobei der
Anfangspunkt durch den Pfeil "Z" angegeben ist. Der wirksame
Bereich von Bilddaten in der Unterabtastrichtung ist normalerweise
durch die Größe des Kopierbogens
festgelegt.
-
Wie
in 1 gezeigt ist, ist der Bilderzeugungsabschnitt 3 ein
Druckergerät,
das ein Ausgabebild erzeugt. Der Systemsteuerabschnitt 8 speichert die
Bilddaten, die durch den Bildleseabschnitt 2 erzeugt werden,
in dem Speicherabschnitt 6 und bewirkt, dass der Bilderzeugungsabschnitt 3 aus
den Bilddaten des Speicherabschnitts 6 das Ausgabebild bildet.
Eine Ausführungsform
der erfindungsgemäßen Datenverarbeitungsvorrichtung
wird bei dem Speicherabschnitt 6 in dem digitalen Kopiersystem 1 angewendet.
-
In
dem Bilderzeugungsabschnitt 3 in 1 lädt eine
elektrostatische Ladeeinrichtung 21 die Oberfläche eines
elektrostatischen Lichtleiters 22 elektrostatisch auf.
Der Lichtleiter 22 wird bei einer konstanten Drehgeschwindigkeit
gedreht. Während der
Drehung wird die gleichförmig
aufgeladene Oberfläche
des Lichtleiters 22 mit einem Bilderzeugungsmuster belichtet,
das durch eine optische Schreibeinheit (OPT WR) 23 ausgegeben
wird. In der optischen Schreibeinheit 23 wird ein Laserlichtstrahl,
der durch die Laserlichtquelle ausgesendet wird, in Übereinstimmung
mit den von dem Bildleseabschnitt 2 bereitgestellten Bilddaten
moduliert, so dass die optische Schreibeinheit 23 das Bilderzeugungsmuster
an die Lichtleiteroberfläche
ausgibt. Als Folge der Belichtung wird auf der Oberfläche des
Lichtleiters 22 ein elektrostatisches latentes Bild erzeugt.
Eine Entwicklungseinheit 24 versorgt die Oberfläche des
Lichtleiters 22 mit Toner, so dass das latente Bild auf
der Lichtleiteroberfläche
in ein Tonerbild umgesetzt wird.
-
In
dem Bilderzeugungsabschnitt 3 von 1 wird ein
Kopierbogen von einem Papierzufuhrfach 26 durch Papierzuführwalzen 25 an
eine Warteposition geliefert, an der eine Lagekorrekturwalze 27 vorgesehen
ist. Gemeinsam mit der Drehung des Lichtleiters 22 wird
die Lagekorrekturwalze 27 in der Weise gesteuert, dass
sie den Kopierbogen von der Warteposition an eine Bildübergabeposition
zwischen dem Lichtleiter 22 und einer Übertragungsladeeinrichtung 28 übergibt.
Das auf der Lichtleiteroberfläche
befindliche Tonerbild wird unter Verwendung der Übertragungsladeeinrichtung 28 auf
den Kopierbogen übertragen.
Eine Trennladeeinrichtung 29 trennt den Kopierbogen von
dem Lichtleiter 22. Eine Fixiereinheit 30 gibt
Wärme und
Druck an den Kopierbogen ab, der von der Trennladeeinrichtung 29 gesendet
wird, und das Tonerbild wird auf dem Kopierbogen fixiert. Der Kopierbogen
mit dem fixierten Bild wird durch Auswurfwalzen 31 von
der Fixiereinheit 30 an ein Auswurffach 32 geliefert.
-
Des
Weiteren entfernt in dem Bilderzeugungsabschnitt 3 von 1 eine
Reinigungseinheit 33 den restlichen Toner von der Oberfläche des
Lichtleiters 22, nachdem das Tonerbild auf den Kopierbogen übertragen
wurde. Eine elektrostatische Entladungseinrichtung 34 entfernt
die Restladung auf der Lichtleiteroberfläche. Um den Bilderzeugungsprozess
in dem Bilderzeugungsabschnitt 3 auszuführen, empfängt eine Plottersteuereinheit
(PLOTR CNTL) 35 Erfassungssignale von Sensoren des digitalen Kopiersystems 1 und
gibt Steuersignale aus, um Motore und Betätigungselemente in dem digitalen
Kopiersystem 1 anzusteuern.
-
In
der oben beschriebenen Ausführungsform wird
der Bilderzeugungsabschnitt 3 des Typs mit elektrophotographischem
Druck bei dem digitalen Kopiersystem 1 angewendet. Alternativ
kann der Bilderzeugungsabschnitt des Typs mit Tintenstrahldruck
bei dem digitalen Kopiersystem 1 angewendet werden.
-
Des
Weiteren enthält
in dem digitalen Kopiersystem 1 von 1 der Betriebsabschnitt 7 verschiedene
Steuertasten und einen LCD-Abschnitt (Flüssigkristallanzeige-Abschnitt),
empfängt
Eingabesetzsignale von den Steuertasten, wenn sie durch die Bedienperson
niedergedrückt
werden, und gibt Betriebsnachrichten an den LCD-Abschnitt aus, die von
der Bedienperson betrachtet werden können. Der Systemsteuerabschnitt 8 enthält eine
CPU und führt
verschiedene Datenverarbeitungsoperationen aus. Der Systemsteuerabschnitt 8 erfasst
die Eingabesetzsignale, die von dem Betriebsabschnitt 7 gesendet
werden, wenn eine der Steuertasten durch die Bedienperson niedergedrückt wird.
Anhand der erfassten Setzsignale sendet der Systemsteuerabschnitt 8 Steuersignale
an die verschiedenen Abschnitte, die den Bildleseabschnitt 2,
den Bilderzeugungsabschnitt 3, den Faxabschnitt 4,
den Selektorabschnitt 5 und den Speicherabschnitt 6 enthalten, so
dass der Systemsteuerabschnitt 8 verschiedene Steuerparameter
der Abschnitte 2 bis 6 setzt und die Ausführung der
Bilderzeugungsprozesse der Abschnitte 2 bis 6 anweist.
-
Des
Weiteren führt
in dem digitalen Kopiersystem 1 von 1 der Faxabschnitt 4 die
Bildkomprimierung der Bilddaten von dem Bildleseabschnitt 2 gemäß den Anweisungen
aus, die von dem Systemsteuerabschnitt 8 gesendet werden,
um ein komprimiertes Faxbild auf der Grundlage des Faksimile-Protokolls
G3 oder G4 zu erzeugen. Der Faxabschnitt 4 sendet das Faxbild über ein
Telephonnetz zu einem Ziel-Faxendgerät. Der Faxabschnitt 4 empfängt ferner
ein komprimiertes Faxbild, das von einem Quellen-Faxendgerät gesendet
wird, erzeugt die dekomprimierten Bilddaten aus dem empfangenen
Faxbild und sendet die Bilddaten an den Bilderzeugungsabschnitt 3.
-
In
dem digitalen Kopiersystem 1 von 1 ändert des
Weiteren der Selektorabschnitt 5 die Zustände seines
internen Selektors gemäß den Steuersignalen,
die durch die Systemsteuerabschnitt 8 gesendet werden,
und bewirkt, dass der Bilderzeugungsabschnitt 3 Bilddaten
des Bildleseabschnitts 2, des Speicherab schnitts 6 und
des Faxabschnitts 4 über
die internen Selektoren als Quellenbilddaten für die Bilderzeugung empfängt.
-
In
dem digitalen Kopiersystem 1 von 1 speichert
des Weiteren der Speicherabschnitt 6 hauptsächlich die
Bilddaten des ursprünglichen
Dokuments D, die von der IPU 17 gesendet werden. Als eine
zweite Funktion dient der Speicherabschnitt 6 als Pufferspeicher,
der die Zweipegel-Bilddaten, die vom Faxabschnitt 4 gesendet
werden, vorübergehend
speichert. Um die Bilddatenspeicheroperation in dem Speicherabschnitt 6 auszuführen, sendet
der Systemsteuerabschnitt 8 die erforderlichen Steuersignale
an den Speicherabschnitt 6. Wie oben beschrieben wurde,
wird eine Ausführungsform
der erfindungsgemäßen Datenverarbeitungsvorrichtung bei
dem Speicherabschnitt 6 in dem digitalen Kopiersystem 1 angewendet.
-
3 zeigt
eine Konfiguration des Speicherabschnitts 6 des digitalen
Kopiersystems 1 von 1.
-
Wie
in 3 gezeigt ist, enthält der Speicherabschnitt 6 einen
Bild-Eingabe/Ausgabe-DMA-Controller (IMAGE IN/OUT DMAC) 41,
eine Speichersteuereinheit (MEMORY CNTL) 42, einen Bildspeicher 43,
einen Bildübertragungs-DMA-Controller (IMAGE
TRNSF DMAC) 44, einen Codeübertragungs-DMA-Controller
(CODE TRNSF DMAC) 45 und eine Codierer/Decodierer-Einheit
(CODEC) 46. In der vorliegenden Ausführungsform wird der Bild-Eingabe/Ausgabe-DMA-Controller 41 zur
Einfachheit als DMAC 41 bezeichnet.
-
Der
DMAC 41 enthält
eine CPU und eine Logik-LSI und führt die Datenübertragung
mit der Speichersteuereinheit 42 aus, um den Befehl von
der Speichersteuereinheit 42 zu erhalten, so dass der DMAC 41 in
Reaktion auf den Befehl die Betriebsparameter setzt. Der DMAC 41 sendet
ein Statussignal an die Speichersteuereinheit 42, um sie über den
momentanen Betriebszustand des DMAC 41 zu informieren.
Wenn der Bildausgabebefehl von der Speichersteuereinheit 42 empfangen
wird, sendet der DMAC 41 die Eingabebilddaten (auf der
Grundlage von 8 Bildelementen) und das Speicherzugriffsignal synchron
mit dem Eingabebildelement-Synchronisationssignal an die Speichersteuereinheit 42.
Wenn der Bildausgabebefehl von der Speichersteuereinheit 42 empfangen
wird, gibt der DMAC 41 die Ausgabebilddaten, die von der
Speichersteuereinheit 42 gesendet werden, synchron mit
dem Ausgabebildelement-Synchronisationssignal aus.
-
In
dem Speicherabschnitt 6 von 3 speichert
der Bildspeicher 43 die Bilddaten. Der Bildspeicher 43 ist
durch eine Halbleiterspeichervorrichtung, wie etwa ein DRAM, gebildet.
In der vorliegenden Ausführungsform
besitzt die Speicherkapazität
des Bildspeichers 43 von einer Summe aus 4 MByte, die einem
Bild der Größe A3 bei
einer Auflösung
von 400 dpi entsprechen, und 4 MByte Bilddaten für einen Speicherbereich der
elektronischen Sortierung. Die Speichersteuereinheit 42 steuert
den Bildspeicher 43 ausschließlich durch die Schreib- und
Lesebefehle.
-
Die
Speichersteuereinheit 42 enthält eine CPU und eine Logik-LSI
und führt
eine Datenübertragung
mit dem Systemsteuerabschnitt 8 aus, um einen Befehl von
dem Systemsteuerabschnitt 8 zu empfangen, so dass die Speichersteuereinheit 42 die Betriebsparameter
in Reaktion auf den Befehl setzen kann. Die Speichersteuereinheit 42 sendet
ein Statussignal an den Systemsteuerabschnitt 8, um ihn über den
momentanen Betriebszustand des Speicherabschnitts 6 zu
informieren.
-
In
der vorliegenden Ausführungsform
enthalten die wesentlichen Befehle, die von der Systemsteuereinheit 8 ausgegeben
werden und zwar den Bildeingabebefehl, den Bildausgabebefehl, den Komprimierungsbefehl
und den Dekomprimierungsbefehl. Der Bildeingabebefehl und der Bildausgabebefehl
werden über
die Speichersteuereinheit 42 an den Bild-Eingabe/Ausgabe-DMAC 41 gesendet.
Der Komprimierungsbefehl und der Dekomprimierungsbefehl werden über die
Bildsteuereinheit 42 jeweils an den Bildübertragungs-DMAC 44,
den Codeübertragungs-DMAC 45 und
den CODEC 46 gesendet.
-
4 zeigt
eine Konfiguration der Speichersteuereinheit 42 des Speicherabschnitts
von 3.
-
Wie
in 4 gezeigt ist, enthält die Speichersteuereinheit 42 einen
Arbiter 47 und eine Zugriffsteuerschaltung (ACCESS CNTL) 48.
Der Arbiter 47 bestimmt die Prioritätsfolge, in der das Zugriffanforderungssignal
des DMAC 41, das Zugriffanforderungssignal des Bildübertragungs-DMAC 44 und
das Zugriffanforderungssignal des Codeübertragungs-DMAC 45 über die
Zugriffsteuereinheit 48 mit dem Bildspeicher 43 verbunden
werden. In Reaktion auf jedes der Anforderungssignale gibt der Arbiter 47 das
Zugrifffreigabesignal an den DMAC 41, den Bildübertragungs-DMAC 44 oder
den Codeübertragungs-DMAC 45 aus.
Der Arbiter 47 enthält
eine eingebaute Auffrischungssteuereinheit und die Prioritätsreihenfolge
in dem Arbiter 47 ist folgende: die Auffrischungssteuereinheit,
der DMAC 41, der Bildübertragungs-DMAC 44 und
der Codeübertragungs-DMAC 45.
Der Arbiter 47 gibt das Speicherzugrifffreigabesignal im
aktiven Zustand an die freigegebene Schaltung unter der Bedingung
aus, dass der Speicherzugriff auf den Bildspeicher 43 inaktiv
gemacht wird. Zum Zeitpunkt der Ausgabe des Speicherzugrifffreigabesignals
wählt der
Arbiter 47 die Adresse des Bildspeichers 43 und
gibt ein Auslösesignal
an die Zugriffsteuerschaltung 48 aus, wobei das Auslösesignal
der Zugriffsteuerschaltung 48 den Beginn des Speicherzugriffs
angibt.
-
Die
physische Adresse, die durch den Arbiter 47 eingegeben
wird, wird in die Zeilenadresse und die Spaltenadresse unterteilt,
die der Speicheradresse des Bildspeichers 43 (DRAM) entsprechen,
und die Zugriffsteuerschaltung 48 gibt dieses Adressensignal über den
11-Bit Adressenbus an dem Bildspeicher 43 aus. Des Weiteren
gibt dann, wenn das Zugriffsstartsignal von dem Arbiter 47 empfangen
wird, die Zugriffsteuerschaltung 48 die DRAM-Steuersignale
(RAS, CAS, WE) über
die Steuersignalleitungen an den Bildspeicher 43 aus.
-
In
dem Speicherabschnitt 6 von 3 enthält der Bildübertragungs-DMAC 44 eine
CPU und eine Logik-LSI. Wie in 3 gezeigt
ist, führt
der Bildübertragungs-DMAC 44 Datenübertragungen
mit der Speichersteuereinheit 42 aus, um den Befehl von dieser
zu empfangen, so dass der DMAC 44 die Betriebsparameter
in Reaktion auf den Befehl setzt. Der DMAC 44 sendet ein
Statussignal an die Speichersteuereinheit 42, um sie über den
momentanen Betriebszustand des DMAC 44 zu informieren.
Wenn der Komprimierungsbefehl empfangen wird, gibt der DMAC 44 das
Bilddatenzugriffanforderungssignal an die Speichersteuereinheit 42 aus.
Wenn das Bilddatenzugrifffreigabesignal, das von der Speichersteuereinheit 42 gesendet
wird, im aktiven Zustand ist, empfängt der DMAC 44 die
Bilddaten und überträgt die Bilddaten
an den CODEC 46. Der DMAC 44 enthält einen
eingebauten Adressenzähler,
dessen Zählerwert
erhöht
wird, wenn das Bilddatenzugriffanforderungssignal ausgegeben wird,
und der das 22-Bit-Speicheradressensignal ausgibt, das die Speicherstelle
angibt, an der die codierten Bilddaten gespeichert sind.
-
Der
Codeübertragungs-DMAC 45 enthält eine
CPU und eine Logik-LSI und führt
Datenübertragungen
mit der Speichersteuereinheit 42 aus, um von dieser den
Befehl zu empfangen, damit der DMAC 45 die Betriebsparameter
in Reaktion auf den Befehl setzt. Der DMAC 45 sendet ein
Statussignal an die Speichersteuerein heit 42, um diese über den
momentanen Betriebszustand des DMAC 45 zu informieren.
Wenn der Dekomprimierungsbefehl empfangen wird, gibt der DMAC 45 das
Zugriffanforderungssignal für
codierte Daten an die Speichersteuereinheit 42 aus. Wenn
das Zugrifffreigabesignal für
codierte Daten, das von der Speichersteuereinheit 42 gesendet
wird, im aktiven Zustand ist, empfängt der DMAC 45 die
Bilddaten und überträgt diese
an den CODEC 46. Der DMAC 45 enthält einen
eingebauten Adressenzähler,
dessen Zählerwert
erhöht
wird, wenn das Zugrifffreigabesignal für codierte Daten ausgegeben
wird, und der das 22-Bit-Speicheradressensignal ausgibt, das die
Speicherstelle angibt, an der die Bilddaten gespeichert sind.
-
Der
CODEC 46 enthält
eine CPU und eine Logik-LSI und führt Datenübertragungen mit der Speichersteuereinheit 42 aus,
um den Befehl von der Speichersteuereinheit 42 zu empfangen,
damit der CODEC 46 die Betriebsparameter in Reaktion auf den
Befehl setzt. Der CODEC 46 sendet ein Statussignal an die
Speichersteuereinheit 42, um diese über den momentanen Betriebszustand
des CODEC 46 zu informieren. Der CODEC 46 führt den
Codierungsprozess für
die Zweipegel-Bilddaten
unter Verwendung des MH-Codierungsverfahrens aus.
-
5 zeigt
den internen Aufbau des Bildspeichers 43 in dem Speicherabschnitt
von 3. Wie in 5 gezeigt
ist, ist der Bildspeicher 43 in einen Deskriptorbereich 51 (der
außerdem
als eine erste Speichereinheit bezeichnet wird) und einen Bildbereich 52 (der
außerdem
als eine zweite Speichereinheit bezeichnet wird) unterteilt. Der
Deskriptorbereich 51 speichert gemäß der Erfindung die Deskriptorinformationen
(die später
beschrieben werden) und der Bildbereich 52 speichert die
Bilddaten.
-
In
dem oben beschriebenen Speicherabschnitt 6 wird der Bildeingabebefehl
oder der Bildausgabebefehl von dem Systemsteuerabschnitt 8 an
der Speichersteuereinheit 42 empfangen und die Speichersteuereinheit 42 bewirkt,
dass der DMAC 44 (oder der DMAC 41) in Übereinstimmung
mit dem empfangenen Befehl die Bilddaten von dem festgelegten Bereich
des Bildspeichers 43 liest oder in diesen schreibt. Des
Weiteren überwacht
der DMAC 44 in dem oben beschriebenen Speicherabschnitt 6 den Zählerwert
des internen Zählers,
der die Anzahl von Datenübertragungsleitungen
in Bezug auf die übertragenen
Bilddaten angibt. Im Folgenden wird die Anzahl der Datenübertragungsleitungen
außerdem
als Datenübertragungsleitungszahl
oder Datenübertragungswortzahl
bezeichnet.
-
6 zeigt
den Fluss von Bilddaten in einer ersten bevorzugten Ausführungsform
der erfindungsgemäßen Datenverarbeitungsvorrichtung.
-
Es
wird angenommen, dass der Bildübertragungs-DMAC 44 in
dem Speicherabschnitt 6 des digitalen Kopiersystems 1 durch
den in 6 gezeigten DMAC 61 gebildet ist. Die
Deskriptorinformations-Zugriffs- und Datenübertragungsoperationen, die
durch den DMAC 61 der vorliegenden Ausführungsform ausgeführt werden,
werden im Folgenden unter Bezugnahme auf 6 beschrieben.
-
Wie
in 6 gezeigt ist, enthält der DMAC 61 der
vorliegenden Ausführungsform
ein Deskriptorspeicherregister 62 und einen Datenübertragungscontroller 63.
Der Datenübertragungscontroller 63 ist in ähnlicher
Weise wie der DMAC 44 in dem Speicherabschnitt 6 von 3 durch
eine CPU und eine Logikschaltung gebildet. Wie in 6 gezeigt
ist, werden die Bilddaten außerdem
in vier Bänder
unterteilt: Band 1, Band 2, Band 3 und Band 4. Die Bilddatenbänder können alternativ
als Bilddatenblöcke
bezeichnet werden. Das Deskriptorspeicherregister 62 speichert
vorübergehend
einen entsprechenden der Deskriptorinformationsblöcke für eines
der Bänder (oder
einen der Blöcke)
der Bilddaten. Die Anzahl von Datenübertragungsleitungen (die auch
als die Datenübertragungsleitungszahl
oder Wortzahl bezeichnet wird) wird für jedes der Bänder 1 bis
4 der Bilddaten im Voraus festgelegt.
-
In
dem Datenübertragungscontroller 63 wird die
Gesamtzahl von Datenübertragungsleitungen durch
Summieren der Datenübertragungsleitungszahlen
für alle
Bänder
immer dann, wenn die Datenübertragung
des Bandes in den Bilddaten ausgeführt wird, im Voraus festgelegt.
-
Wenn
ein Übertragungsbefehl
(der ein Bildeingabebefehl oder ein Bildausgabebefehl ist) am DMAC 61 empfangen
wird, liest der DMAC 61 (oder die CPU) einen Deskriptorinformationsblock aus
dem Deskriptorbereich 51 des Bildspeichers an der Adresse "a" (die als die anfängliche Kettungsadresse für das Band
1 der Bilddaten vorgegeben ist) und lädt den Deskriptorinformationsblock
("Deskriptor 1") in das Deskriptorspeicherregister 62.
Der Deskriptorinformationsblock, der in dem Deskriptorspeicherregister 62 gehalten
wird, enthält
vier Wörter:
die Kettungsadresse, die Datenspeicheradresse, die Datenübertragungsleitungszahl
und die Formatdaten, wie in 6 angegeben
ist. Die Kettungsadresse (oder das erste Wort, das in dem Register
gespeichert ist) gibt die Deskriptorspeicheradresse des nächsten Deskriptors
an. Die Datenspeicheradresse (oder das zweite Wort, das in dem Register
gespeichert ist) gibt die Startadresse des Speicherbereichs 52 des
Bildspeichers an, zu der die Bilddaten zu übertragen sind. Die Datenübertragungsleitungszahl (oder
das dritte Wort, das in dem Register gespeichert ist) gibt die Menge
der Bilddaten an, die an den Bildspeicher 43 übertragen
werden sollen. Die Formatdaten (oder das letzte Wort, das in dem
Register gespeichert ist) gibt die Formatdaten an, die verwendet
werden, um die Bereitstellung des Unterbrechungssignals oder anderer
Steuersignale an die CPU des Systemsteuerabschnitts 8 zu
steuern.
-
In
der vorliegenden Ausführungsform
enthält der
Deskriptorinformationsblock ein Unterbrechungsanforderungsbit an
der LSB-Position (Position des niedrigstwertigen Bits) des letzten
Worts. Wenn das Unterbrechungsanforderungsbit der Formatdaten auf "0" gesetzt ist, wird das Unterbrechungssignal
an die CPU des Systemsteuerabschnitts 8 geliefert, um zu bewirken,
dass die CPU-Unterbrechung am Ende der Datenübertragung der festgelegten
Menge von Bilddaten auftritt (die durch die Datenübertragungsleitungszahl
angegeben ist). Wenn dagegen das Unterbrechungsanforderungsbit der
Formatdaten auf "1" gesetzt ist, wird
das Unterbrechungssignal am Ende der Datenübertragung der festgelegten
Menge von Bilddaten nicht an die CPU des Systemsteuerabschnitts 8 geliefert.
-
In
der vorliegenden Ausführungsform
hält das
Deskriptorspeicherregister 62 sowohl die Datenübertragungsleitungszahl
als auch die Formatdaten in Bezug auf die Datenübertragung eines der Bänder der
Bilddaten. Wenn die Unterbrechungsanforderungsbits der Formatdaten
der entsprechenden Deskriptoren 1 bis 4 auf "0" gesetzt
sind, wird bewirkt, dass die CPU-Unterbrechung an dem DMAC 61 nach der
DMA-Dateneingabeoperation für
jedes der Bänder
ausgeführt
wird. In diesem Fall wird anhand des in dem Register 62 gehaltenen
Deskriptorinformationsblocks bewirkt, dass die CPU-Unterbrechung
auftritt, nachdem die DMA-Dateneingabeübertragung der
festgelegten Menge von Bilddaten (eines der vier Bänder in
den Bilddaten) ausgeführt
wurde, und der DMAC 61 kann den Startzeitpunkt der DMA-Datenausgabeoperation
für das
entsprechende Band der vier Bänder
der Bilddaten in geeigneter Weise festgelegen.
-
In
der Ausführungsform
von 6 sind die Bilddaten in vier Bänder unterteilt und die entsprechenden
Unterbrechungsanforderungsbits der Formatdaten der Deskriptoren
1 bis 4 der entsprechenden Bänder
sind auf "0" gesetzt. Es wird
bewirkt, dass die CPU-Unterbrechung jedes Mal dann auftritt, wenn
die DMA-Dateneingabeübertragung
jedes Bands ausgeführt
wird. Deswegen kann der DMAC 61 den Startzeitpunkt der
DMA-Datenausgabeübertragung
des entsprechenden Bands der vier Bänder der Bilddaten in geeigneter
Weise zum Zeitpunkt der CPU-Unterbrechung festlegen, die durch das
Setzen des Unterbrechungsanforderungsbits der Formatdaten der in
dem Register 62 gehaltenen Deskriptorinformationen bewirkt
wird. Der DMAC 61 kann die Gesamtleitungszahl, die die
Menge der Bilddaten angibt, die an den Bildspeicher 43 tatsächlich übertragen
werden, durch Summieren der Datenübertragungsleitungszahl der
Deskriptorinformationen jedes Bands erfassen.
-
Wie
oben beschrieben wurde, wenn die Bildeditierungsanforderung (z.
B. eine Setzanforderung für
eine hintere Weißlückengrenze)
an dem DMAC 61 empfangen wird, wobei die Eingabebilddaten
die Bildeditierungsanforderung enthalten, ist es erforderlich, dass
die DMAC 61 einen geeigneten Startzeitpunkt der DMA-Datenausgabeoperation
des Speicherabschnitts 6 erfasst. In der vorliegenden Ausführungsform
wird bewirkt, dass die CPU-Unterbrechung insbesondere durch Setzen
des Unterbrechungsanforderungsbits der Deskriptorinformationen auftritt
und der DMAC 61 kann den Startzeitpunkt der DMA-Datenausgabeoperation
des entsprechenden einen Bands von den Bändern der Bilddaten in geeigneter
Weise festlegen.
-
7A zeigt
die Erfassung eines Startzeitpunkts der DMA-Datenausgabeoperation
der Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform,
wenn die Weißlückengrenzen-Setzanforderung
empfangen wird. 7A ist ein Zeitablaufplan zur
Erläuterung
der Erfassung des Startzeitpunkts der DMA-Datenausgabeoperation
von 7A.
-
Wie
in 7B gezeigt ist, sind die Eingabebilddaten in vier
Bänder
unterteilt, wobei die Datenübertragungsleitungszahl
(die in 7B durch "Ct" angegeben
ist) der Deskriptorinformationen des ersten Bands vorbestimmt ist
und in dem Register 62 gehalten wird. Es wird angenommen,
dass "Ts" eine vorgegebene
Differenz zwischen der Geschwindigkeit der Eingabedatenübertragung
und der Geschwindigkeit der Ausgabedatenübertragung der Datenverarbeitungsvorrichtung
ist (wobei im Speicherabschnitt 6 gilt: Geschwindigkeit
der Ausgabedatenübertragung > Geschwindigkeit der
Eingabedatenübertragung)
und "T1" eine vorgege bene
Geschwindigkeit der Eingabedatenübertragung
angibt, die pro Leitung der Eingabedaten erforderlich ist. Die Differenz "Ts" von Eingabe/Ausgabeübertragungsgeschwindigkeit
und die Geschwindigkeit "T1" der Eingabedatenübertragung
bei einer Leitung sind bekannt.
-
Nachdem
die Eingabedatenübertragungsoperation
für eines
der Bänder
der Bilddaten ausgeführt
wurde, muss die Ausgabedatenübertragungsoperation
begonnen werden. Es wird bewirkt, dass die CPU-Unterbrechung auftritt,
nachdem die Eingabedatenübertragungsoperation
für jedes
Band ausgeführt
wurde, indem insbesondere das Unterbrechungsanforderungsbit der
Deskriptorinformationen gesetzt wird. Zum Zeitpunkt der CPU-Unterbrechung erfasst
der DMAC 61 die Datenübertragungsleitungszahl "Ct" der Deskriptorinformationen
aus dem Register 62 und ermittelt, ob die Bedingung T1 × Ct > Ts erfüllt ist.
Wenn festgestellt wird, dass die Bedingung T1 × Ct > Ts zum Zeitpunkt der CPU-Unterbrechung nach
dem Ende der Eingabedatenübertragungsoperation
für das
erste Band nicht erfüllt
ist, muss die Feststellung, ob die Bedingung erfüllt ist, zum Zeitpunkt der
CPU-Unterbrechung
nach dem Ende der Eingabedatenübertragungsoperation
für jedes
der nachfolgenden Bänder
wiederholt werden. Wenn festgestellt wird, dass die Bedingung T1 × Ct > Ts zum Zeitpunkt der
CPU-Unterbrechung erfüllt
ist, setzt der DMAC 61, wie in 7B gezeigt
ist, das Ausgabezugrifffreigabesignal auf Hochpegel, so dass der
Beginn der Ausgabedatenübertragungsoperation
zulässig
ist. Somit kann der DMAC 61 den Startzeitpunkt der DMA-Datenausgabeoperation
des entsprechenden Bands der Bänder
der Bilddaten in geeigneter Weise festlegen.
-
Die
Ausführung
des Erfassungsprozesses zum Erfassen des Startzeitpunkts der DMA-Datenausgabeoperation,
die in 7A gezeigt ist, wird durch die
Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform
(d. h. der DMAC 61) zum Zeitpunkt der CPU-Unterbrechung
begonnen. Wie in 7A gezeigt ist, liest der DMAC 61 im
Schritt S1 die Datenübertragungsleitungszahl
der Deskriptorinformationen aus dem Register 62 und addiert
die Datenübertragungsleitungszahl
zu der Gesamtzahl von Datenübertragungsleitungen.
-
Nachdem
der Schritt S1 ausgeführt
wurde, bestimmt der DMAC 61 im Schritt S2, ob die Gesamtdatenübertragungsleitungszahl
(die im Schritt S1 erhalten wurde) größer ist als die Anfangs-Ausgangsdatenübertragungsleitungszahl,
die anhand der Setzanforderung der hinteren Weißlückengrenze bestimmt wird. Wenn
das Ergebnis im Schritt S2 positiv ist, lässt der DMAC 61 im
Schritt S3 zu, dass die Ausgabedatenübertragungsoperation ausgeführt wird. Wenn
dagegen das Ergebnis im Schritt S2 negativ ist, verhindert der DMAC 61 im
Schritt S4 die Ausführung
der Ausgabedatenübertragungsoperation. Nachdem
Schritt S3 oder Schritt S4 ausgeführt wurde, endet der Erfassungsprozess
in 7A und der DMAC 61 wird in einen Wartezustand
gesetzt, bis die nächste
CPU-Unterbrechung auftritt.
-
In
der oben beschriebenen Ausführungsform sind
die Eingabebilddaten in vier Bänder
unterteilt. Die Datenverarbeitungsvorrichtung der vorliegenden Erfindung
ist jedoch nicht auf diese Ausführungsform beschränkt. Die
Anzahl der Bänder,
in die die Eingabebilddaten unterteilt werden können, kann willkürlich gesetzt
werden.
-
8 zeigt
den Aufbau der Deskriptorinformationen, die erzeugt werden, wenn
die Eingabebilddaten in drei Bänder
unterteilt sind.
-
Wie
in 8 gezeigt ist, sind die Eingabebilddaten in der
vorliegenden Ausführungsform
in drei Bänder
unterteilt, wobei die Datenübertragungsleitungszahl "A" des ersten Bands auf "1" gesetzt ist (A = 1), die Datenübertragungsleitungszahl "B" des zweiten Bands ist auf die maximale
Anfangs-Ausgangsdatenübertragungsleitungszahl
gesetzt, die anhand der Grenzensetzanforderung bestimmt wird (in
dem vorliegenden Beispiel B = 2) und die Datenübertragungsleitungszahl "C" des letzten Bands ist auf die restliche
Leitungszahl der Bilddaten gesetzt. Die entsprechenden Unterbrechungsanforderungsbits
der Formatdaten der Deskriptoren 1 bis 3 der entsprechenden Bänder sind
auf "0" gesetzt. Die Deskriptorinformationen
(der Deskriptoren 1 bis 3) sind vorgegeben, wie in 8 angegeben
ist.
-
Es
wird bewirkt, dass die CPU-Unterbrechung jedes Mal dann auftritt,
wenn die DMA-Dateneingabeübertragung
ausgeführt
wird. Dadurch kann der DMAC 61 der Startzeitpunkt der DMA-Datenausgabeübertragung
des entsprechenden Bands der drei Bänder der Bilddaten zu dem Zeitpunkt
der CPU-Unterbrechung, die durch das Setzen des Unterbrechungsanforderungsbits
der Formatdaten der Deskriptorinformationen, die in dem Register 62 gehalten
werden, in geeigneter Weise festlegen. Der DMAC 61 kann
die Gesamtleitungszahl, die die Menge der Bilddaten angibt, die
tatsächlich
an den Bildspeicher 43 übertragen
werden, durch Summieren der Datenübertragungsleitungszahl der
Deskriptorinformationen jedes Bands erfassen.
-
Wenn
die Bildeditierungsanforderung (z. B. die Setzanforderung für eine hintere
Weißlückengrenze)
an DMAC 61 empfangen wird, wobei die Eingabebilddaten die
Bildeditierungsanforderung enthalten, ist es erforderlich, dass
der DMAC 61 einen geeigneten Startzeitpunkt der DMA-Datenausgabeoperation
des Speicherabschnitts 6 erfasst. In der vorliegenden Ausführungsform
wird bewirkt, dass die CPU-Unterbrechung speziell durch das Setzen
des Unterbrechungsanforderungsbits der Deskriptorinformationen auftritt,
und der DMAC kann den Startzeitpunkt der DMA-Datenausgabeoperation
des entsprechenden Bands der Bänder
der Bilddaten in geeigneter Weise festlegen.
-
Gemäß der Datenverarbeitungsvorrichtung und
des DMA-Datenübertragungsverfahrens
der vorliegenden Ausführungsform
ist es möglich,
einen geeigneten Zeitpunkt für
den Beginn der DMA-Datenausgabeoperation zu erfassen, um die gespeicherten Bilddaten
an den Bildspeicher auszugeben, nachdem die Bildeditierungsanforderung
mit den Eingabebilddaten empfangen wurde. Bei der vorliegenden Ausführungsform
ist es möglich,
die Effektivität
der Bilderzeugung zu verbessern, wenn die Bildeditierungsfunktion
mit dem DMA-Controller und dem Bildspeicher ausgeführt wird.
-
In
der oben beschriebenen Ausführungsform wird
die Datenverarbeitungsvorrichtung der vorliegenden Erfindung bei
dem digitalen Kopiersystem angewendet. Die vorliegende Erfindung
ist jedoch nicht auf die oben genannte Ausführungsform beschränkt. Die
Datenverarbeitungsvorrichtung der vorliegenden Erfindung kann alternativ
außerdem
bei einem Faxgerät,
einem Drucker, einem Scanner, einem Netzwerk-Dateiserver oder einem
digitalen komplexen Bilderzeugungssystem mit einer Kombination derartiger
Bilderzeugungsfunktionen angewendet werden.
-
9 zeigt
den Aufbau von Deskriptorinformationen, die in der zweiten bevorzugten
Ausführungsform
der erfindungsgemäßen Datenverarbeitungsvorrichtung
in dem Bildspeicher gespeichert sind.
-
Wie
in 9 gezeigt ist, enthält jeder der Deskriptorinformationsblöcke in der
vorliegenden Ausführungsform
vier Wörter:
die Kettungsadresse 54, die Datenspeicheradresse 55,
die Datenübertragungsleitungszahl 56 und
Formatdaten 57 in ähnlicher
Weise wie in 6 angegeben ist. Ähnlich wie bei
der vorhergehenden Ausführungsform
hält das Deskriptorspeicherregister 62 des
DMA-Controllers 61 einen der Deskriptorinformationsblöcke aus
dem Deskriptorbereich 51 des Bildspeichers 43.
Die Kettungsadresse 54 (oder das erste Wort, das im Register 62 gespeichert
ist) gibt die Deskriptorspeicheradresse des nächsten Deskriptorinformationsblocks an.
Wenn kein nächster
Deskriptorinformationsblock vorhanden ist, ist ein numerischer Wert,
der das Ende der Deskriptorinformationen angibt, in der Kettungsadresse 54 des
Deskriptorinformationsblocks enthalten. Die Datenspeicheradresse 55 (oder
das zweite Wort, das im Register 62 gespeichert ist) gibt die
Startadresse des Bildbereiches 52 des Bildspeichers 43 an,
an den die Bilddaten übertragen
werden sollen. Die Datenübertragungsleitungszahl 56 (oder das
dritte Wort, das im Register 62 gespeichert ist) gibt die
Menge der Bilddaten an, die an den Bildspeicher 43 übertragen
werden sollen. Die Formatdaten 57 (oder das letzte Wort,
das im Register 62 gespeichert ist) gibt die Formatdaten
an, die bei der Steuerung der Lieferung des Unterbrechungssignals
oder anderer Steuersignale an den DMAC 61 (die CPU) verwendet
werden.
-
10 zeigt
die Inhalte der Formatdaten 57 in den Deskriptorinformationen
bei der vorliegenden Ausführungsform.
Wie in 10 gezeigt ist, enthalten in
der vorliegenden Ausführungsform
die Formatdaten 57 in dem Deskriptorinformationsblock ein
Unterbrechungsanforderungsbit 58 an der LSB-Position (niedrigstwertige
Bitposition) der Formatdaten 57 und ein Übertragungsanforderungsbit 59 an
der zweiten LSB-Position der Formatdaten 57.
-
In
der vorliegenden Ausführungsform
wird dann, wenn das Unterbrechungsanforderungsbit 58 der
Formatdaten auf "1" gesetzt ist, das
Unterbrechungssignal an die CPU des Systemsteuerabschnitts 8 geliefert,
um zu bewirken, dass die CPU-Unterbrechung
am Ende der Datenübertragung der
festgelegten Menge an Bilddaten (durch die Datenübertragungsleitungszahl 56 angegeben)
auftritt. Wenn dagegen das Unterbrechungsanforderungsbit 58 der
Formatdaten auf "0" gesetzt ist, wird
am Ende der Datenübertragung
der festgelegten Menge an Bilddaten das Unterbrechungssignal nicht
an die CPU des Systemsteuerabschnitts 8 geliefert.
-
Wenn
ferner in der vorliegenden Ausführungsform
das Übertragungsanforderungsbit 59 der Formatdaten
auf "1" gesetzt ist, wird
das DMA-Übertragungsanforderungssignal
an den DMAC 41 geliefert, um die DMA-Datenübertragung
der festgelegten Menge an Bilddaten (durch die Datenübertragungsleitungszahl 56 angegeben)
auszuführen.
Wenn dagegen das Übertragungsanforderungsbit 59 der
Formatdaten auf "0" gesetzt ist, wird
das DMA-Übertragungsanforderungssig nal
nicht an den DMAC 41 geliefert und die festgelegte Menge
an Bilddaten (durch die Datenübertragungsleitungszahl 56 angegeben) wird
verworfen, ohne dass sie an den Bildspeicher 43 übertragen
wird.
-
Anschließend erfolgt
eine Beschreibung des DMA-Datenübertragungsprozesses,
der durch die Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform
mit den Eingabebilddaten und dem Bildspeicher 43 ausgeführt wird.
Die Eingabebilddaten von dem Bildleseabschnitt 2 werden
durch die Ausführung
des DMA-Datenübertragungsprozesses in
den Bildspeicher 43 übertragen.
-
11 zeigt
einen Deskriptorinformations-Erzeugungsprozess, der durch die Datenverarbeitungsvorrichtung
der vorliegenden Ausführungsform
vor der Ausführung
des DMA-Datenübertragungsprozesses
ausgeführt
wird. In der vorliegenden Ausführungsform
ist die Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform,
die den Deskriptorinformations-Erzeugungsprozess von 11 durchführt, in
dem Systemsteuerabschnitt 8 ausgeführt. In der folgenden Beschreibung
wird die CPU des Systemsteuerabschnitts 8, die den Deskriptorinformations-Erzeugungsprozess
von 11 ausführt, zur
Einfachheit lediglich als CPU bezeichnet.
-
Wie
in 11 gezeigt ist, bestimmt die CPU im Schritt S11,
ob eine Übertragungsanforderung
von dem Bildleseabschnitt 2 empfangen wurde. Wenn das Ergebnis
im Schritt S11 negativ ist, wird die Steuerung der CPU an den Schritt
S11 übertragen.
Wenn das Ergebnis im Schritt 11 positiv ist, wird die Steuerung
der CPU an den nächsten
Schritt S12 übertragen.
Im Einzelnen wird die Ausführung
des Deskriptorinformations-Erzeugungsprozesses von 11 beim
Empfang der Übertragungsanforderung
von dem Bildleseabschnitt 2 begonnen. Eine entsprechende
Anzahl von Deskriptorinformationsblöcken für mehrere Blöcke der
Eingabebilddaten werden durch die Ausführung des Deskriptorinformations-Erzeugungsprozesses
von 11 erzeugt. Es wird angenommen, dass die Eingabebilddaten
von dem Bildleseabschnitt 2 in mehrere Blöcke unterteilt
sind.
-
Die
CPU bestimmt im Schritt S12, ob eine Setzanforderung für eine vordere
Weißlückengrenze mit
dem betreffenden Bilddatenblock empfangen wurde. Die Setzanforderung
für eine
vordere Weißlückengrenze
wird bereitgestellt, um eine Weißlückengrenze am vorderen Ende
einer vollständigen
Seite für
die Bilddatenleitung in der Unterabtastrichtung zu setzen. Wenn
das Ergebnis im Schrrit S12 positiv ist, erzeugt die CPU im Schritt
S13 den ersten Deskriptorinformationsblock von den mehreren Deskriptorinformationsblöcken in
der Weise, dass das Übertragungsanforderungsbit 58 dieses
Blocks auf "0" gesetzt ist und
das Unterbrechungsanforderungsbit 59 dieses Blocks auf "1" gesetzt ist, damit er für die Leitungszahl
geeignet ist, die durch die Setzanforderung für eine vordere Weißlückengrenze
festgelegt ist. Wenn dagegen das Ergebnis im Schritt S12 negativ ist,
wird der Schritt S13 nicht ausgeführt und der nächste Schritt
S14 wird ausgeführt.
-
Die
CPU bestimmt im Schritt S14, ob eine Setzanforderung für eine hintere
Weißlückengrenze mit
dem betreffenden Bilddatenblock empfangen wurde. Die Setzanforderung
für eine
hintere Weißlückengrenze
wird bereitgestellt, um eine Weißlückengrenze am hinteren Ende
einer vollständigen
Seite für
die Bilddatenleitung in der Unterabtastrichtung zu setzen. Wenn
das Ergebnis im Schritt S14 positiv ist, erzeugt die CPU im Schritt
S15 die nachfolgenden Deskriptorinformationsblöcke durch Setzen der Datenübertragungsleitungszahl 56 jedes
Blocks in der Weise, dass die Leitungszahl der restlichen Eingabebilddaten,
vermindert um die Zahl der hinteren Grenze, gleich der Gesamtleitungszahl
der Bilddaten ist, die im Bildspeicher 43 gespeichert werden
sollen. Im Schritt S15 setzt die CPU ferner das Übertragungsanforderungsbit 59 der
Formatdaten jedes Blocks auf "1" und das Unterbrechungsanforderungsbit 58 der Formatdaten
jedes Blocks auf "1".
-
Wenn
dagegen das Ergebnis im Schritt S14 negativ ist, erzeugt die CPU
im Schritt S16 die nachfolgenden Deskriptorinformationsblöcke durch
Setzen der Datenübertragungsleitungszahl 56 jedes Blocks
in der Weise, dass die Leitungszahl der restlichen Eingabebilddaten
gleich der Gesamtleitungszahl der Bilddaten ist, die im Bildspeicher 43 gespeichert
werden sollen. Die CPU setzt ferner im Schritt S16 das Übertragungsanforderungsbit 59 und
das Unterbrechungsanforderungsbit 58 der Formatdaten jedes
Blocks in ähnlicher
Weise wie im Schritt S15.
-
Nachdem
der Schritt S15 oder der Schritt S16 ausgeführt wurde, sendet die CPU der
Systemsteuereinheit 8 ein DMA-Datenübertragungsstartsignal an die
Speichersteuereinheit 42 des Speicherabschnitts 6 und
der Deskriptorinformations-Erzeugungsprozess
von 11 endet.
-
12 zeigt
einen DMA-Datenübertragungsprozess,
der durch die Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform
ausgeführt
wird. Wenn das DMA-Datenübertragungsstartsignal
von der Systemsteuereinheit 8 an der Spei chersteuereinheit 42 empfangen
wird, bewirkt die Speichersteuereinheit 42, dass der Bild-Eingabe/Ausgabe-DMAC 41 die
Ausführung
des DMA-Datenübertragungsprozesses
von 12 beginnt. In der vorliegenden Ausführungsform
ist die Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform,
die den Datenübertragungsprozess
von 12 durchführt,
in dem Bild-Eingabe/Ausgabe-DMAC 41 des
Speicherabschnitts 6 ausgeführt. In der folgenden Beschreibung
wird die CPU des Bild-Eingabe/Ausgabe-DMAC 41, der den
Datenübertragungsprozess
von 12 durchführt,
zur Einfachheit lediglich als CPU bezeichnet.
-
Wie
in 12 gezeigt ist, bestimmt die CPU im Schritt S11,
ob eine Übertragungsanforderung
von dem Bildleseabschnitt 2 empfangen wurde. Wenn das Ergebnis
im Schritt S11 negativ ist, wird die Steuerung der CPU Wie in 12 gezeigt
ist, speichert die CPU im Schritt S21 einen der Deskriptorinformationsblöcke aus
dem Deskriptorbereich 51 des Bildspeichers 43 in
das Deskriptorspeicherregister (das gleiche Register wie das Element 62 in 6)
des DMAC 41.
-
Nachdem
der Schritt S21 ausgeführt
wurde, bestimmt die CPU im Schritt S22, ob das Übertragungsanforderungsbit 59 der
Formatdaten des Deskriptorinformationsblocks auf "1" gesetzt ist. Wenn das Ergebnis im Schritt
S22 positiv ist, führt
die CPU im Schritt S23 die DMA-Datenübertragung des Eingabebilddatenblocks
an den Bildbereich 52 des Bildspeichers 43 aus.
Wenn das Ergebnis im Schritt S22 negativ ist, führt die CPU im Schritt S23
keine DMA-Datenübertragung
aus und verwirft den betreffenden Eingabebilddatenblock. In diesem
Fall wird der betreffende Eingabebilddatenblock nicht im Bildbereich 52 des
Bildspeichers 43 gespeichert.
-
Nachdem
der Schritt S23 oder der Schritt S24 ausgeführt wurde, bestimmt die CPU
im Schritt S25, ob das Unterbrechungsanforderungsbit 58 der Formatdaten
des Deskriptorinformationsblocks auf "1" gesetzt
ist. Wenn das Ergebnis im Schritt S25 positiv ist, sendet die CPU
im Schritt S26 ein Unterbrechungssignal an die CPU des Systemsteuerabschnitts 8.
Andernfalls führt
die CPU den Schritt S26 nicht aus und die Steuerung der CPU wird
an den nächsten
Schritt S27 übertragen.
Die CPU bestimmt im Schritt S27, ob der letzte Block von den Deskriptorinformationsblöcken von
dem Deskriptorbereich 51 des Bildspeichers 43 in
das Deskriptorspeicherregister gespeichert wurde. Wenn das Ergebnis
im Schritt S27 positiv ist, endet der DMA-Datenübertragungsprozess von 12.
Andernfalls wird die Steuerung der CPU an den Schritt S21 übertragen
und die Schritte S21 bis S27 werden wiederholt.
-
Wenn
demzufolge die Bildeditierungsanforderung, wie etwa die Weißlückengrenzen-Setzanforderung,
in den Eingabebilddaten enthalten ist, speichert die Datenverarbeitungsvorrichtung
der vorliegenden Ausführungsform
lediglich die Bilddatenblöcke
in dem Bildspeicher und speichert nicht zusätzlich die Bildeditierungsanforderung
in dem Bildspeicher. Bei der vorliegenden Ausführungsform ist es möglich, den
Umfang der Speicherung in dem Bildspeicher einzusparen und die Effektivität der Bilderzeugung
zu verbessern, wenn die Bildeditierungsfunktion mit dem DMA-Controller
und dem Bildspeicher ausgeführt
wird.
-
Wenn
in der oben beschriebenen Ausführungsform
das Übertragungsanforderungsbit
der Formatdaten der Deskriptorinformationen auf "0" gesetzt ist,
werden die Eingabebilddaten von dem Bildleseabschnitt 2 verworfen.
Wenn alternativ die Bildeditierungsfunktion ausgeführt wird,
nachdem die Eingabebilddaten im Bildspeicher gespeichert wurden, kann
das Verwerfen der Eingabebilddaten nach Anforderung der Bedienperson
wahlweise ausgeführt werden.
-
Wenn
in der oben beschriebenen Ausführungsform
das Unterbrechungsanforderungsbit der Formatdaten der Deskriptorinformationen
auf "1" gesetzt ist, wird
das Unterbrechungssignal an die CPU des Systemsteuerabschnitts 8 gesendet.
Es ist gemäß dem Datenverarbeitungsvorrichtung
der vorliegenden Ausführungsform
möglich,
einen geeigneten Zeitpunkt für
den Beginn der DMA-Datenausgabeoperation zu erfassen, um die gespeicherten
Bilddaten an den Bildspeicher auszugeben, nachdem die Bildeditierungsanforderung
mit den Eingabebilddaten ähnlich
wie bei der vorhergehenden Ausführungsform
von 7A empfangen wurde.
-
13 zeigt
einen Deskriptorinformations-Erzeugungsprozess, der durch eine dritte
bevorzugte Ausführungsform
der erfindungsgemäßen Datenverarbeitungsvorrichtung
ausgeführt
wird.
-
Wenn
nochmals in Bezug auf 10 in der vorliegenden Ausführungsform
das Unterbrechungsanforderungsbit 58 der Formatdaten auf "1" gesetzt ist, wird das Unterbrechungssignal
an die CPU des Systemsteuerabschnitts 8 geliefert, um zu bewirken, dass
die CPU-Unterbrechung am Ende der Datenübertragung der festgelegten
Menge an Bilddaten (angegeben durch die Datenübertragungsleitungszahl 56)
auftritt. Wenn dagegen das Unterbrechungsanforderungsbit 58 der
Formatdaten auf "0" gesetzt ist, wird
am Ende der Datenübertragung
der festgelegten Menge an Bilddaten kein Unterbrechungssignal an die
CPU des Systemsteuerabschnitts 8 geliefert.
-
Wenn
ferner in der vorliegenden Ausführungsform
das Übertragungsanforderungsbit 59 der Formatdaten
auf "0" gesetzt ist, wird
das DMA-Übertragungsanforderungssignal
an den DMAC 41 geliefert, um die DMA-Datenübertragung
der festgelegten Menge an Bilddaten (angegeben durch die Datenübertragungsleitungszahl 56)
auszuführen.
Wenn dagegen das Übertragungsanforderungsbit 59 der
Formatdaten auf "1" gesetzt ist, wird
kein DMA-Übertragungsanforderungssignal
an den DMAC 41 geliefert und statt dessen wird die festgelegte
Menge an weißen
Daten (angegeben durch die Datenübertragungsleitungszahl 56)
von dem ROM des DMAC 41 an den Bildspeicher 43 geliefert.
-
Der
Deskriptorinformations-Erzeugungsprozess, der in 13 gezeigt
ist, wird vor der Ausführung
des DMA-Datenübertragungsprozesses
ausgeführt.
In der vorliegenden Ausführungsform
ist die Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform,
die den Deskriptorinformations-Erzeugungsprozess von 13 durchführt, in
dem Systemsteuerabschnitt 8 ausgeführt. In der folgenden Beschreibung
wird die CPU des Systemsteuerabschnitts 8, die den Deskriptorinformations-Erzeugungsprozess
von 13 durchführt,
zur Einfachheit lediglich als CPU bezeichnet.
-
Wie
in 13 gezeigt ist, bestimmt die CPU im Schritt S31,
ob eine Übertragungsanforderung von
dem Bildleseabschnitt 2 empfangen wurde. Wenn das Ergebnis
im Schritt S31 negativ ist, wird die Steuerung der CPU an den Schritt
S31 übertragen.
Wenn das Ergebnis im Schritt S31 positiv ist, wird die Steuerung
der CPU an den nächsten
Schritt S32 übertragen.
Im Einzelnen wird die Ausführung des
Deskriptorinformations-Erzeugungsprozesses von 13 durch
die CPU beim Empfang der Übertragungsanforderung
von dem Bildleseabschnitt 2 begonnen. Eine entsprechende
Anzahl von Deskriptorinformationsblöcken für mehrere Blöcke der
Eingabebilddaten werden durch die Ausführung des Deskriptorinformations-Erzeugungsprozesses
von 13 erzeugt. Es wird angenommen, dass die Eingabebilddaten
von dem Bildleseabschnitt 2 in mehrere Blöcke unterteilt
sind.
-
Die
CPU bestimmt im Schritt S32, ob eine Setzanforderung für eine vordere
Weißlückengrenze mit
dem betreffenden Bilddatenblock empfangen wurde. Wenn das Ergebnis
im Schritt S32 positiv ist, erzeugt die CPU im Schritt S33 den ersten
Deskriptorinformationsblock von den mehreren Deskriptorinformationsblöcken in
der Weise, dass das Übertragungsanforderungsbit 59 dieses
Blocks auf "1" gesetzt ist und
das Unterbrechungsanforderungsbit 58 dieses Blocks auf "1" gesetzt ist, damit er an die Leitungszahl
angepasst ist, die durch die Setzanforderung für eine vordere Weißlückengrenze
festgelegt ist. Wenn dagegen das Ergebnis im Schritt S32 negativ
ist, wird der Schritt S33 nicht ausgeführt und der nächste Schritt
S34 wird ausgeführt.
-
Die
CPU bestimmt im Schritt S34, ob eine Setzanforderung für eine hintere
Weißlückengrenze mit
dem betreffenden Bilddatenblock empfangen wurde. Wenn das Ergebnis
im Schritt S34 positiv ist, erzeugt die CPU im Schritt S35 die nachfolgenden Deskriptorinformationsblöcke außer dem
letzten Block in der Weise, dass das Übertragungsanforderungsbit 59 der
Formatdaten jedes Blocks auf "0" gesetzt ist und
das Unterbrechungsanforderungsbit 58 der Formatdaten jedes
Blocks auf "1" gesetzt ist. Nachdem
der Schritt S35 ausgeführt
wurde, erzeugt die CPU im Schritt S36 den letzten Block in der Weise,
dass die Datenübertragungsleitungszahl
dieses Blocks für
die Leitungszahl geeignet ist, die durch die Setzanforderung für eine hintere
Weißlückengrenze festgelegt
ist, wobei das Übertragungsanforderungsbit 59 der
Formatdaten dieses Blocks auf "1" gesetzt ist und
das Unterbrechungsanforderungsbit 58 der Formatdaten dieses
Blocks auf "1" gesetzt ist.
-
Wenn
dagegen das Ergebnis im Schritt S44 negativ ist, erzeugt die CPU
die nachfolgenden Deskriptorinformationsblöcke in der Weise, dass das Übertragungsanforderungsbit 59 der
Formatdaten jedes Blocks auf "0" gesetzt ist und
das Unterbrechungsanforderungsbit 58 der Formatdaten jedes Blocks
auf "1" gesetzt ist.
-
Nachdem
der Schritt S36 oder der Schritt S37 ausgeführt wurde, sendet die CPU des
Systemsteuerabschnitts 8 ein DMA-Datenübertragungsstartsignal an die Speichersteuereinheit 42 des
Speicherabschnitts 6 und der Deskriptorinformations-Erzeugungsprozess
von 14 endet.
-
14 zeigt
einen DMA-Datenübertragungsprozess,
der durch die Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform
ausgeführt
wird. Wenn das DMA-Datenübertragungsstartsignal
von dem Systemsteuerabschnitt 8 an der Speichersteuereinheit 42 empfangen
wird, bewirkt die Speichersteuereinheit 42, dass der Bild-Eingabe/Ausgabe-DMAC 41 die
Ausführung
des Deskriptorinformations-Erzeugungsprozesses von 14 beginnt.
In der vorliegenden Ausführungsform
ist die Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform,
die den Deskriptorinformations-Erzeugungsprozess von 14 durchführt, in
dem Bild-Eingabe/Ausgabe-DMAC 41 des Speicherabschnitts 6 ausgeführt. In
der folgenden Beschreibung wird die CPU des Bild-Eingabe/Ausgabe-DMAC 41, die
den Deskriptorinformations-Erzeugungsprozess von 14 durchführt, zur
Einfachheit lediglich als CPU bezeichnet.
-
Wie
in 14 gezeigt ist, speichert die CPU im Schritt S41
einen der Deskriptorinformationsblöcke von dem Deskriptorbereich 51 des
Bildspeichers 43 in das Deskriptorspeicherregister (das
das gleiche Register wie das Element 62 in 6 ist)
des DMAC 41.
-
Nachdem
der Schritt S41 ausgeführt
wurde, bestimmt die CPU im Schritt S42, ob das Übertragungsanforderungsbit 59 der
Formatdaten des Deskriptorinformationsblocks auf "0" gesetzt ist. Wenn das Ergebnis im Schritt
S42 positiv ist, führt
die CPU im Schritt S43 die DMA-Datenübertragung des Eingabebilddatenblocks
an den Bildbereich 52 des Bildspeichers 43 aus.
Wenn das Ergebnis im Schritt 42 negativ ist, führt die
CPU im Schritt S44 die DMA-Datenübertragung
der festgelegten Menge weißer
Daten von dem ROM des DMAC 41 an den Bildbereich 52 des
Bildspeichers 43 aus. In diesem Fall wird der betreffende
Eingabebilddatenblock nicht in dem Bildbereich 52 des Bildspeichers 43 gespeichert,
sondern die weißen
Daten werden in dem Bildbereich 52 des Bildspeichers 43 gespeichert.
-
Nachdem
der Schritt S43 oder der Schritt S44 ausgeführt wurde, bestimmt die CPU
im Schritt S45, ob das Unterbrechungsanforderungsbit 58 der Formatdaten
des Deskriptorinformationsblocks auf "1" gesetzt
ist. Wenn das Ergebnis im Schritt S45 positiv ist, sendet die CPU
ein Unterbrechungssignal an die CPU des Sys temsteuerabschnitts 8.
Andernfalls führt
die CPU den Schritt S46 nicht aus und die Steuerung der CPU wird
an den nächsten
Schritt S47 übertragen.
Die CPU bestimmt im Schritt S47, ob der letzte Block von den Deskriptorinformationsblöcken aus
dem Deskriptorbereich 51 des Bildspeichers 43 in
dem Deskriptorspeicherregister gespeichert ist. Wenn das Ergebnis
im Schritt S47 positiv ist, endet der DMA-Datenübertragungsprozess von 14. Andernfalls
wird die Steuerung der CPU an den Schritt S41 übertragen und die Schritte
S41 bis S47 werden wiederholt.
-
Demzufolge
speichert die Datenverarbeitungsvorrichtung der vorliegenden Ausführungsform dann,
wenn die Bildeditierungsanforderung, wie etwa die Weißlückengrenzen-Setzanforderung,
in den Eingabebilddaten enthalten ist, die Bilddatenblöcke und die
weißen
Daten in dem Bildspeicher und speichert die Bildeditierungsanforderung
nicht zusätzlich
in dem Bildspeicher. Es ist bei der vorliegenden Ausführungsform
möglich,
am Umfang der Speicherung des Bildspeichers einzusparen und die
Effektivität
der Bilderzeugung zu verbessern, wenn die Bildeditierungsfunktion
mit dem DMA-Controller und dem Bildspeicher ausgeführt wird.
-
In
der oben beschriebenen Ausführungsform werden
die weißen
Daten von dem DMAC 41 dann, wenn das Übertragungsanforderungsbit
der Formatdaten der Deskriptorinformationen auf "1" gesetzt
ist, in dem Bildspeicher 43 gespeichert. Alternativ kann dann,
wenn das Übertragungsanforderungsbit
der Formatdaten der Deskriptorinformationen auf "1" gesetzt
ist, das Verwerfen der Eingabebilddaten wahlweise gemäß der Anforderung
der Bedienperson ausgeführt
werden.
-
Wenn
in der oben beschriebenen Ausführungsform
das Unterbrechungsanforderungsbit der Formatdaten der Deskriptorinformationen
auf "1" gesetzt ist, wird
das Unterbrechungssignal an die CPU des Systemsteuerabschnitts 8 gesendet.
Gemäß der Datenverarbeitungsvorrichtung
der vorliegenden Ausführungsform
ist es möglich,
einen geeigneten Zeitpunkt für
den Beginn der DMA-Datenausgabeoperation zu erfassen, um die gespeicherten
Bilddaten an den Bildspeicher auszugeben, nachdem die Bildeditierungsanforderung
mit den Eingabebilddaten ähnlich
wie in der vorhergehenden Ausführungsform von 7A empfangen
wurde.
-
Die
vorliegende Erfindung ist nicht auf die oben beschriebenen Ausführungsformen
beschränkt und
Variationen oder Modifikationen können ausgeführt werden, ohne vom Umfang
der vorliegenden Erfindung abzuweichen.