-
GEBIET DER
ERFINDUNG
-
Die
vorliegende Erfindung bezieht sich auf eine Hochfrequenz-Identifizierungsvorrichtung (RFID:
Radio Frequency Identification Device), wobei ein Transceiver mit
einem oder mehreren Identifikationsetiketten kommuniziert, die zu
identifizierenden oder zu verfolgenden Gegenständen zugeordnet sind. Insbesondere
betrifft die Erfindung eine Vorrichtung zur Synchronisierung der
Zeitsteuerung der Abtastung in dem Transceiver.
-
HINTERGRUND
DER ERFINDUNG
-
Bei
einer typischen Hochfrequenz-Identifizierungsvorrichtung sendet
ein Transceiver ein Trägerreferenzsignal,
das von der Antenne einer Etikett-Schaltung aufgenommen wird. Das
Trägersignal fährt die
Etikett-Schaltung hoch, die ein amplitudenmoduliertes Daten- und/oder
Identifikationssignal erzeugt, das von der Transceiver-Antenne aufgenommen
und durch Empfängerschaltungen
in dem Transceiver verarbeitet wird. Auf Grund verschiedener Faktoren,
wie etwa Bauelementtoleranzen, ist das Abtasten des modulierten
Trägersignals
mittels des Referenzsignals schwer zu optimieren, da sich die ideale
Amplitudenmodulation in eine Kombination aus Amplituden- und Phasenmodulation
oder in extremen Fällen
in eine reine Phasenmodulation umwandeln kann.
-
STAND DER
TECHNIK
-
Es
sind verschiedene Verfahren angewendet worden, um das Problem zu
lösen,
darunter Einhüllendendetektion,
I/Q-Detektion und AST (Adaptive Abtastzeit). Jedes der bekannten
Verfahren weist einen oder mehrere Nachteile auf, die von einer
Verschlechterung der Leistungsfähigkeit
bis zur Notwendigkeit einer mikroprozessorgesteuerten Rückkopplungsschleife
reichen.
-
Die
Anwendungsbeschreibungen AN97070, S. 24–30, und AN98080, S. 28–40, von
Philips Semiconductors stellen das Verfahren der adaptiven Abtastzeit
dar. Diese Literaturquellen lehren, dass Daten aus dem modulierten
Trägersignal
gewonnen werden können,
selbst wenn das Signal phasen- und/oder amplitudenmoduliert ist,
vorausgesetzt, das modulierte Trägersignal
wird zu einem optimalen Zeitpunkt 2x abgetastet, wobei x der ideale
Phasenwinkel abzüglich
dem gemes senen Phasenwinkel zwischen dem Trägerreferenzsignal und dem modulierten
Trägersignal
ist.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Eine
Aufgabe der vorliegenden Erfindung ist es, eine Hochfrequenz-Identifizierungsvorrichtung
zu schaffen, wobei ein Etikett-Leser ein Hochfrequenz-Trägerreferenzsignal
sendet und eine Etikett-Schaltung das Referenzsignal moduliert,
um ein moduliertes Datensignal zu erzeugen, das zu dem Etikett-Leser
zurückgeleitet
wird, wobei der Etikett-Leser dadurch gekennzeichnet ist, dass er
umfasst:
eine Verzögerungsverriegelungsschleife,
die ein Abtastsignal erzeugt, das mit dem Referenzsignal phasenverriegelt
ist;
Detektormittel, die eine Phasendifferenz zwischen dem
Referenzsignal und dem Datensignal erfassen; und
Mittel, die
in Reaktion auf die Detektormittel ein Offset-Signal in die Verzögerungsverriegelungsschleife einleiten,
wodurch das Abtastsignal mit dem Referenzsignal mit einer Phasendifferenz
phasenverriegelt wird, die gleich der doppelten erfassten Phasendifferenz
zwischen dem Referenzsignal und dem Datensignal ist.
-
In
einer bevorzugten Ausführungsform
umfassen die Detektormittel einen Doppelflanken-Phasendetektor,
der die Phasendifferenz sowohl zwischen den Vorderflanken des Referenz-
und Datensignals als auch zwischen den Hinterflanken dieser Signale
misst und zwei Impulse erzeugt, die eine Gesamtdauer haben, die
zum Doppelten der Phasendifferenz proportional ist.
-
Eine
weitere Aufgabe der Erfindung ist, eine Hochfrequenz-Identifizierungsvorrichtung
wie oben beschrieben zu schaffen, wobei die Mittel zum Einleiten
eines Offset-Signals in die Verzögerungsverriegelungsschleife
Stromgeneratoren umfassen, die einen Filterkondensator in der Verzögerungsverriegelungsschleife
laden, wobei die Stromgeneratoren über Schalter, die durch von
dem Doppelflanken-Phasendetektor ausgegebene Impulse gesteuert werden,
an den Kondensator angeschlossen sind. Wenn das Referenzsignal dem
Datensignal vorhergeht, ist ein Generator für positiven Strom mit dem Kondensator
verbunden, und wenn das Datensignal dem Referenzsignal vorhergeht,
ist ein Generator für negativen
Strom mit dem Kondensator verbunden.
-
Eine
weitere Aufgabe der Erfindung ist es, eine Hochfrequenz-Identifizierungsvorrichtung
wie oben beschrieben zu schaffen, wobei die Spannung an dem Kondensator
die Verzögerung
steuert, die dem Referenzsignal verliehen wird, um das Abtastsignal
zu erzeugen. Die Verzögerungsverriegelungsschleife
enthält
einen weiteren Phasendetektor, der ein Ausgangssignal erzeugt, das
proportional zu der Phasendifferenz zwischen den Abtast- und Referenzsignalen
ist. Das von dem weiteren Phasendetektor ausgegebene Signal steuert
Schalter, die einen Generator für
positiven Strom mit dem Filterkondensator verbinden, wenn das Abtastsignal
dem Referenzsignal vorhergeht, oder einen Generator für negativen Strom
mit dem Kondensator verbinden, wenn das Referenzsignal dem Abtastsignal
vorhergeht.
-
Die
Verzögerungsverriegelungsschleife
kann mit mehreren Verzögerungselementen
ausgeführt sein,
wodurch eine I/Q-Demodulation des zu dem Etikett-Leser zurückgeschickten modulierten Datensignals
ermöglicht
wird.
-
Weitere
Aufgaben und Vorteile der Erfindung werden anhand der folgenden
Beschreibung und der beigefügten
Zeichnung offensichtlich.
-
KURZBESCHREIBUNG
DER ZEICHNUNG
-
1 ist
eine Prinzipskizze zur Veranschaulichung der Hauptbestandteile eines
Hochfrequenz-Identifizierungssystems;
-
2 ist
ein Blockdiagramm, das die Komponenten eines Regelkreises gemäß der Erfindung zeigt;
-
3 zeigt
Einzelheiten des Doppelflanken-Phasendetektors von 2;
-
4 veranschaulicht
Einzelheiten des in 2 gezeigten Phasendetektors;
-
5 veranschaulicht
Einzelheiten der Offset-Ladungspumpe und des Schleifenfilters, die
in 2 gezeigt sind;
-
6 zeigt
Einzelheiten der steuerbaren Verzögerungsschaltung von 2;
und
-
7 ist
ein Impulsplan, der die Zeitsteuerung verschiedener Signale in dem
Regelkreis von 2 veranschaulicht.
-
AUSFÜHRLICHE
BESCHREIBUNG DER ERFINDUNG
-
1 veranschaulicht
eine typische Hochfrequenz-Identifizierungsvorrichtung 10,
die eine Etikett-Schaltung 12 mit einer Antenne 14 und
einen Transceiver, der als ein Oszillator 16 veranschaulicht ist,
eine Antenne 18 und einen Empfänger 20 umfasst. Der
Oszillator 16 erzeugt ein Hochfrequenz-Trägerreferenzsignal,
das an die Antenne 18 angelegt wird. Die Antenne 18 erzeugt
ein hochfrequentes elektromagnetisches Feld 24, das von
der Etikett-Schaltungs-Antenne 14 jeder Etikett-Schaltung 12,
die in das hochfrequente Feld eingebracht wird, aufgenommen wird.
Das Trägersignal
stellt Energie für
die Etikett-Schaltung 12 bereit, und die Etikett-Schaltung
führt in
einer bekannten Weise eine Amplitudenmodulation des Trägersignals
durch, um ein Datensignal zu erzeugen, das über die Antennen 14 und 18 zu
dem Empfänger 20 zurückgeschickt wird.
-
Bauelementtoleranzen
und andere Faktoren können
die Amplitudenmodulation in eine Phasenmodulation umwandeln, so
dass das Datensignal in Bezug auf das Trägerreferenzsignal um irgendeinen Winkel
x phasenverschoben wird. Gemäß der Erfindung
ist der Empfänger 20 mit
einem Regelkreis 30 (2) versehen,
der x effektiv ermittelt und ein Abtastsignal (DLYOUT) erzeugt,
das in Bezug auf das Trägerreferenzsignal
um 2x verzögert
ist. Das Abtastsignal kann dann in dem Empfänger 20 benutzt werden,
um das von der Etikett-Schaltung 12 zurückgeschickte Datensignal zum
optimalen Zeitpunkt abzutasten.
-
Der
Regelkreis 30 umfasst einen Doppelflanken-Phasendetektor 32,
einen Phasendetektor 34, eine Offset-Ladungspumpe 36,
ein Schleifenfilter 38 und eine steuerbare Verzögerung (DLY) 40.
Das Trägerreferenzsignal
von dem Oszillator 16 wird mittels eines Signalformers 22 (1)
in Rechteckform gebracht, um das Signal REF zu erzeugen, das an
einen Eingang B des Doppelflanken-Phasendetektors 32, einen
Eingang A des Phasendetektors 34 und einen ersten Eingang
der DLY 40 angelegt wird. Das zu dem Empfänger 20 zurückgeschickte
Datensignal wird mittels eines Verstärkers 26 verstärkt und
mittels eines Signalformers 28 in Rechteckform gebracht, um
das Signal DATA zu erzeugen, das an einen Eingang A des Doppelflanken-Phasendetektors 32 angelegt
wird.
-
Der
Doppelflanken-Phasendetektor 32 erfasst Nulldurchgänge der
Signale REF und DATA und erzeugt ein Signal UPA, wenn REF DATA vorhergeht, oder
ein Signal DOWNA, wenn DATA REF vorhergeht. Wie aus 3 ersichtlich
ist, umfasst der Doppelflanken-Phasendetektor 32 vier D-Flipflops 42, 44, 46 und 48, zwei
Inverter 50 und 52, zwei NAND-Gatter 54 und 56 und
zwei ODER-Schaltungen 58 und 60.
-
Das
Signal REF wird an das Flipflop 42 angelegt und mittels
des Inverters 50 invertiert, bevor es an das Flipflop 46 angelegt
wird. Das Signal DATA wird an das Flipflop 44 angelegt
und mittels des Inverters 52 invertiert, bevor es an das
Flipflop 48 angelegt wird. Das Ausgangssignal des Flipflops 42 ist das
Signal UP1, das an das ODER-Gatter 58 und einen ersten
Eingang des NAND-Gatters 54 angelegt wird. Das Ausgangssignal
des Flipflops 44 ist das Signal DOWN1, das an das ODER-Gatter 60 und
einen zweiten Eingang des NAND-Gatters 54 angelegt wird.
In gleicher Weise ist das Ausgangssignal des Flipflops 46 das
Signal UP2, das an das ODER-Gatter 58 und einen ersten
Eingang des NAND-Gatters 56 angelegt wird, und das Ausgangssignal
des Flipflops 48 ist das Signal DOWN2, das an das ODER-Gatter 60 und
einen zweiten Eingang des NAND-Gatters 56 angelegt wird.
Der Ausgang des NAND-Gatters 54 ist mit dem Rücksetzeingang
des Flipflops 42 und des Flipflops 44 verbunden,
während der
Ausgang des NAND-Gatters 56 mit dem Rücksetzeingang des Flipflops 46 und
des Flipflops 48 verbunden ist.
-
In 3 und 7 arbeitet
der Doppelflanken-Phasendetektor 32 unter der Annahme,
dass das Signal REF dem Signal DATA vorhergeht, folgendermaßen: Wenn
das Signal REF die Nulllinie in positiver Richtung überquert,
setzt es das Flipflop 42, wodurch das Signal UP1 erzeugt
wird, das einen Eingang des NAND-Gatters 54 freigibt.
Das Signal UP1 durchläuft
das ODER-Gatter 58, um zu dem Signal UPA zu werden. Dieses
Signal wird an einen elektronischen Schalter 70 (5)
in der Offset-Ladungspumpe 36 angelegt.
-
Wenn
das Signal DATA die Nulllinie in positiver Richtung überquert,
setzt es das Flipflop 44, wodurch das Signal DOWN1 erzeugt
wird. Dieses Signal durchläuft
das ODER-Gattter 60, um zu dem Signal DOWNA (in 7 nicht
gezeigt) zu werden, das an einen elektronischen Schalter 72 (5)
in der Offset-Ladungspumpe 36 angelegt
wird. Das Signal DOWNA dauert nur einen Moment lang an. Sobald das
Flipflop 44 gesetzt ist, gibt sein Ausgangssignal den zweiten
Eingang des NAND-Gatters 54 frei, und das Ausgangssignal
des NAND-Gatters setzt die Flipflops 42 und 44 zurück, wodurch
sowohl UPA als auch DOWNA beendet werden.
-
Wenn
das Signal REF die Nulllinie in negativer Richtung überquert,
setzt das Ausgangssignal des Inverters 50 das Flipflop 46,
wodurch das Signal UP2 erzeugt wird, das einen Eingang des NAND-Gatters 56 freigibt.
Das Signal UP2 durchläuft das
ODER-Gatter 58, um zu dem Signal UPA zu werden, das an
den elektronischen Schalter 70 in der Offset-Ladungspumpe 36 angelegt
wird.
-
Wenn
das Signal DATA die Nulllinie in negativer Richtung überquert,
setzt es das Flipflop 48, wodurch das Signal DOWN2 erzeugt
wird. Dieses Signal durchläuft
das ODER-Gatter 60, um zu dem Signal DOWNA zu werden, das
an den elektronischen Schalter 72 in der Offset-Ladungspumpe 36 angelegt wird.
Wiederum dauert das Signal DOWNA nur einen Moment lang an. Sobald
das Flipflop 44 gesetzt ist, gibt sein Ausgangssignal den
zweiten Eingang des NAND-Gatters 56 frei,
und das Ausgangssignal des NAND-Gatters setzt die Flipflops 46 und 48 zurück, wodurch
sowohl UPA als auch DOWNA beendet werden.
-
Aus
der vorhergehenden Beschreibung geht hervor, dass die Flipflops 42 und 44 die
Vorderflanken der Signale REF bzw. DATA erfassen und das Signal
UPA erzeugen, das eine Dauer hat, die proportional zu dem Fehler
oder der Differenz in der Phase zwischen den Vorderflanken der zwei
Signale ist. In gleicher Weise erfassen die Flipflops 46 und 48 die Hinterflanken
der Signale REF bzw. DATA und erzeugen wiederum das Signal UPA,
das proportional zu der Phasendifferenz zwischen den Hinterflanken
der zwei Signale ist. Folglich ist über einen Zyklus die Dauer
von UPA zum Doppelten des Phasenfehlers zwischen den Signalen REF
und DATA proportional.
-
Wenn
das Signal DATA dem Signal REF vorhergeht, erzeugt der Detektor 32 zwei
Impulse des Signals DOWNA, wobei die Gesamtdauer der zwei Impulse
zum Doppelten der Phasendifferenz zwischen den Signalen DATA und
REF proportional ist. In diesem Fall setzen die Nulldurchgänge des
Signals DATA entweder das Flipflop 44 (bei Überquerungen
der Nulllinie in positiver Richtung) oder das Flipflop 48 (bei Überquerungen
in negativer Richtung), um das Signal DOWNA zu erzeugen. Das Signal DOWNA
wird beendet, wenn das Flipflop 42 oder das Flipflop 46 durch
das Signal REF gesetzt ist, da das Setzen des Flipflops 42 bewirkt,
dass das NAND-Gatter sowohl das Flipflop 42 als auch das Flipflop 44 zurücksetzt,
und das Setzen des Flipflops 46 bewirkt, dass das NAND-Gatter 56 das
Flipflop 44 und das Flipflop 48 zurücksetzt.
-
Wie
in 4 gezeigt ist, umfasst der Phasendetektor 34 zwei
D-Flipflops 62 und 64 mit Ausgängen, die an ein NAND-Gatter 66 angeschlossen sind.
Der Phasendetektor 34 ermittelt die Phasendifferenz zwischen
den Vorderflanken des Signals REF und des Regelkreis-Rückführsignals
DLYOUT, das von einer steuer baren Verzögerung 40 abgeleitet
ist, wie anschließend
beschrieben wird. Wenn das Signal DLYOUT dem Signal REF vorhergeht,
dann wird das Flipflop 62 gesetzt, wenn DLYOUT positiv
wird. Das Flipflop 62 erzeugt das Signal UPB, das an einen elektronischen
Schalter 74 (5) in der Offset-Ladungspumpe 36 angelegt
wird. Anschließend,
wenn das Signal REF positiv wird, gibt es das NAND-Gatter 66 frei,
und das Ausgangssignal des NAND-Gatters setzt sowohl das Flipflop 62 als
auch das Flipflop 64 zurück, wodurch das Signal UPB
beendet wird.
-
Wenn
das Signal REF dem Signal DLYOUT vorhergeht, dann setzt REF zuerst
das Flipflop 64, um das Signal DOWNB zu erzeugen, und dieses
Signal wird an einen elektronischen Schalter 76 in der Offset-Ladungspumpe 36 angelegt.
DOWNB wird beendet, wenn das Signal DLYOUT positiv wird, um das Flipflop 62 zu
setzen, und setzt dann durch das NAND-Gatter 66 sowohl
das Flipflop 62 als auch das Flipflop 64 zurück.
-
Wie
in 5 gezeigt ist, umfasst die Offset-Ladungspumpe 36 die
zuvor erwähnten
elektronischen Schalter 70, 72, 74 und 76 sowie
ein Stromerzeugungsmittel, das als zwei Generatoren für positiven
Strom, 78 und 80, und zwei Generatoren für negativen
Strom, 82 und 84, veranschaulicht ist. Die Generatoren 78 und 80 für positiven
Strom sind durch elektronische Schalter 70 bzw. 74 an
die Offset-Pumpen-Ausgangsleitung 86 angeschlossen, während die
Generatoren 82 und 84 für negativen Strom über elektronische
Schalter 72 bzw. 76 an die Ausgangsleitung 86 angeschlossen
sind.
-
Die
Ausgangsleitung 86 der Offset-Ladungspumpe ist über das
Schleifenfilter 36 an vier Stromgeneratoren 88 (6)
in der steuerbaren Verzögerungsschaltung 40 angeschlossen.
Die steuerbare Verzögerungsschaltung 40 umfasst
ferner vier steuerbare Verzögerungsverstärker 90,
die in Reihe geschaltet sind, wobei das Signal REF an den ersten Verstärker in
der Reihe angelegt wird. Das Ausgangssignal des letzten Verstärkers in
der Reihe ist das Signal DLYOUT, das an den Phasendetektor 34 angelegt
wird und das außerdem
in Empfängerschaltungen 20 benutzt
wird, um das Signal DATA abzutasten, um die Daten von dem modulierten
Trägersignal,
das von der Etikett-Schaltung 12 gesendet wird, zu gewinnen.
-
Die
steuerbare Verzögerungsschaltung 40 braucht
nicht wie gezeigt ausgeführt
zu sein. Es kann eine beliebige Art steuerbarer Verzögerungselemente
benutzt werden. Die Verzögerungsschaltung 40 kann
auch als eine einzige steuerbare Verzögerung ausgeführt sein.
Jedoch ermöglicht
eine Verzögerungsschal tung,
die vier steuerbare Verzögerungselemente
umfasst, eine Quadratur-(I/Q-)Detektion des Eingangssignals. Das
Signal DELAYOUT90DEG am Ausgang des vorletzten Verzögerungsverstärkers eilt dem
Signal DELAYOUT 90 Grad voraus. Diese zwei Signale können für eine I/Q-Detektion
der Daten an einen (nicht gezeigten) I/Q-Demodulator in den Empfängerschaltungen 20 angelegt
werden.
-
Der
Phasendetektor 34, die Offset-Ladungspumpe 36,
das Filter 38 und die steuerbare Verzögerung 40 schließen in sich
eine Verzögerungsverriegelungsschleife
ein, die bei Abwesenheit von Signalen von dem Doppelflanken-Phasendetektor 32 das
Signal DLYOUT erzeugt, das mit dem Signal REF in Phase ist. Wenn
das Signal REF eine Phasenverschiebung in der Weise erfahren sollte,
dass es dem Signal DLYOUT vorhergeht, erzeugt der Phasendetektor 32 das
Signal DOWNB, um den Schalter 76 (5) zu aktivieren
und den Generator 84 für
negativen Strom an die Ausgangsleitung 86 der Offset-Ladungspumpe 36 anzuschließen. Dies
bewirkt einen Spannungsabfall an dem Kondensator des Filters 38 und
eine entsprechende Abnahme bei dem Steuersignal DCONT, das an den
Stromgeneratoren 88 (6) anliegt.
Als Reaktion auf eine Abnahme bei dem Steuersignal DCONT erhöhen die
Stromgeneratoren 88 die Ströme, die in die Verzögerungsverstärker 90 eingespeist
werden, so dass die Verzögerung des
Signals REF in jedem Verstärker
um ein Viertel der Phasendifferenz zwischen den Signalen REF und DLYOUT,
wie von dem Phasendetektor 34 ermittelt, vermindert wird
und das Signal DLYOUT in Phase zu dem Signal REF gebracht wird.
Die Bandbreite der Verzögerungsverriegelungsschleife
muss gering sein, um Jitter zu minimieren.
-
Andererseits,
wenn der Phasendetektor 34 feststellt, dass das Signal
REF dem Signal DLYOUT nacheilt, erzeugt der Detektor das Signal
UPB, um einen elektronischen Schalter 74 einzuschalten,
wodurch die Spannung an der Ausgangsleitung 86 erhöht wird.
Die resultierende Zunahme des Steuersignals DCONT bewirkt einen
Abfall bei den Steuersignalen, die an den Verzögerungsverstärkern 90 anliegen,
so dass die Verzögerung,
die dem Signal REF durch die Reihe von Verzögerungsverstärkern verliehen
wird, um einen Betrag erhöht
wird, der gleich der Phasendifferenz zwischen den Signalen REF und DLYOUT,
wie von dem Phasendetektor 34 erfasst, ist, wodurch das
Signal DLYOUT in Phase zu dem Signal REF gebracht wird.
-
Der
Doppelflanken-Phasendetektor 32 und die Schalter 70 und 72 in
der Offset-Ladungspumpe 36 umfassen ein Mittel zum Einbringen
einer Phasenver schiebung in die Funktionsweise der Verzögerungsverriegelungsschaltung,
so dass das Signal DLYOUT, statt in Phase mit dem Signal REF verriegelt
zu werden, mit einer Phasenverschiebung von 2x zu dem Signal REF
verriegelt wird, wobei x die Phasendifferenz zwischen dem Trägerreferenzsignal REF
und dem modulierten Signal DATA ist, das von der Etikett-Schaltung 12 zu
dem Leser zurückgeschickt
wird. Der Doppelflanken-Phasendetektor 32 ermittelt die
Phasendifferenz zwischen den Signalen REF und DATA wie zuvor beschrieben
und erzeugt eines der Signale UPA oder DOWNA, je nachdem, welches
der Signale vorhergeht.
-
Wenn
das Signal REF dem Signal DATA vorhergeht, erzeugt der Doppelflanken-Phasendetektor 32 das
Signal UPA, um einen Schalter 70 in der Offset-Ladungspumpe 36 während jedes
Zyklus zweimal einzuschalten, einmal, wenn das Signal UP1 durch
die Phasendifferenz zwischen den Vorderflanken der Signale erzeugt
wird, und einmal, wenn das Signal UP2 durch die Phasendifferenz
zwischen den Hinterflanken erzeugt wird. Der Schalter 70 verbindet den
Generator 78 für
positiven Strom mit der Ausgangsleitung 86, so dass der
Kondensator, der in dem Filter 38 enthalten ist, auf eine
Spannung aufgeladen wird, die von der Dauer des Signals UPA (der Summe
der Dauern der Signale UP1 und UP2) abhängig ist. Folglich steigt das
Signal DCONT auf eine Spannung an, die das Doppelte der Phasendifferenz zwischen
den Signalen REF und DATA repräsentiert. Das
Signal DCON steuert die Stromgeneratoren 88 so, dass die
Steuersignale, die an den Verzögerungsverstärkern 90 anliegen,
herabgesetzt werden, so dass die Reihe von Verzögerungsverstärkern das
Signal REF um das Doppelte der Phasendifferenz zwischen den Signalen
REF und DATA verzögert.
Folglich kann das Ausgangssignal DLYOUT, das von der steuerbaren
Verzögerung 40 erzeugt
wird, von (nicht gezeigten) Schaltungen in der Empfängerschaltung 20 benutzt
werden, um das Signal DATA zum optimalen Zeitpunkt abzutasten.
-
Da
das Signal DLYOUT in Bezug auf das Signal REF um 2x verzögert worden
ist, wird der Phasendetektor 34 das Signal DOWNB für ein Intervall 2x
im nächsten
Zyklus erzeugen, wodurch der Filterkondensator 39 danach
strebt, sich zur gleichen Zeit, zu der der erste UPA-Impuls den
Filterkondensator über
den Schalter 70 mit dem Generator 78 für positive
Spannung verbindet, über
den Schalter 76 zu entladen.
-
Aus
der obigen Beschreibung sollte klar sein, dass dann, wenn das Signal
DATA dem Signal REF in einem gegebenen Zyklus vorhergeht, der Phasende tektor 34 das
Signal UPB im nächsten
Zyklus erzeugt, wobei UPB eine Dauer von 2x hat.
-
Obwohl
die Erfindung beschrieben worden ist, um ihr Funktionsprinzip zu
veranschaulichen, ist selbstverständlich, dass verschiedenen
Abänderungen
und Ersetzungen an der beschriebenen Ausführungsform vorgenommen werden
können,
ohne vom Geltungsbereich der Erfindung, wie durch die beigefügten Ansprüche definiert,
abzukommen. Beispielsweise könnten
die Stromgeneratoren 70 und 74 durch einen einzigen
Generator für
positiven Strom ersetzt werden, der durch die beiden Signale UPA und
UPB gesteuert wird. Auf ähnliche
Weise könnten die
Stromgeneratoren 72 und 76 durch einen einzigen
negativen Strom ersetzt werden, der durch die Signale DOWNA und
DOWNB gesteuert wird. Es könnten
andere Typen von Phasendetektoren und/oder Verzögerungselementen verwendet
werden.