-
Die
vorliegende Erfindung betrifft eine Vorrichtung zum Suchen einer
Zelle und ein Verfahren zum Erfassen eines jeder Zelle eigenen Codes
in einem asynchronen Breitband-Direktsequenz-Codemultiplexvielfachzugriff-Empfänger (DS/CDMA,
direct sequence/code-division multiplex access).
-
Ein
asynchrones Breitband-DS/CDMA-System ist eine der Empfehlungen des
Internationalen Mobiltelekommunikationsstandards 2000 (IMT) und
es wird erwartet, dass es in der nächsten Generation der Mobilkommunikation
eine bedeutende Rolle spielt. Es gibt im DC/CDMA-System ein synchrones System und ein asynchrones
System. Das synchrone System synchronisiert Zellen unter Verwendung
einer externen Taktquelle wie ein globales Positionierungssystem.
Hingegen synchronisiert das asynchrone System die Zellen nicht.
-
In
einem DS/CDMA-System werden Zellen durch einen Verteilcode (Spreading-Code)
voneinander unterschieden. In einem synchronen System, das in der
Lage ist, die Synchronisation von Zellen zu steuern, wird jeder
Zelle ein Verteilcode in einer anderen Phase zugeordnet. Mit anderen
Worten, es wird nur ein einziger Verteilcode verwendet. Hingegen
ordnet ein asynchrones System, das keine Zeitinformation verwendet, jeder
Zelle einen anderen Verteilcode zu.
-
In
einem DS/CDMA-System gibt eine Zellensuche eine Verfahrensweise
an, in der eine Mobilstation (MS) nach einer optimalen Zelle sucht,
wenn die Kommunikation zwischen der MS und einer Basisstation (BS) beginnt
und einen Spreizcode (Spreading-Code) annimmt, der der Zelle zugewiesen
ist und die Synchronisation des Codes. Es ist üblicherweise schwieriger und
zeitaufwändiger,
in einem asynchronen System nach einer Zelle zu suchen als in einem
synchronen System. In einem synchronen System, in dem allen Zellen
der selbe Spreizcode zugewiesen ist, ist das einzige was getan werden
muss, die Phase des Codes zu ermitteln. In einem asynchronen System
müssen
sowohl die Phase des Spreizcodes als auch die Codesequenz ermittelt werden.
Deshalb ist die Zellensuche in einem asynchronen Breitband-CDMA-System
sehr schwierig und umfangreich.
-
In
einem Breitband-CDMA-System werden Spreizcodes zum Unterscheiden
von Zellen als Scrambling-Code bezeichnet. Es gibt 512 Scrambling-Codes.
Wenn alle 512 Scrambling-Codes bei einer Zellensuche abgesucht werden
sollen, erfordert es viel Zeit und Verarbeitung. Um dieses Problem
zu überwinden,
werden die Konzepte einer Codegruppe und eines Synchronisationskanals
(SCH, synchronisation channel) auf das Breitband-CDMA-System angewendet.
Eine Codegruppe ist eine der Gruppen, in die die Scrambling-Codes unterteilt
sind. Jeder Zelle ist eine einzige Codegruppe zugeordnet. Als Folge
davon kann die Anzahl der Scrambling-Codes, die von einem MS durchsucht
werden müssen,
verkleinert werden. Es gibt 64 Codegruppen im Breitband-CDMA-System und 8
Scrambling-Codes werden jeder Codegruppe zugeordnet. Dementsprechend
verringert sich die Anzahl der zu durchsuchenden Scrambling-Codes
auf 8, sobald bei einer Zellensuche eine Codegruppe erfasst ist.
Eine jeder Zelle zugeordnete Codegruppe wird durch einen SCH bestimmt.
-
Ein
SCH, der ein physikalischer Downlink-Kanal ist, der für eine Zellensuche
verwendet wird, ist mit einem primären Common Control Physical
Channel (p-CCPCH) im Zeitmultiplex und wird in jedem Zeitschlitz übertragen.
Der SCH ist eine Art Steuerkanal (control channel) und ist aus einem
primären
Synchronisationscode (PSC, primary synchronisation code) und einem
sekundären
Synchronisationscode (SSC, secondary synchronisation code) gebildet.
Der PSC und der SSC werden in jedem Zeitschlitz gleichzeitig übertragen.
-
Die 1(a) bis 1(c) stellen
einen SCH in einer hierarchischen Struktur dar. 1(a) zeigt
einen einzigen Überrahmen
gebildet aus 72 Rahmen. Die Dauer eines einzigen Überrahmens
beträgt
720 ms. 1(b) zeigt einen Rahmen gebildet
aus 15 Schlitzen. Die Dauer eines einzigen Rahmens beträgt 10 ms. 1(c) zeigt einen einzigen Schlitz gebildet
aus einem p-CCPCH gebildet aus 9 Symbolen und ein PSC Cp und
ein SSC Cs i, die
jeweils aus einem Symbol gebildet sind. Die Dauer eines einzigen
Schlitzes beträgt
0,667 ms und ein Symbol ist aus 256 Chips gebildet.
-
Jeder
der PSC und SSC ist eine Codesequenz gebildet aus 256 Chips. In
einem Breitband-CDMA-System gibt es einen einzigen PSC, der jeder
Zelle zugehört
und 16 verschiedene SSCs für
15 Schlitze in einem Rahmen. Außerdem
ist der PSC orthogonal zum SSC. Line Zellensuche wird unter Verwendung
eines SCH durchgeführt.
Die Grenze eines Schlitzes wird durch die Schlitzsynchronisation
gefunden, und eine Codegruppe wird ausgehend von der Korrelation
zwischen dem SSC und einem empfangenen Signal identifiziert. Sobald
die Codegruppe identifiziert ist, wird ein jeder Zelle zugewiesener
Scrambling-Code erfasst.
-
Dementsprechend
ist es notwendig, einen durch den SCH jedes Schlitzes übertragenen
SSC exakt zu erfassen, um eine Codegruppe zu identifizieren. In
einer idealen Umgebung wird für
jeden der 15 empfangenen Schlitze das SCH-Signal des empfangenen
Schlitzes mit den 16 SSCs korreliert und der SSC, der den maximalen
Korrelationswert ergibt, wird erfasst. Unter tatsächlichen
Bedingungen ist die Leistung jedoch durch verschiedene Faktoren
vermindert. Die primären
Faktoren der Leistungsminderung sind Rauschen, eine Änderung
ein einem Kanal bedingt durch Bewegung eines MS, ein Frequenzfehler
bedingt durch eine Un angepasstheit zwischen den Oszillatoren eines
Senders und eines Empfängers
und so weiter.
-
Unter
den obigen Faktoren ist der Frequenzfehler ein unvermeidbares Phänomen bedingt
durch die physikalischen Eigenschaften eines Geräts in einem Kommunikationssystem
und mindert die Leistung des Systems beträchtlich. Insbesondere in einem
Breitband-DS/CDMA-System, in dem eine Zellensuche durch Korrelieren
eines empfangenen Signals mit verschiedenen Codes durchgeführt wird, übt ein Frequenzfehler einen
schlechten Einfluss auf eine Korrelationseigenschaft aus. Als Folge
davon nimmt die Zellensuchwahrscheinlichkeit ab und die Zellensuchzeit
nimmt zu.
-
Um
die Leistungsminderung bedingt durch die obigen Faktoren zu minimieren,
werden die Ergebnisse von Korrelationen zwischen einem empfangenen
Signal und SSCs mit jedem anderen in einer Mehrzahl von Rahmen kombiniert.
Ein Kombinationsverfahren beinhaltet ein kohärentes Kombinationsverfahren
und ein nicht kohärentes
Kombinationsverfahren. Das kohärente
Kombinationsverfahren ist gegen Rauschen robust, mindert die Leistung
aber stärker,
wenn ein Kanalzustand stark verändert
wird oder ein Frequenzfehler auftritt. Hingegen ist das nicht kohärente Kombinationsverfahren
gegen eine Kanalzustandsveränderung
und einen Frequenzfehler robust, mindert die Leistung aber stark,
wenn ein Signal-Rausch-Verhältnis
(SNR), signal to noise ratio) bedingt durch viel Rauschen abnimmt.
In einem Kanal mit idealem additiven weißen Rauschen nach Gauß (AWGN,
additive white Gaussian noise) ohne Frequenzfehler ist die Leistung
des kohärenten
Kombinationsverfahrens dem des nicht kohärenten Kombinationsverfahrens
um ungefähr
3 dB überlegen.
Dementsprechend ist es bevorzugt, einen Frequenzfehler und die Beeinflussung
des Kanals von einem empfangenen Signal zu eliminieren und das kohärente Kombinationsverfahren
zu verwenden. Gemäß der Erfindung wird
eine Zellensuchvorrichtung zur Verfügung gestellt, die ausgehend
von einem in einem Empfänger
empfangenen Signal mit asynchronem Breitband-Direktsequenz-Codemultiplexvielfachzugriff
(DS/CDMA, direct sequence/code-division multiplex access) nach einer
Zelle sucht, wobei das empfangene Signal einen Datenkanal und einen
Synchronisationskanal enthält
gebildet aus einem primären
Synchronisationscode, der üblicherweise
in jeder Zelle verwendet wird, und einem sekundären Synchronisationscode, der
eine Codegruppe angibt, die für
jede Zelle einzigartig ist, wobei die Zellensuchvorrichtung umfasst:
eine Codegruppenidentifizierungseinheit zum Abschätzen und
Kompensieren eines Frequenzfehlers zwischen dem Synchronisationskanal
und einem intern erzeugten primären
Synchronisationscode, Abschätzen
und Kompensieren von Kanalcharakteristiken, die der Synchronisationskanal
erfahren hat, und Korrelieren des kompensierten Synchronisationskanals
mit verfügbaren
sekundären
Synchronisationscodes, wodurch die Codegruppe identifiziert wird; und
eine Scrambling-Code-Identifizierungseinheit
zum Korrelieren einer Mehrzahl von Scrambling-Codes, die zur Codegruppe
mit dem Datenkanal gehören,
wodurch ein für
jede Zelle einzigartiger Scrambling-Code erhalten wird.
-
Die
Vorrichtung der Erfindung ermöglicht
Suche nach einer Zelle durch Frequenzfehler- und Kanalabschätzung. Kompensation
eines empfangenen Signals verwendet abgeschätzte Werte und kohärente Kombination
der Ergebnisse der Korrelation zwischen dem kompensierten Signal
und den sekundären
Synchronisationscodes (SSCs) wird eingesetzt. Diese Vorrichtung
kann in einem asynchronen Breitband-Direktsequenz-Codemultiplexvielfachzugriff-Empfänger (DS/CDM)
verwendet werden.
-
Es
wird auch ein Verfahren zur Verfügung
gestellt zum Ermitteln eines Scrambling-Codes, der in einer Codegruppe
enthalten ist, aus einem in einem Empfänger empfangenen Signal mit
asynchronem Breitband-Direktsequenz-Codemultiplexvielfachzugriff
(DS/CDMA), das in einem asynchronen Breitband-Direktsequenz-Codemultiplexvielfachzugriff-Empfänger (DS/CDM)
empfangen wurde, wobei das empfangene Signal einen Datenkanal und
einen Synchronisationskanal enthält
gebildet aus einem primären
Synchronisationscode, der üblicherweise
in jeder Zelle verwendet wird, und einem sekundären Synchronisationscode, der
eine Codegruppe angibt, die für
jede Zelle eigen ist, wobei der Scrambling-Code ein Spreizcode ist, der für jede Zelle
eigen ist, wobei das Verfahren die Schritte umfasst: (a) Abschätzen und
Kompensieren eines Frequenzfehlers zwischen dem Synchronisationskanal
und einem primären
Synchronisationscode, der von einem primären Synchronisationscodegenerator
erzeugt ist; (b) Abschätzen
und Kompensieren von Kanalcharakteristiken, die der Synchronisationskanal
erfahren hat; (c) Korrelieren des kompensierten Synchronisationskanals mit
verfügbaren
sekundären
Synchronisationscodes, wodurch ein sekundärer Synchronisationscode identifiziert
wird, der im Synchronisationskanal enthalten ist; und (d) Korrelieren
einer Mehrzahl von Scrambling-Codes, die zu einer Codegruppe gehören, die
durch den sekundären
Synchronisations-Code dargestellt ist, mit dem Datenkanal, wodurch
ein für
jede Zelle eigener Scrambling-Code
erhalten wird.
-
Das
Verfahren der Erfindung ermöglicht,
dass ein jeder Zelle eigener Code wiederum unter Verwendung der
Frequenzfehler- und Kanalabschätzung
erhalten wird.
-
Beispiele
der Erfindung werden nun ausführlich
mit Bezug zu den begleitenden Zeichnungen beschrieben, in denen:
-
1 ein
Diagramm ist, das einen Synchronisationskanal (SCH) in einer hierarchischen
Struktur darstellt;
-
2 ein
Blockdiagramm ist, das einen Breitband-Direktsequenz-Codemultiplexvielfachzugriff-Empfänger (DS/CDMA)
gemäß der vorliegenden
Erfindung darstellt;
-
3 ein
detailliertes Blockdiagram der Codegruppenidentifizierungseinheit
von 2 darstellt;
-
4 ein
detailliertes Diagramm des kohärenten
Kombinators von 3 darstellt; und
-
5 ein
detailliertes Diagramm des Frequenzfehlerabschätzers von 3 darstellt.
-
Mit
Bezug zu 2 weist ein Breitband-Direktsequenz-Codemultiplexvielfachzugriff-Empfänger (DS/CDMA)
eine Antenne 200 auf, einen Radiofrequenzempfänger (RF) 210,
einen Abwärtswandler 220,
einen Tiefpassfilter (LPF, low pass filter) 230, einen
analog zu digital Wandler (ADC) 240, einen Schlitzsynchronisator 250,
eine Codegruppenidentifizierungseinheit 260, eine Scrambling-Code-Identifizierungseinheit 270 und
einen Demodulator 280. Der Schlitzsynchronisator 250 weist
eine Korrelationseinheit 251 auf, einen primären Synchronisationscodegenerator
(PSC) 252, einen PSC-Sync-Signaldetektor 253,
eine Verifizierungseinheit 254 und einen PSC-Sync-Signaleinsteller 255.
Die Codegruppenidentifizierungseinheit 260 weist einen Frequenzfehlerkompensator 261 auf,
einen Kanalkompensator 262 und einen Codegruppenidentifizierer 263. Die
Scrambling-Code-Identifizierungseinheit 270 weist einen
Code-Sync-Signaleinsteller 271 auf, einen Scrambling-Code-Generator 272,
eine Korrelationseinheit 273 und einen Scrambling-Code-Identifizierer 274.
-
Beim
Betrieb des obigen Breitband-DS/CDMA-Empfängers empfängt der RF-Empfänger 210 ein RF-Signal über die
Antenne 200 und konvertiert es in ein Zwischenfrequenzsignal
(IF). Der Abwärtswandler 220,
LPF 230 und der ADC 240 konvertierten des IF-Signal
herunter auf ein diskreteres Basisbandsignal.
-
Der
Schlitzsynchronisator 250 erfasst die Grenze eines Schlitzes
aus einer Synchronisationskanalausgabe (SCH) vom ADC 240.
Mit anderen Worten, ein Punkt, an dem ein Peak aus der Ausgabe eines
passenden Filters für
einen PSC erfasst wird, ist ein synchroner Punkt eines Schlitzes.
Die Korrelationseinheit 251 korreliert eine PSC-Ausgabe
aus dem PSC-Generator 252 mit der Ausgabe SCH des ADC 240.
Der PSC-Sync-Signaldetektor 253 erfasst
das Sync-Signal des Schlitzes aus der Ausgabe der Korrelationseinheit 251.
Der PSC-Sync-Signaleinsteller 255 stellt das Sync-Signal
der Schlitzausgabe vom PSC-Sync-Signaldetektor 253 ein,
so dass es zum Sync-Signal des empfangenen Signals passt und gibt
das Ergebnis der Einstellung an den PSC-Generator 252 aus.
Die Verifizierungseinheit 254 verifiziert, ob das Sync-Signal
des Schlitzes vom PSC-Sync-Signaldetektor 253 erfasst ist
und gibt das Ergebnis der Verifizierung an die Korrelationseinheit 251 aus.
-
Die
Codegruppen-Identifizierungseinheit 260 kompensiert die
Ausgabe SCH des ADC 240 auf einen Frequenzfehler und auf
Kanalverlust, um eine Codegruppe zu identifizieren. Die Codegruppe
wird ausgehend von einem sekundären
Synchronisationscode (SSC) bestimmt. Ein einzelner Rahmen ist aus
15 Schlitzen zusammengesetzt. Einer von 16 SSCs wird gleichzeitig
mit einem PSC für
jeden Schlitz übertragen.
Mit anderen Worten, bei der Übertragung
eines Rahmens werden 15 SSCs übertragen.
Eine Codegruppe wird ausgehend von den während der Übertragung eines Rahmens nacheinander übertragenen
15 SSCs bestimmt. Die Codegruppen-Identifizierungseinheit 260 identifiziert
die Codegruppe und erhält
das Rahmen-Syn-Signal durch Erfassen übertragener SSCs ausgehend
von Schlitzsynchronisationsinformation, die durch den Schlitzsynchronisator
erhalten ist und Ergebnisse von Korrelationen zwischen den 16 SSCs
und der Ausgabe SCH des ADC 240. Der Frequenzfehlerkompensator 261 schätzt den
Frequenzfehler zwischen dem durch den PSC-Generator 252 erzeugten
PSC und der Ausgabe SCH des ADC 240 und kompensiert die
SCH-Ausgabe vom ADC 240 auf den geschätzten Frequenzfehler. Die SCH-Ausgabe
des ADC 240 weist einen Frequenzfehler ω auf, der durch Ungleichheit
der Oszillationsfre quenz zwischen einem Sender und einem Empfänger bedingt
ist. Der Kanalkompensator 262 schätzt die Charakteristiken eines
komplexen Kanals aus dem Ausgabesignal des Frequenzfehlerkompensators 261 und
kompensiert das Ausgabesignal des Frequenzfehlerkompensators 261 auf die
geschätzten
Charakteristiken. Der Codegruppenidentifizierer 263 korreliert
das Ausgabesignal des Kanalkompensators 262 mit den 16
SSCs und kombiniert kohärent
die Ergebnisse der Korrelationen für jeden Rahmen, wodurch SSCs
erfasst werden und eine Rahmensynchronisation erhalten wird.
-
Die
Scrambling-Code-Identifizierungseinheit 270 korreliert
8 Scrambling-Codes,
die in der Codegruppe enthalten sind, die von der Codegruppen-Identifizierungseinheit 260 bestimmt
sind, mit den Ausgabedaten des ADC 240 und erhält einen
Scrambling-Code, der jeder Zelle zugewiesen ist. Der Code-Sync-Signaleinsteller 271 stellt
das Sync-Signal eines Scrambling-Codes ein unter Verwendung eines
Rahmen-Sync-Signals, das vom Codegruppenidentifizierer 263 erfasst
ist. Der Scrambling-Code-Generator 272 erzeugt
8 Scrambling-Codes, die zur Codegruppe gehören, die vom Codegruppenidentifizierer 263 ausgehend
von einem Sync-Signal identifiziert ist, das vom Code-Sync-Signaleinsteller 271 eingestellt
ist. Die Korrelationseinheit 273 korreliert die Ausgabedaten
des ADC 240 mit jedem der 8 Scrambling-Codes, die vom Scrambling-Code-Generator 272 erzeugt
sind. Der Scrambling-Code-Identifizierer 274 identifiziert
einen Scrambling-Code ausgehend von den Ergebnissen der Korrelationseinheit 273.
-
Der
Demodulator 280 führt
typische RAKE-Verarbeitung und Demodulation durch und gibt Daten
aus.
-
3 ist
ein detailliertes Blockdiagramm, das die Codegruppenidentifizierungseinheit 260 von 2 erläutert. Der
Frequenzfehlerkompensator 261 weist einen Schalter 301 auf,
einen Frequenzfehlerabschätzer 302,
einen numerisch gesteuerten Oszillator (NCO) 303 und einen
Multiplizierer 304. Der Kanalkompensator 262 weist
eine Kanalabschätzer 311 auf,
einen komplexen Konjugator 312 und einen Multiplizierer 313.
Der Codegruppenidentifizierer 263 weist eine Korrelationseinheit 321,
einen kohärenten
Komginierer 322 und eine Codegruppenidentifizierungs- und
Rahmensynchronisationseinheit 323.
-
Im
Betrieb schätzt
der Frequenzfehlerkompensator 261 einen Frequenzfehler
in Bezug auf die SCH-Ausgabe des ADC 240 und kompensiert
um den geschätzten
Frequenzfehler. Der Frequenzfehlerabschätzer 302 gibt eine
Schätzung ϖ für den Frequenzfehler ω zwischen
der SCH-Ausgabe des ADC 240, der durch den Schalter 301 eingegeben
ist, und dem vom PSC-Generator 252 erzeugten PSC. Der NCO 303 erzeugt
eine komplexe sinusförmige
Welle entsprechend der Abschätzung ϖ.
Der Multiplizierer 304 multipliziert die komplexe sinusförmige Wellenausgabe
vom NCO 303 mit der SCH-Ausgabe des ADC 240, um
den Frequenzfehler zu kompensieren. Die Abschätzung eines Frequenzfehlers
wird später
mit Bezug zu 5 ausführlicher beschrieben.
-
Der
Kanalkompensator 262 schätzt die Kanalcharakteristiken,
die in der SCH-Ausgabe des ADC 240 enthalten sind und kompensiert
die SCH-Ausgabe
des ADC 240 um die geschätzten Charakteristiken. Der
Kanalabschätzer 311 schätzt Kanalcharakteristiken
unter Verwendung eines typischen Verfahrens. Für die Kanalabschätzung notwendige
Parameter werden für
jeden Schlitz unter Verwendung von Korrelationswerten zwischen einem
Signal, dessen Frequenzfehler vom Multiplizierer 304 kompensiert
wurde und einem PSC aufgefrischt. Der komplexe Konjugator 312 erhält ein komplexes
Konjugat bezüglich
der abgeschätzten
Kanalcharakteristiken. Der Multiplizierer 313 multipliziert
das Ausgabesignal des Multiplizierers 304 mit der Ausgabe des
komplexen Konjugators 312, um die Kanalcharakteristiken
zu kompensieren. Des halb können
der Frequenzfehler und der Einfluss der Kanalcharakteristiken aus
der SCH-Ausgabe des ADC 240 eliminiert werden.
-
Der
Codegruppenidentifizierer 263 identifiziert eine Codegruppe,
die in der SCH-Ausgabe des ADC 240 enthalten ist und erhält ein Rahmen-Sync-Signal. Die
Korrelationseinheit 321 korreliert das Ausgabesignal des
Multiplizierers 313 mit den 16 SSCs. Hier führt die
Korrelationseinheit 321 eine schnelle Hadamard-Transformation
an 16 Punkten durch. Der kohärente
Kombinator 322 kombiniert kohärent die Ausgaben der Korrelationseinheit 321 für jeden
Rahmen. Es ist bevorzugt, ein kohärentes Kombinationsverfahren
zu verwenden, weil der Frequenzfehler und der Einfluss der Kanalcharakteristiken
eliminiert wurden. Die Codegruppenidentifikations- und Rahmensynchronisationseinheit 323 erfasst
einen SSC, bei dem der Ausgabewert des kohärenten Kombinators 322 eine
bestimmte Schwelle überschreitet
oder bei der der Ausgabewert maximal ist. Auf diese Weise können 15
SSCs, die während
der Dauer eines einzigen Rahmens übertragen werden, erfasst werden.
Die Codegruppenidentifikations- und Rahmensynchronisationseinheit 323 erhält auch
ein Rahmensynchronisationssignal. 4 ist ein
detailliertes Blockdiagramm, das den kohärenten Kombinator 322 erläutert. Der
kohärente
Kombinator 322 weist eine Mehrzahl von Addiereinrichtungen 401 bis 403 auf
und eine Quadriereinrichtung 410. Wenn die Ausgaben von
der Korrelationseinheit 321 Z1,
Z2, ... ZL sind,
addieren die Addiereinrichtungen 401 bis 403 akkumulativ
die Ausgaben. Die Quadriereinrichtung 410 erhebt die Summe der
Ausgaben von der Korrelationseinheit 321 ins Quadrat und
gibt einen kohärent
kombinierten Wert Z wie folgt aus
-
-
5 ist
ein detailliertes Blockdiagramm, das den Frequenzfehlerabschätzer 302 im
Detail erläutert. Der
Frequenzfehlerabschätzer 302 weist
eine Mehrzahl von partiellen Korrelationseinheiten 500, 510 und 520 auf,
eine Mehrzahl von Teilern 501, 511 und 521,
einen Mittelwertbilder 530, eine Phasenarithmetikeinheit 540 und
einen Multiplier 550.
-
Beim
Betrieb des Frequenzfehlerabschätzers 302 teilt
jede der Teilkorrelationseinheiten 500, 510 und 520 die
SCH einer Chiplänge
von 256 in jedem Schlitz in M Blöcke bezüglich der SCH-Ausgabe des ADC 240 und
korreliert das komplexe Konjugat des vom PSC-Generator 252 erzeugten
PSC teilweise mit den M Blöcken
von SCH. Mit anderen Worten, anstelle der gesamten Korrelation der
SCH von 256 Chips mit dem PSC von 256 Chips, wird
der PSC in M Blöcke
geteilt mit einer Chiplänge,
die ein Mehrfaches von 16 ist, und an jedem Block wird Teilperiodenkorrelation
vorgenommen. Hier ist M eines von 2, 4, 8 und 16. Jede der Teilkorrelationseinheiten 500, 510 und 520 ist
bevorzugt als ein passender Filter oder als aktiver Korrelator ausgeführt. Die
Ausgaben der Teilkorrelationseinheiten 500, 510 und 520 sind
Phasenwerte.
-
Speziell
wird die Frequenzfehlerabschätzung
gemäß der vorliegenden
Erfindung ausgehend von der Korrelationseigenschaft vorgenommen,
in der ein PSC bei jeweils 16 Chips zu einem SSC orthogonal ist,
wie in Gleichung (2) gezeigt.
wo n den Index eines SSC
angibt und eines von 1, 2, ... 16 ist, I null oder eine positive
Zahl größer als
0 ist, J 1 ist oder eine positive Zahl größer als 1 und (I + J) ≤ 16. Mit anderen
Worten, die orthogonale Eigenschaft zwischen einem PSC und einem
SSC ist beibehalten, selbst wenn Teilperiodenkorrelation nur auf
dem PSC oder SSC durchgeführt
wird, der eine Chiplänge
aufweist, die ein Mehrfaches von 16 ist, statt die gesamte Periodenkorrelation
auf den PSC und SSC von 256 Chips durchzuführen.
-
Es
wird angenommen, dass ein komplexes Signal jedes Chips, das in der
SCH-Periode eines einzelnen Schlitzes empfangen ist, als r(n) bezeichnet
wird. In einer breiten Fadingumgebung, das heißt, wenn kein Mehrwege vorhanden
ist, kann das komplexe Signal r(n) durch Gleichung (3) ausgedrückt werden. r(n) = h(n)xn) + N(n) (n
= 0, 1, ... 255) (3)wo
x(n) ein übertragenes
komplexes SCH-Signal ist, h(n) ein komplexer Kanal ist, durch den
das Signal übertragen
wird und N(n) komplexes Gaußsches
Rauschen ist. Hier kann x(n) durch Gleichung (4) ausgedrückt werden. P(n) = PSC(n) + jPSC(n)
Si(n) = SSCi(n) +
jSSCi(N)
x(n) = P(n) + Si(n) (4)
-
Wenn
ein Frequenzfehler fe vorhanden ist, verändert sich
r(n) zu Gleichung (5). r(n)
= h(n)x(n)exp[j(2πfeTc + Φ] + N(n) (5)wo T eine
Chipdauer ist und Φ eine
Phase mit einer gleichmäßigen Verteilung
bei der Periode [0, 2π]
ist.
-
Ein
für eine
SCH-Periode empfangenes Signal wird in M Blöcke einer 16N Chiplänge geteilt.
N ist eines von 1, 2, 4 und 8 und M = 16/N. Das Signal wird durch
eine 16N-Chiplänge
geteilt, um die Eigenschaft zu nutzen, dass ein mindestens 16-Chip-PSC
zu einem mindestens 16-Chip-SSC
orthogonal ist. In dieser Ausführungsform
gibt es zwei Annahmen. Eine ist, dass ein Kanal sich während der
SCH-Periode nicht verändert. Die
andere ist, dass Phasen aufgrund von Frequenzfehlern Φ0, Φ1, ... und ΦM-1 für eine einzige
Periode, einen der M Blöcke
konstant sind, und: ΦM/M+2 – ΦM = 2πfe(128Tc).
-
Die
erste Annahme ist in einem vorliegenden Zustand vernünftig. Die
zweite Annahme bedeutet, dass ein Signal in einer einzigen Periode
die selbe Phase aufweist und die Phasendifferenz zwischen voneinander durch
128 Chips getrennten Blöcken
die selbe ist wie eine Phasenvariation aufgrund eines Frequenzfehlers.
-
Wenn
M Blöcke
eines SCH-Signals durch r0(n), r1(n), ... rM-1(n)
dargestellt sind, wird rm(n) (n = 0, 1,
... M – 1)
durch Gleichung (6) auf Basis der zweiten Annahme ausgedrückt. rm(n)
= r(16Nm + n)
= hexp(jΦm)x(16Nm + n) + N(16Nm + n) (6)wo n = 0,
1, ... 16N – 1,
m = 0, 1, ... M – 1
und h die Größe eines
komplexen Kanals ist.
-
Beim
Modellieren der Ausgabe SCH des ADC 240 gemäß dem obigen
Verfahren kann ein in einer einzigen Periode empfangenes SCH-Signal
als ein Signal betrachtet werden, bei dem Rauschen zum Ergebnis der
Multiplikation eines übertragenen
Signals mit einer komplexen Kon stante hinzuaddiert ist, so dass
die Korrelationseigenschaft zwischen einem PSC und einem SSC verwendet
werden kann. Das Ergebnis Ym (m = 0, 1,
... M – 1)
der Korrelation von Signalen von M Blöcken mit einem PSC kann durch
Gleichung (7) ausgedrückt werden.
-
-
Hier
ist k eine positive Zahl und Nm ist eine
Komponente, die aufgrund von Rauschen erzeugt ist als Ergebnis der
Durchführung
der Korrelation an PSC und dem empfangenen Signal. Das Korrelationsergebnis Ym ist in Bezug auf die M Blöcke erhalten.
Eine Phasenvariation in einer Dauer von 128 Chips entsprechend M/2
Blöcken
kann aus M Korrelationsergebnissen Ym erhalten
werden. Die Phasenvariation wird durch den Betrieb der Teiler 501, 511 und 521,
der Mittelwertbildungseinrichtung 530 und der Phasenarithmetikeinheit 540 erhalten.
Mit anderen Worten, jeder der Teiler 501, 511 und 521 paart
zwei Werte, die voneinander durch eine Länge von 128 Chips getrennt
sind, das heißt,
YM/2+m und Ym unter
den Ausgaben jeder der Teilkorrelationseinheiten 500, 510 und 520 und
führt Divisionen
durch wie YM/2+m/Ym Die
Mittelwertbildungseinrichtung 530 bildet Mittelwerte der
Ausgaben der Teiler 501, 511 und 521.
Die Phasenarithmetikeinheit 540 erhält die Phase der Ausgabe der
Mittelwertbildungseinrichtung 530. Hier kann eine Phasenvariation ΔΦ durch einzelnes
Ermitteln der Phasen der jeweiligen Ausgaben der Teiler 501, 511 und 521 und
Mittelwertbildung der Phasen erhalten werden. Die Ergebnisse der
obigen Vorgänge
können
durch Gleichung (8) ausgedrückt
werden.
-
-
Der
Multiplier 550 multipliziert die Phasenvariation ΔΦ mit 1/[2π(ΔT)] und gibt
eine Frequenzfehlerabschätzung
aus. In dieser Ausführungsform
ist ΔT 128
Tc. Die Frequenzfehlerabschätzung ist
durch Gleichung (9) ausgedrückt.
-
-
Die
vorliegende Erfindung schätzt
einen Frequenzfehler und kompensiert den Fehler, wodurch die Leistungsfähigkeit
beim Suchen nach einer Zelle verbessert wird und eventuell die Zellensuchdauer
reduziert wird. Beim Anwenden der vorliegenden Erfindung kann eine
Zellensuche nur durch Hinzufügen
eines einfachen Vorgangs erreicht werden, so dass die Belastung
zusätzlicher
Hardware reduziert werden kann. Außerdem kann das Verfahren zum
Abschätzen
und Kompensieren eines Frequenzfehlers durch automatische Frequenzsteuerung
oder NCO-Steuerung
in einem drahtlosen Softwaresystem angewendet werden.
