DE60037569T2

DE60037569T2 - Vorrichtung und verfahren zur umsetzung von spannung in strom

Info

Publication number: DE60037569T2
Application number: DE60037569T
Authority: DE
Inventors: Franciscus J. Thus; Henk Derks
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 1999-07-28
Filing date: 2000-07-19
Publication date: 2008-12-11
Anticipated expiration: 2020-07-20
Also published as: JP2003505966A; EP1119907A1; DE60037569D1; KR100803482B1; US6324083B1; WO2001008300A1; EP1119907B1; KR20010075381A

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Umsetzen einer ersten elektrischen Größe in eine zweite elektrische Größe. Die vorliegende Erfindung betrifft insbesondere das Umsetzen einer Spannung in Strom, und dabei insbesondere einen Spannung/Strom-Umsetzer, der in einem Chip implementiert ist.
Umsetzer dieser Art sind allgemein bekannt (siehe z. B. US-Patentschrift 5,815,012 ). Im Allgemeinen können Umsetzer in zwei verschiedene Typen unterteilt werden, beispielsweise einen Typ, bei dem die Umsetzung auf einer Transkonduktanz beruht, oder einen Typ, bei dem die Umsetzung auf einem elektrischen Widerstand beruht. Ein Umsetzer des erstgenannten Typs wird beispielsweise von Geert A. de Veirman und Richard G. Yamasaki in 1992 IEEE International Solid State Circuits Conference, ISSCC92/Session 4/Signal processing/Paper WP4.2/„27 MHz Programmable Bipolar 0.05° Equiripple Linear-Phase Lowpass Filter" beschrieben. Ein Nachteil einer Transkonduktanz ist jedoch ihre relativ geringe Linearität.
Es ist eine Aufgabe der Erfindung, einen Umsetzer mit einer Linearität bereitzustellen, die besser ist als die Linearität eines auf Transkonduktanz beruhenden Umsetzers.
Umsetzer des zweiten Typs, d. h. solche, bei denen die Umsetzung auf einem elektrischen Widerstand beruht, weisen im Allgemeinen eine bessere Linearität auf. Das bedeutet, dass die Schwankung des Ausgangsstroms (dI) im Fall einer Schwankung des Eingangsstroms (dV) über einen zufrieden stellenden Bereich hinweg konstant ist. Im Folgenden soll ein Umsetzungskoeffizient λ als λ = dI/dV definiert sein. Es ist wünschenswert, dazu in der Lage zu sein, einen Umsetzer so herzustellen, dass der Umsetzungskoeffizient λ bereits im Voraus genau bekannt ist. Im Allgemeinen hängt der Umsetzungskoeffizient λ von einem gewünschten Umsetzungswiderstandswert ab. Wenn allerdings der Umsetzer einen Teil eines auf einem Chip angeordneten Schaltkreises bildet, wobei der Umsetzungswiderstand auf diesem Chip integriert ist, ist es sehr schwierig, sicherzustellen, dass der Widerstandswert des Umsetzungswiderstands dem für die Umsetzung erforderlichen Widerstandswert genau entspricht. Die Abweichung, die allgemein auftritt, und die von Schwankungen der Prozessbedingungen während der Herstellung des Chips verursacht wird, soll hier auch als „Toleranz" α bezeichnet werden. Es ist zu beachten, dass diese To leranz einen beträchtlichen Wert aufweisen kann, der nicht im Voraus bekannt ist, und der im Allgemeinen von Wafer zu Wafer unterschiedlich ist. Spezifisch können auf einem Chip integrierte Widerstände eine Toleranz von 30% aufweisen.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Kompensation für eine solche Toleranz bereitzustellen.
Die Erfindung beruht auf der Erkenntnis, dass dann, wenn mehrere Widerstände auf einem Chip ausgebildet werden, alle diese Widerstände im Zuge derselben Prozessschritte hergestellt werden, weshalb alle diese Widerstände im Wesentlichen dieselbe Ungenauigkeit oder Toleranz aufweisen.
Aufgrund dieser Erkenntnis stellt die vorliegende Erfindung mehrere Umsetzer bereit, die jeweils einen ihnen zugeordneten Umsetzungswiderstand aufweisen, sowie einen einzigen Kompensationswiderstand, der allen Umsetzern gemeinsam ist, wobei die Umsetzungswiderstände und der Kompensationswiderstand im Zuge derselben Prozessschritte ausgebildet werden.
Gemäß einem weiteren wichtigen Aspekt der vorliegenden Erfindung ist auf eifern Chip ein genauer Referenzstrom vorgesehen, wobei dieser Referenzstrom beispielsweise auf einem externen Referenzwiderstand beruht, wobei ein Strom, der anhand des genauen Referenzstroms festgelegt wird, als Ausgangsstrom eines V/I-Umsetzers bereitgestellt wird, wobei das Verhältnis zwischen dem Ausgangsstrom und dem Referenzstrom durch das Verhältnis zwischen einem Strom, der durch einen Umsetzungswiderstand bestimmt wird, und dem Strom, der von dem Kompensationswiderstand bestimmt wird, definiert wird.
Dieser sowie weitere Aspekte, Merkmale und Vorteile der vorliegenden Erfindung sollen mit Hilfe der nachfolgenden Beschreibung einer Ausführungsform verdeutlicht werden, die unter Bezugnahme auf die Figuren erfolgt, wobei:
1 ein Funktionsblockdiagramm ist, das das Arbeitsprinzip der vorliegenden Erfindung darstellt;
2A bis C Funktionsblockdiagramme sind;
3 ein Funktionsblockdiagramm für einen Chip mit mehreren V/I-Umsetzern ist, das mit dem aus 2C vergleichbar ist;
4A bis C ein Beispiel einer Kombination eines V/I-Umsetzers und einer Vervielfacherstufe darstellen.
Das Arbeitsprinzip der vorliegenden Erfindung soll nun unter Bezugnahme auf das funktional vorgesehene Blockdiagramm aus 1 erläutert werden. Ein Widerstand wird mit einem Buchstaben, z. B. R, bezeichnet, wobei der tatsächliche Widerstandswert dieses Widerstands dargestellt wird, indem sein Bezugszeichen in eckige Klammern gesetzt wird, beispielsweise [R], und der vorgesehene oder gewünschte Widerstandswert dieses Widerstands, der auch als „Nennwiderstand" bezeichnet wird, dargestellt wird, indem sein Bezugszeichen mit einem hochgestellten Sternsymbol in eckige Klammern gesetzt wird, beispielsweise [R*].
1 zeigt eine V/I-Umsetzeranordnung, welche die vorliegende Erfindung verkörpert, und welche das allgemeine Bezugszeichen 1 trägt. Diese V/I-Umsetzeranordnung ist auf einem Chip 100 ausgebildet, und kann einen Teil einer größeren Schaltkreisanordnung bilden, die auf dem Chip 100 ausgebildet ist.
Die V/I-Umsetzeranordnung 1 weist einen Signaleingang 2 zum Empfangen einer Eingangsspannung V_ein auf, und einen Signalausgang 5 zum Bereitstellen eines Ausgangsstroms I_aus. Es wird angenommen, dass der Umsetzungsfaktor dI_aus/dV_ein der V/I-Umsetzeranordnung in ausreichendem Maße einem vorbestimmten Wert c* entspricht.
Das Eingangssignal V_ein wird einem ersten V/I-Umsetzer 3 zugeführt, der an seinem Ausgang 4 ein Stromausgangssignal I₁ bereitstellt. Die Umsetzung von Spannung in Strom mit Hilfe des ersten V/I-Umsetzers 3 basiert auf einem Umsetzungswiderstand R_ums. Der erste V/I-Umsetzer 3 wurde für einen hohen Grad an Linearität ausgelegt, mit einem Umsetzungsfaktor λ₁(λ1 = dI₁/dV_ein) gleich 1/[R_ums]. Es ist zu beachten, dass die folgende Erläuterung mit einer geringfügigen Anpassung auch für einen Umsetzer gilt, bei dem der Umsetzungsfaktor nicht gleich, sondern, bei einem beliebigen konstanten Proportionalitätsfaktor, proportional zum Kehrwert des Widerstandswerts des Umsetzungswiderstands ist, was für Fachleute auf der Hand liegt.
Während der Auslegung des ersten Umsetzers 3 wird der Widerstand R_ums so ausgelegt, dass sein Nennwiderstand [R_ums*] gleich 1/λ* ist. Allerdings weist der Widerstand in der Praxis einen tatsächlichen Widerstandswert [R_ums] auf, der von seinem Nennwiderstand [R_ums*] entsprechend der Formel [R_ums] = α[R_ums*] abweicht. Deshalb weicht der tatsächliche Wert λ₁ des Umsetzungsfaktors vom Nennwert λ* gemäß der Formel λ₁ = 1/α[R_ums*] = λ*/α ab. α ist hier ein Faktor, dessen Größe nicht im Voraus bekannt ist. Der Wert von α, der in der Praxis auftritt, scheint von den tatsächlichen Prozessbedingungen bei der Herstellung des Umsetzungswiderstands auf dem Chip abhängig zu sein.
Gemäß einem Aspekt der vorliegenden Erfindung weist der Chip 100 einen zweiten V/I-Umsetzer 13 mit einem Spannungseingang 12 und einem Stromausgang 14 auf, wobei der Betrieb dieses Umsetzers auf einem zweiten Widerstand beruht, der als Kompensationswiderstand R_komp bezeichnet wird. Dieser Kompensationswiderstand R_komp weist einen Nennwiderstandswert [R_komp*] auf. Es ist wichtig, dass der Kompensationswiderstand R_komp auf dem Chip 100 im Zuge derselben Prozessschritten hergestellt wird wie der Umsetzungswiderstand R_ums, so dass der Kompensationswiderstand R_komp dieselben Kennlinien aufweist wie der Umsetzungswiderstand R_ums; insbesondere erfüllt der tatsächliche Widerstand [R_komp] des Kompensationswiderstands R_komp die Formel [R_komp] = α[R_komp*].
Eine Referenzspannung V_ref wird an den Spannungseingang 12 des zweiten V/I-Umsetzers 13 angelegt. Diese Referenzspannung V_ref kann in einer als solchen bekannten Art und Weise auf dem Chip 100 selbst erzeugt werden; 1 zeigt schematisch, dass der Chip 100 für diesen Zweck eine Referenzspannungsquelle 30 aufweist. In ähnlicher Weise wie zuvor für den ersten V/I-Umsetzer 3 erörtert, stellt der zweite V/I-Umsetzer 13 über seinen Ausgang 14 einen Ausgangsstrom I_komp bereit, wobei dieser Ausgangsstrom entsprechend der Formel I_komp = V_ref(α[R_komp*]) von der Referenzspannung V_ref abhängig ist.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist der Chip 100 einen dritten V/I-Umsetzer 23 mit einem Spannungseingang 22 und einem Stromausgang 24 auf, wobei die Arbeit dieses dritten V/I-Umsetzers auf einem Referenzwiderstand R_ref beruht, dessen Widerstandswert [_Rref] genau bekannt ist. Dieser Referenzwiderstand R_ref bildet keinen Teil des Chips 100, sondern ist ein externer Widerstand, weshalb der Widerstandswert [R_ref] im Voraus genau bestimmt werden kann. Zum Verbinden des externen Referenzwiderstands R_ref sind zwei Widerstandseingangsanschlüsse 25 für den dritten V/I-Umsetzer 23 aus 1 gezeigt; in der Praxis ist es selbstverständlich auch möglich, dass der dritte V/I-Umsetzer 23 nur einen Widerstandseingangsanschluss 25 aufweist, wobei der externe Referenzwiderstand R_ref in diesem Fall zwischen dem einen Anschluss 25 und der Masse angeschlossen ist.
Eine zweite Referenzspannung wird an den Spannungseingang 22 des dritten V/I-Umsetzers 23 angelegt. Diese zweite Referenzspannung kann in einer als solchen bekannten Art und Weise auf dem Chip 100 selbst erzeugt werden, ähnlich wie bei der ersten Referenzspannung. In dem in 1 gezeigten Beispiel ist die zweite Referenzspannung gleich der ersten Referenzspannung V_ref, die an den zweiten V/I-Umsetzer 13 angelegt wird. Wie für Fachleute anhand der nachfolgenden Erläuterung deutlich werden wird, ist es ausreichend, wenn die zweite Referenzspannung proportional zu der Referenzspannung V_ref ist, wobei die nachfolgende Erläuterung nun lediglich einige geringfügige Anpassungen erfordert, die für Fachleute auf der Hand liegen. In ähnlicher Weise wie zuvor in Bezug auf den ersten Umsetzer 3 beschrieben, stellt der dritte V/I-Umsetzer 23 über seinen Ausgang 24 einen Ausgangsstrom I_ref bereit, wobei dieser Ausgangsstrom entsprechend der Formel I_ref = V_ref[R_ref] von der Referenzspannung V_ref abhängig ist.
Die V/I-Umsetzeranordnung 1 weist ferner einen Stromteiler 40 und einen Vervielfacher 50 auf. Der Stromteiler 40 weist einen ersten Eingang 41 auf, der mit dem Ausgang 4 des ersten V/I-Umsetzers 3 verbunden ist, um dessen Ausgangsstrom I₁ zu empfangen, und einen zweiten Ausgang 42, der mit dem Ausgang 14 des zweiten V/I-Umsetzers 13 verbunden ist, um dessen Ausgangsstrom I_komp zu empfangen. Der Stromteiler 40 ist dazu ausgebildet, an seinem Ausgang 43 ein Signal X bereitzustellen, das den Quotienten I₁/I_komp anzeigt.
Der Vervielfacher 50 weist einen ersten Eingang 51 auf, der mit dem Ausgang 43 des Stromteilers 40 verbunden ist, um das Signal X zu empfangen, und einen zweiten Eingang 52, der mit dem Ausgang 24 des dritten V/I-Umsetzers 23 verbunden ist, um dessen Ausgangsstrom I_ref zu empfangen. Der Vervielfacher 50 ist dazu ausgebildet, an seinem Ausgang 53 einen Ausgangsstrom I_aus bereitzustellen, der ein Produkt von X und I_ref anzeigt, wobei der Ausgang 53 mit dem Ausgang 5 der V/I-Umsetzeranordnung 1 verbunden ist.
Es dürfte jedoch deutlich sein, dass alternativ die Reihenfolge des Vervielfachers 50 und des Teilers 40 umgekehrt sein kann. Es ist auch möglich, ein kombiniertes Teiler-/Vervielfacherelement mit drei Eingängen für I₁, I_komp und I_ref zu benutzen, das dazu ausgebildet ist, an seinem Ausgang den Ausgangsstrom I_aus bereitzustellen, der gleich (I_refI₁)/I_komp ist. In allen Fällen wird das ungenaue Ausgangssignal I₁ des ersten Umsetzers 3 in der Praxis mit einem adaptiven Korrekturfaktor γ = I_ref/I_komp multipliziert, wobei es sich um einen Messwert der Ungenauigkeit des ersten Umsetzers 3 handelt.
Auf diese Weise entspricht der Ausgangsstrom I_aus: Iaus = Iref × I1/Ikomp = = Vref/[Rref] × Vein/α[Rums*] × α[Rkomp*]/Vref = = Vein/[Rums*] × [Rkomp*]/[Rref](1)
Aus Formel (1) geht hervor, dass der Ausgangsstrom I_aus des Umsetzers 1 von dem Ungenauigkeitsfaktor α unabhängig ist. Ferner geht aus Formel (1) hervor, dass der genaue Wert der Referenzspannung V_ref keinen Einfluss auf den Ausgangsstrom I_aus ausübt. Dies impliziert, dass die Referenzspannung V_ref keinen genau bekannten Wert aufweisen muss, und dass die Referenzspannung V_ref als eine Funktion der Zeit noch nicht einmal genau konstant sein muss.
Außerdem ist zu beachten, dass, wenn [R_ref] als gleich dem vorbestimmten Nennwert [R_komp*] des Kompensationswiderstands ausgewählt wird, der Umsetzungskoeffizient α der V/I-Umsetzeranordnung 1 gleich dem Nennumsetzungskoeffizienten λ₁ des ersten Umsetzers 3 ist. Andererseits kann ein Spannung/Strom-Umsetzer mit einem variablen oder einstellbaren Umsetzungskoeffizienten λ wünschenswert sein. Gemäß der vorliegenden Erfindung kann dieser in unterschiedlicher Weise erzielt werden. Beispielsweise kann der externe Referenzwiderstand R_ref ein variabler oder einstellbarer Widerstand sein. Wenn die Nennwiderstandswerte [R_ums*] und [R_komp*] dann gleich hoch ausgewählt werden, ist der Umsetzungskoeffizient λ gleich dem Kehrwert von R_ref. Es ist allerdings alternativ möglich, die erfindungsgemäße V/I-Umsetzeranordnung 1 mit mehreren Kompensationswiderständen zu versehen, von denen einer oder mehrere mit Hilfe steuerbarer Schalter ausgewählt werden können. Die steuerbaren Schalter können beispielsweise über einen Steuereingang wie z. B. einen Serienbus gesteuert werden. Es ist dann möglich, den Umsetzungskoeffizienten λ mit Hilfe eines Steuersignals auf mehrere genaue Werte einzustellen, die im Voraus bekannt sind, wobei die notwendigen Auswahlschalter und Auswahlkompensationswiderstände auf dem Chip vorgesehen sind, ohne dass der Signalweg Schalter aufweist, die eine Signalverzerrung verursachen können.
Das Beispiel einer auf dem Chip angeordneten V/I-Umsetzeranordnung 1 gemäß der vorliegenden Erfindung mit einer Herstellungstoleranzkompensation, das in 1 funktional dargestellt ist, lässt sich aus unterschiedlichen Perspektiven betrachten. 2A zeigt, dass es in einfacher Weise möglich ist, die V/I-Umsetzeranordnung 1 als eine Einheit zu betrachten, die einen Spannungseingang 2, einen Stromausgang 5 und einen Anschluss 25 für einen externen Widerstand aufweist. Die Kompensation ist dann in die V/I-Umsetzeranordnung aufgenommen. 2B zeigt, dass es alternativ möglich ist, den V/I-Umsetzer 3 als einen Spannung/Strom-Umsetzer mit einem Spannungseingang 2 und einem Stromausgang 4 zu betrachten, und eine Kompensationseinrichtung 6 zu definieren, die einen Eingang 41 und einen Ausgang 53 aufweist, sowie einen Anschluss 25 für einen externen Widerstand. Die Kompensationseinrichtung 6 umfasst dann die Kombination der oben beschriebenen Bauteile 13, 23, 30, 40, 50, wie für Fachleute offensichtlich sein wird. Im Folgenden soll der V/I-Umsetzer 3, der das Eingangssignal V_ein in ein Stromsignal I₁ umsetzt, auch als ein primärer Umsetzer bezeichnet werden.
2C zeigt, dass es auch möglich ist, als primären Umsetzer 3 eine Kompensationseinrichtung 7 mit einem Eingang 41 und einem Ausgang 53 und mit Eingangsanschlüssen 42 und 52 zum Empfangen von Kompensationsparametern I_komp und I_ref festzulegen. Die Kompensationseinrichtung 7 umfasst dann die Kombination der oben beschriebenen Bauteile 40 und 50, wie für Fachleute offensichtlich sein wird. Die Kompensationsparameter I_komp und I_ref werden dann von einer Parameterquelle 8 bereitgestellt, die Ausgänge 14 und 24 aufweist, sowie einen Anschluss 25 für einen externen Widerstand. Die Parameterquelle 8 umfasst dann die Kombination der oben beschriebenen Bauteile 13, 23, 30, wie für Fachleute offensichtlich sein wird.
3 zeigt eine spezielle Version eines Chips 100, der mehrere erfindungsgemäße kompensierte Umsetzer aufweist. Selbstverständlich ist es auch möglich, eine solche Version durch Herstellung einer Vielzahl kompensierter Umsetzer 1 zu erzielen, wie sie in 1 gezeigt sind. Allerdings zeigt 3 in einer ähnlichen Darstellung wie 2C, dass gemäß einem vorteilhaften Merkmal der vorliegenden Erfindung mehrere primäre V/I-Umsetzer 3(1–N) mit zugeordneten Kompensationseinrichtungen 7(1–N), sowie eine einzelne Parameterquelle 8, die allen Kompensationseinrichtungen 7(1–N) gemeinsam ist, auf dem Chip 100 vorhanden sein können. Insbesondere ist es möglich, einen einzigen gemeinsamen externen Referenzwiderstand R_ref zu benutzen.
4A zeigt ein praktisches Beispiel eines primären V/I-Umsetzers 3 gemäß der vorliegenden Erfindung. Der Spannungseingang 4 ist jetzt ein symmetrischer Spannungseingang mit zwei Eingangsanschlüssen 2a und 2b, und der Stromausgang 4 weist zwei Ausgangsanschlüsse 4a und 4b auf, die mit dem jeweiligen Kollektor eines jeweiligen Transistors 302a bzw. 302b verbunden sind. Die Eingangsanschlüsse 2a und 2b sind mit dem jeweiligen nicht invertierenden Eingang eines jeweiligen Betriebsverstärkers 301a bzw. 301b verbunden, dessen Ausgang jeweils mit der Basis des Transistors 302a bzw. 302b verbunden ist. Der jeweilige Emitter der Transistoren 302a und 302b, der jeweils mit dem invertierenden Eingang der Betriebsverstärker 301a bzw. 301b verbunden ist, ist mit dem jeweiligen Ende des Umsetzungswiderstands R_ums verbunden. Dies führt zu einer potenziellen Differenz am Umsetzungswiderstand R_ums, wobei diese potenzielle Differenz gleich der potenziellen Differenz an den zwei Eingangsanschlüssen 2a und 2b ist, und deshalb gleich V_ein ist.
Der jeweilige Emitter der Transistoren 302a und 302b ist jeweils mit einer Stromquelle 303a bzw. 303b verbunden, die jeweils dazu ausgebildet ist, einen Ruhestrom T_ruhe zu erzeugen, dessen Größe nicht entscheidend ist. Die potenzielle Differenz am Umsetzungswiderstand R_ums ergibt einen Strom I₁ = V_ein/R_ums durch den Umsetzungswider stand R_ums. Dieser Strom sollte von den Transistoren 302a und 302b zugeführt werden, wodurch die Differenz im Kollektorstrom der Transistoren 302a und 302b gleich I₁ ist. Das Ausgangssignal I₁, das am Ausgang 4 erscheint, ist also ein Stromdifferenzsignal; die genauen Werte der Ströme I_1a und I_1b, die in den Anschlüssen 4a und 4b fließen, brauchen nicht bekannt zu sein.
Es ist zu beachten, dass alternative Versionen möglich sind, bei denen das Ausgangsstromsignal I₁ in Bezug auf die Masse an einem einzigen Ausgangsanschluss bereitgestellt wird.
4B zeigt ein praktisches Beispiel einer Kompensationsvorrichtung 7 gemäß der vorliegenden Erfindung in der Interpretation aus 2C.
Die Kompensationseinrichtung 7 gemäß der vorliegenden Erfindung, gezeigt in 4B, weist fünf Transistoren 701 bis 704 auf. Der Kollektor eines ersten Transistors 701 ist mit der Masse verbunden. Die Basis des ersten Transistors ist mit dem Emitter eines zweiten Transistors 702 verbunden, und mit dem Referenzstromeingang 52, um den Referenzstrom I_ref zu empfangen.
Die Basis des zweiten Transistors 702 ist mit der Basis eines dritten Transistors 703 verbunden, dessen Emitter mit der Basis eines vierten Transistors 704 verbunden ist, und mit dem Kompensationsstromeingang 42, um den Kompensationsstrom I_komp zu empfangen. Der Emitter des vierten Transistors 704 ist mit der Masse verbunden.
Die Basen des zweiten Transistors 702 und des dritten Transistors 703 sind mit dem Emitter eines fünften Transistors 705 verbunden, dessen Basis mit dem Stromeingang 41 verbunden ist. Die Kollektoren des zweiten, dritten und fünften Transistors 702, 703 und 705 sind mit einer positiven Versorgungsspannung verbunden.
Der Kollektor des vierten Transistors 704 ist mit dem Stromausgang 53 verbunden, und stellt einen Strom I₅₃ bereit, der I₅₃ = I₄₁ × (I_ref/I_komp) erfüllt.
Wie erwähnt, zeigen 4A und 4B mögliche Praxisbeispiele eines primären V/I-Umsetzers 3 und einer Kompensationseinrichtung 7. Weitere praktische Alternativen sind möglich, und für Fachleute wird auf der Hand liegen, dass diese Alternativen derart ausgewählt und/oder modifiziert werden können, dass sie miteinander verbunden werden können. Um eine direkte Verbindung des primären V/I-Umsetzers 3 aus 4A und der Kompensationseinrichtung 7 aus 4B zu erreichen, weist die Kompensationseinrichtung 7 aus 4B eine zusätzliche Stromquelle 706 auf, die mit dem Stromeingang 41 verbunden ist, und die einen Strom bereitstellt, der eine Stromstärke von 2·I_ruhe aufweist, wodurch die Stromrichtungen der Ströme durch den Ausgangszweig des primären V/I-Umsetzers 3 aus 4A und durch den Eingangszweig der Kompensationseinrichtung 7 aus 4B aneinander angepasst werden.
Die erfindungsgemäße Kompensationseinrichtung 7, die in 7 gezeigt ist, ist deshalb zum Kompensieren einer (absoluten) Stromstärke I₄₁ geeignet, die am Eingang 41 dieser Einrichtung empfangen wird, indem sie diese mit dem gewünschten Parameter I_ref/I_komp multipliziert. Dies ist ausreichend, wenn dieser Eingangsstrom I₄₁ gleich I₁ ist. Wenn, wie in dem in 4A gezeigten Beispiel, der primäre V/I-Umsetzer 3 seinen Ausgangsstrom I₁ an zwei Ausgangsanschlüssen 4a und 4b als einen Differenzialstrom bereitstellt, sollte die Kompensationseinrichtung 7 aus 4B in zweifacher Ausführung vorgesehen sein, wobei in diesem Fall ein Eingang 41a, 41b jeder „Hälfte" stets den Strom I_1a oder I_1b empfängt, der an dem jeweiligen Ausgang 4a bzw. 4b des primären V/I-Umsetzers 3 erzeugt wird, und ein Ausgang 53a, 53b jeder „Hälfte" stets einen Strom 153a, 153b bereitstellt, der mit dem gewünschten Parameter I_ref/I_komp multipliziert wird, wodurch das signifikante Ausgangssignal I_aus = I₅₃ wieder ein Differenzsignal (I_53a–I_53b) ist.
4C zeigt ein praktisches Beispiel einer Parameterquelle 8 gemäß der vorliegenden Erfindung in der Interpretation aus 2C.
Die Parameterquelle 8 aus 4C weist einen ersten Betriebsverstärker 801 auf, dessen Ausgang mit der Basis eines ersten Transistors 802 verbunden ist. Der Emitter des ersten Transistors 802 ist mit dem invertierenden Eingang des ersten Betriebsverstärkers 801 und mit einem ersten Ende des Kompensationswiderstands R_komp verbunden, dessen anderes Ende mit der Masse verbunden ist. Der nicht invertierende Eingang des Betriebsverstärkers 801 ist mit der Referenzspannungsquelle 30 verbunden, um die Referenzspannung V_ref zu empfangen. Die Spannung am Kompensationswiderstand R_komp ist gleich V_ref, was dazu führt, dass am Kollektor-Emitter-Weg des ersten Transistors 802 ein Strom er zeugt wird, der gleich V_ref/R_komp ist. Dieser Strom erscheint am Kompensationsstromausgang 14, der mit dem Kollektor des ersten Transistors 802 verbunden ist, als der Kompensationsstrom I_komp.
Ebenso weist die Parameterquelle 8 einen zweiten Betriebsverstärker 811 auf, dessen Ausgang mit der Basis eines zweiten Transistors 812 verbunden ist. Der Emitter des zweiten Transistors 812 ist mit dem invertierenden Eingang des zweiten Betriebsverstärkers 811 verbunden, und über den Anschluss 25 mit einem ersten Ende des Referenzwiderstands R_ref, dessen anderes Ende mit der Masse verbunden ist. Der nicht invertierende Eingang des zweiten Betriebsverstärkers 811 ist mit der Referenzspannungsquelle 30 verbunden, um die Referenzspannung V_ref zu empfangen. Die Spannung am Kompensationswiderstand R_komp ist gleich V_ref, was dazu führt, dass am Kollektor-Emitter-Weg des ersten Transistors 812 ein Strom erzeugt wird, der gleich V_ref/R_komp ist. Dieser Strom erscheint am Kompensationsstromausgang 24, der mit dem Kollektor des ersten Transistors 812 verbunden ist, als der Kompensationsstrom I_komp.
Wie erwähnt, ist der genaue Wert von V_ref nicht entscheidend, so lange der Referenzwiderstand R_ref und der Kompensationswiderstand R_komp dieselbe Referenzspannung V_ref erhalten.
Vorteilhafterweise sind der primäre V/I-Umsetzer 3 und die Funktion der Kompensationseinrichtung 7 (Vervielfacher), die zuvor beschrieben wurden, in einem einzigen Schaltkreis integriert. Dies verringert die auf dem Chip 100 benötigte Fläche. Außerdem ergibt sich so der Vorteil, dass der Strom, der in dem Umsetzer erzeugt wird, direkt im Vervielfacher benutzt werden kann.
Auf diese Weise stellt die vorliegende Erfindung eine Anordnung 1 bereit, die auf einem Chip 100 implementiert ist und dazu dient, eine Spannung V_ein in einen Strom I_aus umzusetzen. Diese Anordnung weist einen ersten V/I-Umsetzer 3 auf, dessen Betrieb auf einem Umsetzungswiderstand R_ums beruht, der auf dem Chip ausgebildet ist. Dieser Widerstand weist eine unbekannte Herstellungstoleranz α auf. Diese wird durch die Anwesenheit eines zweiten V/I-Umsetzers 13 kompensiert, der ebenfalls einen auf dem Chip ausgebildeten Kompensationswiderstand R_komp mit derselben Herstellungstoleranz α auf weist. Ferner liegt ein dritter V/I-Umsetzer 23 vor, dessen Betrieb auf einem externen Widerstand R_ref beruht. Der zweite V/I-Umsetzer 13 setzt eine Referenzspannung V_ref in ein Kompensationsstromsignal I_komp um, und der dritte V/I-Umsetzer 23 setzt die Referenzspannung V_ref in ein Referenzstromsignal I_ref um. Der Ausgangsstrom I_aus wird durch Multiplizieren eines Ausgangssignals I₁ des ersten V/I-Umsetzers 3 mit einem Faktor erreicht, der direkt zu dem Referenzstromsignal I_ref proportional ist, und der umgekehrt proportional zum Kompensationssignal I_komp ist.
Fachleute werden verstehen, dass der Umfang der vorliegenden Erfindung nicht auf die vorstehenden Beispiele beschränkt ist, sondern verschiedene Änderungen und Modifikationen derselben möglich sind, ohne vom Umfang der Erfindung abzuweichen, wie er in den beiliegenden Ansprüchen definiert ist.
Beispielsweise wurde die Erfindung vorstehend für den Fall einer Umsetzung von Spannung in Strom erläutert. Umgekehrt kann die vorliegende Erfindung in Implementierungen, bei denen die Umsetzung auf einem Umsetzungswiderstand beruht, auch auf eine Umsetzung von Strom in Spannung angewandt werden.
Allerdings ist die vorliegende Erfindung im weiteren Sinne auf Umsetzungen einer Messgröße in ein elektrisches Messungssignal (Spannung, Strom, Frequenz usw.) anwendbar, wobei die Umsetzung auf Kennlinien eines Umsetzungselements beruht, die nicht präzise voreingestellt werden können. Beispiele hierfür sind ein Temperatursensor und ein Drucksensor. Gemäß der vorliegenden Erfindung wird dann mit Hilfe eines primären Sensors, der ein primäres Umsetzungselement aufweist, und der ein primäres Messungssignal bereitstellt, eine Messung ausgeführt. Ein sekundärer Sensor weist ein sekundäres Umsetzungselement auf, das gemäß einem wichtigen Aspekt der vorliegenden Erfindung Kennlinien aufweist, die im Wesentlichen mit denen des primären Umsetzungselements identisch sind. Dies kann beispielsweise erreicht werden, indem das sekundäre Umsetzungselement und das primäre Umsetzungselement im Zuge derselben Prozessschritte hergestellt werden, indem beispielsweise das sekundäre Umsetzungselement und das primäre Umsetzungselement auf demselben Chip untergebracht werden. Mit Hilfe des sekundären Sensors wird eine Kompensationsmessung an einer Referenz durchgeführt, um ein Kompensationssignal bereitzustellen. Ferner ist eine Quelle vorgesehen, die ein genaues Referenzsignal bereitstellt. Wenn das primäre Messungssignal mit dem Quotienten des Referenzsignals und des Kompensationssignals multipliziert wird, ergibt sich ein kompensiertes Umsetzungssignal, das von Schwankungen in der Kennlinie des primären Umsetzungselements, die von Prozessschwankungen verursacht werden, im Wesentlichen unabhängig ist, wobei das Resultat von der zu messenden Größe abhängt.
Außerdem kann die vorliegende Erfindung in allen Fällen benutzt werden, in denen ein Vervielfacher mit einem einstellbaren Multiplikationsfaktor wünschenswert ist.

Claims

Verfahren zum Umsetzen einer Messgröße in ein elektrisches Umsetzungssignal, folgende Schritte umfassend: Ausführen einer Messung der Messgröße mit Hilfe eines primären Sensors, der ein primäres Umsetzungselement aufweist, und der ein primäres elektrisches Messungssignal bereitstellt; Bereitstellen eines zweiten Sensors, der ein sekundäres Umsetzungselement aufweist, das Kennlinien aufweist, die mit denen des primären Umsetzungselements im Wesentlichen identisch sind; Bereitstellen einer Referenzgröße; Ausführen einer Kompensationsmessung an der Referenzgröße mit Hilfe des sekundären Sensors, um ein Kompensationssignal bereitzustellen; Bereitstellen eines genauen Referenzsignals; Multiplizieren des primären Referenzsignals mit dem Quotienten des Referenzsignals und des Kompensationssignals, um das elektrische Umsetzungssignal bereitzustellen.
Verfahren nach Anspruch 1, wobei das sekundäre Umsetzungselement und das primäre Umsetzungselement im Zuge derselben Prozessschritte hergestellt werden, beispielsweise indem das sekundäre Umsetzungselement und das primäre Umsetzungselement auf demselben Chip hergestellt werden.
Verfahren nach Anspruch 1, wobei die Messgröße eine Eingangsspannung (V_ein) ist, und das elektrische Umsetzungssignal ein Ausgangsstrom (I_aus) ist, wobei das Verfahren nach Anspruch 1 folgende Schritte umfasst: Bereitstellen eines ersten V/I-Umsetzers (3) mit einem Umsetzungswiderstand (R_ums); Bereitstellen eines zweiten V/I-Umsetzers (13) mit einem Kompensationswiderstand (R_komp), wobei der Kompensationswiderstand (R_komp) derart hergestellt wird, dass er ähnliche Kennlinien aufweist, und vorzugsweise im Zuge derselben Prozessschritte hergestellt wird; Bereitstellen einer Referenzspannung (V_ref); Bereitstellen eines Referenzstromsignals (I_ref); Umsetzen der Eingangsspannung (V_ein) in ein erstes Stromsignal (I₁) mit Hilfe des ersten V/I-Umsetzers (3); Umsetzen der Referenzspannung (V_ref) in ein Kompensationsstromsignal (I_komp) mit Hilfe des zweiten V/I-Umsetzers (13); Bereitstellen des Ausgangsstroms (I_aus) als das Produkt einerseits des ersten Stromsignals (I₁) und andererseits des Quotienten des Referenzstromsignals (I_ref) und des Kompensationsstromsignals (I_komp).
Verfahren nach Anspruch 3, wobei das Referenzstromsignal (I_ref) aus der Referenzspannung (V_ref) mit Hilfe eines dritten V/I-Umsetzers (23) hergeleitet wird, der einen externen Referenzwiderstand (R_ref) aufweist.
Anordnung (1) zum Umsetzen von Spannung (V_ein) in Strom (I_aus), mit einem Signaleingang (2) zum Empfangen einer Eingangsspannung (V_ein), und einem Signalausgang (5) zum Bereitstellen eines Ausgangsstroms (I_aus), umfassend: einen ersten V/I-Umsetzer (3) mit einem Eingang, der an den Signaleingang (2) gekoppelt ist, wobei der erste V/I-Umsetzer (3) einen ersten Umsetzungswiderstand (R_ums) umfasst, und dazu ausgebildet ist, anhand des ersten Umsetzungswiderstands (R_ums) ein erstes Stromsignal (I₁) bereitzustellen, indem er das Spannungssignal (V_ein) umsetzt, das er an seinem Eingang empfängt; wobei der erste Umsetzungswiderstand (R_ums) einen unbekannten Toleranzfaktor (α) aufweist; Kompensationsmittel (7; 13, 23, 40, 50) zum Bereitstellen eines Ausgangsstroms (I_aus) durch Multiplizieren des ersten Stromsignals (I₁) mit einem Faktor, der proportional zu einem genauen Referenzstromsignal (I_ref) ist, und der umgekehrt proportional zu einem zweiten Stromsignal (I_komp) ist, das die Kennlinien des ersten Umsetzungswiderstands reflektiert.
Anordnung nach Anspruch 5, wobei die Kompensationsmittel (7; 13, 23, 40, 50) umfassen: einen zweiten V/I-Umsetzer, der einen zweiten Umsetzungswiderstand (R_komp) umfasst, wobei der zweite Umsetzungswiderstand (R_komp) einen Toleranzfaktor (α) aufweist, der unbekannt ist, aber der im Wesentlichen gleich dem Toleranzfaktor (α) des ersten Umsetzungswiderstands (R_komp) ist; Mittel (30) zum Bereitstellen einer ersten Referenzspannung (V_ref) an einen Eingang (12) des zweiten V/I-Umsetzers (13); wobei der zweite V/I-Umsetzer (13 dazu ausgebildet ist, das zweite Stromsignal (I_komp) bereitzustellen, indem er die erste Referenzspannung (V_ref) anhand des zweiten Umsetzungswiderstands (R_komp) umsetzt.
Anordnung nach Anspruch 6, wobei der zweite V/I-Umsetzer (13) mehrere Kompensationswiderstände (R_komp) aufweist, sowie diesen zugeordnete steuerbare Schalter.
Anordnung nach Anspruch 6 oder 7, wobei die Kompensationsmittel (7; 13, 23, 40, 50) umfassen: einen dritten V/I-Umsetzer (23) mit einem Eingangsanschluss (25), der dazu dient, einen externen Referenzwiderstand (R_ref) daran anzuschließen; Mittel (30) zum Bereitstellen einer zweiten Referenzspannung (V_ref) an einen Eingang (22) des dritten V/I-Umsetzers (23); wobei der dritte V/I-Umsetzer (23) dazu ausgebildet ist, das Referenzstromsignal (I_ref) anhand des externen Referenzwiderstands (R_ref) bereitzustellen.
Anordnung nach Anspruch 8, die eine gemeinsame Spannungsquelle (30) zum Bereitstellen der ersten und der zweiten Referenzspannung (V_ref) aufweist.
Anordnung nach einem der Ansprüche 6 bis 9, wobei der erste V/I-Umsetzer (3) und der zweite V/I-Umsetzer (13) auf einem einzigen Chip (100) ausgebildet wurden.
Anordnung nach Anspruch 10, wobei die Kompensationsmittel (7; 13, 23, 40, 50) auf demselben Chip (100) ausgebildet wurden.
Anordnung nach Anspruch 11, wobei derselbe Chip (100) aufweist: mehrere erste V/I-Umsetzer (3(1–N)); mehrere Kompensationsmittel (7(1–N)), von denen jedes einem jeweiligen ersten V/I-Umsetzer (3(1–N)) zugeordnet ist; wobei Mittel (23) zum Bereitstellen des genauen Referenzsignals (I_ref) einer Vielzahl der Kompensationsmittel (7(1–N)) gemeinsam sind, und vorzugsweise allen Kompensationsmitteln (7(1–N)) gemeinsam sind.
Anordnung nach einem der Ansprüche 5 bis 12, wobei die Umsetzungsfunktion des ersten V/I-Umsetzers (3) und die Kompensationsfunktion der Kompensationsmittel (7) in einem einzigen Schaltkreis implementiert sind.
Anordnung nach einem der Ansprüche 5 bis 13, wobei der erste V/I-Umsetzer 3 umfasst: zwei Eingangsanschlüsse (2a, 2b); zwei Ausgangsanschlüsse (4a, 4b); zwei Transistoren (302a, 302b), deren jeweiliger Kollektor mit dem jeweiligen Ausgangsanschluss (4a, 4b) verbunden ist; zwei Betriebsverstärker (301a, 301b), deren jeweiliger nicht invertierender Eingang mit dem jeweiligen Eingangsanschluss (2a, 2b) verbunden ist, und deren jeweiliger Ausgang mit der jeweiligen Basis der Transistoren verbunden ist, und deren jeweiliger Eingang mit dem jeweiligen Emitter der Transistoren verbunden ist; wobei der jeweilige Emitter der Transistoren (302a, 302b) mit dem jeweiligen Ende des Umsetzungswiderstands (R_ums) verbunden ist; und wobei der jeweilige Emitter der Transistoren (302a, 302b) mit der jeweiligen Stromquelle (303a, 303b) verbunden ist, die jeweils dazu ausgebildet ist, einen Ruhestrom (I_ruhe) zu erzeugen.
Anordnung nach einem der Ansprüche 5 bis 14, wobei die Kompensationseinrichtung (7) umfasst: einen ersten Transistor (701) mit einem Kollektor, der an einen Stromeingang (41; 41a, 41b) gekoppelt ist, und mit einem Emitter, der an die Masse gekoppelt ist; einen zweiten Transistor (702) mit einem Emitter, der mit der Basis des ersten Transistors (701) und mit einem Referenzstromeingang (52) verbunden ist; einen dritten Transistor (703) mit einer Basis, die mit der Basis des zweiten Transistors (702) verbunden ist, und mit einem Emitter, der mit einem Kompensationsstromeingang (42) verbunden ist; einen vierten Transistor (704) mit einer Basis, die mit dem Emitter des dritten Transistors (703) verbunden ist, mit einem Emitter, der mit der Masse verbunden ist, und mit einem Kollektor, der mit einem Stromausgang (53; 53a, 53b) verbunden ist.
Anordnung nach einem der Ansprüche 5 bis 15, wobei die Kompensationseinrichtung (7) eine Parameterquelle (8) aufweist, die Folgendes umfasst: einen ersten Betriebsverstärker (801) mit einem nicht invertierenden Eingang, der mit einer Referenzspannungsquelle (30) verbunden ist; einen ersten Transistor (802) mit einer Basis, die mit dem Ausgang des ersten Betriebsverstärkers (801) verbunden ist, mit einem Emitter, der mit dem invertierenden Eingang des ersten Betriebsverstärkers (801) verbunden ist, und mit einem Kollektor, der mit einem Kompensationsstromausgang (14) verbunden ist; einen Kompensationswiderstand (R_komp), dessen eines Ende mit dem Emitter des ersten Transistors (802) verbunden ist, und dessen anderes Ende mit der Masse verbunden ist; einen zweiten Betriebsverstärker (811) mit einem nicht invertierenden Eingang, der mit einer Referenzspannungsquelle (30) verbunden ist; einen zweiten Transistor (812) mit einer Basis, die mit dem Ausgang des zweiten Betriebsverstärkers (811) verbunden ist, mit einem Emitter, der mit dem invertierenden Eingang des ersten Betriebsverstärkers (811) und mit einem Widerstandseingangsanschluss (25) verbunden ist, und mit einem Kollektor, der mit einem Referenzstromausgang (24) verbunden ist.