DE60015894T2

DE60015894T2 - Sigma-Delta-Analog-Digital-Wandler

Info

Publication number: DE60015894T2
Application number: DE60015894T
Authority: DE
Inventors: G. Pieter BLANKEN; J. Eric VAN DER ZWAN; C. Eise DIJKMANS
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1999-04-21
Filing date: 2000-04-12
Publication date: 2005-12-22
Anticipated expiration: 2020-04-13
Also published as: DE60015894D1; WO2000065723A1; EP1088397A1; EP1088397B1; US6369730B1; JP2002543656A

Description

Die vorliegende Erfindung bezieht sich auf einen Sigma-Delta-Analog-Digital-Wandler zum Umwandeln eines analogen Eingangssignals in ein digitales Ausgangssignal, wobei dieser Wandler in einer Signalverarbeitungsschleife die nachfolgenden Elemente umfasst:

– Mittel zum Liefern eines Differenzsignals in Reaktion auf das analoge Eingangssignal und eines analogen Rückkopplungssignals,
– Mittel zum Filtern des Differenzsignals und zum Liefern eines gefilterten Differenzsignals,
– Mittel zum Abtasten und Quantisieren des gefilterten Differenzsignals mit einem Ausgang zum Liefern des digitalen Ausgangssignals,
– einen Digital-Analog-Wandler zum Umwandeln des digitalen Ausgangssignals in das analoge Rückkopplungssignal, und
– einen Zurück-zu-Null-Schalter in der Signalverarbeitungsschleife.

Ein derartiger Sigma-Delta-Analog-Digital-Wandler ist bekannt, beispielsweise aus der Europäischen Patentanmeldung Nr. 0 495 328. Dieser bekannte Sigma-Delta-Analog-Digital-Wandler hat einen Zurück-zu-Null-Schalter in dem Rückkopplungszweig zum Reduzieren der Nichtlinearität, verursacht durch den Digital-Analog-Wandler in dem Rückkopplungszweig. Die ansteigende und die abfallende Flanke des von dem Digital-Analog-Wandler erzeugten Ausgangssignals haben eine Nicht-Null Anstiegs- und Abfallzeit. In dem Fall, wo der Eingangscode des Digital-Analog-Wandlers sich nicht ändert, bleibt das Ausgangssignal des Digital-Analog-Wandlers während der Taktperiode konstant. In dem Fall, wo der Eingangscode sich ändert, ändert das Ausgangssignal des Digital-Analog-Wandlers von dem einen auf den anderen Pegel. Durch die Nicht-Null-Anstiegszeit oder Abfallzeit ist der reine Signalinhalt in dieser Taktperiode anders als der in einer Taktperiode, ohne Änderung des Eingangscodes. Der reine Signalinhalt je Taktperiode ist auf diese Weise abhängig von dem Code, was ein nicht linearer Effekt ist, was Intersymbolinterferenz und folglich Verzerrung verursacht. Der Zurück-zu-Null-Schalter in dem Rückkopplungszweig reduziert diesen Effekt dadurch, dass die Ausgangssignalteile des Digital-Analog-Wandlers während der Übergänge von dem einen Pegel auf den anderen Pegel ausgeschlossen werden. Dieser Zurück-zu-Null-Schalter ändert auch das Frequenzspektrum des analogen Rückkopplungssignals, was zu einer Änderung in der NF-Verstärkung und folglich zu einem Verstärkungsfehler führt.
Es ist nun u. a. eine Aufgabe der vorliegenden Erfindung, einen Sigma-Delta-Analog-Digital-Wandler mit einer besseren Verstärkungsgenauigkeit zu schaffen. Dazu weist der Sigma-Delta-Analog-Digital-Wandler der eingangs beschriebenen Art das Kennzeichen auf, dass der Zurück-zu-Null-Schalter zwischen einem Ausgang der Mittel zum Liefern des Differenzsignals, und einem Eingang der Mittel zum Filtern des Differenzsignals vorgesehen ist.
Dadurch, dass der Zurück-zu-Null-Schalter vor den Mitteln zum Filtern vorgesehen wird die offene Schleifenverstärkung durch die Zurück-zu-Null-Aktion reduziert, aber die geschlossene Schleifenverstärkung wird kaum beeinträchtigt, solange die restliche offene Schleifenverstärkung groß genug ist, was in der Praxis der Fall ist. Auf diese Weise wird die Verstärkungsgenauigkeit wieder hergestellt.
Bei einer bevorzugten Ausführungsform werden das analoge Eingangssignal und das analoge Rückkopplungssignal mit Hilfe von Spannung-Strom-Wandlern in Ströme umgewandelt. Auf diese Weise wird das Differenzsignal dadurch erhalten, dass die Ausgänge der Spannung-Strom-Wandler einfach miteinander verbunden werden. Der Digital-Analog-Wandler kann unterschiedliche Ausgänge haben und die Spannung-Strom-Wandler können verschiedene Eingänge und Ausgänge haben um die Leistung des Sigma-Delta-Analog-Digital-Wandlers zu verbessern.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im vorliegenden Fall näher beschrieben. Es zeigen:
1A ein Schaltbild eines herkömmlichen diskrete-Zeit-Sigma-Delta-Analog-Digital-Wandlers, wobei sich in der Rückkopplungsschleife ein Digital-Analog-Wandler mit geschaltetem Kondensator befindet,
1B ein Schaltbild eines herkömmlichen Sigma-Delta-Analog-Digital-Wandlers mit einem kontinuierlichen Zeitschleifenfilter und einem in der Rückkopplungsschleife vorgesehenen Digital-Analog-Wandler mit geschaltetem Strom,
2 ein Schaltbild einer Implementierung des Sigma-Delta-Analog-Digital-Wandlers nach 1B, wobei unterschiedliche Eingangs/Ausgangstranskonduktoren,
3 Signale, welche die Wirkung des Sigma-Delta-Analog-Digital-Wandlers nach 2 illustrieren,
4 ein Schaltbild des Sigma-Delta-Analog-Digital-Wandlers nach 3, wobei sich in dem Rückkopplungszweig ein Zurück-zu-Null-Schalter befindet,
5 Signale, welche die Wirkung des Sigma-Delta-Analog-Digital-Wandlers nach 4 illustrieren,
6 ein Schaltbild einer Ausführungsform eines Sigma-Delta-Analog-Digital-Wandlers nach der vorliegenden Erfindung von dem in 2 dargestellten Typ mit einem Zurück-zu-Null-Schalter vor dem Schleifenfilter, und
7 ein Schaltbild einer allgemeinen Ausführungsform eines Sigma-Delta-Analog-Digital-Wandlers nach der vorliegenden Erfindung mit einem Zurück-zu-Null-Schalter vor dem Schleifenfilter.
Gleiche Bezugszeichen werden in der Zeichnung und in der Beschreibung von Ausführungsformen für dieselben oder die gleichen Elemente benutzt.
Sigma-Delta-Analog-Digital-Wandler können grob in zwei Klassen aufgeteilt werden. Die erste Klasse, dargestellt in 1A, hat an dem Eingang einen Sampler 2 und ist meistens eine geschaltete Kondensatorschaltung. Der Modulator arbeitet in der diskreten Zeitdomäne mit einem diskreten Zeitschleifenfilter 4, das einen Quantisierer 6 speist. Das Datenausgangssignal D des Quantisierers 6 wird über einen Digital-Analog-Wandler (DAC) 8 mit einem geschalteten Kondensator zurückgeführt und von dem abgetasteten analogen Eingangssignal V_in in einem Subtrahierer 10 subtrahiert. Der Quantisierer 6 und der Digital-Analog-Wandler 8 können eine 1-Bit oder Mehrbit-Auflösung haben.
Die zweite Klasse, dargestellt in 1B, hat ein kontinuierliche-Zeit-Schleifenfilter 4 und einen Digital-Analog-Wandler 8 mit geschaltetem Strom in der Rückkopplungsschleife. Der Sampler 2 ist zu dem Ausgang des Filters 4 verlagert worden. In einem Digital-Analog-Wandler mit geschaltetem Strom ist der Ausgangsstrom während der Taktperiode mehr oder weniger konstant. In einem Digital-Analog-Wandler mit geschaltetem Kondensator ist der Ausgangsstrom während der Taktperiode nicht konstant. Er ist meistens hoch am Anfang der Taktperiode und vernachlässigbar niedrig an dem Ende der Taktperiode. Die gesamte während der Taktperiode gelieferte Ladung kann der eines Digital-Analog-Wandlers mit geschaltetem Strom entsprechen. In dieser zweiten Klasse können der Quantisierer 6 und der Digital-Analog-Wandler 8 auch eine 1-Bit oder eine Mehrbit-Auflösung haben.
Ein Sigma-Delta-Analog-Digital-Wandler der zweiten Klasse nach 1B kann unter Verwendung von Transkonduktoren mit differenziellem Eingang und Ausgang, wie in 2 dargestellt, implementiert werden. Die analoge Eingangsspannung V_in wird mit Hilfe eines ersten Spannung-Strom-Wandlers 12 in einem differenziellen Strom i_in umgewandelt und das Ausgangssignal V_DAC von dem Digital-Analog-Wandler 8 wird mit Hilfe eines zweiten Spannung-Strom-Wandlers 14 in einen differenziellen Strom umgewandelt. Die Ausgangsströme werden an den Knotenpunkten 16 und 18 addiert und dem kontinuierliche-Zeit-Schleifenfilter 4 zugeführt. Der Digital-Analog-Wandler 8 ist beispielsweise ein 1-Bit-Wandler, der eine Ausgangsspannung V_DAC = c.V_ref liefert, worin c der Ausgangscode (+1 oder –1) des Datensignals D ist und V_refeine Bezugsspannung ist, meistens eine Spannung. Proportional zu einer Bandabstand-Bezugsspannung. In einem Mehrbit-System kann der Ausgangscode c mehr als zwei Werte annehmen. So ist beispielsweise in einem 3-Bit-System der Ausgangscode c einer der Werte –1, –5/7, –3/7, –1/7, +1/7, +3/7, +5/7, +1. Der differenzielle Ausgangsstrom u_DAC entspricht g_m·V_DAC = g_m·c·V_ref, wobei g_m die Transkonduktanz des zweiten Spannung-Strom-Wandlers 14 ist. Die Taktperiode T = l/f_s, wobei f_s die Abtastfrequenz ist. Die reine Ladung q, die folglich je Taktperiode fließt ist:
q = I·T = c·g·V_refT, wobei I der Wert des Ausgangsstroms I_DAC ist.
Das zu lösende Problem ist die Nicht-Linearität des Rückkopplungs-Digital-Analog-Wandlers 8. Die ansteigenden und abfallenden Flanken haben eine Nicht-Null-Anstiegs- und -Abfallzeit. Wenn der Eingangscode D sich nicht ändert, bleibt der differenzielle Ausgangsstrom i_DAC konstant, wie in 3 dargestellt. Nach einer einzigen Taktperiode ist durch die Knotenpunkte 16 und 18 eine reine Ladung q gleich g_m·V_refT geströmt, entweder in einer positiven oder in einer negativen Richtung. Wenn der Eingangscode D sich ändert, beispielsweise von +1 zu –1, schaltet der differenzielle Ausgangsstrom i_DAC von g_m·V_ref zu –g_m·V_ref. Durch die Nicht-Null-Anstiegszeit oder -Abfallzeit weicht die in einer Taktperiode transportierte reine Ladung von g_m·V_refT ab. Die reine Ladung je Taktperiode ist auf diese Weise abhängig von dem Code, was ein linearer Effekt ist, der Intersymbolinterferenz (ISI) und folglich Verzerrung verursacht.
Eine bekannte Lösung um diesen nicht-linearen Effekt zu umgehen ist, ein Zurück-zu-Null-Schema zu implementieren. Wie in 4 dargestellt. Ein Zurück-zu-Null- Schalter 20 schaltet den Ausgangsstrom i_DAC des zweiten Spannung-Strom-Wandlers 14 für einen Teil der Taktperiode T nach Null, wie in 5 dargestellt. Diese Zurück-zu-Null-Umschaltung in dem Rückkopplungszweig findet synchron zu der Abtastfrequenz statt. Dadurch ändert das Frequenzspektrum des Rückkopplungsstroms i_DAC, insbesondere für hohe Frequenzen, aber der NF-Anteil des Spektrums entspricht nur einer Änderung der Verstärkung. Es werden keine neuen niedrigen Frequenzen eingeführt, so dass Aliasing kein Problem ist. Das Schema vermeidet folglich ISI auf Kosten einer Änderung in der NF-Verstärkung. Folglich wird ein Verstärkungsgenauigkeitsproblem eingeführt.
6 ist ein Schaltbild einer Ausführungsform eines Sigma-Delta-Analog-Digital-Wandlers nach der vorliegenden Erfindung. Der Zurück-zu-Null-Schalter 20 ist von dem Ausgang des zweiten Spannung-Strom-Wandlers 14 zu dem Eingang des Schleifenfilters 4 verlagert worden. Diese Topologie schließt den Verstärkungsfehler dadurch aus, dass der Zurück-zu-Null-Schalter 20 aus dem Rückkopplungszweig zu dem Fehlersignalzweig verlagert wird. Auf diese Weise wird die offene-Schleife-Verstärkung durch die Zurück-zu-Null-Aktion reduziert wird, aber die geschlossene-Schleife-Verstärkung wird kaum beeinträchtigt, solange die restliche offene-Schleife-Verstärkung groß genug ist, die dies in der Praxis der Fall ist. Die neue Topologie stellt deswegen die Verstärkungsgenauigkeit wieder her.
Die Leistung des Sigma-Delta-Analog-Digital-Wandlers nach der vorliegenden Erfindung kann mit dem geschalteten-Kondensator-Sigma-Delta-Analog-Digital-Wandler nach 1B verglichen werden, der auch eine gute Verstärkungsgenauigkeit zeigt, falls gut entworfen. Die Leistung gegenüber dem Energieverbrauch ist besser. Dies ist wegen der höheren Leistungsaufnahme in den operationellen Transkonduktanzverstärkern in dem Schleifenfilter des geschalteten-Kondensator-Sigma-Delta-Analog-Digital-Wandlers, der imstande sein muss, genügend Genauigkeit innerhalb einer Taktperiode zu schaffen.
Die hier beschriebenen Ausführungsformen der vorliegenden Erfindung sollen illustrativ und nicht begrenzend betrachtet werden. Für den Fachmann können im Rahmen der vorliegenden Erfindung, wie in den beiliegenden Ansprüchen definiert, mehrere Abwandlungen von diesen Ausführungsformen gemacht werden. 7 zeigt ein Schaltbild einer allgemeinen Ausführungsform eines Sigma-Delta-Analog-Digital-Wandlers nach der vorliegenden Erfindung mit einem Zurück-zu-Null-Schalter 20 vor dem Schleifenfilter 4.
Der Zurück-zu-Null-Schalter 20 befindet sich zwischen einem Ausgang 22 des Subtrahierers 10 und einem Eingang 24 des Schleifenfilters 4. Der Quantisierer 6 hat einen Ausgang 26 zum Liefern des Datensignals D. Der Quantisierer 6 kann ein 1-Bit- oder ein Mehr-Bit-Quantisierer sein und auf gleiche Weise kann der Digital-Analog-Wandler 8 ein 1-Bit- oder ein Mehr-Bit-Digital-Analog-Wandler sein. Der Subtrahierer 10 kann mit unsymmetrischen oder differenziellen analogen Eingangs- und Rückkopplungssignalen arbeiten und die Signale selber können Spannungen oder Ströme sein.

Claims

Sigma-Delta-Analog-Digital-Wandler zum Umwandeln eines analogen Eingangssignals in ein digitales Ausgangssignal, wobei dieser Wandler in einer Signalverarbeitungsschleife die nachfolgenden Elemente umfasst: – Mittel (10) zum Liefern eines Differenzsignals in Reaktion auf das analoge Eingangssignal und eines analogen Rückkopplungssignals, – Mittel (4) zum Filtern des Differenzsignals und zum Liefern eines gefilterten Differenzsignals, – Mittel (6) zum Abtasten und Quantisieren des gefilterten Differenzsignals mit einem Ausgang (26) zum Liefern des digitalen Ausgangssignals, – einen Digital-Analog-Wandler (8) zum Umwandeln des digitalen Ausgangssignals in das analoge Rückkopplungssignal, und – einen Zurück-zu-Null-Schalter (20) in der Signalverarbeitungsschleife, dadurch gekennzeichnet, dass der Zurück-zu-Null-Schalter (20) zwischen einem Ausgang (22) der Mittel (10) zum Liefern des Differenzsignals, und einem Eingang (24) der Mittel (4) zum Filtern des Differenzsignals vorgesehen ist.
Sigma-Delta-Analog-Digital-Wandler nach Anspruch 1, wobei die Mittel (10) zum Liefern eines Differenzsignals in Reaktion auf das analoge Eingangssignal und eines analogen Rückkopplungssignals einen ersten Spannung-Stromwandler (12) aufweisen zum Umwandeln des analogen Eingangssignals in einen ersten Ausgangsstrom, und einen zweiten Spannung-Stromwandler (14) zum Umwandeln des analogen Rückkopplungssignals in einen zweiten Ausgangsstrom.
Signal-Delta-Analog-Digital-Wandler nach Anspruch 2, wobei der erste (12) und der zweite (14) Spannung-Stromwandler differenzielle Eingänge und Ausgänge haben und wobei der Digital-Analog-Wandler (8) differenzielle Ausgänge hat zum Speisen der differenziellen Eingänge des zweiten Spannung-Stromwandlers (14).