DE60003209T2 - Verfahren und vorrichtung zur verbesserung der zuverlässigkeit eines computersystems - Google Patents

Verfahren und vorrichtung zur verbesserung der zuverlässigkeit eines computersystems Download PDF

Info

Publication number
DE60003209T2
DE60003209T2 DE60003209T DE60003209T DE60003209T2 DE 60003209 T2 DE60003209 T2 DE 60003209T2 DE 60003209 T DE60003209 T DE 60003209T DE 60003209 T DE60003209 T DE 60003209T DE 60003209 T2 DE60003209 T2 DE 60003209T2
Authority
DE
Germany
Prior art keywords
bus
unit
addressing
interface circuit
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60003209T
Other languages
English (en)
Other versions
DE60003209D1 (de
Inventor
Marko Karppanen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of DE60003209D1 publication Critical patent/DE60003209D1/de
Application granted granted Critical
Publication of DE60003209T2 publication Critical patent/DE60003209T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • In Computersystemen werden standardisierte Buslösungen zum Zusammenschalten verschiedener Peripheriegeräte oder Prozessorsysteme verwendet. CompactPCI (PCI, Pheripheral Component Interconnect) ist eine auf dem PCI-Bus basierende Buslösung, die insbesondere in für industrielle und/oder eingebettete Anwendungen in mechanisch anspruchsvollen Umgebungen beabsichtigte Computersysteme verwendet wird. Eine erschöpfendere Beschreibung der Eigenschaften des PCI-Busses kann der Veröffentlichung "PCI Local Bus Specification", PCI Special Interest Group, 1. Juni 1995 entnommen werden.
  • An den Bus angeschlossene Einheiten kommunizieren miteinander unter Verwendung einer speziellen Adressierungssequenz. In bestimmten Adressierungssequenzen adressiert eine Adressierungseinheit eine zu adressierende Einheit oder wartet auf eine Antwort auf die Adressierung bis die adressierte Einheit antwortet. Falls die adressierte Einheit defekt ist, kann sie nicht auf die Adressierung antworten, wobei der gesamte Computer oder das gesamte Computersystem in einem solchen Fall einen Zustand des Wartens auf die Freigabe des Adressbusses beibehalten wird. Dies kann zu einer Fehlersituation in dem gesamten System führen. Ein Beispiel für diese Situationsart tritt in bestimmten Adressierungsbetriebsarten des CompactPCI-Busses auf, bei der die Adressierungssequenz kein Element zur Überwachung der Busfreigabe enthält. Unter diesen Umständen tritt ein Problem auf, falls die Einsteckeinheit defekt ist, wobei sie in diesem Fall über eine Schnittstellenschaltung wirkend das DEVSEL#-Signal des CompactPCI-Busses im aktiven Zustand und das TRDY#-Signal im inaktiven Zustand halten kann, und damit anzeigt, dass sie die Adressierung bemerkt hat (DEVSEL#), aber für die Aktion noch nicht bereit ist. Das den PCI-Bus steuernde System verbleibt in einem Zustand des Wartens auf die Freigabe des Busses und der Betrieb des Systems ist somit blockiert.
  • Typischerweise ist die Muttereinheit (Mastereinheit) des Systems mit einer sogenannten Totmann-Schaltung (Watchdog-Timer) ausgestattet, die in gewissen vorbestimmten Zeitintervallen zurückzusetzen ist. Wird die Totmann-Schaltung nicht zurückgesetzt, so wird das System neu gestartet, d.h. es setzt sich selbst zurück. Dies kann zu einer endlosen Schleife und einem Systemabsturz führen. In der vorgenannten beispielhaften Situation wird die Totmann-Schaltung jedoch nicht notwendigerweise überhaupt gestartet, oder sie könnte die aufgetretene problematische Situation nicht "bemerken".
  • Die EP-A-O 851 363 offenbart ein Verfahren und ein System zur Verbesserung der Zuverlässigkeit eines Computersystems. Diese Druckschrift offenbart ein Systemverwaltungsmodul (System Management Module SSM), das mit einem PCI-Bus gekoppelt ist zur Überwachung der anderen Komponenten auf dem PCI-Bus. Im Falle eines Fehlers deaktiviert oder ersetzt das SSM die fehlerhafte Komponente auf dem PCI-Bus.
  • Es ist Aufgabe der vorliegenden Erfindung die vorstehend beschriebenen Probleme zu eliminieren oder zumindest deutlich abzumildern. Eine weitere Aufgabe der Erfindung ist die Offenbarung einer neuen Art von Verfahren und Vorrichtung zum Trennen einer defekten Einheit von einem Computersystem bei Auftreten eines Fehlers. Eine weitere Aufgabe der Erfindung ist das Verbessern der Zuverlässigkeit des PCI-Bussystems durch Verwenden eines einfachen Überwachungsmechanismusses, der intern in dem an den Bus angeschlossenen Gerät arbeitet.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Die vorliegenden Erfindung wird durch die beigefügten unabhängigen Patentansprüche 1 und 5 definiert.
  • In der vorliegenden Erfindung wird eine Einsteckeinheit, die an einen PCI-Bus oder eine als Schnittstelle zwischen dem Bus und der Einsteckeinheit wirkende Schnittstellenschaltung angeschlossen ist, mit einer Totmann-Schaltung zur internen Überwachung der Adressierung der Einsteckeinheit ausgestattet. Dies ermöglicht eine Erfassung von Fehlersituationen, die nicht notwendigerweise durch in dem den PCI-Bus steuernden Muttersystem implementierte Mechanismen erfasst werden, wodurch eine Vermeidung der sich ergebenden Probleme ermöglicht wird.
  • Die Erfindung betrifft ein Verfahren zur Verbesserung der Zuverlässigkeit eines Computersystems. Das Computersystem umfasst einen Bus, vorzugsweise einen CompactPCI-Bus. Darüber hinaus umfasst das System eine Schnittstellenschaltung und eine Einsteckeinheit, die über die Schnittstellenschaltung an den Bus angeschlossen ist. In dem Verfahren wird die Einsteckeinheit über den Bus adressiert. Die Adressierung bezieht sich beispielsweise auf eine auf die Einsteckeinheit gerichtete I/O- und Speicheradressierung. Gemäß der Erfindung wird die Dauer der Adressierung durch die Schnittstellenschaltung überwacht, und die Adressierung wird unterbrochen, falls sie eine vorbestimmte Zeitdauer überschreitet. Die Überwachung der Adressierung kann realisiert werden durch Ausstatten der Schnittstellenschaltung mit einer Totmann-Schaltung, die beim Beginn der Adressierung der Einsteckeinheit aktiviert und möglicherweise initialisiert wird. Falls die Dauer der Adressierung ein in der Totmann-Schaltung voreingestelltes Zeitlimit überschreitet, wird ein vorzeitiger Abbruch der Adressierung ausgeführt beispielsweise auf Initiative der Schnittstellenschaltung.
  • In einem bevorzugten Ausführungsbeispiel des Vertahrens wird eine vorzeitige Adressierungsabbruchoperation vom Typ TARGET ABORT von der Schnittstellenschaltung durchgeführt, wie beispielsweise beschrieben in der vorgenannten Veröffentlichung "PCI Local Bus Specification", S. 41. In diesem Fall führt die Schnittstellenschaltung den vorzeitigen Adressierungsabbruch selbst dann durch, wenn die Einsteckeinheit außer Betrieb sein sollte und den vorzeitigen Abbruch der Adressierung nicht selbst vornehmen kann.
  • In einem Ausführungsbeispiel wird das SERR#-Signal nach einem vorzeitigen Abbruch der Adressierung durch die Schnittstellenschaltung in den inaktiven Zustand in dem Bus versetzt. Als Folge dieser Aktionen kann die den Bus steuernde Muttereinheit die fehlerhafte Einsteckeinheit von dem Bus trennen. In einem bevorzugten Ausführungsbeispiel der Erfindung wird das Signaled-System-Error-Bit in dem Statusregister der Einsteckeinheit durch die Schnittstellenschaltung in den aktiven Zustand versetzt, falls die Dauer der Adressierung den in der Totmann-Schaltung voreingestellten Zeitwert überschreitet. Auf Grundlage des Signaled-System-Error-Bits erfasst die Einstiegseinheit, dass die Schnittstellenschaltung eine Fehlernachricht für den Bus erzeugt hat. Basierend darauf kann die Einsteckeinheit ihren Betriebsstatus ändern, beispielsweise durch Anzeigen der Fehlersituation über eine in der Einsteckeinheit vorhandene LED oder ein entsprechendes Signal, das einen Fehler kennzeichnet. Die vorgenannten Signale sind ebenfalls in der oben herangezogenen Veröffentlichung "PCI Local Bus Specification" beschrieben.
  • Die Erfindung betrifft auch eine Schnittstellenschaltung zur Verbesserung der Zuverlässigkeit eines Computersystems, wie vorstehend beschrieben. Gemäß der Erfindung umfasst die Schnittstellenschaltung eine Totmann-Schaltung, eine Einrichtung zum Starten einer Zeitsteuerung beim Start einer Adressierung, und eine Einrichtung zum vorzeitigen Abbrechen der Adressierung, falls deren Dauer einen in der Totmann-Schaltung voreingestellten Zeitwert überschreitet. In einem Ausführungsbeispiel der Erfindung handelt es sich bei dem Bus um einen CompactPCI-Bus. Die Schnittstellenschaltung umfasst vorzugsweise eine Einrichtung zum Beendigen der Adressierung. Darüber hinaus umfasst die Schnittstellenschaltung eine Einrichtung zum Versetzen des SERR#-Signals in den aktiven Zustand in dem Bus, falls die Dauer der Adressierung das in der Totmann-Schaltung voreingestellte Zeitlimit überschritten hat, oder wenn die Schnittstellenschaltung dem Bus eine Nachricht über die Beendigung einer Adressierung übergeben hat. Des weiteren kann die Schnittstellenschaltung eine Einrichtung zum Versetzen des Signaled-System-Error-Bits in dem Statusregister der Einsteckeinheit in den aktiven Zustand aufweisen, falls die Dauer der Adressierung den in der Totmann-Schaltung voreingestellten Zeitwert überschritten hat, oder nachdem die Schnittstellen schaltung dem Bus eine Nachricht über die Beendigung der Adressierung übergeben hat.
  • Die Erfindung weist den Vorteil der Ermöglichung einer Erfassung einer defekten Einsteckeinheit und einer Deaktivierung dieser ohne benutzerseitige Aktionen. Des weiteren ermöglicht die Erfindung eine Vermeidung einer das Gesamtsystem beeinflussenden Fehlersituation, da die zur Beantwortung der Adressierung unfähige fehlerhafte Einheit nicht die Systemressourcen belegen wird. Dabei teilt eine Systemdiagnoseanordnung dem Servicepersonal mit, welche der Einsteckeinheiten des Systems eine Reparatur erfordert. Die Totmann-Schaltung kann auf einfache und wirtschaftliche Weise in der Schnittstellenschaltung realisiert werden, so dass die Erfindung in vielen verschiedenen Umgebungen einsetzbar ist.
  • LISTE DER ZEICHNUNGEN
  • Die Erfindung wird im Folgenden anhand einiger Ausführungsbeispiele unter Bezugnahme auf die beigefügte Zeichnung beschrieben, wobei
  • 1a und 1b Diagramme zeigen, die ein Ausführungsbeispiel des erfindungsgemäßen Systems darstellen;
  • 2 ein Diagramm einer allgemeinen Darstellung der mit einer CompactPCI-Bus-Anwendung gemäß der Erfindung verbundenen Signalisierung zeigt; und
  • 3 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens in Form eines Flussdiagramms zeigt.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • 1a zeigt ein Diagramm mit einem erfindungsgemäßen System. Das System umfasst einen Bus PCI, der im Falle dieses Beispiels ein CompactPCI-Bus ist. An den CompactPCI-Bus sind eine Vielzahl von Einsteckeinheiten 21, 22, 23 unter Verwendung von Schnittstellenschaltungen 1 angeschlossen. Eine in dem System vorhandene Einsteckeinheit 2 kann beispielsweise eine Bus muttereinheit 21 sein, von denen eine oder mehrere vorhanden sein können. Die Einsteckeinheit 2 kann auch eine Tochtereinheit 22 sein, ein eingebettetes System oder ein Hilfsgerät 23 zur Erweiterung der Eigenschaften des Systems. Ein Beispiel für das Computersystem ist das von Nokia hergestellte DX200-Telefonvermittlungssystem, in dem die Einsteckeinheiten an einen CompactPCI-Bus angeschlossen sind.
  • Die an den CompactPCI-Bus anzuschließenden Komponenten werden hinsichtlich Ihres Betriebs gewissen Anforderungen unterworfen. Diese Anforderungen beschreiben die auf dem PCI-Bus verwendete Signalisierung und den Betrieb des Busses nach dem Empfang oder der Übertragung verschiedener Signale. Diese Anforderungen werden in diesem Kontext nicht näher beschrieben; statt dessen wird verwiesen auf die vorgenannte Veröffentlichung "PCI Local Bus Specification", die eine detaillierte Beschreibung der Anforderungen bereitstellt.
  • In dem Beispiel ist die Schnittstellenschaltung 1 als getrennte mit der Einsteckeinheit 2 verbundene Komponente realisiert, wobei sie aber auch als ein Teil der Einsteckeinheit realisiert sein kann. Die Schnittstellenschaltung 1 ist beispielsweise eine unter Verwendung einer FPGA-Schaltung (FPGA, Field Programmable Gate Array) realisierte funktionelle Einheit, wobei in diesem Falle gewisse Funktionen der Einsteckeinheit 2 auch in derselben Schaltung implementiert sein können. Entsprechende Funktionen können auch unter Verwendung diskreter Komponenten oder einer ASIC-Schaltung (ASIC, Application Specific Integrated Circuit) erzielt werden.
  • Die Schnittstellenschaltung 1 umfasst die erforderlichen Komponenten und Programmblöcke – unter Verweis auf die vorgenannte Veröffentlichung – zur Realisierung der Kommunikation zwischen der Einsteckeinheit 2 und dem Bus PCI, so dass die Schnittstellenschaltung als Verbindungsglied zwischen der Einsteckeinheit 2 und den Busfunktionen wirkt. Gemäß der Erfindung umfasst die Schnittstellenschaltung 1 eine Totmann-Schaltung 3 (WDT), die die Ausführungszeiten von Adressierungsoperationen auf dem Bus PCI überwacht und Aktionen für die Anzeige und Aufhebung der Fehlersituation einleitet, falls die Ausführungszeit ein vorbestimmtes Zeitlimit überschreitet.
  • 1b zeigt ein Diagramm eines Ausführungsbeispiels der Schnittstellenschaltung 1. Neben der Totmann-Schaltung 3 umfasst die Schnittstellenschaltung eine Einrichtung 4 zum Aktivieren der Totmann-Schaltung beim Start einer an die Einsteckeinheit 2 gerichteten Adressierung. In der Praxis kann diese Einrichtung 4 realisiert werden in Verbindung mit dem Signalisierungsteil der Schnittstellenschaltung unter Verwendung eines Software-Blocks, der die Zeitsteuerung startet, wenn ein vorgegebenes Signal oder vorgegebene Signale in einem aktiven Zustand erfasst werden. Es können auch andere dem Fachmann bekannte Verfahren zur Realisierung der Einrichtung 4 verwendet werden. Der Software-Block 4 identifiziert auch die Adresse der an die Schnittstellenschaltung 1 angeschlossenen Einsteckeinheit 2. Dadurch ist sichergestellt, dass nur die Totmann-Schaltung der rechten Einsteckeinheit 2 gestartet wird, so dass weniger häufig adressierte Einsteckeinheiten keine unnötigen Fehlersignale erzeugen. Eine Adressierungsbeendigung vom Typ TARGET ABORT wird realisiert unter Verwendung eines vorgegebenen Software-Teils oder -Blocks 5, in dem die vorzeitige Abbruchfunktion getriggert wird durch den Zustand der Totmann-Schaltung 3. in der Praxis handelt es sich beim Triggerfaktor um einen Zeitgeberüberlauf. In diesem Falle kann die Funktionalität der Schnittstellenschaltung das gesamte System selbst dann vor einem Absturz schützen, wenn die Einsteckeinheit defekt sein sollte. Die Adressierungsbeendigung vom TARGET-ABORT-Typ bezieht sich auf eine abnormale Beendigung der Adressierung in einer Situation, in der die adressierte Einsteckeinheit (Ziel, Target) eine fatale Fehlfunktion erfasst oder eine an sie adressierte Anfrage nicht ausführen kann. Die Schnittstellenschaltung 1 umfasst auch eine Einrichtung 6 zum Versetzen des SERR#-Signals in den aktiven Zustand auf dem Bus, falls die Dauer der Adressierung den in der Totmann-Schaltung 3 voreingestellten Zeitwert überschreitet. In der Praxis ist dies ebenfalls eine funktionelle Eigenschaft der Schnittstellenschaltung und diese Einrichtung 6 kann unter Verwendung eines geeigneten Programms oder Programmblocks realisiert werden. Das SERR#-Signal wird in dem System verwendet zum Berichten von Fehlern, die zu schwerwiegenden Fehlfunktionen des Systems führen können. Des weiteren wird das Signaled-System-Error-Bit unter Verwendung einer Einrichtung 7 in den aktiven Zustand in dem Statusregister STATUS der Einsteckeinheit 2 versetzt, falls die Dauer der Adressierung den in der Totmann-Schaltung voreingestellten Zeitwert überschrit ten hat, d. h., falls die Adressierung unterbrochen wurde. Dies ist ebenfalls eine funktionelle Eigenschaft der Schnittstellenschaltung und die Einrichtung kann realisiert werden unter Verwendung eines geeigneten Programms oder Programmblocks. Es soll ebenfalls angemerkt werden, dass die Totmann-Schaltung 3 und die in der Schnittstellenschaltung vorgesehenen Einrichtungen 4 bis 7 in einer FPGA-Schaltung oder unter Verwendung diskreter Komponenten realisiert werden können. Die Funktion der Erfindung kann in allen Schnittstellenschaltungen 1 oder lediglich in einigen von diesen realisiert sein.
  • 2 zeigt ein Beispiel einer detaillierteren Darstellung der in den 1a und 1b gezeigten Komponenten. 2 zeigt die Komponenten und Signalisierung in der Schnittstellenschaltung einer Einsteckeinheit oder Schnittstelleneinheit auf Blockschaltbildebene. Die Schnittstellenschaltung ist an einen CompactPCI-Bus (CompactPCI BUS) angeschlossen. Die Betriebsweise und Funktion dieser Komponenten sind für den Fachmann naheliegend und werden daher nicht näher beschrieben mit Ausnahme der in Bezug auf die Erfindung wesentlichen Bestandteile. Die Totmann-Schaltung (2) wird gestartet, wenn eine Adressierungssequenz auf dem PCI-Bus beginnt, d. h., wenn eine hinter einer Schnittstellenschaltung befindliche Einsteckeinheit über den Bus adressiert wird. Die Schnittstelleneinheit erfasst die Adressierung beispielsweise durch ein aktives IDSEL-Signal, das die Auswahl einer Einsteckeinheit anzeigt.
  • Vor dem Beginn der Adressierung muss der PCI-Bus Zugriff auf den internen Bus der Einsteckeinheit anfordern durch Versetzen des PCI_ BREQ-Signals in den aktiven Zustand. Für die Totmann-Schaltung ist dies eine Hinweis für eine beginnende Adressierung und sie wird gestartet. Wenn die Logik der Benutzerschnittstelle den internen Bus an den PCI-Bus übergibt, so wird das PCI_BGNTn-Signal in den aktiven Zustand versetzt und die Totmann-Schaltung wird zu diesem Zeitpunkt zum Anhalten des Zählvorgangs angewiesen. Durch diese Aktion wird die Totmann-Schaltung zurückgesetzt. Nach Erhalt des Zugriffs auf den internen Bus beginnt der PCI-Bus einen Schreiboder Lesezyklus durch Versetzen des PCI_WRITE- oder PCI_READ-Signals in den aktiven Zustand.
  • Falls sich die PCI-Schaltung in einem WAIT-Zustand befindet, in dem jeder Bus-Zyklus mit einem READY-Signal bestätigt werden muss, dann wird die Totmann-Schaltung gestartet. In diesem Fall wird die Totmann-Schaltung angehalten, wenn das READYn-Signal aktiv ist, wobei das PCI_WRITE- oder PCI_READ-Signal dadurch deaktiviert wird, was in der Praxis bedeutet, dass die Operation abgeschlossen ist. Die PCI-Schaltung befindet sich im WAIT-Zustand, wenn Software oder FPGA-Schaltungscode in die fragliche Einheit geladen wird oder wenn die Einheit eine Durchführung aller Adressierungsoperationen auf WAIT-Basis erfordert. Befindet sich die PCI-Schaltung nicht im WAIT-Zustand, so überwacht die Totmann-Schaltung keine individuellen Adressierungsoperationen; stattdessen überwacht sie lediglich Zuteilungsanforderungen für den internen Bus der Einheit auf Grundlage der PCI_ BREQnund PCI_BGNTn-Signale.
  • Falls das in der Totmann-Schaltung eingestellte Zeitlimit erreicht wird, während sich die PCI-Schaltung im WAIT-Zustand befindet, werden die nachfolgenden Aktionen durchgeführt:
    die Adressierung wird vorzeitig abgebrochen oder der PCI-Bus-Zyklus wird unterbrochen,
    das an den Bus der Einheit angelegte Steuersignal wird deaktiviert,
    die internen Zustandsmaschinen der PCI-Schaltung werden initialisiert,
    das SIGNALED-SYSTEM-ERROR-Bit in dem STATUS-Register wird gesetzt,
    das SIGNALED-TARGET-ABORT-Bit in dem STATUS-Register wird gesetzt,
    das SERR#-Signal für den CompactPCI-Bus wird aktiviert, worauf die Schaltung in den ursprünglichen Zustand zurückkehrt, um auf eine neue Adressierung zu warten.
  • In der Praxis deaktiviert die Software in dem den CompactPCI-Bus steuernden Muttercomputer ferner die defekte Einsteckeinheit, und die für die Systemwartung verantwortliche Partei wird über den Fehler informiert.
  • 3 zeigt ein Flussdiagramm mit den in einem erfindungsgemäßen Verfahren vorhandenen Schritten. In Schritt 10 wird die Einsteckeinheit 1 von dem Bus PCI adressiert. Bei der Adressierung kann es sich um eine Adressierung vom I/O-Typ oder eine Speicheradressierung handeln. Das Adressierungsgerät kann beispielsweise eine Busmuttereinheit 21 sein. Im Schritt 11 erfasst die Schnittstellenschaltung 1 die Adressierung und startet die Totmann-Schaltung 3. In den Schritten 12 und 13 wird eine Überprüfung durchgeführt, um den Zustand der Adressierung in Bezug auf die Totmann-Schaltung nachzuweisen. Falls die Adressierung vor dem Auftreten eines Überlaufs in der Totmann-Schaltung 3 abgeschlossen ist, wird der Zeitgeber angehalten und in einem inaktiven Zustand belassen, um auf das nächste Auftreten einer Adressierung zu warten. Falls in der Totmann-Schaltung 3 ein Überlauf auftritt, schreitet der Ablauf zum Schritt 14. Im Schritt 14 wird eine Adressierungsbeendigung vom TARGET-ABORT-Typ durchgeführt. Im Schritt 15 wird das SERR#-Signal auf dem Bus PCI in den aktiven Zustand versetzt. Im Schritt 16 wird das Signaled-System-Error-Bit in dem Statusregister der Einsteckeinheit 2 in den aktiven Zustand versetzt.
  • Die Erfindung ist nicht auf die Beispiele ihrer vorstehend beschriebenen Ausführungsbeispiele beschränkt; stattdessen sind mehrere Änderungen innerhalb des in den Patentansprüchen definierten Umfangs der erfinderischen Idee möglich.

Claims (8)

  1. Verfahren zur Verbesserung der Zuverlässigkeit eines Computersystems, wobei das Computersystem umfasst: einen Bus (PCI); eine Schnittstellenschaltung (1); und eine Einsteckeinheit (2), die mit dem Bus über die Schnittstellenschaltung (1) verbunden ist; und wobei in dem Verfahren die Einsteckeinheit (2) über den Bus (PCI) adressiert wird, dadurch gekennzeichnet, dass: auf die Einsteckeinheit (2) gerichtete Adressierungsoperationen durch die Schnittstellenschaltung überwacht werden; die Dauer einer Adressierung der Einsteckeinheit durch die Schnittstellenschaltung (1) gemessen wird; und wenn die Dauer eine vorbestimmte Zeitperiode überschreitet, dann wird die Adressierung durch die Schnittstellenschaltung (1) beendet durch Senden eines die Beendigung der Adressierung anzeigenden Signals an den Bus (PCI).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Dauer der Adressierung unter Verwendung einer Totmann-Schaltung (3) mit einer darin eingestellten vorbestimmten Zeitmessung erfolgt.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Fehlersignal bei Beendigung der Adressierung in einen aktiven Zustand versetzt wird durch die Schnittstellenschaltung (1) in dem Bus (PCI).
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein einen Fehlerzustand in der Einsteckeinheit (2) anzeigendes Signal bei Beendigung der Adressierung in einen aktiven Zustand versetzt wird durch die Schnittstellenschaltung (1) in dem Statusregister (STATUS) der Einsteckeinheit.
  5. Schnittstellenschaltung zur Verbesserung der Zuverlässigkeit eines Computersystems, wobei das Computersystem umfasst: einen Bus (PCI); eine Einsteckeinheit (2), die über die Schnittstellenschaltung (1) mit dem Bus (PCI) verbunden ist und über den Bus (PCI) adressiert wird; dadurch gekennzeichnet, dass die Schnittstellenschaltung (1) umfasst: eine Totmann-Schaltung (3); eine Einrichtung (4) zum Starten der Totmann-Schaltung (3) beim Beginn einer auf die Einsteckeinheit (2) gerichteten Adressierungsoperation; und eine Einrichtung (5) zum Senden eines die Beendigung der Adressierung anzeigenden Signals in den Bus (PCI).
  6. Schnittstellenschaltung nach Anspruch 5, dadurch gekennzeichnet, dass die Schnittstellenschaltung (1) eine Einrichtung (6) umfasst zum Versetzen eines Fehlersignals in einen aktiven Zustand in dem Bus (PCI).
  7. Schnittstellenschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Schnittstellenschaltung (1) eine Einrichtung (7) umfasst zum Versetzen eines einen Fehlerzustand in der Einsteckeinheit (2) anzeigenden Signals in einen aktiven Zustand in dem Statusregister (STATUS) der Einsteckeinheit.
  8. Schnittstellenschaltung nach Anspruch 5, dadurch gekennzeichnet, dass der Bus (PCI) ein CompactPCI-Bus ist.
DE60003209T 1999-08-16 2000-08-14 Verfahren und vorrichtung zur verbesserung der zuverlässigkeit eines computersystems Expired - Lifetime DE60003209T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI991735A FI19991735A (fi) 1999-08-16 1999-08-16 Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi
FI991735 1999-08-16
PCT/FI2000/000689 WO2001013231A1 (en) 1999-08-16 2000-08-14 Method and device for improving the reliability of a computer system

Publications (2)

Publication Number Publication Date
DE60003209D1 DE60003209D1 (de) 2003-07-10
DE60003209T2 true DE60003209T2 (de) 2004-04-08

Family

ID=8555159

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60003209T Expired - Lifetime DE60003209T2 (de) 1999-08-16 2000-08-14 Verfahren und vorrichtung zur verbesserung der zuverlässigkeit eines computersystems

Country Status (6)

Country Link
US (1) US20020129303A1 (de)
EP (1) EP1222543B1 (de)
AU (1) AU6573400A (de)
DE (1) DE60003209T2 (de)
FI (1) FI19991735A (de)
WO (1) WO2001013231A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US6996750B2 (en) * 2001-05-31 2006-02-07 Stratus Technologies Bermuda Ltd. Methods and apparatus for computer bus error termination
US7689875B2 (en) * 2002-04-25 2010-03-30 Microsoft Corporation Watchdog timer using a high precision event timer
US8020149B2 (en) 2006-08-04 2011-09-13 Apple Inc. System and method for mitigating repeated crashes of an application resulting from supplemental code

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
US4675813A (en) * 1985-01-03 1987-06-23 Northern Telecom Limited Program assignable I/O addresses for a computer
US4730251A (en) * 1985-10-28 1988-03-08 International Business Machines Corporation Automatic I/O address assignment
US4964038A (en) * 1987-10-28 1990-10-16 International Business Machines Corp. Data processing system having automatic address allocation arrangements for addressing interface cards
US4951283A (en) * 1988-07-08 1990-08-21 Genrad, Inc. Method and apparatus for identifying defective bus devices
GB2249460B (en) * 1990-09-19 1994-06-29 Intel Corp Network providing common access to dissimilar hardware interfaces
JP2658697B2 (ja) * 1991-12-11 1997-09-30 富士通株式会社 ウォッチ・ドック・タイマ回路
JP2750315B2 (ja) * 1993-05-14 1998-05-13 インターナショナル・ビジネス・マシーンズ・コーポレイション 識別子の指定方法およびコンピュータ・システム
EP0653704A1 (de) * 1993-11-05 1995-05-17 Advanced Micro Devices, Inc. Anordnung und Verfahren zur Konfiguration von Erweiterungskarten in einem Computer
US5649096A (en) * 1993-11-22 1997-07-15 Unisys Corporation Bus request error detection
JPH07271711A (ja) * 1994-03-28 1995-10-20 Toshiba Corp コンピュータシステム
US5586253A (en) * 1994-12-15 1996-12-17 Stratus Computer Method and apparatus for validating I/O addresses in a fault-tolerant computer system
US5875301A (en) * 1994-12-19 1999-02-23 Apple Computer, Inc. Method and apparatus for the addition and removal of nodes from a common interconnect
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5701409A (en) * 1995-02-22 1997-12-23 Adaptec, Inc. Error generation circuit for testing a digital bus
US5729762A (en) * 1995-04-21 1998-03-17 Intel Corporation Input output controller having interface logic coupled to DMA controller and plurality of address lines for carrying control information to DMA agent
JPH0948164A (ja) * 1995-08-04 1997-02-18 Ricoh Co Ltd プリンターをベースとした拡張型多機能システム
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
US5790870A (en) * 1995-12-15 1998-08-04 Compaq Computer Corporation Bus error handler for PERR# and SERR# on dual PCI bus system
US6032271A (en) * 1996-06-05 2000-02-29 Compaq Computer Corporation Method and apparatus for identifying faulty devices in a computer system
US6000043A (en) * 1996-06-28 1999-12-07 Intel Corporation Method and apparatus for management of peripheral devices coupled to a bus
US6397268B1 (en) * 1996-10-01 2002-05-28 Compaq Information Technologies Group, L.P. Tracking PCI bus numbers that change during re-configuration
US5978938A (en) * 1996-11-19 1999-11-02 International Business Machines Corporation Fault isolation feature for an I/O or system bus
US5933614A (en) * 1996-12-31 1999-08-03 Compaq Computer Corporation Isolation of PCI and EISA masters by masking control and interrupt lines
US6338150B1 (en) * 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6122677A (en) * 1998-03-20 2000-09-19 Micron Technology, Inc. Method of shortening boot uptime in a computer system
US6223299B1 (en) * 1998-05-04 2001-04-24 International Business Machines Corporation Enhanced error handling for I/O load/store operations to a PCI device via bad parity or zero byte enables
US5991900A (en) * 1998-06-15 1999-11-23 Sun Microsystems, Inc. Bus controller
US6311242B1 (en) * 1998-08-27 2001-10-30 Apple Computer, Inc. Method and apparatus for supporting dynamic insertion and removal of PCI devices
US6292910B1 (en) * 1998-09-14 2001-09-18 Intel Corporation Method and apparatus for detecting a bus deadlock in an electronic system
US6324663B1 (en) * 1998-10-22 2001-11-27 Vlsi Technology, Inc. System and method to test internal PCI agents
US6240478B1 (en) * 1998-10-30 2001-05-29 Eaton Corporation Apparatus and method for addressing electronic modules
US6470382B1 (en) * 1999-05-26 2002-10-22 3Com Corporation Method to dynamically attach, manage, and access a LAN-attached SCSI and netSCSI devices
US6597700B2 (en) * 1999-06-30 2003-07-22 Nortel Networks Limited System, device, and method for address management in a distributed communication environment
US6629166B1 (en) * 2000-06-29 2003-09-30 Intel Corporation Methods and systems for efficient connection of I/O devices to a channel-based switched fabric
US6745270B1 (en) * 2001-01-31 2004-06-01 International Business Machines Corporation Dynamically allocating I2C addresses using self bus switching device
US6766479B2 (en) * 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations

Also Published As

Publication number Publication date
DE60003209D1 (de) 2003-07-10
US20020129303A1 (en) 2002-09-12
FI19991735A (fi) 2001-02-17
WO2001013231A1 (en) 2001-02-22
EP1222543B1 (de) 2003-06-04
AU6573400A (en) 2001-03-13
EP1222543A1 (de) 2002-07-17

Similar Documents

Publication Publication Date Title
DE3486148T2 (de) Fehlertolerantes Übertragungssteuersystem.
DE4223600C2 (de) Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems
DE69608641T2 (de) Ausfallbeseitigung für Steuergerät für eine Ein-/Ausgabevorrichtung
DE69613056T2 (de) Schnittstelleneinrichtung zwischen einem Rechner redundanter Architektur und einem Kommunikationsmittel
DE10353950C5 (de) Steuerungssystem
DE69722897T2 (de) Automatische Adressenzuweisung für Plattenlaufwerke enthaltende Gestelle sowie Fehlererkennungsverfahren und Gerät
DE19742716A1 (de) Steuer- und Datenübertragungsanlage und Verfahren zum Übertragen von sicherheitsbezogenen Daten
DE60002908T2 (de) Vorrichtung und verfahren zur verbesserten fehlerortung und diagnose in rechnern
EP0236803A1 (de) Verfahren zum Betrieb einer fehlergesicherten hochverfügbaren Multiprozessor-Zentralsteuereinheit eines Vermittlungssystemes
DE68922440T2 (de) Gerät und Verfahren zur gleichzeitigen Einreichung von Fehlerunterbrechung und Fehlerdaten zu einem Unterstützungsprozessor.
DE69422158T2 (de) Verfahren und System in einem verteilten Betriebssystem
DE69023695T2 (de) Initialisierungs-system und -methoden für Eingang/Ausgang-Verarbeitungseinheiten.
DE60303468T2 (de) Fehlertolerante Vorrichtung zur Informationsverarbeitung
DE102015202326A1 (de) Verfahren zum Betreiben einer Datenverarbeitungseinheit eines Fahrerassistenzsystems und Datenverarbeitungseinheit
DE69429325T2 (de) Datenvermittlungsvorrichtung
DE60003209T2 (de) Verfahren und vorrichtung zur verbesserung der zuverlässigkeit eines computersystems
DE69710264T2 (de) Verfahren und Vorrichtung zur Sicherstellung des zeitrichtigen Programmablaufs
DE60008872T2 (de) Verfahren und vorrichtung zur automatischen reintegration eines moduls in ein rechnersystem
EP1716490A2 (de) Einrichtung und verfahren zur analyse von eingebetteten systemen für sicherheitskritische rechnersysteme in kraftfahrzeugen
DE3332626A1 (de) Schaltungsanordnung zum erkennen von statischen und dynamischen fehlern in schaltungsbaugruppen
DE102008004206A1 (de) Anordnung und Verfahren zur Fehlererkennung und -behandlung in einem Steuergerät in einem Kraftfahrzeug
DE602004007130T2 (de) Fehlererkennung und unterdrückung in einem tdma-basierten netzknoten
DE102015002717A1 (de) Numerische Steuerung
EP0458781B1 (de) Verfahren zur überwachung eines computer-netzwerks
AT500350B1 (de) Anlage zum übertragen von daten in einem seriellen, bidirektionalen bus

Legal Events

Date Code Title Description
8364 No opposition during term of opposition