DE3486148T2 - Fehlertolerantes Übertragungssteuersystem. - Google Patents
Fehlertolerantes Übertragungssteuersystem.Info
- Publication number
- DE3486148T2 DE3486148T2 DE84307876T DE3486148T DE3486148T2 DE 3486148 T2 DE3486148 T2 DE 3486148T2 DE 84307876 T DE84307876 T DE 84307876T DE 3486148 T DE3486148 T DE 3486148T DE 3486148 T2 DE3486148 T2 DE 3486148T2
- Authority
- DE
- Germany
- Prior art keywords
- devices
- communication
- line
- multiplexer
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 47
- 238000004891 communication Methods 0.000 claims abstract description 123
- 230000000694 effects Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 description 21
- 238000013461 design Methods 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000013468 resource allocation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Communication Control (AREA)
- Hardware Redundancy (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Vehicle Body Suspensions (AREA)
- Magnetically Actuated Valves (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
- Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
- Selective Calling Equipment (AREA)
- Steering Control In Accordance With Driving Conditions (AREA)
- Soil Working Implements (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Multi Processors (AREA)
Description
- Die Erfindung betrifft ein fehlertolerantes Kommunikations- Steuerungssystem. Insbesondere betrifft sie redundante interne Datenübertragungsbahnen, um zu gewährleisten, daß ein ununterbrochener Betrieb bei Versagen eines einzelnen Bauelements gewährleistet bleibt.
- Der nachfolgende Stand der Technik betrifft eine Kommunikation zwischen einer Datenverarbeitungseinheit und einer Anzahl von Peripherieelementen, welche alternative Datenübertragungsbahnen vorsehen, so daß eine Kommunikation auch dann aufrecht erhalten werden kann, wenn bestimmte Bauelemente versagen.
- Die Verwendung von mehreren Übertragungsbahnen zwischen Vorrichtungen innerhalb eines Computersystems ist beispielsweise aus der US 3840859 bekannt. Gemäß diesem Stand der Technik ist eine Anzahl vom Bussen vorgesehen, welche eine Anzahl von Peripherie-Steuerungen (beispielsweise Plattenlaufwerke, Bandeinheiten oder ähnliches) mit einer Anzahl von Prozessor- und Speicher-Modulen verbindet. Jeder Bus ist mit den Prozessor- oder Speicher-Modulen mittels jeweiliger Eingabe/Ausgabe-Steuereinheiten verbunden, welche mit einer Verkehrssteuerung verbunden sind, welche dazu dient, die Anzahl von Zugriffsanforderungen zu begrenzen, welche die Eingabe/Ausgabe-Steuerung akzeptiert, so daß eine Begrenzung der Anzahl von Zugriffsfehlern erfolgt.
- Aus der GB-A-1394432 ist eine serielle Kommunikation zwischen einem Datenprozessor und einer Anzahl von Kommunikationsports mittels zweier oder mehrerer mehrstufiger Kaskaden- Schaltnetzwerke bekannt, welche alternative Bahnen zu einzelnen Kommunikations-Ports liefern, um Einzelschaltfehler zu berücksichtigen.
- Aus der US-A-3964056 ist ein Doppel-Prozessor-System bekannt, bei welchem die Prozessoren jeweilige Peripherie- Steuereinheiten aufweisen, welche mit diesen verbunden sind, um mit einer Anzahl von Peripherieelementen zu kommunizieren. Sowohl die Peripherieeinheiten, als auch die Prozessoren sind über Kreuz miteinander verbunden. Für den Fall, daß einer der Prozessoren mittels seiner eigenen Peripherie-Steuereinheit nicht mit einem Peripherieelement kommunizieren kann, versucht er über den anderen Prozessor und seine Peripherie- Steuereinheit zu kommunizieren. Dies setzt jedoch voraus, daß kein Versagen bei dem anderen Prozessor auftritt und daß die Verbindung zu diesem intakt ist.
- Die Druckschriften "IBM Technical Disclosure Bulletin", Vol. 24, Nr. 9, Feb. 1982, Seiten 4869-4872 und "Digest of Papers", Compcon 82, Seiten 192-195 (IEEE, New York, US) beziehen sich auf Kommunkationsschleifen, welche Maßnahmen aufweisen, um zu versuchen, die Kommunikation für den Fall eines Versagens von einem der Peripherieelemente in der Schleife aufrecht zu erhalten, indem eine Neubildung der Schleife durch Ausbildung einer Unter-Schleife erfolgt, bei welcher der Fehlerquellenpunkt ausgegrenzt ist. Eine Schleifenkonfiguration ist jedoch nicht immer für jede Anwendung im Einzelnen anwendbar oder wünschenswert.
- Kommunikation zwischen Computersystemen ist allgemein üblich. Immer wenn Daten übermittelt werden, entweder zu einem entfernten Port zwecks Nutzung für den Menschen, zu einem weiteren Knoten in einem weitverzweigten Netzwerk, oder zu einer Übertragungsstation in einem Schaltnetzwerk, muß eine Kommunikationsleitung zwischen der sendenden und empfangenden Vorrichtung vorhanden sein. Diese Übertragungsleitung wird typischerweise mittels einer Kommunikationssteuerung gesteuert.
- Um Daten durch die Kommunikationsleitung zu senden, muß ein Prozessor die Kommunikationssteuerung durch Senden von Steuerbefehlen und Empfangen von Status-Reports steuern. Der Prozessor verwendet die Kommunikationssteuerung zum Übertragen von Daten zu einer Mehrzahl von entfernten Ports. Der Prozessor kommuniziert mit der Kommunikationssteuerung mittels eines Datenbusses. Ein Fehler in dem Prozessor, der Kommunikations- Steuerung, der Leitung oder dem Bus kann die Kommunikation stören. Bei diesem typischen Computersystem ist eine Mehrzahl von Kommunikationsleitungen mit dem Prozessor mittels der Kommunikationssteuerung verbunden. Infolgedessen kann ein einziger Fehler die gesamte Kommunikation zwischen dem Prozessor und den entfernten Ports unterbrechen.
- Um dies zu verhindern, sind gemäß einer Vorgehensweise gemäß dem Stand der Technik redundante Busse zwischen dem Prozessor und der Kommunikationssteuerung vorgesehen. Tritt bei einem der Busse ein Fehler auf, ist ein weiterer verfügbar, um die Kommunikation aufrechtzuerhalten. Eine weitere Maßnahme ist es, redundante Prozessoren vorzusehen, so daß für den Fall einer fehlerhaften Funktion eines Prozessors ein weiterer dessen Stelle einnehmen kann.
- Die Kommunikationsleitungen können mit mehr als einer Steuerung verbunden sein, um ein Ausfallen aller Kommunikationsleitungen zu verhindern, wenn bei einer der Kommunikations-Steuerungen ein Fehler auftritt. Dies erfordert einen als Doppel-Port ausgebildeten entfernten Port wie einen Doppel-Port- Plattenlaufwerk. Dies erfordert jedoch einen großen Aufwand, da für jede der Kommunikationsleitungen zwei Kommunikationssteuerungen erforderlich sind. Dies kann im Fall eines Magnet-Plattenspeichers akzeptabel sein, weil Plattenspeicher mit einer großen Kapazität sehr teuer sein können und sich deshalb der Aufwand lohnt, zwei Kommunikationssteuerungen vorzusehen. Kommunikationsleitungen und Kommunikationssteuerungen sind im allgemeinen nicht derart teuer.
- Diese Vorgehensweise erfordert jedoch, daß verschiedenartige Typen von Multi-Port-Steuerungen entwickelt werden müssen und für die Steuerung für verschiedenartige Typen von entfernten Ports verwendet werden müssen.
- Diese Steuerungen übernehmen die Aufgabe, Daten von dem Computersystem zu einer Mehrzahl von Eingabe-Ausgabe-Ports zu übertragen. Unterschiedliche Eingabe-Ausgabe-Ports haben unterschiedliche Übertragungsvorschriften hinsichtlich des elektronischen Leitungspegels, Datenleitungspegels und Blockpegels.
- Übliche Praxis ist es, Kommunikationssteuerungen hinsichtlich ihrer Übertragungsvorschrift mit einem bestimmten elektronischen Leitungspegel, Datenleitungspegel und Blockpegel auszulegen. Die Übertragungsvorschriften für den elektronischen Leitungspegel müssen unterschiedlichen Anforderungen genügen, wobei der Spannungs- und Strompegel für die jeweilige Übertragungsvorschrift spezifiziert sind.
- Die Übertragungsvorschrift für die Datenleitung ist die logische Formatierung der Daten in kleine Datenblöcke. Ein Datenblock enthält eine Mehrzahl von Datenzeichen, welche ihrerseits eine Mehrzahl von Datenbits darstellen. Die Übertragungsvorschrift für den Datenleitungspegel bestimmt das Format, beispielsweise die Anzahl von Startbits, Stopbits geradzahliger oder ungeradzahliger Parität, Bit-Zellenzeit, Phasencodierung, NRZ-Codierung, und innerhalb dieses Formats werden die einzelnen Bits oder einzelnen Zeichen übertragen.
- Die Übertragungsvorschrift für den Blockpegel bestimmt das Format, beispielsweise das Anfangszeichen, das Stopzeichen, Fehlerkorrektur/Fehlerlösch-Codes und Endzeichen. Innerhalb des Blockpegelformats werden Blocks von Zeichenbits übertragen. Die Übertragungsvorschrift für den Blockpegel betrifft die Übertragung von Datenblocks zwischen den Steuerungen. Die Übertragungsvorschrift für den Blockpegel gewährleistet die Integrität eines Blocks während seiner Übertragung durch die Verwendung von Übertragungsvorschrift-Codes, beispielsweise Sendedaten und Bestätigung.
- An das Computersystem kann die Anforderung gestellt werden, daß mehrere unterschiedliche Typen von Kommunikationssteuerungen in Abhängigkeit von einer Vielfalt von mit dem Computersystem verbundenen Kommunikationsports verwendet werden müssen. Eine herkömmliche Methode zum Schaffen einer solchen Vielfalt von Kommunikationsarten für jeden Typ von Kommunikations-Steuerung ist es, einen bestimmten Kommunikations-Port zu schaffen, welcher mit dem Computersystem verbunden ist. Die verbundenen Ports können unterschiedliche Übertragungsvorschriften für elektronischen Leitungspegel, Datenleitungspegel und Blockpegel haben. Aufgrunddessen haben Computerhersteller die Entwicklung und Konstruktion einer Vielfalt von Kommunikations-Steuerungen verwirklicht.
- Typischerweise weist jede Steuerung einen Mikroprozessor mit einer bestimmten Konstruktion auf. Darüber hinaus erfordert jeder Typ von Übertragungsvorschrift für den elektronischen Leitungspegel eine bestimmte elektronische Interface-Hardware- Konstruktion. Die Herstellungskosten stehen in direktem Zusammenhang mit der Anzahl der erforderlichen unterschiedlichen Module.
- Eine Leistungsquelle ist für die Leistungszufuhr zu den Kommunikations-Steuereinheiten erforderlich. Das Computersystem ist von seiner eigenen Leistungszufuhr für ununterbrochenen Betrieb abhängig. Das Computersystem versagt, wenn sein eigenes Leistungsquellen-System versagt.
- Es ist eine Aufgabe der Erfindung, einen zuverlässigen Betrieb eines Computer-Systems durch Verwenden von redundanten Bussen, Prozessoren, Kommunikations-Steuereinheiten und Leistungsquellen zu schaffen, um die Zuverlässigkeit des Computer-Systems durch eine dynamische Zuweisung von Resourcen zu erhöhen, um die Kommunikation aufrecht zu erhalten.
- Erfindungsgemäß wird ein Einzelfehlertolerantes Kommunikations- Steuersystem wie in Anspruch 1 beansprucht geschaffen.
- Die Erfindung unterscheidet sich von einem herkömmlichen Computer-System-Aufbau durch die Kommunikationssteuerung, welche Kommunikationssteuereinheiten, Multiplexer und Leitungssteuerungen aufweist. Die Kommunikationssteuereinheiten sorgen für einen Kommunikationsdaten-Transfer zu und von einer Mehrzahl von Kommunikation-Leitungssteuerungen durch die Multiplexer. Jede der Leitungssteuerungen übermittelt Informationen mit einem vorbestimmten Übertragungsvorschrift- Format zum Übermitteln von Daten zwischen entfernten Ports und den Kommunikations-Steuereinheiten durch die Multiplexer.
- Zwei Prozessoren und deren jeweilige Busse können mit zwei Kommunikationssteuerungseinheiten verbunden werden, so daß jeder der Prozessoren auf jede der Kommunikationssteuerungseinheiten zugreifen kann. Jede Kommunikationssteuerungseinheit ist mit einem jeweiligen Multiplexer verbunden, und jeder Multiplexer ist mit einer Mehrzahl von erfindungsgemäßen Leitungssteuerungen verbunden und kommuniziert mit diesen. Jede Leitungssteuerung weist zwei Ports auf, wovon jeder mit einem der Multiplexer verbunden ist.
- Zwei Prozessoren können eine gemeinsame Gestaltung aufweisen. Beide Kommunikations-Steuereinheiten weisen die gleiche Gestaltung auf. Beide Multiplexer sind von gleicher Konstruktion und alle Leitungssteuerungen sind von der gleichen Konstruktion. Die Wahl der gleichen Konstruktion verringert die Herstellungskosten.
- Zwei Leistungsquellen und deren jeweilige Überwachungseinrichtungen, welche in dem Multiplexer implementiert sein können, können für eine zuverlässige Leistungszufuhr zu den Multiplexern und den Leitungssteuerungen verwendet werden. Leistungspegel werden periodisch überwacht, um ein Versagen von jeder der Leistungsquellen zu erfassen.
- Die Gestaltung kann redundante Übertragungsbahnen unter den Prozessoren, Steuerungen, Multiplexern und Leitungssteuerungen vorsehen. Die redundante Gestaltung gewährleistet einen kontinuierlichen Betrieb hinsichtlich des Leitungspegels, sogar wenn ein einzelnes Element fehlerhaft ist.
- Jedes Element kann Rückkopplungsverfahren zum Testen seiner Kommunikationsfähigkeit mit anderen Teilen des Systems aufweisen, d. h. jedes Element kann seine elektronische Verbindung zu seiner mit ihm verbundenen Vorrichtung selbst unterbrechen und seinen Port zu sich selbst rückkoppeln, um seine eigenen ausgesendeten Daten von einem damit verbundenen Element zu empfangen. Während eines Diagnosetests, welcher die Rückkopplung freigibt, kann der Computer durch Durchführung eines Selbsttests bestimmen, ob ein Element betriebsfähig ist.
- Jedes Element kann ein Rückecho-Testverfahren zum Testen seiner Funktion verwenden, indem ein Element empfangene Daten speichern und anschließend zurück zu dem ursprünglich sendenden Element senden kann.
- Die gemeinsame Leitungssteuerungs-Konstruktion gemäß der Erfindung wird durch Vorsehen eines Prozessor-Moduls in Form eines Mikroprozessormoduls erreicht, welches sauber arbeitet und mit einem der vielfältigen Typen von Interface-Modulen kommuniziert. Eine Mehrzahl von Übertragungsvorschriften für den elektronischen Leitungspegel, Datenleitungspegel und Blockpegel werden durch die Leitungssteuerung ermöglicht. Das Mikroprozessor-Modul speichert eine Vielfalt von Software- Programmen für die Übertragungsvorschrift für den Datenleitungspegel und Blockleitungspegel und führt diese Programme aus. Das Mikroprozessor-Modul kann ein Einlesen bestimmter Programme ermöglichen, um irgendeine der Vielfalt von Übertragungsvorschriften für den Datenleitungspegel für einen bestimmten Typ von entferntem Kommunikations-Port zu verwirklichen.
- Das Einlesen ist das Übermitteln eines Software-Programms von einem Prozessormodul zu einem weiteren. Infolgedessen kann ein Prozessor, welcher typischerweise für die Datenverarbeitung bei einem Systempegel verantwortlich ist, Programme zu dem Mikroprozessor-Modul übermitteln, welches typischerweise für das Verarbeiten bei einem Untersystem-Pegel verantwortlich ist, d. h. dem Datenleitungspegel. Infolgedessen wird der Begriff "Einlesen" im Handel dazu verwendet, die Übermittlung und den gerichteten Bezug von Programmen zu beschreiben.
- Eine typische Übermittlung tritt in einem Systembus oder einer Kommunikationsverbindung auf, und eine derartige Kommunikation ist aus dem Stand der Technik wohlbekannt. Das Mikroprozessor- Modul empfängt einlesbare Software-Übertragungsvorschrift- Programme von den Prozessoren des Computersystems. Dies ermöglicht eine Erweiterung oder Änderung des in der Leitungssteuerung gespeicherten Übertragungsvorschrift- Programms, während die Leitungssteuerung betriebsbereit ist, d. h. die Leitungssteuerung aktiviert ist und mit der Steuereinheit kommuniziert. Ein Ersetzen des Interface-Moduls wird vorgenommen, wenn ein entfernter Kommunikations-Port eine unterschiedliche Übertragungsvorschrift für den elektrischen Leitungspegel erfordert.
- Das Mikroprozessor-Modul und das Interface-Modul innerhalb der Leitungssteuerung sind miteinander mittels Interface-Leitungen in der Kommunikations-Steuereinheit verbunden.
- Die Gestaltung der Leitungssteuerung gewährleistet für die Leistungssteuerung eine On-Line-Wartung. Eine Erweiterung des Computersystems auf unterschiedliche Übertragungsvorschriften für den elektronischen Leitungspegel erfordert nur ein Auswechseln des Interface-Moduls. Der Benutzer kann unterschiedliche Software-Programme in das Mikroprozessor-Modul der Leitungssteuerung einlesen, um die Übertragungsvorschriften für den Datenleitungspegel oder Blockpegel zu verändern. Diese und andere Vorteile werden anhand der Beschreibung eines bevorzugten Ausführungsbeispiels deutlich.
- Fig. 1 zeigt ein Blockschaltbild des Systemaufbaus.
- Fig. 2 zeigt ein Hardware-Blockschaltbild einer Leitungssteuerung, welche mit Multiplexern und Kommunikations- Ports verbunden ist.
- Fig. 3 zeigt ein detailliertes Blockschaltbild einer Leitungssteuerung, welche mit den Multiplexern und den Kommunikations-Ports verbunden ist.
- Wie Fig. 1 zeigt, werden zwei Prozessoren 10a und 10b eines nicht dargestellten Computersystems dazu verwendet, die Steuerung eines Kommunikationssteuerungssystems 11 zu bewirken. Jeder der Prozessoren 10a und 10b regelt seinen eigenen Bus 12a bzw. 12b. Zwei Kommunikations-Steuereinheiten 14a und 14b sind mit Bussen 12a bzw. 12b verbunden, wodurch ermöglicht wird, daß aufgrund dieser Verbindung entweder der Prozessor 10a oder der Prozessor 10b die Kommunikations-Steuereinheiten 14a oder 14b steuert.
- Die Kommunikations-Steuereinheiten 14 werden mittels des Prozessors 10 in herkömmlicher Weise gesteuert. Die Kommunikations-Steuereinheiten 14a und 14b bewirken eine Datenübertragung durch ihren jeweils zugehörigen der Multiplexer 16a und 16b mittels der jeweiligen der Verbindungen 18a bzw. 18b. Die Multiplexer 16a und 16b sind mit Leitungssteuerungen 20a, 20b, 20c bis 20n verbunden. Der Multiplexer 16a ist mit den Leitungssteuerungen 20a, 20b, 20c bis 20n mittels der Multiplexerleitungen 22a bzw. 22b bzw. 22c bis 22n verbunden. Der Multiplexer 16b ist mit den Leitungssteuerungen 20a, 20b, 20c bis 20n mittels Multiplexerleitungen 24a bzw. 24b bzw. 24c bis 24n verbunden.
- Jede der Leitungssteuerungen 20a, 20b, 20c bis 20n ist mit entfernten Ports 26a bzw. 26b bzw. 26c bis 26n mittels jeweils zugehöriger Kommunikationsleitungen 28a bzw. 28b bzw. 28c bis 28n verbunden. Es ist jedoch möglich, die Leitungssteuerungen 20 derart zu ändern, daß jede Leitungssteuerung 20 mit einer Mehrzahl von Ports des Typs der entfernten Ports 26 verbunden ist.
- Jede der Kommunikations-Steuereinheiten 14a oder 14b verwendet einen Multiplexer 16a bzw. 16b, um bis zu 15 Leitungssteuerungen 20 betätigen zu können und eine von zwei Leistungsquellen 30a bzw. 30b durch Überwachungsleitungen 32a bzw. 32b richten zu können. Jede der Leitungssteuerungen 20 weist zwei Ports auf, wovon jeweils der eine mit dem Multiplexer 16a bzw. der andere mit dem Multiplexer 16b verbunden ist, so daß beide Prozessoren 10a oder 10b durch jede der Leitungssteuerungen 20 auch dann Daten übertragen können, wenn einer der Multiplexer 16a oder 16b versagt oder wenn eine der Steuerungseinheiten 14a oder 14b versagt.
- Zwei Leistungsquellen 30a und 30b werden zum Zuführen von Leistung verwendet. Beide Leistungsquellen 30a und 30b werden durch nicht dargestellte Doppel-Leistungs- Überwachungseinrichtungen überwacht, welche Bestandteil von jedem der Multiplexer 16 sind. Die Überwachungseinrichtungen melden periodisch den Zustand der Leistungsquellen 30 zu den Prozessoren 10. Die Multiplexer 16a und 16b empfangen Daten von den Leistungsquellen 30a und 30b mittels der Überwachungsleitungen 32a bzw. 32b. Jeder der Multiplexer 16a und 16b kann die Höhe der Spannung beider Leistungsquellen 30 mittels herkömmlicher Analog-Digital-Wandler überwachen. Jedoch kann der Multiplexer 16a nur die Leistungsquelle 30a sperren, während der Multiplexer 16b nur die Leistungsquelle 30b sperren kann. Beide Multiplexer 16 können den Zustand von beiden Leistungsquellen 30 überwachen und melden.
- Die Übertragung von Daten mittels des Kommunikationssystems 11 geschieht durch Busse 12, Verbindungen 18, Multiplexerleitungen 22 und 24 und Kommunikationsleitungen 28. Die Vorteile des Systems werden durch die Redundanz der Überwachungsstruktur gewährleistet. Obwohl die Wirksamkeit des Systems teilweise von der Art der Übertragung abhängt, d. h. von dem Datenformat und der Art von Befehlen und übermittelten Nachrichten, ist der Vorteil der Fehlertoleranz des Systems nicht davon abhängig.
- Die vorteilhafte Fehlertoleranz des Systems wird durch die Anwendung der redundanten Struktur und einer Vielfalt von herkömmlichen Formaten, Übertragungsvorschriften und Befehlsdaten-Nachrichten verwirklicht. Daten mit vorbestimmten Formaten und Befehlsdaten-Nachrichten, welche mit vorbestimmten Übertragungsvorschriften übermittelt werden, sind aus dem Stand der Technik in einer Vielfalt von Arten von Leitungsstrukturen bekannt.
- Zusätzlich weisen die Prozessoren 10, Steuereinheiten 14, Multiplexer 16 und Leitungssteuerungen 20 intelligente Einrichtungen auf, indem sie innere Datenverarbeitungsschaltkreise mit Speicherkomponenten aufweisen, die Software-Programme und Datenbanken speichern.
- Die Software-Programme sind grundsätzlich von zwei Typen, und sie sind Betriebssystem-Programme und Anwendungsprogramme. Diese Arten von Programmen sind aus dem Stand der Technik gut bekannt. Und obgleich mittels dieser Programme die Kommunikations-Effizienz des Systems gesteigert wird, kann die vorteilhafte Fehlertoleranz unabhängig von dem speziellen, aktuell benutzten Programm realisiert werden. Infolgedessen bezieht sich die Erfindung im einzelnen auf die Hardware- Struktur und nicht im einzelnen auf das Format der Kommunikation oder die verwendeten Programme.
- Unter erneuter Bezugnahme auf Fig. 1 haben die Prozessoren 10, die Steuereinheiten 14, die Multiplexer 16 und die Leitungssteuerungen 20 die Fähigkeit, ein Echo zurückzusenden, d. h. zu empfangen, zu speichern und zu dem ursprünglichen Sender zurückzusenden. Infolgedessen können die Prozessoren 10 programmgesteuert ermitteln, ob ein Modul versagt hat.
- Beispielsweise will der Prozessor 10a zu ermitteln, warum er nicht mit dem entfernten Port 26a kommunizieren kann, während der Prozessor 10a Daten mittels des Multiplexers 10a zu übertragen versucht. Der Prozessor 10a übermittelt eine Nachricht zu dem Port 26a mittels eines Multiplexers 16b, und es wird aufgrund des zurückgesendeten Echos ermittelt, daß die Datenübertragung nicht erfolgreich war. Der Prozessor 10a sollte nun daraus schließen, daß ein Fehler in der Datenübertragungskette Prozessor 10a - Steuereinheit 14a - Verbindung 18a - Multiplexer 16a - Multiplexerleitung 22a - Leitungssteuerung 20a vorhanden ist. Durch die Verwendung des Echo-Diagnose-Tests kann der Prozessor 10a ermitteln, wo in dem Datenübertragungsweg ein Fehler vorhanden ist. Wenn beispielsweise die Steuereinheit 14a erfolgreich ein Echo zurücksendet und der Multiplexer 16a beim Zurücksenden des Echos versagt, kann der Prozessor 16a daraus schließen, daß ein Fehler in der Verbindung 18a oder in dem Multiplexer 16a vorhanden ist.
- Auf diese Weise kann der Prozessor 10 ermitteln, wo in dem System ein Fehler vorliegt und der Prozessor 10 kann danach die Verwendung der fehlerhaften Elements unterbinden, während das Kommunikationssystem 11 weiter funktioniert, d. h., der Prozessor 10 kann dynamisch Resourcen erneut zuweisen oder sperren, so daß eine Einzelfehler-Toleranz gegeben ist. Wenn beispielsweise der Multiplexer 16a versagt, sind die Kommunikationsleitungen 28 immer noch für beide Prozessoren 10 durch die andere Kommunikations-Steuereinheit 14b und den anderen Multiplexer 16b zugänglich.
- Wenn entweder der Prozessor 10a oder 10b versagt, sind die Kommunikationsleitungen 28 immer noch mittels des anderen Prozessors 10 zugänglich, weil beide Steuerprozessoren 10 die Kommunikations-Steuereinheiten 14 steuern können. Die Prozessoren 10 können auch die Leitungssteuerungen 20 zwischen den Kommunikations-Steuereinheiten 14 dynamisch erneut freigeben, falls Bedarf oder eine Priorität dies erfordern.
- Schließlich können die Prozessoren 10 sich gegenseitig testen, um zu bestimmen, ob einer der Prozessoren 10 versagt hat. Dies kann dadurch erreicht werden, daß jeder der Prozessoren die gleichen Programme mit Inter-Prozessor-Tests ausführen, d. h. jeder Prozessor 10 überprüft die Ergebnisse des anderen. Der fehlerhafte Prozessor wird dann gesperrt.
- Unter Bezugnahme auf die Fig. 1 und 2 weist die Leitungssteuerung 20 zwei Module auf. Das erste ist ein Prozessor-Modul 34 und das zweite ist ein elektronisches Interface-Modul 36. Unterschiedliche verschiedenartige elektronische Interface-Module 36 können zusammen mit einem Prozessor-Modul 34 verwendet werden, welches als gemeinsames Prozessormodul dient und vorzugsweise ein Mikroprozessor-Modul ist. Die Multiplexer 16a und 16b eines nicht dargestellten Computersystems übermitteln Programme von den Prozessoren 10a und 10b eines nicht dargestellten Computersystems zu dem Prozessor-Modul 34, wenn ein Daten-Programm in das Prozessor- Modul 34 von den Prozessoren 10a und 10b veranlaßt eingelesen wird. Die Datenprogramme enthalten Informationen, welche das Prozessor-Modul 34 dazu befähigen, eine spezielle Kommunikations-Übertragungsvorschrift durch das elektronische Modul 36 zu den entfernten Ports 26 zu verwirklichen.
- Bezugnehmend auf Fig. 3 ist das elektronische Interface-Modul 36 ein Hardware-Modul, welches verschiedene Leitungstreiber 37 und Leitungsempfänger 38 aufweist. Die Leitungstreiber 37 und die Leitungstreiber 38 haben spezielle elektronische Eigenschaften, wodurch die speziellen Strom- und Spannungs- Pegel in Einklang mit der gewünschten elektronischen Leitungspegel-Übertragungsvorschrift stehen, wie beispielsweise RS232. Die Leitungstreiber 37 und Leitungsempfänger 38 übermitteln Daten zu und von den entfernten Kommunikations- Ports 26.
- Das elektronische Interface-Leiterplattenmodul 36 wird gewechselt, um eine Änderung in der Übertragungsvorschrift für den elektronischen Leitungspegel der Leitungssteuerung 20 zu bewirken. Dies erfordert ein manuelles Wechseln des elektronischen Interface-Moduls 36. Die in das Prozessor-Modul 34 geladenen Übertragungsvorschrift-Programme beschreiben die Format-Bedingungen, in welchen die Daten zu übermitteln sind. Das elektronische Interface-Modul 36 arbeitet in Einklang mit den vorgeschriebenen elektronischen Eigenschaften der gewünschten Übertragungsvorschrift.
- Die Multiplexer 16a und 16b übermitteln Daten von dem Prozessor-Modul 34 durch serielle Kommunikations-Ports 40a und 40b. Die Kommunikations-Ports 40a und 40b übermitteln und empfangen serielle Daten zu bzw. von den Multiplexern 16a und 16b. Die Kommunikations-Ports 40a und 40b sind mit den Kommunikations-Verbindungen 22 bzw. 24 verbunden, welche eine Mehrzahl von seriellen Ein-Richtungs-Daten aufweisen und sind mit Taktgeberleitungen 42a, 44a, 46a und 48a bzw. 42b, 44b, 46b und 48b verbunden. Die Kommunikations-Ports 40 sind jede mit zwei Ein-Richtungs-Leitungen 42 und 44 verbunden, um die Übertragung von seriellen Daten zu bewirken. Serielle Empfangsdaten werden durch die Leitung 42 in jeden der seriellen Kommunikations-Ports 40 übertragen. Die empfangenen Daten werden mittels eines durch die Leitung 46 gesendeten Taktgebersignals getaktet. Die seriellen gesendeten Daten werden durch die Leitung 44 aus jedem der seriellen Kommunikations-Ports 40 heraus übertragen. Die gesendeten Daten werden mittels durch die Leitung 48 gesendeter Taktgebersignale getaktet. Die Taktgeberleitungen 46 und 48 werden von den Multiplexern 16 gesteuert. Die seriellen Kommunikations-Ports 40 des Prozessor-Moduls 34 sind alle herkömmliche Vorrichtungen 6854, welche eine 4-Bit-Synchron-Kommunikation liefern.
- Die seriellen Kommunikations-Ports 40 sind alle mit einem Datenbus 50 und einem Adreßbus 52 des Prozessormoduls 34 verbunden. Ein Mikroprozessor 54, ein RAM (Lese-Schreib- Speicher) 56, ein ROM (Nur-Lese-Speicher) 58, ein serieller Eingabe-Ausgabe-Port 60, ein paralleler Ausgabe-Port 62 und ein paralleler Eingabe-Port 64 sind ebenfalls mit dem Adreßbus 52 und dem Datenbus 50 des Prozessor-Moduls 34 verbunden.
- Der RAM-Speicher 56, der ROM-Speicher 58 und der Mikroprozessor 54 sind zu einer herkömmlichen Struktur miteinander verbunden. Der ROM 58 speichert das Betriebssystem-Programm, welches bei der Datenübertragung zwischen den Multiplexern 16 und dem RAM 56 hilft. Darüber hinaus veranlaßt das in dem ROM 58 gespeicherte Betriebssystem-Programm den Mikroprozessor 54 Übertragungsvorschrift-Anwendungsprogramme durchzuführen, welche in den RAM 56 eingelesen und gespeichert sind. Die verbleibende Speicherkapazität des RAM 56 wird als Datenpuffer zwischen den seriellen Kommunikations-Ports 40, welche mit den Multiplexern 16 verbunden sind, und dem seriellen Eingabe- Ausgabe-Port 60, dem parallelen Eingabe-Port 64, und dem parallelen Ausgabe-Port 62 verwendet.
- Die Leitungstreiber 37 und Leitungsempfänger 38 übertragen Daten zwischen den entfernten Kommunikations-Ports 26 und dem Prozessor-Modul 34. Der serielle Eingabe-Ausgabe-Port 60 ist mittels des Mikroprozessors 54 programmierbar. Der Mikroprozessor 54 programmiert den seriellen Eingabe-Ausgabe- Port 60, während er durch das Übertragungsvorschrift- Anwendungsprogramm gesteuert wird. Infolgedessen wird die Übertragungsvorschrift teilweise in den seriellen Eingabe- Ausgabe-Port 60 einprogrammiert. Der serielle Eingabe-Ausgabe- Port 60 ist mit dem elektrischen Interface-Modul 36 mittels der Ausgabe-Leitungen 66 und Eingabe-Leitungen 68 verbunden. Der Mikroprozessor 54 steuert den Adreßbus 52 und den Datenbus 50, um Daten zwischen dem Mikroprozessor 54 oder RAM 56 und dem seriellen Eingabe-Ausgabe-Port 60, dem parallelen Eingabe-Port 64 und dem parallelen Ausgabe-Port 62 zu übertragen.
- Der serielle Eingabe-Ausgabe-Port 60 ist ein herkömmliches Element Z80SI0. Der parallele Eingabe-Port 64 und der parallele Ausgabe-Port 62 weisen 74LS244-Puffer und 74LS273-Latchregister auf.
- Die Leitungstreiber 37 und Leitungsempfänger 38 sind im einzelnen Elemente, welche von der elektrischen Übertragungsvorschrift abhängen, welche durch das System vorgegeben ist. Die Übertragungsvorschriften RS232, RS423, und RS422 sind herkömmliche Übertragungsvorschriften für den elektronischen Leitungspegel.
- Die Leitungstreiber 37 können National-Teil 75150, Texas Instruments 75150, National-Teil 1488 sein, während die Leitungsempfänger 38 Texas Instruments-Teil 75154, National- Teil 1489 für die RS232-Übertragungsvorschrift sein können, welche eine bipolare plus oder minus 24 Volt Übertragungsvorschrift für den Leitungspegel ist.
- Die Leitungstreiber 37 können Texas Instruments-Teil 75156, Fairchild-Teil 9636 oder National-Teil 3691 sein, während die Leitungsempfänger 38 National-Teil 26LS32 oder Advance Micro Devices 26LS33 für die Übertragungsvorschrift RS423 sein können, welche eine plus oder minus 5 Volt-Bipolar- Einzelleitungs-Übertragungsvorschrift ist.
- Die Leitungstreiber 37 können das National-Teil 3691, Advance Micro Devices-Teil 26LS31, Texas Instruments-Teil 75174 oder das Motorola-Teil 3487 sein, während die Leitungsempfänger 38 das National-Teil 26LS32 oder Advance Micro Devices 26LS32 für die Übertragungsvorschrift RS422 sein können, welche eine 0 bis 5 Volt Einpolar-Differenz-Leitungs-Übertragungsvorschrift ist.
- Die ausgewählten der möglichen Leitungstreiber 37 und Leitungsempfänger 38 sind auf das elektronische Interface-Modul 36 montiert und hängen von der für das jeweilige spezielle elektronische Interface-Modul 36 angewendeten Übertragungsvorschrift ab.
- Der Hersteller, der verschiedene Typen von Modulen zum Durchführen jeweiliger Übertragungsvorschriften herstellt, muß nur das elektronische Interface-Modul 36 manuell wechseln und nicht die gesamte Leitungssteuerung 20.
- Darüber hinaus müssen die Übertragungsvorschrift- Anwendungsprogramme nicht manuell geändert werden, weil die Übertragungsvorschrift-Anwendungsprogramme durch die Multiplexer 16 in den RAM 56 eingelesen werden können und von dem Mikroprozessor 54 ausgeführt werden können.
- Das elektronische Interface-Modul 36 weist einen Speicherschaltkreis 70 zum Identifizieren des Typs des elektronischen Interface-Moduls 36 auf. Der Speicher- Schaltkreis 70 gibt Ausgangssignale in die Eingabeleitung 68 aus. Diese Ausgangssignale in der Leitung 68 sind dann vorhanden, wenn der Speicherschaltkreis 70 mittels der Ausgabeleitungen 66 freigegeben wurde. Die in die Eingabeleitungen 68 von dem Speicherschaltkreis 70 ausgegebenen Informationen repräsentieren denjenigen Typ des elektrischen Interface-Moduls 36, welcher aktuell mit dem Prozessor-Modul 34 zusammenwirkt. Der Mikroprozessor 54 kann nun den Typ des elektrischen Interface-Moduls 36 identifizieren, mit welchem er zusammenarbeitet.
- Der Mikroprozessor 54 kann von dem elektrischen Interface-Modul 36 diese Information lesen, welche ein Identifizierungskennzeichen ist. Das Prozessor-Modul 34 kann diese Identifizierungskennzeichen-Information speichern und dieses Identifizierungskennzeichen zu den Prozessoren 10 übermitteln.
- Das elektronische Interface-Modul 36 weist einen Rückführschleifen-Schaltkreis 72 auf, welcher von dem Mikroprozessor 54 mittels der Ausgabeleitungen 66 gesteuert wird. Der Rückführschleifen-Schaltkreis ist mit der Kommunikationsleitung 28 verbunden, welche eine Ausgabe- Kommunikationsleitung 74 und eine Eingangsleitung 76 aufweist. Der Rückführschleifen-Schaltkreis 72 veranlaßt eine Trennung des entfernten Kommunikations-Ports 26 von dem elektronischen Interface-Modul 36 und veranlaßt, daß die Ausgabe- Kommunikationsleitungen 74, welche mit den Leitungstreibern 37 verbunden sind, mit den Leitungsempfängern 38 verbunden werden, wenn eine Aktivierung durch den Mikroprozessor 54 mittels der Ausgabeleitung 66 erfolgt. Ausgabe-Datensignale in den Ausgabe- Kommunikationsleitungen 74 werden mit den Eingabe- Kommunikationsleitungen verbunden, d. h., die Ausgabe- Kommunikationsleitungen 74 werden in Form einer Schleife zurückgeführt, wenn der Rückführschleifen-Schaltkreis 72 aktiviert ist.
- Es wird nun deutlich, daß der Prozessor 10 veranlassen kann, daß Daten zu einer Leitungssteuerung 20 herausgeführt werden und zurückgeführt werden und von dem Prozessor 10 empfangen werden, um so die Diagnose- und Fehleridentifikations-Funktion zu steigern.
- Der Prozessor 10 kann die Diagnose durch Einlesen von Diagnoseprogrammen in die Leitungssteuerungen 20 verbessern. Die Leitungssteuerungen 20 verwenden diese Diagnoseprogramme, um eine Selbstkontrolle durch Verwendung des Rückführschleifen- Schaltkreises 72 durchzuführen. Der Rückführschleifen- Schaltkreis 72 in Kombination mit der Rückecho-Funktion verbessert die Fähigkeit des Prozessors 10, eine Fehleridentifikation und eine Resourcen-Zuordnung wie bereits erläutert durchzuführen.
- Es wird auch deutlich, daß durch eine Isolation des entfernten Ports 26 während der Aktivierung der Rückführschleife der entfernte Port den fehlerhaften Identifikations-Vorgang nicht beeinflussen kann, weil dieser nicht elektrisch mit dem Kommunikationssystem 11 verbunden ist.
- Die Steuereinheiten 14 und die Multiplexer 16 können ähnliche Rückführschleifen-Schaltkreise aufweisen, welche nicht dargestellt sind. Es wird nun deutlich, daß mittels der Rückkopplung und der Rückecho-Funktion eine vollständige Fehlererkennung möglich ist.
Claims (5)
1. Einzelfehler-tolerantes Kommunikations-Steuerungssystem,
welches während des Betriebs Daten zwischen einer Mehrzahl von
Prozessor-Einrichtungen (10a, 10b) und einer Mehrzahl von
entfernten Ports (26a-26n) überträgt, mit:
einer Mehrzahl von Kommunikationsleitungs-Einrichtungen (28a-28n)
zum Leiten von Information zu und von der Mehrzahl von
entfernten Ports (26a-26n);
einer Mehrzahl von Leitungssteuerungs-Einrichtungen (20a-20n),
wovon jede mit mindestens einer zugehörigen einer Mehrzahl von
Kommunikationsleitungs-Einrichtungen zum Übertragen von Daten
zu der Mehrzahl von entfernten Ports (26a-26n) verbunden ist;
einer Mehrzahl von Multiplexer-Einrichtungen (16a, 16b), welche
in gleicher Anzahl wie die Mehrzahl von Prozessor-Einrichtungen
(10a, 10b) vorgesehen sind;
einer Mehrzahl von Leistungsquellen (30a, 30b) mit mindestens
in der gleichen Anzahl wie der Mehrzahl von Multiplexer-
Einrichtungen zum Zuführen von Leistung zu dem
Einzelfehlertoleranten Kommunikations-Steuerungssystem;
Kommunikationsbahn-Einrichtungen (22a-n), (24a-n) zum Verbinden
von jeder der Mehrzahl von Multiplexer-Einrichtungen mit jeder
der Leitungssteuerungs-Einrichtungen (20a-20n);
Verbindungs-Einrichtungen (32a, 32b), welche mit der Mehrzahl
von Multiplexer-Einrichtungen (16a, 16b) und der Mehrzahl von
Leistungsquellen (30a, 30b) zum Herstellen einer Kommunikation
verbunden sind;
einer Mehrzahl von Steuereinheiten (14a, 14b) in gleicher
Anzahl wie der Mehrzahl von Multiplexer-Einrichtungen (16a,
16b), wobei jede der Mehrzahl von Steuereinheiten (14a, 14b)
ausschließlich mit einer zugehörigen der Mehrzahl von
Multiplexer-Einrichtungen (16a, 16b) verbunden ist und während
des Betriebs mit jeder der Mehrzahl von Prozessor-Einrichtungen
(10a, 10b) kommunizieren kann; und
einer Mehrzahl von Kommunikationsbus-Einrichtungen (12a, 12b)
in gleicher Anzahl der Mehrzahl von Prozessor-Einrichtungen
(10a, 10b), wobei jede der Mehrzahl von Kommunikationsbus-
Einrichtungen (12a, 12b) eine jeweils zugehörige der Mehrzahl
von Prozessor-Einrichtungen (10a, 10b) mit jeder der Mehrzahl
von Steuereinheiten (14a, 14b) zum übertragen von Daten
verbindet, wobei die Mehrzahl von Prozessor-Einrichtungen (10a,
10b), die Mehrzahl von Steuereinheiten (14a, 14b), die Mehrzahl
von Multiplexer-Einrichtungen (16a, 16b) und die Mehrzahl von
Leitungssteuerungs-Einrichtungen (20a-20n) eine
Übertragungsvorschrift für die Übertragung und den Empfang von
Signalen ausführen, um einen fehlerhaften Betrieb von jedem
dieser zu erkennen, wobei jede der Mehrzahl von Prozessor-
Einrichtungen (10a, 10b) auf ein Erkennen hin, daß sie nicht
mit einem vorhandenen entfernten Port (26a) mittels der
nachfolgenden Elemente "Steuereinheit (14a) - Multiplexer (16a)
Kommunikationsbahn-Einrichtungen (22a)" kommunizieren kann,
unter Verwendung ihrer Übertragungsvorschrift bestimmen kann,
ob eine Kommunikation mit dem entfernten Port (26a) mittels der
nachfolgenden alternativen Elemente "Steuereinheit (14b) -
Multiplexer (16b) - Kommunikationsbahn-Einrichtungen (24a)"
erfolgreich ist, wodurch es dem Einzelfehler-toleranten
Kommunikations-Steuerungssystem ermöglicht wird, einen erneuten
Zugriff oder ein selektives Sperren zu bewirken und so eine
Benutzung eines fehlerhaften Elements des vorgenannten ersten
Pfads zu unterbinden, während das Einzelfehler-tolerante
Kommunikations-Steuerungssystem aufgrund der Benutzung der
alternativen Pfads betriebsbereit bleibt.
2. Einzelfehler-tolerantes Kommunikations-Steuerungssystem nach
Anspruch 1, wobei jede der Mehrzahl von Multiplexer-
Einrichtungen (16a, 16b) derart betreibbar ist, daß sie die
damit verbundene Leistungsquelle überwacht.
3. Einzelfehler-tolerantes Kommunikations-Steuerungssystem nach
Anspruch 2, wobei jede der Mehrzahl von Multiplexer-
Einrichtungen (16a, 16b) derart betreibbar ist, daß sie den
Zustand der damit verbundenen der Leistungsquellen (30a, 30b)
der Mehrzahl von Prozessor-Einrichtungen (10a, 10b) periodisch
meldet.
4. Einzelfehler-tolerantes Kommunikations-Steuerungssystem nach
Anspruch 2 oder 3, wobei jede der Mehrzahl von Multiplexer-
Einrichtungen (16a, 16b) nur eine jeweils zugehörige der
Mehrzahl von Leistungsquellen (30a, 30b) sperren kann.
5. Einzelfehler-tolerantes Kommunikations-Steuerungssystem nach
einem der Ansprüche 1 bis 4, wobei zumindest bestimmte der
Mehrzahl von Leitungssteuerungs-Einrichtungen (20a, 20n) eine
Rückkopplungsschleifen-Einrichtung (72) zum Abtrennen der
zugehörigen Kommunikationsleitungs-Einrichtungen (28a-n) davon
aufweisen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/551,283 US4607365A (en) | 1983-11-14 | 1983-11-14 | Fault-tolerant communications controller system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3486148D1 DE3486148D1 (de) | 1993-06-24 |
DE3486148T2 true DE3486148T2 (de) | 1993-10-14 |
Family
ID=24200615
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE84307876T Expired - Fee Related DE3486148T2 (de) | 1983-11-14 | 1984-11-14 | Fehlertolerantes Übertragungssteuersystem. |
DE8989115044T Expired - Fee Related DE3486130T2 (de) | 1983-11-14 | 1984-11-14 | Uebertragungsleitungssteuerung. |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8989115044T Expired - Fee Related DE3486130T2 (de) | 1983-11-14 | 1984-11-14 | Uebertragungsleitungssteuerung. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4607365A (de) |
EP (2) | EP0346946B1 (de) |
JP (1) | JPS60117943A (de) |
AT (2) | ATE89678T1 (de) |
AU (2) | AU578048B2 (de) |
CA (1) | CA1217281A (de) |
DE (2) | DE3486148T2 (de) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0752876B2 (ja) * | 1985-07-20 | 1995-06-05 | ソニー株式会社 | 内部バス式デイジタル装置 |
AU579264B2 (en) * | 1985-10-11 | 1988-11-17 | Mark Francis Paul Dowd | Concrete encasement of standing wooden piles |
EP0240577A1 (de) * | 1986-03-26 | 1987-10-14 | LITEF Litton Techn. Werke der HELLIGE GmbH | Schnittstelleneinheit zwischen einem redundanten Dualbus und einer Datenverarbeitungseinheit |
ES2032851T3 (es) * | 1987-04-22 | 1993-03-01 | International Business Machines Corporation | Conmutador de adaptadores de buses para mejorar la disponibilidad de una unidad de control. |
AU616213B2 (en) * | 1987-11-09 | 1991-10-24 | Tandem Computers Incorporated | Method and apparatus for synchronizing a plurality of processors |
CA2003338A1 (en) * | 1987-11-09 | 1990-06-09 | Richard W. Cutts, Jr. | Synchronization of fault-tolerant computer system having multiple processors |
US4879716A (en) * | 1987-12-23 | 1989-11-07 | Bull Hn Information Systems Inc. | Resilient data communications system |
GB2219172B (en) * | 1988-03-30 | 1992-07-08 | Plessey Co Plc | A data path checking system |
AU625293B2 (en) * | 1988-12-09 | 1992-07-09 | Tandem Computers Incorporated | Synchronization of fault-tolerant computer system having multiple processors |
US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
US5089958A (en) * | 1989-01-23 | 1992-02-18 | Vortex Systems, Inc. | Fault tolerant computer backup system |
US5027342A (en) * | 1989-05-03 | 1991-06-25 | The University Of Toronto Innovations Foundation | Local area network |
AU638476B2 (en) * | 1989-09-05 | 1993-07-01 | Honeywell Inc. | Apparatus for providing a universal interface to a process control system |
US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
US5317752A (en) * | 1989-12-22 | 1994-05-31 | Tandem Computers Incorporated | Fault-tolerant computer system with auto-restart after power-fall |
US5203004A (en) * | 1990-01-08 | 1993-04-13 | Tandem Computers Incorporated | Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections |
JP3206006B2 (ja) * | 1991-01-25 | 2001-09-04 | 株式会社日立製作所 | 二重化バス制御方法及び装置 |
US5506964A (en) * | 1992-04-16 | 1996-04-09 | International Business Machines Corporation | System with multiple interface logic circuits including arbitration logic for individually linking multiple processing systems to at least one remote sub-system |
CA2125339A1 (en) * | 1993-07-02 | 1995-01-03 | Mark A. Taylor | Inter-section cross cable detection system |
US5535405A (en) * | 1993-12-23 | 1996-07-09 | Unisys Corporation | Microsequencer bus controller system |
US5664089A (en) * | 1994-04-26 | 1997-09-02 | Unisys Corporation | Multiple power domain power loss detection and interface disable |
US5996001A (en) * | 1994-09-27 | 1999-11-30 | Quarles; Philip | High availability on-line transaction processing system |
US5835953A (en) * | 1994-10-13 | 1998-11-10 | Vinca Corporation | Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating |
US5649152A (en) * | 1994-10-13 | 1997-07-15 | Vinca Corporation | Method and system for providing a static snapshot of data stored on a mass storage system |
GB2301744B (en) * | 1995-06-02 | 2000-01-12 | Dsc Communications | Software download for a subscriber terminal of a wireless telecommunications system |
US5748871A (en) * | 1995-08-11 | 1998-05-05 | Symbios Logic Inc. | Dual bus architecture for a storage device |
GB2328352A (en) * | 1997-08-12 | 1999-02-17 | Lucent Technologies Uk Limited | Redundant communication network |
US6230281B1 (en) | 1998-08-26 | 2001-05-08 | Lucent Technologies, Inc. | Geographic redundancy protection method and apparatus for a communications network |
US6854072B1 (en) * | 2000-10-17 | 2005-02-08 | Continuous Computing Corporation | High availability file server for providing transparent access to all data before and after component failover |
US7389341B2 (en) * | 2001-01-31 | 2008-06-17 | Accenture Llp | Remotely monitoring a data processing system via a communications network |
DE10146695B4 (de) * | 2001-09-21 | 2015-11-05 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Übertragung von Nachrichten zwischen Busteilnehmern |
US7383381B1 (en) | 2003-02-28 | 2008-06-03 | Sun Microsystems, Inc. | Systems and methods for configuring a storage virtualization environment |
US7430568B1 (en) | 2003-02-28 | 2008-09-30 | Sun Microsystems, Inc. | Systems and methods for providing snapshot capabilities in a storage virtualization environment |
US7290168B1 (en) * | 2003-02-28 | 2007-10-30 | Sun Microsystems, Inc. | Systems and methods for providing a multi-path network switch system |
US7236987B1 (en) | 2003-02-28 | 2007-06-26 | Sun Microsystems Inc. | Systems and methods for providing a storage virtualization environment |
US7827362B2 (en) | 2004-08-24 | 2010-11-02 | Symantec Corporation | Systems, apparatus, and methods for processing I/O requests |
US7409587B2 (en) | 2004-08-24 | 2008-08-05 | Symantec Operating Corporation | Recovering from storage transaction failures using checkpoints |
US7296008B2 (en) | 2004-08-24 | 2007-11-13 | Symantec Operating Corporation | Generation and use of a time map for accessing a prior image of a storage device |
US7904428B2 (en) | 2003-09-23 | 2011-03-08 | Symantec Corporation | Methods and apparatus for recording write requests directed to a data store |
US7577807B2 (en) | 2003-09-23 | 2009-08-18 | Symantec Operating Corporation | Methods and devices for restoring a portion of a data store |
US7239581B2 (en) | 2004-08-24 | 2007-07-03 | Symantec Operating Corporation | Systems and methods for synchronizing the internal clocks of a plurality of processor modules |
US7287133B2 (en) | 2004-08-24 | 2007-10-23 | Symantec Operating Corporation | Systems and methods for providing a modification history for a location within a data store |
US7631120B2 (en) | 2004-08-24 | 2009-12-08 | Symantec Operating Corporation | Methods and apparatus for optimally selecting a storage buffer for the storage of data |
US7577806B2 (en) | 2003-09-23 | 2009-08-18 | Symantec Operating Corporation | Systems and methods for time dependent data storage and recovery |
US7730222B2 (en) | 2004-08-24 | 2010-06-01 | Symantec Operating System | Processing storage-related I/O requests using binary tree data structures |
US7991748B2 (en) | 2003-09-23 | 2011-08-02 | Symantec Corporation | Virtual data store creation and use |
US7725760B2 (en) | 2003-09-23 | 2010-05-25 | Symantec Operating Corporation | Data storage system |
US7526001B2 (en) * | 2004-07-26 | 2009-04-28 | General Instrument Corporation | Statistical multiplexer having protective features from extraneous messages generated by redundant system elements |
US7656789B2 (en) * | 2005-03-29 | 2010-02-02 | International Business Machines Corporation | Method, system and storage medium for redundant input/output access |
US7536583B2 (en) | 2005-10-14 | 2009-05-19 | Symantec Operating Corporation | Technique for timeline compression in a data store |
CN112819640B (zh) * | 2021-02-04 | 2022-07-12 | 中山大学 | 一种面向微服务的金融回测容错***及方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1394432A (en) * | 1971-06-24 | 1975-05-14 | Plessey Co Ltd | Input-output arrangement for use in a data processing system |
US3755785A (en) * | 1972-03-06 | 1973-08-28 | Eaton Corp | Multiplexer |
US3840859A (en) * | 1972-07-03 | 1974-10-08 | Burroughs Corp | Method and apparatus for regulating input/output traffic of a data processing system |
US3964056A (en) * | 1974-04-08 | 1976-06-15 | International Standard Electric Corporation | System for transferring data between central units and controlled units |
JPS581448B2 (ja) * | 1974-07-19 | 1983-01-11 | 富士電機株式会社 | キヨウツウバスホウシキジヨウホウシヨリシステム |
US3920975A (en) * | 1974-11-14 | 1975-11-18 | Rockwell International Corp | Data communications network remote test and control system |
US4015246A (en) * | 1975-04-14 | 1977-03-29 | The Charles Stark Draper Laboratory, Inc. | Synchronous fault tolerant multi-processor system |
JPS5273641A (en) * | 1975-12-16 | 1977-06-20 | Oki Electric Ind Co Ltd | Line collection system for data circuit |
US4079452A (en) * | 1976-06-15 | 1978-03-14 | Bunker Ramo Corporation | Programmable controller with modular firmware for communication control |
JPS5312243A (en) * | 1976-07-21 | 1978-02-03 | Hitachi Ltd | Fault recovery method of data communication system |
US4358823A (en) * | 1977-03-25 | 1982-11-09 | Trw, Inc. | Double redundant processor |
JPS6020778B2 (ja) * | 1977-12-13 | 1985-05-23 | 株式会社東芝 | 複合計算機装置 |
DK157954C (da) * | 1978-01-23 | 1990-08-13 | Data General Corp | Databehandlingsanlaeg med direkte lageradgang |
US4190821A (en) * | 1978-10-02 | 1980-02-26 | Burroughs Corporation | Self-healing loop communications system |
JPS56128000A (en) * | 1980-03-12 | 1981-10-07 | Nippon Telegr & Teleph Corp <Ntt> | Main storage access control system |
US4815034A (en) * | 1981-03-18 | 1989-03-21 | Mackey Timothy I | Dynamic memory address system for I/O devices |
AU551032B2 (en) * | 1981-03-31 | 1986-04-17 | British Telecommunications Public Limited Company | Safety arrangement in computer control system |
US4466098A (en) * | 1982-06-11 | 1984-08-14 | Siemens Corporation | Cross channel circuit for an electronic system having two or more redundant computers |
US4503534A (en) * | 1982-06-30 | 1985-03-05 | Intel Corporation | Apparatus for redundant operation of modules in a multiprocessing system |
-
1983
- 1983-11-14 US US06/551,283 patent/US4607365A/en not_active Expired - Lifetime
-
1984
- 1984-11-08 CA CA000467290A patent/CA1217281A/en not_active Expired
- 1984-11-13 AU AU35432/84A patent/AU578048B2/en not_active Ceased
- 1984-11-14 EP EP89115044A patent/EP0346946B1/de not_active Expired - Lifetime
- 1984-11-14 DE DE84307876T patent/DE3486148T2/de not_active Expired - Fee Related
- 1984-11-14 DE DE8989115044T patent/DE3486130T2/de not_active Expired - Fee Related
- 1984-11-14 AT AT84307876T patent/ATE89678T1/de active
- 1984-11-14 EP EP84307876A patent/EP0147046B1/de not_active Expired - Lifetime
- 1984-11-14 AT AT89115044T patent/ATE88288T1/de active
- 1984-11-14 JP JP59240383A patent/JPS60117943A/ja active Pending
-
1988
- 1988-08-17 AU AU21104/88A patent/AU596910B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
AU2110488A (en) | 1988-11-24 |
EP0147046A3 (en) | 1987-07-15 |
DE3486130T2 (de) | 1993-09-23 |
EP0147046A2 (de) | 1985-07-03 |
CA1217281A (en) | 1987-01-27 |
JPS60117943A (ja) | 1985-06-25 |
ATE89678T1 (de) | 1993-06-15 |
AU578048B2 (en) | 1988-10-13 |
DE3486130D1 (de) | 1993-05-19 |
EP0147046B1 (de) | 1993-05-19 |
DE3486148D1 (de) | 1993-06-24 |
EP0346946A1 (de) | 1989-12-20 |
ATE88288T1 (de) | 1993-04-15 |
EP0346946B1 (de) | 1993-04-14 |
AU3543284A (en) | 1985-05-23 |
US4607365A (en) | 1986-08-19 |
AU596910B2 (en) | 1990-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3486148T2 (de) | Fehlertolerantes Übertragungssteuersystem. | |
DE3687777T2 (de) | Verfahren und geraet zur sicherstellung eines datenuebertragungssystems. | |
DE3382592T2 (de) | Zweifachbusstruktur fuer die rechnerverbindung. | |
EP0732654B1 (de) | Verfahren zur fehlertoleranten Kommunikation unter hohen Echtzeitbedingungen | |
DE69021469T2 (de) | Verfahren zur Sicherheitsübertragssteuerung zwischen redundanten Netzwerkschnittstellbausteinen. | |
DE69430981T2 (de) | Speicherungssystem | |
EP0403763B1 (de) | Verfahren zum Vernetzen von Rechnern und/oder Rechnernetzen sowie Vernetzungssystem | |
EP1297394B1 (de) | Redundantes steuerungssystem sowie steuerrechner und peripherieeinheit für ein derartiges steuerungssystem | |
DE69123104T2 (de) | Melden und Verifizieren von Zustandswechseln in einem Datenverarbeitungsein- / -ausgabesystem | |
DE69811150T2 (de) | Verfahren und Gerät für hochverfügbare Cachedatenspeicherungsanordnungen | |
DE10258946A1 (de) | Speicherprogrammierbare Steuerung für Sicherheitssyteme mit verminderter Querverdrahtung | |
DE2626838B2 (de) | Prüf-Schaltungsanordnung für eine Fernmeldeinstallation | |
DE2741886A1 (de) | Datenuebertragungseinrichtung | |
DE68922440T2 (de) | Gerät und Verfahren zur gleichzeitigen Einreichung von Fehlerunterbrechung und Fehlerdaten zu einem Unterstützungsprozessor. | |
DE69625953T2 (de) | Methode und Vorrichtung zum Erreichen hoher Unversehrtheit und Verfügbarkeit in einem mehrkanaligen System | |
DE3780306T2 (de) | Adapterbusschalter zur verbesserung der verfuegbarkeit einer steuereinheit. | |
DE2701925A1 (de) | Fahrzeugsteuerungssystem mit hoher zuverlaessigkeit | |
DE60309012T2 (de) | Verfahren und system zur sicherstellung eines busses und eines steuerservers | |
DE19983975B3 (de) | Programmierbares Steuersystem und Rücksetz-Steuerverfahren für das programmierbare Steuersystem | |
DE4010109A1 (de) | Duplexrechnersystem | |
DE3586925T2 (de) | Netzsteuerungssystem fuer mehrere prozessormodule. | |
DE69029979T2 (de) | System für Nachrichtenverlusterkennung | |
DE69523509T2 (de) | Dezentralisiertes System und Mehrrechnersystem | |
EP0358785B1 (de) | Einrichtung zum Betrieb eines redundanten Mehrrechnersystems für die Steuerung eines elektronischen Stellwerkes in der Eisenbahnsignaltechnik | |
DE3332626A1 (de) | Schaltungsanordnung zum erkennen von statischen und dynamischen fehlern in schaltungsbaugruppen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |