DE4427388A1 - Verfahren und Schaltungsanordnung zur Signalsynthese - Google Patents
Verfahren und Schaltungsanordnung zur SignalsyntheseInfo
- Publication number
- DE4427388A1 DE4427388A1 DE19944427388 DE4427388A DE4427388A1 DE 4427388 A1 DE4427388 A1 DE 4427388A1 DE 19944427388 DE19944427388 DE 19944427388 DE 4427388 A DE4427388 A DE 4427388A DE 4427388 A1 DE4427388 A1 DE 4427388A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- digital
- amplitude
- output
- synthesis according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Signalsynthese, bei
dem mittels eines digitalen Signalprozessors ein digitales
Signal erzeugt wird, aus dem mittels einer Digital-Analog-
Umsetzung ein Ausgangssignal erzeugt wird.
Weiterhin betrifft die Erfindung eine Schaltungsanordnung zur
Signalsynthese mit einem digitalen Signalprozessor und einem
Digital-Analog-Wandler zur Erzeugung eines Ausgangssignales.
In der Meßtechnik ist es erforderlich, Signale zu erzeugen,
die hinsichtlich ihrer Parameter über einen großen Amplituden
bereich genau reproduzierbar sind.
Hierzu ist es bekannt, über einen digitalen Signalprozessor
ein digitales Signal zu erzeugen, welches nach einer Digital-
Analog-Umsetzung ein Ausgangssignal erzeugt, welches als ein
derartiges Meßsignal Verwendung finden kann. Zur Gewährlei
stung der genauen Reproduzierbarkeit in einem großen Pegelbe
reich findet dabei ein hochauflösender Digital-Analog-Umsetzer
Verwendung. Dabei ist es üblich, mit einer Auflösung von 20
bis 24 bit zu arbeiten.
Nachteilig ist dabei, daß derartige Digital-Analog-Umsetzer
sehr kostenaufwendig sind und trotz dieses hohen Fertigungs
aufwandes eine Restungenauigkeit bei der Signalerzeugung ver
bleibt.
Außerdem können kleine Signalpegel nicht ohne einen relativ
großen Klirrfaktar erzielt werden.
Insbesondere zur Vermeidung dieser Nachteile ist es bekannt,
hinter einen Digital-Analog-Umsetzer einen Verstärker mit
einer veränderbaren Verstärkung nachzuschalten. Bei derartigen
Verstärkern wird die Verstärkungsänderung dadurch realisiert,
daß verschiedene Rückkopplungswiderstände wahlweise zuschalt
bar sind.
Nachteilig bei dieser Lösung ist es, daß diese Verstärker
einer naturgemäßen Drift unterliegen, die exemplarabhängig
unterschiedlich ist. Diese Drift bedingt eine relativ geringe
Genauigkeit. Ein Ausschalten der Drift ist zwar möglich, aber
wiederum mit einem sehr hohen Herstellungsaufwand und einem
hohen Abgleichaufwand verbunden.
Außerdem werden durch das Umschalten der Verstärkungen Stör
signale durch ein sogenanntes Schaltknacken, d. h. einem Pegel
sprung am Ausgang, hervorgerufen.
Ausgehend von dem Stand der Technik liegt der Erfindung die
Aufgabe zugrunde, bei einer Signalsynthese unter Beibehaltung
einer sehr hohen Genauigkeit mit einem geringen schaltungs
technischen Aufwand einen großen Dynamikbereich zu erreichen.
Gemäß der Erfindung wird verfahrensseitig die Aufgabe dadurch
gelöst, daß das Signal des digitalen Signalprozessors auf zwei
getrennt steuerbare unterschiedlich bewichtete Signalwege in
ein erstes und ein zweites Signal aufgeteilt wird. Nach Pas
sieren der Signalwege wird das erste und das zweite Signal zu
einem Ausgangssignal addiert. Bei einem festgelegten Umschalt
amplitudenwert des beabsichtigten Ausgangssignales wird die
Amplitude des ersten Signales in dem Maße verringert, wie die
Amplitude des zweiten Signales unter der Bedingung, daß die
Addition nach Passieren der Signalwege des ersten und des
zweiten Signales das beabsichtigte Ausgangssignal ergibt,
vergrößert wird.
Das erste und das zweite Ausgangssignal haben vor ihrer Be
wichtung annähernd die gleiche Amplitude, die nach der Bewich
tung vergrößert oder verringert wird. Somit wird ein Signalweg
für ein amplitudenhöheres Ausgangssignal und der andere Sig
nalweg für das Ausgangssignal mit einer geringeren Amplitude
genutzt. Es erfolgt somit eine Aufteilung der Signalwege in
verschiedene Wertebereiche der Amplituden, wodurch die hohe
Pegelgenauigkeit des Digital-Analog-Wandlers bei großen Am
plituden genutzt werden kann.
In einer günstigen Ausgestaltung des erfindungsgemäßen Ver
fahrens ist vorgesehen, daß ein Signalweg als amplitudenhöhe
rer Signalweg dadurch ausgebildet ist, daß er im Verhältnis zu
dem anderen Signalweg eine Verstärkung oder der andere Signal
weg eine Dämpfung aufweist.
In einer weiteren günstigen Ausgestaltung des erfindungsgemä
ßen Verfahrens ist vorgesehen, daß der amplitudenhöhere Si
gnalweg nach Verringerung der Amplitude des auf diesem Signal
weg befindlichen ersten oder zweiten Signales unterbrochen
wird. Somit kann durch den digitalen Signalprozessor der Am
plitudenwert des amplitudenhöheren Signales bis zu einem ver
tretbaren Schwellenwert verringert werden. Ist dieser Schwel
lenwert erreicht, wird dieser Signalweg unterbrochen und somit
ein Störeinfluß auf das Ausgangssignal vermieden. Bei einer
weiteren Absenkung des Signales wird der andere Signalweg
wirksam und erzeugt somit ein sauberes und genau reproduzier
bares Ausgangssignal.
In einer besonders günstigen Ausgestaltung des erfindungsge
mäßen Verfahrens ist vorgesehen, daß der Umschaltamplituden
wert bei Ansteigen des Ausgangssignales auf einen höheren Wert
festgelegt wird, als beim Absinken.
Durch diesen verfahrenstechnischen Schritt wird eine sogenann
te Schalthysterese erreicht, die ein ständiges Hin- und Her
schalten vermeidet, wenn innerhalb des Übergangsbereiches
zwischen dem amplitudenhöheren und dem amplitudenniederen
Bereich gearbeitet wird.
Die erfindungsgemäße Aufgabe wird weiterhin anordnungsseitig
dadurch gelöst, daß zwei Digital-Analog-Wandler über zwei
getrennte Signalwege mit dem digitalen Signalprozessor ver
bunden sind. Dabei ist der eine Digital-Analog-Wandler über
ein erstes Wichtungsglied und der andere Digital-Analog-Wand
ler über ein zweites Wichtungsglied oder direkt mit einem
Summationspunkt verbunden.
Durch die zwei getrennten Signalwege wird eine getrennte Steu
erung des Ausgangssignales des digitalen Digitalprozessors auf
beiden Signalwegen möglich, wodurch der Signalprozessor den
als amplitudenhöher definierten Signalweg für die Nutzung
eines Ausgangssignales mit hoher Amplitude und den anderen
Signalweg für ein Ausgangssignal mit geringerer Amplitude
vorsieht. Die Verstärkungs- bzw. Dämpfungsfaktoren des oder
der Wichtungsglieder bestimmen hierbei den Wertebereich, für
den die Signalwege zuständig sind.
Selbstverständlich ist es möglich, noch mehr als zwei Signal
wege vorzusehen, entsprechend differenzierter zu wichten und
an einen Summationspunkt zu bringen. Dadurch wird eine noch
weitere Auffächerung der Amplitudenbereiche und damit eine
weitere Erhöhung der Genauigkeit erreicht.
In einer günstigen Ausgestaltung der erfindungsgemäßen Schal
tungsanordnung ist vorgesehen, daß das Wichtungsglied aus
einem Spannungsteiler besteht.
Hierbei besteht die Möglichkeit, mit dem Spannungsteiler den
amplitudenniederen Signalweg zu realisieren und den amplitu
denhöheren Signalweg direkt an den Summationspunkt zu führen.
Eine weitere günstige Ausgestaltung der Erfindung sieht vor,
daß das Wichtungsglied aus einem Verstärker besteht. Ein der
artiges Wichtungsglied wird sodann vorzugsweise in den ampli
tudenhöheren Signalweg eingesetzt werden.
Es ist logischerweise auch möglich, sowohl ein Dämpfungsglied
in einem Signalweg, als auch einen Verstärker in dem anderen
Signalweg einzusetzen.
In einer besonders günstigen Ausgestaltung der erfindungsgemä
ßen Schaltungsanordnung ist vorgesehen, daß dem Digital-Ana
log-Wandler, dem die Erzeugung der größeren Signalamplituden
dadurch zugeordnet ist, daß sein Ausgang die größere Verstär
kung oder die geringere Dämpfung erfährt, ein Schalter nach
geschaltet ist.
Dieser Schalter vermeidet es, daß durch den amplitudenhöheren
Signalweg Störsignale auf das amplitudengeringere Signal ein
gestreut werden, wenn mit geringeren Ausgangsamplituden ge
arbeitet werden soll.
Dabei erweist es sich als besonders vorteilhaft, wenn der
Schalter bewußt nicht als ein idealer Schalter ausgeführt ist,
sondern einen gewissen Schaltübergang realisiert. Dadurch wird
ein Beitrag dazu geleistet, daß Störsignale durch Umschalten
vermieden werden.
Eine weitere Möglichkeit zur Vermeidung von Störsignalen in
folge des Schaltens ist, daß das Schalten im weitgehend si
gnallosen Zustand erfolgt.
In einer besonders günstigen Ausgestaltung der erfindungsgemä
ßen Schaltungsanordnung ist vorgesehen, daß der Summations
punkt durch den Eingang eines Summierverstärkers ausgebildet
ist.
Die Erfindung soll nachfolgend anhand eines Ausführungsbei
spieles näher erläutert werden.
Die zugehörige Zeichnung zeigt ein schematisiertes Block
schaltbild einer erfindungsgemäßen Schaltungsanordnung.
Ein digitaler Signalprozessor 1 erhält von einer nicht näher
dargestellten Eingabeschaltung eingangsseitig die Information,
mit welcher Frequenz und welcher Amplitude ein Ausgangssignal
erzeugt werden soll. Ausgangsseitig ist der digitale Signal
prozessor 1 über zwei getrennte Signalwege mit einem ersten
Digital-Analog-Wandler 2 und einem zweiten Digital-Analog-
Wandler 3 verbunden. Der Signalweg, in dem der erste Digital-
Analog-Umwandler 2 eingebunden ist, ist der amplitudenhöhere
Signalweg, in dessen Verlaufe ein Schalter 4 eingebunden ist,
über den dieser Signalweg bei niedrigeren Ausgangsamplituden
werten abgeschaltet werden kann.
Über einen Vorwiderstand 5 ist dieser Signalweg an den Sum
miereingang eines Summierverstärkers 6 angeschlossen.
Ausgangsseitig ist der Digital-Analog-Wandler 3 mit einem
Spannungsteiler 7 verbunden. Der Mittelabgriff des Spannungs
teilers 7 ist wiederum mit einem Vorwiderstand 8 auf den Sum
miereingang des Summierverstärkers 6 geschaltet.
Entsprechend des Teilungsverhältnisses des Spannungsteilers 7
wird der Signalweg, der das Signal B führt, für den amplitu
denniederen Teil des Ausgangssignales an dem Summierverstärker
6 verantwortlich sein.
Bezugszeichenliste
1 digitaler Signalprozessor
2 Digital-Analog-Wandler
3 Digital-Analog-Wandler
4 Schalter
5 Vorwiderstand
6 Summierverstärker
7 Spannungsteiler
8 Vorwiderstand.
2 Digital-Analog-Wandler
3 Digital-Analog-Wandler
4 Schalter
5 Vorwiderstand
6 Summierverstärker
7 Spannungsteiler
8 Vorwiderstand.
Claims (9)
1. Verfahren zur Signalsynthese, bei dem mittels eines digi
talen Signalprozessors ein digitales Signal erzeugt wird,
aus dem mittels einer Digital-Analog-Umsetzung ein Aus
gangssignal erzeugt wird, dadurch gekenn
zeichnet, daß das Signal des digitalen Signalpro
zessors auf zwei getrennt steuerbare unterschiedlich be
wichtete Signalwege in ein erstes und zweites Signal auf
geteilt wird, daß das erste und das zweite Signal nach
Passieren der Signalwege zu einem Ausgangssignal addiert
werden, daß bei einem festgelegten Umschaltamplitudenwert
des beabsichtigten Ausgangssignales die Amplitude des
ersten Signales in dem Maße verringert wird, wie die Am
plitude des zweiten Signales, unter der Bedingung, daß die
Addition nach Passieren der Signalwege des ersten und des
zweiten Signales das beabsichtigte Ausgangssignal ergibt,
vergrößert wird.
2. Verfahren zur Signalsynthese nach Anspruch 1, da
durch gekennzeichnet, daß ein Signal
weg als amplitudenhöherer Signalweg dadurch ausgebildet
ist, daß er im Verhältnis zu dem anderen Signalweg eine
Verstärkung oder der andere Signalweg eine Dämpfung auf
weist.
3. Verfahren zur Signalsynthese nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß der amplitu
denhöhere Signalweg nach Verringerung der Amplitude des
auf diesen Signalweg befindlichen ersten oder zweiten
Signales unterbrochen wird.
4. Verfahren zur Signalsynthese nach einem der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß
der Umschaltamplitudenwert bei Ansteigen des Ausgangssi
gnales auf einen höheren Wert festgelegt wird als beim
Absinken.
5. Schaltungsanordnung zur Signalsynthese mit einem digitalen
Signalprozessor und einem Digital-Analog-Wandler zur Er
zeugung eines Ausgangssignales, dadurch ge
kennzeichnet, daß zwei Digital-Analog-Wandler
(2; 3) über zwei getrennte Signalwege mit dem digitalen
Signalprozessor (1) verbunden sind und daß der eine Digi
tal-Analog-Wandler (3) über ein erstes Wichtungsglied (7)
und der andere Digital-Analog-Wandler (2) über ein zweites
Wichtungsglied oder direkt mit einem Summationspunkt ver
bunden ist.
6. Schaltungsanordnung zur Signalsynthese nach Anspruch 5,
dadurch gekennzeichnet, daß das
Wichtungsglied aus einem Spannungsteiler (7) besteht.
7. Schaltungsanordnung zur Signalsynthese nach Anspruch 5,
dadurch gekennzeichnet, daß das
Wichtungsglied aus einem Verstärker besteht.
8. Schaltungsanordnung zur Signalsynthese nach einem der
Ansprüche 5 bis 7, dadurch gekennzeich
net, daß dem Digital-Analog-Wandler (2) dem die Erzeu
gung der größeren Signalamplitude dadurch zugeordnet ist,
daß sein Ausgang die größere Verstärkung oder die geringe
re Dämpfung erfährt, ein Schalter (4) nachgeschaltet ist.
9. Schaltungsanordnung zur Signalsynthese nach einem der
Ansprüche 5 bis 8, dadurch gekennzeich
net, daß der Summationspunkt durch den Eingang eines
Summierverstärkers (6) ausgebildet ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944427388 DE4427388C2 (de) | 1994-08-03 | 1994-08-03 | Verfahren und Schaltungsanordnung zur Signalsynthese |
DK82595A DK82595A (da) | 1994-08-03 | 1995-07-14 | Fremgangsmåde og kredsløb til signalsyntese |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944427388 DE4427388C2 (de) | 1994-08-03 | 1994-08-03 | Verfahren und Schaltungsanordnung zur Signalsynthese |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4427388A1 true DE4427388A1 (de) | 1996-02-08 |
DE4427388C2 DE4427388C2 (de) | 1997-07-17 |
Family
ID=6524770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944427388 Expired - Fee Related DE4427388C2 (de) | 1994-08-03 | 1994-08-03 | Verfahren und Schaltungsanordnung zur Signalsynthese |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE4427388C2 (de) |
DK (1) | DK82595A (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2425227A (en) * | 2005-04-15 | 2006-10-18 | Sony Uk Ltd | Analogue to digital conversion arrangement |
GB2425226A (en) * | 2005-04-15 | 2006-10-18 | Sony Uk Ltd | Analogue to digital conversion with enhanced sensitivity mode |
US7884745B2 (en) | 2005-04-15 | 2011-02-08 | Sony United Kingdom Limited | Analogue to digital conversion |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000138585A (ja) * | 1998-10-30 | 2000-05-16 | Hewlett Packard Japan Ltd | 出力振幅調整回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975699A (en) * | 1989-12-01 | 1990-12-04 | Hughes Aircraft Company | Error reduction method and apparatus for a direct digital synthesizer |
-
1994
- 1994-08-03 DE DE19944427388 patent/DE4427388C2/de not_active Expired - Fee Related
-
1995
- 1995-07-14 DK DK82595A patent/DK82595A/da not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975699A (en) * | 1989-12-01 | 1990-12-04 | Hughes Aircraft Company | Error reduction method and apparatus for a direct digital synthesizer |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2425227A (en) * | 2005-04-15 | 2006-10-18 | Sony Uk Ltd | Analogue to digital conversion arrangement |
GB2425226A (en) * | 2005-04-15 | 2006-10-18 | Sony Uk Ltd | Analogue to digital conversion with enhanced sensitivity mode |
GB2425226B (en) * | 2005-04-15 | 2009-07-29 | Sony Uk Ltd | Analogue to digital conversion |
GB2425227B (en) * | 2005-04-15 | 2009-09-02 | Sony Uk Ltd | Analogue to digital conversion |
US7884745B2 (en) | 2005-04-15 | 2011-02-08 | Sony United Kingdom Limited | Analogue to digital conversion |
Also Published As
Publication number | Publication date |
---|---|
DK82595A (da) | 1996-02-04 |
DE4427388C2 (de) | 1997-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10021824C2 (de) | D/A-Wandlervorrichtung und D/A-Wandlerverfahren | |
DE19852778C2 (de) | D/A-Wandlervorrichtung | |
DE3136813C2 (de) | Kalibrierschaltung | |
DE3202789C2 (de) | ||
DE4003758A1 (de) | Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen | |
DE10392236T5 (de) | Analog/Digital-Umsetzvorrichtung und -verfahren | |
DE3935617C2 (de) | ||
DE10037937C2 (de) | D/A-Wandlervorrichtung und D/A-Wandlerverfahren | |
DE2711292A1 (de) | Verzoegerungsleitung | |
DE4320691A1 (de) | Digital/Analog-Wandler | |
DE3820144C2 (de) | ||
DE4427388C2 (de) | Verfahren und Schaltungsanordnung zur Signalsynthese | |
DE69933259T2 (de) | Verfahren und Gerät zur Erweiterung des störfreien dynamischen Bereichs eines Digital-Analog-Wandlers | |
DE3634528C1 (de) | Schaltung zur Kompensation des Frequenzganges eines Spektrumanalysators | |
DE19901750A1 (de) | Anordnung zum Messen des Phasenrauschens eines Meßobjekts | |
DE3112243C2 (de) | Klirrfaktormeßgerät | |
EP0790709A1 (de) | Verfahren und Vorrichtung zur Wandlung eines digitalen Audiosignales | |
DE4134578C2 (de) | Schaltungsanordnung zur Erzeugung von Audiosignalen Klang-/Toneffekte erteilenden Oberwellen | |
DE1955555C3 (de) | Anelog/Digital-Umsetier für sehr hohe Frequenzen | |
DE19952254C2 (de) | Ausgangsamplituden-Steuerschaltung | |
DE3215519C2 (de) | ||
DE3920004A1 (de) | Verfahren und anordnung zur rauschunterdrueckung eines digitalen signals | |
DE4322597C2 (de) | Anordnung zur hochauflösenden Analog/Digital-Wandlung von Signalen mit unterschiedlichen Signalamplituden | |
DE3820143C2 (de) | ||
DE681590C (de) | Logarithmisches Roehrenvoltmeter mit Rueckwaertsregelung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: GRAHNERT, JOACHIM, DR., 01326 DRESDEN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |