DE4423367A1 - Verfahren zur hierarchischen Logik-Verifikation hochintegrierter Schaltungen - Google Patents
Verfahren zur hierarchischen Logik-Verifikation hochintegrierter SchaltungenInfo
- Publication number
- DE4423367A1 DE4423367A1 DE4423367A DE4423367A DE4423367A1 DE 4423367 A1 DE4423367 A1 DE 4423367A1 DE 4423367 A DE4423367 A DE 4423367A DE 4423367 A DE4423367 A DE 4423367A DE 4423367 A1 DE4423367 A1 DE 4423367A1
- Authority
- DE
- Germany
- Prior art keywords
- subcircuit
- circuit
- subcircuits
- connections
- instances
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Beim Entwurf integrierter Schaltungen wird zunächst ein Lo
gikplan und anschließend das physikalische Layout entworfen
bzw. die geometrische Beschreibung der Masken erstellt, wobei
letzteres in der Regel nur teilweise maschinell in Abhängig
keit des Logikplans erfolgt. Ein wichtiger Schritt im Design
prozeß ist die Verifikation der korrekten Umsetzung des Lo
gikplans in ein entsprechendes Layout. Dazu wird aus der
Layout-Beschreibung mit einem Extraktionsverfahren, das als
solches nicht Gegenstand der Erfindung ist, eine Layout-
Schaltung erzeugt. Durch Vergleich der extrahierten Layout-
Schaltung mit der Logikplan-Schaltung kann überprüft werden,
ob eine bestimmte Spezifikation tatsächlich in ein äquivalen
tes Layout umgesetzt wurde.
Aktuelle Designs in Submikrometer-Technologien, z. B. 64M
oder 256M DRAM-Schaltungen, enthalten jedoch Millionen von
Bauelementen und können mit den meisten bekannten Verfahren
praktisch nicht mehr verifiziert werden, da der hierfür er
forderliche Arbeitsspeicher für den Schaltungsvergleich nicht
ausreicht und extrem hohe Programmlaufzeiten hierfür erfor
derlich sind.
Hochintegrierte Schaltungen sind im allgemeinen hierarchisch
aufgebaut, d. h. mehrfach benötigte Teilschaltungen werden
nur einmal beschrieben und in der Schaltung befinden sich an
den benötigten Stellen nur noch Verweise auf diese Teilschal
tungen. Eine Teilschaltung besteht somit aus elementaren Bau
elementen sowie Instanzen (Einsetzungen bzw. Aufrufen) ande
rer Teilschaltungen, die ihrerseits wiederum Teilschaltungen
enthalten können. Verbindungen zwischen Bauelementen ver
schiedener Teilschaltungen werden durch Anschlüsse (Pins) der
Teilschaltungen beschrieben.
Bei vielen bekannten Verfahren zum Netzlistenvergleich von
Schaltungen wird die hierarchische Struktur der zu verglei
chenden Schaltungen in der Regel nicht ausgenutzt und die
Schaltungen werden vor dem Vergleich vollständig expandiert,
also bis auf Bauelemente-Niveau detailliert, wobei alle Ver
weise auf untergeordnete Teilschaltungen durch die darin ent
haltenen Bauelemente ersetzt werden.
Nur wenige Verfahren nutzen die hierarchische Struktur dieser
Schaltungen aus. Bei einem solchen Verfahren wird im Prinzip
jeweils nur ein Paar von Teilschaltungen verglichen. Instan
zen innerhalb dieser Teilschaltungen werden dabei als komple
xe Bauelemente, Makro-Bauelemente, behandelt, deren interne
Schaltungen in einem vorhergehenden Schritt verifiziert wur
den und daher ignoriert werden können. Diese bekannten Ver
fahren setzen jedoch stark einschränkende Bedingungen über
den Aufbau der hierarchischen Schaltungen voraus. In der Re
gel wird vorausgesetzt, daß beide Schaltungen isomorphe Hier
archien besitzen, d. h. zu jeder Teilschaltung in der einen
Schaltung muß es genau eine identisch aufgebaute Teilschal
tung in der anderen Schaltung geben. Äquivalente Teilschal
tungen müssen zudem identische Schnittstellen also eine iden
tische Anzahl von Anschlüssen (Pins) aufweisen. Diese Voraus
setzungen sind in praktischen Anwendungsfällen jedoch nur
selten erfüllt.
Aus der Veröffentlichung von Rahul Razdan mit dem Titel
"HCNC: High Capacity Netlist Compare", Tagungsband zur IEEE
1993 CUSTOM INTEGRATED CIRCUITS CONFERENCE, Seiten 17.6.1 bis
17.6.5 ist ein Verfahren bekannt, bei dem zunächst die zu
vergleichenden Schaltungen vollständig expandiert und die
Bauelemente zu Funktionsblöcken zusammengefaßt werden, wobei
neue Schaltungen mit einer einstufigen Hierarchie gebildet
werden, die dann als Eingangsgröße für den eigentlichen Ver
gleich der Schaltungs-Netzlisten dienen.
Auf diese Weise werden Datenmengen und Laufzeiten jeweils im
Schnitt um den Faktor sechs gegenüber einem nichthierarchi
schen Verfahren verringert, was für Schaltungen mit mehreren
Millionen Bauelementen jedoch bei weitem nicht ausreichend
ist.
Ferner ist aus der Veröffentlichung von Mike Spreitzer mit
dem Titel "Comparing Structurally Different Views of a VLSI
Design", Tagungsband zu 27th ACM/IEEE Design Automation Con
ference, Paper 11.1, Seiten 200 bis 206, ein Verfahren be
kannt, bei dem die Schaltungen durch vom Anwender vorzuge
bende Transformationen in äquivalente Schaltungen mit isomor
pher Hierarchie umstrukturiert und danach verglichen werden.
Nachteilig ist hierbei jedoch, daß das Verfahren im allgemei
nen beim Anwender genaue Kenntnisse über den Aufbau der
Schaltungen voraussetzt und nicht ohne manuelle Eingriffe
durchführbar ist.
Die der Erfindung zugrundeliegende Aufgabe besteht nun darin,
ein Verfahren anzugeben, bei dem mit möglichst geringem Spei
cherplatzaufwand und möglichst kurzer Verarbeitungszeit
Schaltungen mit nichtisomorphen Hierarchien und inkompatiblen
Schnittstellen der Teilschaltungen rein maschinell vergleich
bar sind.
Diese Aufgabe wird erfindungsgemäß durch die im Patentan
spruch enthaltenen Merkmale gelöst.
Die durch die Erfindung erreichten Vorteile liegen insbeson
dere darin, daß keine expliziten Anwendervorgaben bezüglich
des Verfahrensablaufs erforderlich sind und daß für die
Durchführung des Verfahrens wesentlich weniger Speicherplatz
und eine wesentlich geringere Verarbeitungszeit benötigt wer
den als bei nichthierarchischen Verfahren, wobei der Redukti
onsfaktor jeweils typischerweise Werte annimmt, die größer
als 100 sind.
Mit dem erfindungsgemäßen Verfahren wurden Schaltungen mit
bis zu 4 Millionen Transistoren innerhalb weniger Minuten ve
rifiziert.
Im folgenden wird die Erfindung anhand der Zeichnung näher
erläutert. Dabei zeigt
Fig. 1 eine Darstellung zur Erläuterung eines Teiles des
erfinderischen Verfahrens, bei dem eine Normierung
der Schnittstellen aller Teilschaltungen erfolgt
und
Fig. 2 eine Darstellung zur Erläuterung eines weiteren
Teiles des erfinderischen Verfahrens, bei dem nicht
isomorphe Hierarchien durch partielles Expandieren
zur Deckung gebracht werden.
In Fig. 1 sind, zur Erläuterung eines ersten Verfahrensbe
standteils, jeweils ein Blockschaltbild einer durch einen Lo
gikplan festgelegten Logikplan-Schaltung 1234 und ein Block
schaltbild einer mit Hilfe eines an sich bekannten Extrakti
onsverfahrens aus dem physikalischen Layout der jeweiligen
hochintegrierten Schaltung gewonnenen hierarchischen Layout-
Schaltung 1234′ beispielhaft gezeigt, die unabhängig vonein
ander in äquvalente Schaltungen 1234′′ transformiert werden,
wobei in Fig. 1 nur eine dieser äquivalenten Schaltungen dar
gestellt ist.
Die Logikplan-Schaltung 1234 enthält dabei eine Teilschaltung
4 und eine Teilschaltung 123, die ihrerseits untergeordnete
Teilschaltungen 1, 2 und 3 aufweist. Die Schaltung 1234 be
sitzt externe Anschlüsse A41, A42 und A43, die mit entspre
chenden Anschlüssen B41, B42 und B43 der Teilschaltung 4, ex
terne Anschlüsse A15, A16, A23, A33 und A34, die mit entspre
chenden Anschlüssen B15, B16, B23, B33 und B34 der Teilschal
tung 123, sowie einen externen Anschluß A1234, der mit einer
internen Verbindung zwischen den beiden Teilschaltungen 123
und 4 verbünden ist. Innerhalb der Teilschaltung 123 sind die
Anschlüsse B15, B16 mit der untergeordneten Schaltung 1, der
Anschluß B23 mit der untergeordneten Teilschaltung 2 sowie
die Anschlüsse B33 und B34 mit der untergeordneten Teil
schaltung 3 verbunden. Ferner ist ein weiterer Anschluß der
untergeordneten Teilschaltung 1 über einen Anschluß der Teil
schaltung 123 mit einem Anschluß der Teilschaltung 4 verbun
den und es besteht in der Teilschaltung 123 eine Verbindung
zwischen den untergeordneten Teilschaltungen 1, 2 und 3, wobei
diese Verbindung über einen Anschluß der Teilschaltung 123
mit dem externen Anschluß A1234 verbunden ist. Darüber hinaus
besteht noch jeweils eine Verbindung zwischen den untergeord
neten Teilschaltungen 1 und 2 sowie den untergeordneten Teil
schaltungen 2 und 3.
Die Layout-Schaltung 1234′ enthält dabei in entsprechender
Weise eine Teilschaltung 4′ und eine Teilschaltung 123′, die
ihrerseits untergeordnete Teilschaltungen 1′, 2′ und 3′ auf
weist. Die Schaltung 1234′ besitzt keine externen Anschlüsse.
Die Teilschaltung 123′ besitzt drei Anschlüsse B1′, B2′ und
B3′, wobei B2′ und B3′ innerhalb der Schaltung 1234′ mitein
ander und zusätzlich mit einem Anschluß der Teilschaltung 4′
verbunden sind. Ferner ist der Anschluß B1′ der Teilschaltung
123′ mit einem weiteren Anschluß der Teilschaltung 4′ verbun
den. Innerhalb der Teilschaltung 123′ sind die Anschlüsse
C13′ und C14′ der untergeordneten Teilschaltung 1′ sowie der
Anschluß C21′ der untergeordneten Teilschaltung 2′ mit dem
Anschluß B2′ und die Anschlüsse C31′ und C32′ der untergeord
neten Teilschaltung 3′ sowie der Anschluß C22′ der unterge
ordneten Teilschaltung 2′ mit dem Anschluß B3′ verbunden.
Ferner ist ein weiterer Anschluß der untergeordneten Teilsc
haltung 1′ mit dem Anschluß B1′ verbunden und es besteht ,in
nerhalb der Teilschaltung 123′ jeweils eine Verbindung zwi
schen den untergeordneten Teilschaltungen 1′ und 2′ bzw. 2′
und 3′. Die Anschlüsse C11′ und C12′ der Teilschaltung 1′
sind innerhalb 1′ miteinander verbunden, jedoch mit keinem
Bauelement und keiner untergeordneten Instanz innerhalb der
Teilschaltung 1′.
In einem ersten Schritt des erfindungsgemäßen Verfahrens wer
den nun sowohl die Layout-Schaltung als auch die Logikplan-
Schaltung unabhängig voneinander derart transformiert, daß
die Anschlußzahl der Teilschaltungen jeder Hierarchieebene
minimal ist. Dies geschieht hier dadurch, daß erstens für je
de Teilschaltung alle Anschlüsse, beispielsweise die An
schlüsse C11′ und C12′ von Teilschaltung 1′, gestrichen wer
den, die mit keinem internen Bauelement und keiner Instanz
innerhalb dieser Teilschaltung verbunden sind. Vor einer je
weiligen Teilschaltung werden dabei jeweils zunächst alle der
jeweiligen Teilschaltung untergeordneten Teilschaltungen be
arbeitet. Darauf werden zweitens für alle Teilschaltungen die
Anschlüsse, die bei allen Verwendungen der jeweiligen
Teilschaltung extern verbunden sind durch einen gemeinsamen
Anschluß ersetzt. Dabei werden ausgehend, wie beispielsweise
bei den Anschlüssen C21′ und C22′ von Teilschaltung 2′, von
der obersten Hierarchiestufe alle Instanzen durchlaufen, um
auch indirekte Verbindungen über mehrere Hierarchiestufen
hinweg zu erkennen. Ist dies erfolgt, werden drittens für
alle Teilschaltungen die Anschlüsse gestrichen, die bei kei
ner Instanz dieser Teilschaltung eine externe Verbindung mit
mindestens einem Bauelement oder einer anderen Teilschaltung
außerhalb der betrachteten Teilschaltung aufweisen.
Der erste Schritt des erfindungsgemäßen Verfahrens bewirkt
bei den in Fig. 1 beschriebenen Beispiel-Schaltungen nach
einander folgende Änderungen: In der Logikplan-Schaltung wer
den zunächst die Anschlüsse C11′ und C12′ der Teilschaltung
1′, die innerhalb dieser Teilschaltung mit keinem Bauelement
und keiner Instanz verbunden sind, gestrichen. Die Zusammen
fassung extern verbundener Anschlüsse beginnt in der hierar
chisch höchsten Schaltung 1234′. Hier werden die Anschlüsse
B2′ und B3′ der Teilschaltung 123′ als verbunden erkannt und
zu einem gemeinsamen Anschluß zusammengefaßt. Innerhalb der
Teilschaltung 123′ werden die Anschlüsse C13′ und C14′ der
Teilschaltung 1′ sowie die Anschlüsse C31′ und C32′ der Teil
schaltung 3′ zusammengefaßt, da diese innerhalb der
Teilschaltung 123′ verbunden sind. Da zuvor die Anschlüsse
B2′ und B3′ zusammengefaßt wurden, sind nun aber auch die An
schlüsse C21′ und C22′ der Teilschaltung 2′ verbunden und
werden ebenfalls zusammengefaßt. In der Layout-Schaltung
werden zunächst alle externen Anschlüsse der Schaltung 1234
gestrichen, da diese nicht weiter nach außen verbunden sind.
Dadurch sind dann auch die Anschlüsse B15, B16, B23, B33 und
B34 der Teilschaltung 123 sowie die Anschlüsse B41, B42 und
B43 der Teilschaltung 4 ohne externe Verbindung und werden
eliminiert. Dadurch bleiben wiederum die Anschlüsse C15 und
C16 der Teilschaltung 1, der Anschluß C23 der Teilschaltung 2
sowie die Anschlüsse C33 und C34 der Teilschaltung 3 ohne
externe Verbindung und werden gestrichen.
Durch den ersten erfindungsgemäßen Verfahrens schritt werden
die beiden Schaltungen 1234 und 1234′ jeweils in die in Fig.
1 nur einmal dargestellte äquivalente Schaltung 1234′′ über
geführt, die eine Teilschaltung 4′′ und eine Teilschaltung
123′′ mit untergeordneten Teilschaltungen 1′′, 2′′ und 3′′
aufweist, wobei die Schaltung 1234′′ der Schaltung 1234 ohne
die externen Anschlüsse A15, A16, A23, A33, A34, A41, A42,
A43 und A1234 entspricht.
In einem zweiten erfindungsgemäßen Verfahrensschritt werden
nun Paare potentiell äquivalenter Teilschaltungen gebildet,
wobei in der Layout-Schaltung und in der Logikplan-Schaltung
korrespondierende Teilschaltungen mit gleicher Benennung ge
sucht werden und einander nur dann zugeordnet werden, wenn
diese auch eine identische Anzahl von Anschlüssen aufweisen.
In einem dritten und letzten Schritt werden nun jeweils für
ein Paar potentiell äquivalenter Teilschaltungen die internen
Hierarchien der Teilschaltungen dadurch in isomorphe
(gleichgestaltige) Hierarchien umgeformt, daß erstens Instan
zen der Teilschaltungen, denen ein Partner in der jeweils an
deren Schaltung zugeordnet ist, durch ein nicht weiter zu de
taillierendes Makro-Bauelement ersetzt werden, sofern zumin
dest alle Anschlüsse beider Instanzen einander vollständig
zuzuordnen sind. Zweitens werden daraufhin Instanzen aller
Teilschaltungen, denen kein Partner in der jeweils anderen
Schaltung zugeordnet ist, solange durch Übergang auf eine
niedrigere Hierarchieebene partiell expandiert, bis man je
weils wieder auf eine Instanz einer Teilschaltung trifft, zu
der ein Partner in der anderen Schaltung mit zugeordneten An
schlüssen existiert und diese Instanz der untergeordneten
Teilschaltung ebenfalls durch ein Makro-Bauelement ersetzt
werden kann. Drittens werden nachfolgend Instanzen von Teil
schaltungen, denen ein Partner in der jeweils anderen Schal
tung zugeordnet ist und bei denen nicht alle Anschlüsse bei
der Instanzen einander zuzuordnen sind, wie oben angegeben,
partiell expandiert. Wahlweise kann das Expandieren solcher
Instanzen unterbleiben, dann werden Teilschaltungen, die der
artige Instanzen enthalten, jedoch nicht verglichen. Zuletzt
werden schließlich Instanzen von Teilschaltungen, die nach
Durchführung der obengenannten Schritte in beiden Schaltungen
nicht gleich oft vorkommen, wie oben angegeben, weiter parti
ell expandiert, bis die Anzahl der Instanzen aller einander
zugeordneten Teilschaltungen übereinstimmt. Der gesamte drit
te Schritt ist immer bereits vorher auf die in den jeweiligen
zu vergleichenden Teilschaltungen vorkommenden untergeordne
ten Teilschaltungen anzuwenden.
Als Ergebnis entstehen so zwei ohne Zusatzinformationen voll
ständig maschinell vergleichbare Schaltungen mit Bauelementen
und Makro-Bauelementen, die die hierarchischen Instanzen von
Teilschaltungen repräsentieren, wobei jeder Typ eines Makro-
Bauelements dabei in den vollständig maschinell vergleichba
ren Schaltungen gleich oft vor kommt und jeweils gleich viele
Anschlüsse aufweist.
In Fig. 2 sind beispielhaft, zur Erläuterung des dritten
Verfahrensbestandteils, ein Blockschaltbild einer Teilschal
tung 567 der Logikplan-Schaltung und einer entsprechenden
Teilschaltung 567′ der Layout-Schaltung gezeigt. Der Schaltu
ngsteil 567 weist dabei eine Instanz der Teilschaltung 5,
zwei Instanzen der Teilschaltung 61 und eine Instanz der
Teilschaltung 7 auf. Der Schaltungsteil 567′ hingegen weist
eine Instanz der Teilschaltung 5′, eine Instanz der Teilsc
haltung 6′ und ein bis auf Bauelemente-Niveau expandiertes
Netz 7′ auf, wobei die Teilschaltung 6′ wiederum zwei Instan
zen der Teilschaltung 61′ beinhaltet. Die Teilschaltungen 5
und 5′ sowie 61 und 61′ seien jeweils einander entsprechende
Teilschaltungen mit zuordenbaren Anschlüssen. Die Teilschal
tung 7 enthält intern eine Schaltung, die dem expandierten
Netz 7′ entspricht.
In der Logikplan-Schaltung werden die Instanzen von 5 und 61
durch Makro-Bauelemente 5′′ und 61′′ ersetzt, da den Teil
schaltungen jeweils ein Partner mit zuordenbaren Anschlüssen
in der Layout-Schaltung zugeordnet ist. Die Instanz der Teil
schaltung 7 wird expandiert, da dieser Teilschaltung kein
Partner zugeordnet ist. In der Layout-Schaltung wird die
Instanz der Teilschaltung 5′ ebenfalls durch ein Makor-Bau
element 5′′ ersetzt. Die Instanz der Teilschaltung 6′ wird
partiell expandiert, da es keine 6′ entsprechende Teilschal
tung in der Logikplan-Netzliste gibt. Beim Expandieren der
Instanz 6′ trifft man auf die beiden Instanzen der Teilschal
tung 61′, zu der es eine zugeordnete Teilschaltung 61 gibt.
Die beiden Instanzen werden somit nicht weiter expandiert,
sondern durch Makro-Bauelemente 61′′ ersetzt. Das Teilnetz 7′
bleibt unverändert erhalten. Beide Schaltungen enthalten nun
jeweils eine Instanz bzw. ein Makro-Bauelement 5,′′, zwei
Instanzen bzw. Makro-Bauelemente 61′′ und Teilnetze 7 bzw.
7′. Da alle verbliebenen Teilschaltungen 5′′ und 61′′ in
beiden Schaltungen gleich oft vorkommen, sind keine weiteren
Expansionen erforderlich. Beide Schaltungen haben dadurch
eine Hierarchie erhalten, die der durch die Schaltung 567′′
dargestellten Hierarchie entspricht.
Claims (3)
- Verfahren zur hierarchischen Logik-Verifikation hochinte grierter Schaltungen,
bei dem eine mit Hilfe eines Extraktionsverfahrens aus dem physikalischen Layout der jeweiligen hochintegrierten Schal tung gewonnene hierarchische Layout-Schaltung (1234′) mit ei ner durch einen Logikplan festgelegten hierarchischen Logik plan-Schaltung (1234) derart verglichen wird,
daß, in einem Schritt 1, sowohl die Layout-Schaltung als auch die Logikplan-Schaltung derart transformiert werden, daß die Anschlußzahl der Teilschaltungen jeder Hierarchieebene mini mal ist, wobei dies dadurch geschieht, daß- 1a) Anschlüsse (C11′, C12′) einer Teilschaltung (1′), die in nerhalb dieser Teilschaltung mit keinem Bauelement dieser Teilschaltung oder keiner Instanz einer untergeordneten Teilschaltung, die mindestens einer nächst niedrigeren Hierarchieebene angehört, verbunden sind, gestrichen wer den,
- 1b) Anschlüsse (C13′, C14′, C21′, C22′, C31′, C32′, und B2′ und B3′) einer Teilschaltung, die bei allen Instanzen ei ner jeweiligen Teilschaltung extern miteinander verbunden sind, zu einem gemeinsamen Anschluß zusammengefaßt werden, wobei dies über alle Hierarchieebenen hinweg erfolgt, und
- 1c) Anschlüsse (A15, A16, A23, A33, A34, A41, A42, A43, B15, . . . , C15, . . . ) einer Teilschaltung, die bei keiner In stanz dieser Teilschaltung eine externe Verbindung mit mindestens einem Bauelement einer anderen Teilschaltung aufweisen, auf der jeweiligen Hierarchieebene als externer Anschluß gestrichen werden, und
- daß, in einem Schritt 2, Paare potentiell äquivalenter Teil schaltungen dadurch gebildet werden, daß in der extrahierten Schaltung und in der Logikplan-Schaltung korrespondierende Teilschaltungen mit gleicher Benennung gesucht werden und einander nur dann zugeordnet werden, wenn diese auch eine identische Anzahl von Anschlüssen aufweisen, und daß, in einem Schritt 3, die internen Hierarchien eines Paa res potentiell äquivalenter Teilschaltungen dadurch in gleichgestaltige (isomorphe) Hierarchien umgeformt werden, daß
- 3a) Instanzen von Teilschaltungen (5, 5′), denen ein Partner in der jeweils anderen Schaltung zugeordnet ist, durch ein nicht weiter zu detaillierendes Makro-Bauelement (5′′) er setzt werden, sofern zumindest alle Anschlüsse beider In stanzen einander vollständig zuzuordnen sind,
- 3b) Instanzen von Teilschaltungen (6′, 7), denen kein Partner in der jeweils anderen Schaltung zugeordnet ist, solange durch Übergang auf eine niedrigere Hierarchieebene parti ell expandiert werden, bis wieder mindestens eine Instanz einer Teilschaltung (61′) vorliegt, zu der ein Partner in der jeweils anderen Schaltung mit zugeordneten Anschlüssen existiert und diese jeweilige Instanz der jeweiligen untergeordneten Teilschaltung ebenfalls durch ein jeweiliges Makro-Bauelement ersetzt wird,
- 3c) Instanzen von Teilschaltungen, denen ein Partner in der jeweils anderen Schaltung zugeordnet ist und bei denen nicht alle Anschlüsse beider Instanzen einander zuzuordnen sind, wahlweise ebenfalls, wie in Schritt 3b), weiter par tiell expandiert werden oder der Vergleich der übergeord neten Schaltungsteile unterdrückt wird, und
- 3d) Instanzen von Teilschaltungen, die nach Durchführung der obengenannten Schritte in beiden Schaltungen nicht gleich oft vorkommen, wie in Schritt 3b), weiter expandiert wer den, bis die Anzahl der Instanzen aller einander entspre chenden Teilschaltungen jeweils übereinstimmt,
- wobei Schritt 3 bereits vorher auf die in den jeweiligen zu vergleichenden Teilschaltungen vorkommenden untergeordneten Teilschaltungen anzuwenden ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4423367A DE4423367A1 (de) | 1994-07-04 | 1994-07-04 | Verfahren zur hierarchischen Logik-Verifikation hochintegrierter Schaltungen |
US08/498,687 US5671399A (en) | 1994-07-04 | 1995-07-03 | Method for hierarchic logic verification of VLSI circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4423367A DE4423367A1 (de) | 1994-07-04 | 1994-07-04 | Verfahren zur hierarchischen Logik-Verifikation hochintegrierter Schaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4423367A1 true DE4423367A1 (de) | 1996-07-25 |
Family
ID=6522188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4423367A Withdrawn DE4423367A1 (de) | 1994-07-04 | 1994-07-04 | Verfahren zur hierarchischen Logik-Verifikation hochintegrierter Schaltungen |
Country Status (2)
Country | Link |
---|---|
US (1) | US5671399A (de) |
DE (1) | DE4423367A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004033339A1 (de) * | 2004-07-09 | 2006-02-02 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Auffinden von Schaltungsabweichungen |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1063707A (ja) * | 1996-08-15 | 1998-03-06 | Nec Corp | 論理回路検証装置および論理回路検証方法 |
US6086626A (en) * | 1997-05-16 | 2000-07-11 | Fijutsu Limited | Method for verification of combinational circuits using a filtering oriented approach |
US6212669B1 (en) | 1997-11-05 | 2001-04-03 | Fujitsu Limited | Method for verifying and representing hardware by decomposition and partitioning |
US6381563B1 (en) * | 1999-01-22 | 2002-04-30 | Cadence Design Systems, Inc. | System and method for simulating circuits using inline subcircuits |
US6577992B1 (en) | 1999-05-07 | 2003-06-10 | Nassda Corporation | Transistor level circuit simulator using hierarchical data |
WO2001018695A2 (de) * | 1999-09-03 | 2001-03-15 | Infineon Technologies Ag | Verfahren zum vergleich von maskendaten integrierter schaltungen mit hilfe eines rechners |
US6473884B1 (en) * | 2000-03-14 | 2002-10-29 | International Business Machines Corporation | Method and system for equivalence-checking combinatorial circuits using interative binary-decision-diagram sweeping and structural satisfiability analysis |
JP2001290859A (ja) * | 2000-04-06 | 2001-10-19 | Mitsubishi Electric Corp | 論理検証方法及び装置 |
CN1885293A (zh) * | 2005-06-22 | 2006-12-27 | 鸿富锦精密工业(深圳)有限公司 | 电路设计图元件关系对比***及方法 |
US7555733B1 (en) * | 2005-09-18 | 2009-06-30 | Infinisim, Inc. | Hierarchical partitioning |
US8195439B1 (en) | 2008-09-02 | 2012-06-05 | Infinisim, Inc. | Real-time adaptive circuit simulation |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519628A (en) * | 1993-02-19 | 1996-05-21 | International Business Machines Corporation | System and method for formulating subsets of a hierarchical circuit design |
-
1994
- 1994-07-04 DE DE4423367A patent/DE4423367A1/de not_active Withdrawn
-
1995
- 1995-07-03 US US08/498,687 patent/US5671399A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004033339A1 (de) * | 2004-07-09 | 2006-02-02 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Auffinden von Schaltungsabweichungen |
US7373623B2 (en) | 2004-07-09 | 2008-05-13 | Onespin Solutions Gmbh | Method and apparatus for locating circuit deviations |
Also Published As
Publication number | Publication date |
---|---|
US5671399A (en) | 1997-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1425638B1 (de) | Verfahren zur validierung von simulationsergebnissen eines systems sowie darauf aufbauender äquivalenzvergleich digitaler schaltungen | |
DE69602827T2 (de) | Verfahren zum erstellen einer telekommunikationsnetzwerkdatenbasis | |
DE69521507T2 (de) | System und verfahren zur auf einem modell basierender prüfung von lokalen entwurfsregeln | |
DE69532307T2 (de) | Ausdrucks-Propagierung für hierarchisches Netzlisten | |
DE4423367A1 (de) | Verfahren zur hierarchischen Logik-Verifikation hochintegrierter Schaltungen | |
DE68921550T2 (de) | Verfahren und Gerät zur Bildung eines Pattern-Layouts einer integrierten Halbleiterschaltung. | |
DE10025583A1 (de) | Verfahren zur Optimierung integrierter Schaltungen, Vorrichtung zum Entwurf von Halbleitern und Programmobjekt zum Entwerfen integrierter Schaltungen | |
DE102015200694A1 (de) | Verfahren, computersystem und computerlesbares speichermedium zum erzeugen eines layouts eines integrierten schaltkreises | |
EP0580663B1 (de) | Verfahren zur verifikation datenverarbeitender systeme | |
DE10210264B4 (de) | Ein Testvektorkomprimierungsverfahren | |
DE4327660C2 (de) | Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung | |
WO2006029882A2 (de) | Verfahren zur suche nach einem ähnlichen konstruktionsmodell | |
DE102005039394B4 (de) | Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung | |
DE102004003092A1 (de) | Verfahren zum Auflösen nicht richtig angepaßter Parameter bei einem rechnergestützten Entwurf für integrierte Schaltungen | |
EP1146393B1 (de) | Verfahren zur Herstellung von Masken für die Fertigung von Halbleiterstrukturen | |
DE102016104839A1 (de) | Layoutüberprüfungssystem und -verfahren | |
EP1068580B1 (de) | Verfahren zum vergleich elektrischer schaltungen | |
DE102004003098A1 (de) | Verfahren zum Auflösen fehlender graphischer Symbole bei einem rechnergestützten Entwurf für integrierte Schaltungen | |
DE112005002149T5 (de) | Logisches Verifizierungsverfahren, logische Moduldaten, Vorrichtungsdaten und logische Verifizierungsvorrichtung | |
DE69722267T2 (de) | Verfahren und gerät zum kanalführen einer elektronischen vorrichtung | |
DE10149021B4 (de) | Datenverarbeitungssystem zum Entwurf eines Layouts einer integrierten elektronischen Schaltung aus einer Vielzahl von elektronischen Bauelementen | |
DE102004020869A1 (de) | System und Verfahren zum Bestimmen eines Signalnamens auf höchster Ebene in einem hierarchischen VLSI-Entwurf | |
DE10303186B4 (de) | Verfahren zur Simulation einer elektrischen Schaltung | |
DE69132766T2 (de) | Gatter-Adressierungssystem für eine Logiksimulationsmaschine | |
DE10120081A1 (de) | Verfahren zur Generierung einer hierarchischen Netzliste zur Simulation einer Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |