DE4238113A1 - Anordnung zur spannungsfreien Chipmontage - Google Patents
Anordnung zur spannungsfreien ChipmontageInfo
- Publication number
- DE4238113A1 DE4238113A1 DE4238113A DE4238113A DE4238113A1 DE 4238113 A1 DE4238113 A1 DE 4238113A1 DE 4238113 A DE4238113 A DE 4238113A DE 4238113 A DE4238113 A DE 4238113A DE 4238113 A1 DE4238113 A1 DE 4238113A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- silicon rubber
- semiconductor chip
- sides
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
- G01L19/14—Housings
- G01L19/147—Details about the mounting of the sensor to support or covering means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die Erfindung betrifft eine Anordnung zur spannungsfreien Chip
montage von thermo-mechanisch sensiblen Halbleiterchips insbe
sondere im Plastgehäuse.
Dabei treten aufgrund der unterschiedlichen thermischen Aus
dehnungskoeffizienten der einzelnen Montagekomponenten elek
trische Instabilitäten auf, was speziell unter Prüfbedingungen
beobachtet wird, da hier elektrische, thermische und mechanische
Belastungen am Chip erfolgen.
Bekannt ist die Herstellung von drucksensiblen Halbleiterbauele
menten im Hohlgehäuse wie CERDIP oder im Metallgehäuse, die aber
eine sehr kostenintensive Montage erfordern. Auch die üblichen
Montagetechnologien wie Chipbefestigung durch Weichlöten, mit
Epoxidklebstoffen oder eutektischem Löten und einer zusätzlichen
Chipabdeckung mit Silikonkautschuk vor der Plastumhüllung bieten
keine Lösung für die Herstellung von thermo-mechanisch sensiblen
Halbleiterbauelementen mit konstanten elektrischen Parametern im
Temperaturbereich und bei Temperaturwechselbelastungen.
Solche Lösungen sind beispielsweise aus der DD 1 59 484 oder der
DE 40 41 347 bekannt.
In der DD 1 59 484 wird zwischen dem Halbleiterchip und dem Plast
material (Gehäuse) eine Pufferzone aus elastischem Material an
geordnet. Diese Pufferzone soll die mechanischen Spannungen auf
nehmen, indem das Chip nach dem Chip- und Drahtbonden allseitig
von einem elastischen Material umhüllt wird. Dabei ist aller
dings die allseitige Umhüllung nur auf die Grenzfläche
zwischen Plastmaterial (zum Verschließen) und Halbleiterchip
begrenzt.
Nach der DE 40 41 347 ist ein Verfahren bekannt, wonach die Zu
verlässigkeit von integrierten Schaltkreisen in Kunststoffge
häusen dadurch erreicht werden soll, daß vor dem Umpressen der
Chips deren Oberseite und die Schmalseiten einschließlich der
dazugehörigen Kanten mit einer wenigstens auf der Chipoberseite
gleichmäßig dicken, kompressiblen Kunststoffschicht (Polyimid)
versehen wird. Die Gleichmäßigkeit der Schicht wird durch senk
recht zur Oberfläche der Chips einwirkende Zentrifugalkräfte
erreicht, wobei die gleichmäßige Verteilung dadurch erfolgt, daß
eine Vielzahl von auf einem Streifen aus Blech aufgebrachten
Chips in eine Achse parallel zur Längsachse des Streifens rotie
ren.
Weder bei der Anordnung nach DD 1 59 484 noch bei dem Verfahren
nach DE 40 41 347 wird die Chipverspannung, verursacht durch die
Montage der Chips auf dem Chipträger mittels eutektischem Bon
den oder Kleben mit bekannten Chipkleber vermieden. Ohne Schaf
fung einer Pufferzone zwischen Chipträger und Halbleiterchip
treten mechanische Verspannungen aufgrund der verschiedenen
thermischen Ausdehnungskoeffizienten der Materialien Silizium,
Kleber und Chipträger auf. Ausgehend von diesem Sachverhalt ist
selbst die Montage mittels eutektischem Bonden und Kleben im
Keramikgehäuse ohne metallischen Trägerstreifen nicht ohne Chip
verspannung zu realisieren.
Die erfindungsgemäße Lösung in allen genannten Montagevarianten
ermöglicht erst die vollständige spannungsfreie Montage von
Halbleiterchips und damit eine hohe Stabilität elektrischer
Parameter im vorgesehenen Temperaturbereich.
Der im Patentanspruch 1 angegebenen Erfindung liegt das Problem
zugrunde, bei der Montage von thermo-mechanisch sensiblen Halb
leiterchips insbesondere im Plastgehäuse konstante elektrische
Parameter auch nach thermischen Wechselbelastungen zu gewähr
leisten.
Dieses Problem wird durch die im Patentanspruch 1 angeführten
Merkmale gelöst.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere
darin, daß eine mechanisch spannungsfreie Montage der Halblei
terchips im kostengünstigerem Plastgehäuse erfolgen kann.
Eine vorteilhafte Ausgestaltung der Erfindung ist im Patentan
spruch 2 angegeben. Dieser ermöglicht eine problemlose Umhül
lung des Halbleiterchips von einem elastischen Material, das
gleichzeitig zur Chipbefestigung auf dem Chipträger genutzt
wird.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dar
gestellt und wird nachfolgend näher beschrieben.
Die Fig. 1 zeigt in schematischer Darstellung einen Schnitt
durch ein DIL-Plastgehäuse mit der erfindungsgemäßen vollstän
digen Umhüllung eines Halbleiterchips 6 aus Silikonkautschuk 3,
5.
Auf der Mittelinsel des Trägerstreifens 2 ist ein Halbleiter
chip 6 mit Silikonkautschuk 3 als Chipkleber befestigt, wobei
gleichzeitig eine Benetzung der Chipkanten mit Silikonkautschuk,
wie Fig. 1 zeigt, erfolgt. Das Halbleiterchip 6 ist über Bond
drähte 4 mit den inneren Trägerstreifenenden des Trägerstreifens
2 verbunden. Nach der Ausführung der Bonddrähte 4 erfolgt das
Auftragen von Silikonkautschuk 5 auf die Halbleiterchipober
fläche mit Fließverhalten desselben über die Chipkanten, so daß
dieser sich mit dem Silikonkautschuk 3 verbindet. Eine an
schließende Aushärtung des Silikonkautschuks sichert dessen
elastische Eigenschaften. Die Ausbildung des Plastgehäuses 1
erfolgt in bekannter Weise, indem das Plastmaterial in eine
entsprechende Form gespritzt wird, in die obengenannter Träger
streifen 2 mit einer vollständigen Umhüllung des Halbleiterchips
6 mittels Silikonkautschuk 3, 5 eingelegt ist.
Claims (2)
1. Anordnung zur spannungsfreien Chipmontage für thermisch-
mechanisch sensible Halbleiterchips insbesondere im Plastge
häuse, dadurch gekennzeichnet, daß sie zusätzlich allseitig
mit einem elastischen Material (3) (5) umgeben sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die
allseitige Umhüllung (3) (5) dadurch erreicht wird, daß die
Chipbefestigung (3) auf dem Chipträger (2) mit Silikonkaut
schuk (3) erfolgt und dieser gleichzeitig das Chip (6) voll
ständig abdeckt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4238113A DE4238113A1 (de) | 1992-11-12 | 1992-11-12 | Anordnung zur spannungsfreien Chipmontage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4238113A DE4238113A1 (de) | 1992-11-12 | 1992-11-12 | Anordnung zur spannungsfreien Chipmontage |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4238113A1 true DE4238113A1 (de) | 1994-05-19 |
Family
ID=6472650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4238113A Ceased DE4238113A1 (de) | 1992-11-12 | 1992-11-12 | Anordnung zur spannungsfreien Chipmontage |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4238113A1 (de) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0882964A1 (de) * | 1997-06-06 | 1998-12-09 | Siemens Aktiengesellschaft | Halbleiter-Drucksensor-Bauelement und Verfahren zur Herstellung |
EP0882965A1 (de) * | 1997-06-06 | 1998-12-09 | Siemens Aktiengesellschaft | Halbleiter-Drucksensor-Bauelement und Verfahren zur Herstellung |
WO2006026951A1 (de) * | 2004-09-07 | 2006-03-16 | Infineon Technologies Ag | Halbleitersensorbauteil mit hohlraumgehäuse und sensorchip und verfahren zur herstellung desselben |
WO2006105759A1 (de) * | 2005-04-04 | 2006-10-12 | Infineon Technologies Ag | Halbleitersensorbauteil mit hohlraumgehäuse und sensorchip sowie verfahren zur herstellung desselben |
WO2006105760A1 (de) * | 2005-04-04 | 2006-10-12 | Infineon Technologies Ag | Kunststoffgehäuse und halbleiterbauteil mit derartigem kunststoffgehäuse sowie verfahren zur herstellung desselben |
US7964954B2 (en) * | 2006-03-13 | 2011-06-21 | Infineon Technologies Ag | Integrated circuit having a semiconductor sensor device with embedded column-like spacers |
US8264085B2 (en) | 2008-05-05 | 2012-09-11 | Infineon Technologies Ag | Semiconductor device package interconnections |
DE19936610B4 (de) * | 1999-01-27 | 2013-08-01 | Mitsubishi Denki K.K. | Halbleiterbeschleunigungssensor und Verfahren zur Herstellung desselben |
DE102011003195B4 (de) | 2011-01-26 | 2019-01-10 | Robert Bosch Gmbh | Bauteil und Verfahren zum Herstellen eines Bauteils |
DE102007057441B4 (de) | 2007-11-29 | 2019-07-11 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements mit einem volumenelastischen Medium und mikromechanischen Bauelement |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3148786A1 (de) * | 1980-12-10 | 1982-07-29 | Hitachi Microcomputer Engineering Ltd., Tokyo | Halbleitereinrichtung und verfahren zu deren herstellung |
DD159484A1 (de) * | 1981-06-03 | 1983-03-09 | Elvira Donner | Verfahren zur herstellung von halbleiterbauelementen |
DE3444699A1 (de) * | 1984-12-07 | 1986-06-19 | Telefunken electronic GmbH, 7100 Heilbronn | Elektrisches leistungsbauteil |
DE3804810A1 (de) * | 1987-02-18 | 1988-09-01 | Mitsubishi Electric Corp | Halbleiter-bauelement |
-
1992
- 1992-11-12 DE DE4238113A patent/DE4238113A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3148786A1 (de) * | 1980-12-10 | 1982-07-29 | Hitachi Microcomputer Engineering Ltd., Tokyo | Halbleitereinrichtung und verfahren zu deren herstellung |
DD159484A1 (de) * | 1981-06-03 | 1983-03-09 | Elvira Donner | Verfahren zur herstellung von halbleiterbauelementen |
DE3444699A1 (de) * | 1984-12-07 | 1986-06-19 | Telefunken electronic GmbH, 7100 Heilbronn | Elektrisches leistungsbauteil |
DE3804810A1 (de) * | 1987-02-18 | 1988-09-01 | Mitsubishi Electric Corp | Halbleiter-bauelement |
Non-Patent Citations (1)
Title |
---|
Hg. M.T. Goosey: "Plastics for Electronics" Verl. Elseveir Appl. Science Publishers, London(1985) S. 87-96 * |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0882965A1 (de) * | 1997-06-06 | 1998-12-09 | Siemens Aktiengesellschaft | Halbleiter-Drucksensor-Bauelement und Verfahren zur Herstellung |
DE19724025A1 (de) * | 1997-06-06 | 1998-12-10 | Siemens Ag | Drucksensor-Bauelement und Verfahren zur Herstellung |
DE19724026A1 (de) * | 1997-06-06 | 1998-12-10 | Siemens Ag | Drucksensor-Bauelement und Verfahren zur Herstellung |
EP0882964A1 (de) * | 1997-06-06 | 1998-12-09 | Siemens Aktiengesellschaft | Halbleiter-Drucksensor-Bauelement und Verfahren zur Herstellung |
DE19936610B4 (de) * | 1999-01-27 | 2013-08-01 | Mitsubishi Denki K.K. | Halbleiterbeschleunigungssensor und Verfahren zur Herstellung desselben |
WO2006026951A1 (de) * | 2004-09-07 | 2006-03-16 | Infineon Technologies Ag | Halbleitersensorbauteil mit hohlraumgehäuse und sensorchip und verfahren zur herstellung desselben |
US7749797B2 (en) | 2004-09-07 | 2010-07-06 | Infineon Technologies Ag | Semiconductor device having a sensor chip, and method for producing the same |
WO2006105760A1 (de) * | 2005-04-04 | 2006-10-12 | Infineon Technologies Ag | Kunststoffgehäuse und halbleiterbauteil mit derartigem kunststoffgehäuse sowie verfahren zur herstellung desselben |
US7464603B2 (en) | 2005-04-04 | 2008-12-16 | Infineon Technologies Ag | Sensor component with a cavity housing and a sensor chip and method for producing the same |
US7919857B2 (en) | 2005-04-04 | 2011-04-05 | Infineon Technologies Ag | Plastic housing and semiconductor component with said plastic housing |
WO2006105759A1 (de) * | 2005-04-04 | 2006-10-12 | Infineon Technologies Ag | Halbleitersensorbauteil mit hohlraumgehäuse und sensorchip sowie verfahren zur herstellung desselben |
US7964954B2 (en) * | 2006-03-13 | 2011-06-21 | Infineon Technologies Ag | Integrated circuit having a semiconductor sensor device with embedded column-like spacers |
DE102007057441B4 (de) | 2007-11-29 | 2019-07-11 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements mit einem volumenelastischen Medium und mikromechanischen Bauelement |
US8264085B2 (en) | 2008-05-05 | 2012-09-11 | Infineon Technologies Ag | Semiconductor device package interconnections |
US8669175B2 (en) | 2008-05-05 | 2014-03-11 | Infineon Technologies Ag | Semiconductor device and manufacturing of the semiconductor device |
DE102009018396B4 (de) * | 2008-05-05 | 2014-10-23 | Infineon Technologies Ag | Halbleiterbauelement und Herstellung des Halbleiterbauelements |
DE102011003195B4 (de) | 2011-01-26 | 2019-01-10 | Robert Bosch Gmbh | Bauteil und Verfahren zum Herstellen eines Bauteils |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69227334T2 (de) | Halbleiteranordnung in einer Packung mit spannungsabsorbierender Schicht | |
DE4203832A1 (de) | Halbleiter-druckaufnehmer | |
DE4126043C2 (de) | Gekapseltes Halbleiterbauelement | |
DE2736090A1 (de) | Aufbau einer elektrischen schaltung | |
DE3688164T2 (de) | Packung mit einem Substrat und mindestens einem elektronischen Bauelement. | |
DE4238113A1 (de) | Anordnung zur spannungsfreien Chipmontage | |
DE3810899C2 (de) | ||
DE4427309A1 (de) | Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten | |
DE19954888A1 (de) | Verpackung für einen Halbleiterchip | |
DE69417329T2 (de) | In Harz versiegelte Halbleiteranordnung | |
DE3932213A1 (de) | Verbundanordnung mit leiterplatte | |
DE19752195A1 (de) | Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip | |
DE10162676B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben | |
DE102006026023A1 (de) | Halbleiterbauteil mit Halbleiterchipstapel und Kunststoffgehäuse sowie Verfahren zur Herstellung des Halbleiterbauteils | |
DE3046375A1 (de) | Gekapselte halbleitervorrichtung | |
EP1340256A2 (de) | Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements | |
DE3619636A1 (de) | Gehaeuse fuer integrierte schaltkreise | |
DE10353144A1 (de) | Implantat zur Durchführung intrakorpolarer Messungen | |
DE19535989C3 (de) | Chipmodul | |
DE3708251C2 (de) | ||
DE3129756A1 (de) | In einen becher eingesetztes elektrisches bauelement, bauelementegruppe oder integrierte schaltung | |
DE1764554A1 (de) | Halbleiterbauelement | |
DE19518027C2 (de) | Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente | |
DE4410212A1 (de) | Elektronische Baugruppe | |
WO1997029514A1 (de) | Halbleiter-bauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: SMI SYSTEM MICROELECTRONIC INNOVATION GMBH, 15236 |
|
8131 | Rejection |