DE4234700B4 - Gehäuste Halbleiteranordnung - Google Patents

Gehäuste Halbleiteranordnung Download PDF

Info

Publication number
DE4234700B4
DE4234700B4 DE4234700A DE4234700A DE4234700B4 DE 4234700 B4 DE4234700 B4 DE 4234700B4 DE 4234700 A DE4234700 A DE 4234700A DE 4234700 A DE4234700 A DE 4234700A DE 4234700 B4 DE4234700 B4 DE 4234700B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
wiring device
semiconductor
chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4234700A
Other languages
English (en)
Other versions
DE4234700A1 (de
Inventor
Jin Sung Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4234700A1 publication Critical patent/DE4234700A1/de
Application granted granted Critical
Publication of DE4234700B4 publication Critical patent/DE4234700B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Halbleiterbauteil mit folgenden Komponenten:
– eine Trägerplatte (2) mit einem Halbleiterchip (3), der eine Vielzahl von Kontaktflächen (4) aufweist,
– eine Vielzahl von inneren Flachleitern (5) eines Anschlussrahmens, wobei die inneren Flachleiter (5) mit den Kontaktstellen (4) elektrisch verbunden sind, und
– eine Verpackung (7), in der diese Komponenten eingebettet sind,
dadurch gekennzeichnet, dass
der Halbleiterchip (3) auf seiner Oberseite eine Verdrahtungsvorrichtung (10) trägt, über die ein Teil der Kontaktflächen (4) mit den entsprechenden Flachleitern (5) elektrisch über zwei seriell verschaltete Drähte (6, 6a) unter Zwischenschaltung der Verdrahtungsvorrichtung (10) verbunden ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine gehäuste Halbleiteranordnung, und insbesondere auf eine gehäuste Halbleiteranordnung, die in der Lage ist, verschiedene Typen der Gehäuse wie z.B. ein SOJ-Typ (Small Outline J-Bend – J-Bogentyp kleiner Abmessung), ZIP-Typ (Zig-zag Inline Package – Zick-zack-Serienkompaktanordnung) usw. frei zu bewältigen, ohne den Typ des benutzten Halbleiterchips zu ändern, des weiteren bezüglich der Kompaktheit auf einen hochintegrierten 16 Megabit oder größeren Speicher und auf das Verbessern des Freiheitsgrades der Entwurfsauslegung der Kontaktstellen des Halbleiterchips, wobei die Charakteristik der herzustellenden Halbleitervorrichtung und der Integrationsgrad verbessert werden.
  • Im Allgemeinen ist eine gehäuste Halbleiteranordnung mittels Festverdrahtung von inneren Anschlüssen eines Anschlussrahmens an entsprechenden Kontaktstellen eines Halbleiterchips und durch anschließendes Vergießen des Halbleiterchips unter Benutzung eines Harzmaterials hergestellt.
  • 1 ist eine Draufsicht, die die Verbindung zwischen einem Halbleiterchip und einem Anschlussrahmen in einer Halbleiterkompaktanordnung eines allgemeinen SOJ-Typs zeigt. 2 ist eine Querschnittsansicht eines typischen Beispiels einer solchen allgemeinen SOJ-Typ-Halbleiteranordnung. Wie in den Zeichnungen dargestellt, ist der Halbleiterchip, der mit der Bezugsziffer 3 bezeichnet ist, an eine Trägerplatte bzw. schaufelartige Grundplatte 2 des Anschlussrahmens 1 mittels eines Expoxidklebers 8 angebracht. Der Halbleiterchip 3 hat eine Vielzahl von Kontaktstellen 4 einschließlich Kontaktstellen 4a, 4b und 4c, die mittels Drähten 6 mit inne ren Anschlüssen 5 des Anschlussrahmens 1 verbunden sind. Der Halbleiterchip 3 und die inneren Anschlüsse 5 des Anschlussrahmens 1 sind mit einem Expoxidharz 7 vergossen.
  • In solch einer SOJ-Typ-Halbleiteranordnung hat der Halbleiterchip 3 eine Primärkontaktstelle bzw. Quellenkontaktstelle 4a am unteren Ende eines Seitenbereichs und eine Massekontaktstelle 4b am oberen Ende des anderen Seitenbereiches, wie in 1 dargestellt. Die Bezugsziffer 4c bezeichnet allgemein Kontaktstellen für Ein- und Ausgangssignale.
  • Zum Festverdrahten der inneren Anschlüsse 5 des Anschlussrahmens 1 mit den entsprechenden Kontaktstellen 4, die auf dem Halbleiterchip 3 mittels Metalldrähten 6 erfolgt, ist eine Auslegung für den Halbleiterchip 3 so entworfen, dass der Raum zwischen jedem inneren Anschluss 5 des Anschlussrahmens 1 und jeder entsprechenden Kontaktstelle 4 des Halbleiterchips 3 nicht mehr als 5,08 mm beträgt.
  • Für den gleichen Zweck ist es auch notwendig, einen Entwurfsraum so vorzusehen, dass jeder innere Anschluss des Anschlussrahmens so entworfen werden kann, dass er der Lage entspricht, an der jede entsprechende Kontaktstelle gebildet ist. So sollte z.B. in Halbleiteranordnungen einer 16-Megabit dynamischen RAM-Klasse solch ein Entwurfsraum nicht kleiner als 1,27 mm sowohl in X-Achsen- als auch in Y-Achsenrichtung sein.
  • Die äußere Abmessung der Halbleiterkompaktanordnung zur Gewährleistung einer Kompatibilität der Halbleiterkompaktanordnung ist auch festgelegt. Im Ergebnis dessen sind im Falle eines Halbleiterchips kleiner Abmessungen Kontaktstellen an den Eckbereichen des Halbleiterchips gebildet. In diesem Fall ist ein Anschlussrahmen so ausgelegt, dass seine inneren Anschlüsse den Anschlussstellen entsprechen, die an den Eckbereichen des Halbleiterchips ausgebildet sind, so dass sie dazu fest verdrahtet sind.
  • Im Fall eines hochintegrierten Halbleiterchips der 16-Megabit oder größeren dynamischen RAM-Klasse, d.h. eines Halbleiterchips großer Abmessung, sind insbesondere im Fall einer SOJ-Typ-Halbleiterkompaktanordnung, die – wie in 1 und 2 gezeigt – an ihren gegenüberliegenden Seiten vorstehende äußere Anschlüsse haben, Anschlüsse 4 an gegenüberliegenden Seitenkanten des Halbleiterchips gebildet und sind mit den entsprechenden inneren Anschlüssen 5, die an gegenüberliegenden Seiten des Anschlussrahmens 1 angeordnet sind, fest verdrahtet. Andererseits sind im Fall einer Halbleiteranordnung eines ZIP-Typs Kontaktstellen an den Eckbereichen des Halbleiterchips gebildet, indem Wahlkontaktstellen benutzt werden, so dass eine Variation im Typ des Gehäuses bewältigt werden kann.
  • In solchen konventionellen Anordnungen mit den oben erwähnten Strukturen wird elektrischer Strom an einen inneren Schaltkreis des Halbleiterchips 3 über spezifische äußere Anschlüsse des Anschlussrahmens 1 geliefert, d.h. über ein Primärterminal bzw. Quellenterminal Vcc und ein Masseterminal Vss. Über die verbleibenden äußeren Anschlüsse, d.h. Signalterminals, wird das Signaleingeben und – ausgeben zwischen dem inneren Schaltkreis des Halbleiterchips 3 und dem äußeren des Gehäuses ausgeführt.
  • Typischerweise sind die Positionen des Primärterminals Vcc und des Masseterminals Vss, die spezifische äußere Anschlüsse der Halbleiteranordnung sind, fest. Im Ergebnis dessen sind die Positionen der Primärkontaktstellen und der Massekontaktstellen auch fest, zu denen mit dem Primärterminal Vcc und dem Masseterminal Vss verbundene innere Anschlüsse fest verdrahtet sind. Im Fall der SOJ-Typ-Halbleiteranordnung sind deshalb die Primärkontaktstelle und die Massekontaktstelle an dem unteren Ende des einen Seitenbereiches und dem oberen Ende des anderen Seitenbereiches des Halbleiterchips gebildet.
  • Solch eine Begrenzung bezüglich der Positionen von Primärkontaktstelle und Massekontaktstelle wird ein begrenzender Faktor des Entwurfs von Halbleiterchips. Andererseits sind aus Metall hergestellte Primärverbindungen im Halbleiterchip ange ordnet und parallel mit verschiedenen inneren Schaltkreisteilen verbunden, so dass elektrischer Strom an sie geliefert wird. Diese Primärverbindungen haben verschiedene und große Längen, wodurch der Freiheitsgrad im Entwurf des Halbleiterchips sehr begrenzt wird. Sie beeinflussen auch nachteilig eine genaue Bereitstellung einer statischen Spannung an jeden inneren Schaltkreisteil. Da die Primärverbindungen auch eine Breite haben, die größer ist als jene der anderen Signalverbindungen, nehmen sie im Halbleiterchip eine größere Fläche ein, wenn sich ihre Länge vergrößert. Im Ergebnis dessen gibt es Probleme durch die Verschlechterung des Integrationsgrades und das Benötigen einer größeren Chipfläche. Die Anordnung verschiedener Primärverbindungen wird auch ein Faktor des Rauschens. Die vergrößerte Länge der Primärverbindung führt zu einer Verkleinerung der Geschwindigkeit, wodurch die Leistung des Halbleiterchips herabgesetzt wird. Wo sowohl ein SOJ-Typ- und eine ZIP-Typ-Gehäuse mit Halbleiterchips der gleichen Art hergestellt werden sollen, gibt es kein Problem, wenn die Chips eine kleine Größe haben. Im Fall von Halbleiterchips mit großer Abmessung gibt es jedoch ein Problem, dass die Kontaktstellenpositionen für das SOJ-Typ-Gehäuse verschieden von denen für das ZIP-Typ-Gehäuse entworfen sein sollten.
  • Weitere gehäuste Halbleiteranordnungen werden z.B. in JP 3-191560A, EP 0 299 252 A2 , JP 2-280346A, JP 3-132063A, JP 3-139871A, US 4,534,105 beschrieben.
  • Eine Aufgabe der Erfindung ist deshalb, eine gehäuste Halbleiteranordnung vorzusehen, die in der Lage ist, ohne Wechsel des Typs des benutzten Halbleiterchips verschiedene Gehäusetypen wie z.B. ein SOJ-Typ, ZIP-Typ usw. frei zu bewältigen.
  • Gemäß der vorliegenden Erfindung wird diese Aufgabe durch das Bereitstellen eines Halbleiterbauteils gemäß Anspruch 1 gelöst. Vorteilhafte Ausführungsformen werden in den abhängigen Ansprüchen beschrieben.
  • Die Erfindung stellt eine gehäuste Halbleiteranordnung bereit, die einen mit einer Vielzahl von Primärkontaktstellen und einer Vielzahl von Massekontaktstellen ver sehenen Halbleiterchip hat, und die dadurch in der Lage ist, eine stabile statische Spannung an die inneren Schaltkreisteile des Halbleiterchips zu liefern und die Länge jeder Primärverbindung im Halbleiterchip zu verringern.
  • Die Erfindung stellt weiterhin eine gehäuste Halbleiteranordnung bereit, die ein leichtes Festverdrahten innerer Anschlüsse eines Anschlussrahmens mit Kontaktstellen eines Halbleiterchips gewährleistet, unabhängig von den Positionen der Kontaktstellen auf dem Halbleiterchip, wodurch der Freiheitsgrad im Entwurf der Auslegung der Kontaktstellen des Halbleiterchips, der Charakteristik einer herzustellenden Halbleitervorrichtung und der Integrationsgrad verbessert werden.
  • Die Verdrahtungsvorrichtung weist auf einen Film als ein Körper der Verdrahtungsvorrichtung, eine Vielzahl von Kupferfolienverdrahtungen, von denen jede ein Ende hat, das so angeordnet ist, dass es mit einer Chipkontaktstelle des Halbleiterchips korrespondiert, und das andere Ende so angeordnet ist, dass es mit einem inneren Anschluss des Anschlussrahmens korrespondiert, eine Vielzahl von ersten Brückenkontaktstellen, die aus dem Film herausragen, wobei jede der ersten Brückenkontaktstellen mit einem Ende einer korrespondierenden Kupferfolienverdrahtung verbunden und fest verdrahtet mit der entsprechenden Chipkontaktstelle ist, und eine Vielzahl von zweiten Brückenkontaktstellen, die aus dem Film herausragen, wobei jede der zweiten Brückenkontaktstellen mit dem anderen Ende einer korrespondierenden Kupferfolienverdrahtung verbunden und fest verdrahtet mit dem entsprechenden inneren Anschluss ist.
  • Mit dieser Anordnung wird eine elektrische Verbindung zwischen jeder Chipkontaktstelle des Halbleiterchips mit dem entsprechenden inneren Anschluss des Anschlussrahmens durch die Verdrahtungsvorrichtung erreicht. Der Halbleiterchip hat eine Vielzahl von Primärkontaktstellen, die gewöhnlich elektrisch mit einem inneren Anschluss des Anschlussrahmens als Primärterminal mittels der Verdrahtungsvorrichtung verbunden sind, und eine Vielzahl von Massekontaktstellen, die gewöhnlich elektrisch mit einem anderen inneren Anschluss des Anschlussrahmens als ein Mas seterminal mittels der Verdrahtungsvorrichtung verbunden sind. Dementsprechend kann die Halbleiteranordnung der vorliegenden Erfindung leicht verschiedene Gehäusetypen wie z.B. ein SOJ-Typ, ZIP-Typ usw. ohne Wechsel des Typs eines benutzten Halbleiterchips bewältigen.
  • Weitere Aufgaben und Aspekte der Erfindung werden mit der folgenden Beschreibung der Ausführungsbeispiele unter Bezug auf die beigefügten Zeichnungen deutlich, in denen:
  • 1 eine Draufsicht ist, die die Verbindung zwischen einem Halbleiterchip und einem Anschlussrahmen in einem SOJ-Typ-Gehäuse zeigt;
  • 2 eine Querschnittsansicht einer typischen SOJ-Typ-Halbleiteranordnung ist;
  • 3 eine Querschnittsansicht einer SOJ-Typ-Halbleiteranordnung gemäß der vorliegenden Erfindung ist;
  • 4 eine Querschnittsansicht einer Verdrahtungsvorrichtung gemäß der vorliegenden Erfindung ist;
  • 5 eine Draufsicht ist, die die innere Struktur einer SOJ-Typ-Halbleiteranordnung zeigt, die eine Vielzahl von Primärkontaktstellen gemäß der vorliegenden Erfindung hat; und
  • 6 eine Draufsicht ist, die die innere Struktur einer ZIP-Typ-Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt.
  • Gemäß der vorliegenden Erfindung ist nach 3 eine gehäuste Halbleiteranordnung dargestellt. Wie in 3 gezeigt, weist die Halbleiteranordnung einen Anschlussrahmen 1, der eine Trägerplatte 2 hat, und einen Halbleiterchip 3 auf, der an der Trägerplatte 2 des Anschlussrahmens 1 mittels eines Klebers 8 befestigt ist. An die obere Fläche bzw. Oberfläche des Halbleiterchips 3 ist eine Verdrahtungsvorrichtung 10 angeordnet, die erste Brückenkontaktstellen 12a hat, die mit Chipkontaktstellen 4 des Halbleiterchips 3 mittels Drähten 6 verbunden sind, und zweite Brückenkontaktstellen 12b, die mit inneren Anschlüssen 5 des Anschlussrahmens 1 durch Drähte 6 verdrahtet sind. Der Halbleiterchip 3 und die inneren Anschlüsse 5 des Anschlussrahmens 1 sind mit einem Gießharz 7 vergossen.
  • Die Befestigung der Verdrahtungsvorrichtung 10 an der oberen Oberfläche des Halbleiterchips 3 wird durch die Verwendung eines Epoxidklebers 20 oder eines Laminierungsverfahrens erreicht.
  • Wie in 4 gezeigt, weist die Verdrahtungsvorrichtung 10 einen aushärtenden Polyimidfilm 11 als einen Körper der Verdrahtungsvorrichtung auf. An der Oberfläche des aushärtenden Polyimidfilms 11 sind die ersten Brückenkontaktstellen 12a an Positionen gebildet, die den Chipkontaktstellen 4 des Halbleiterchips 3 entsprechen. In ähnlicher Weise werden die zweiten Brückenkontaktstellen 12b auf der Oberfläche des aushärtenden Polyimidfilms an Positionen gebildet, die mit den inneren Anschlüssen 5 des Anschlussrahmens 1 korrespondieren. Eine Vielzahl von Kupferfolienverdrahtungen 12 ist in dem aushärtenden Polyimidfilm 11 eingebettet, so dass die ersten Brückenkontaktstellen 12a mit den jeweiligen entsprechenden zweiten Brückenkontaktstellen 12b elektrisch verbunden sind.
  • Die Kupferfolienverdrahtungen 12 sind in dem aushärtenden Polyimidfilm 11 in einer Einschicht- oder Mehrschichtart angeordnet, und erstrecken sich frei in X-Achsen- und Y Achsenrichtung.
  • Vorzugsweise hat der aushärtende Polyimidfilm 11 der Verdrahtungsvorrichtung 10 eine Dicke von 10 μm bis 300 μm. Am meisten ist auch bevorzugt, dass die Kupferfolienverdrahtungen 12 eine Dicke von 10 μm bis 100 μm und einen Raum von 50 μm oder mehr zwischen benachbarten Kupferfolienverdrahtungen 12 haben.
  • Im Folgenden wird die Montage der Halbleiteranordnung mit der oben beschriebenen Konstruktion gemäß der vorliegenden Erfindung beschrieben.
  • Zuerst wird die Verdrahtungsvorrichtung 10 gemäß der vorliegenden Erfindung entworfen und gefertigt, um eine Anordnung entsprechend den Kontaktstellenanordnungen des Halbleiterchips 3 und der inneren Anschlüsse 5 des Anschlussrahmens 1 zu haben. Das heißt eine Vielzahl von Kupferfolienverdrahtungen 12 sind in dem aushärtenden Polyimidfilm 11 der Verdrahtungsvorrichtung 10 so angeordnet, dass sie an dessen jeweiligen einem Ende mit den Chipkontaktstellen 4 des Halbleiterchips 3 und an dessen jeweiligen anderem Ende mit den inneren Anschlüssen 5 des Anschlussrahmens 1 korrespondieren. Mit dem jeweiligen einen Ende der Kupferfolienverdrahtungen 12 sind die ersten Brückenkontaktstellen 12a verbunden, die aus der oberen Oberfläche des aushärtenden Polyimidfilms 11 herausstehen. Mit den jeweiligen anderen Enden der Kupferfolienverdrahtungen 12 sind die zweiten Brückenkontaktstellen 12b verbunden, die aus der oberen Oberfläche des aushärtenden Polyimidfilms 11 herausstehen.
  • Jede erste Brückenkontaktstelle 12a der Verdrahtungsvorrichtung 10 ist so angeordnet, dass eine Entfernung zu jeder entsprechenden Kontaktstelle 4 des Halbleiterchips 3 vorhanden ist, die ein Festverdrahten mit der Kontaktstelle 4 ermöglicht. In ähnlicher Weise ist jede zweite Brückenkontaktstelle 12b der Verdrahtungsvorrichtung 10 so angeordnet, dass sie von dem entsprechenden inneren Anschluss 5 des Anschlussrahmens 1 so beabstandet ist, dass ihre Festverdrahtung mit dem inneren Anschluss 5 ermöglicht ist.
  • Wie oben erwähnt, ist die Verdrahtungsvorrichtung 10 so entworfen und wird so hergestellt, dass sie mit den Chipkontaktstellen 4 des Halbleiterchips 3 und den inneren Anschlüssen 5 des Anschlussrahmens 1 korrespondiert. Diese Verdrahtungsvorrichtung 10 ist an der oberen Oberfläche des mit der Trägerplatte 2 des Anschlussrahmens 1 befestigten Halbleiterchips 3 angebracht. Die Befestigung der Verdrahtungsvorrichtung 10 an der oberen Oberfläche des Halbleiterchips 3 wird durch die Anwendung eines Klebstoffes oder eines Laminierungsverfahrens zum Laminieren der Verdrahtungsvorrichtung 10 über der oberen Oberfläche des Halbleiterchips 3 erreicht. Danach werden die ersten Brückenkontaktstellen 12a der Verdrahtungsvor richtung 10 mit den jeweiligen Chipkontaktstellen 4 des Halbleiterchips 3 fest verdrahtet. Gleichzeitig werden. die zweiten Brückenkontaktstellen 12b der Verdrahtungsvorrichtung 10 mit den jeweiligen inneren Anschlüssen 5 des Anschlussrahmens 1 fest verdrahtet. Nachfolgend werden ein Vergießprozess, ein Feinabgleichprozess und ein Ausformprozess ausgeführt zur Komplettierung der Herstellung der gehäusten Halbleiteranordnung.
  • Jetzt wird ein Beispiel einer gehäusten Halbleiteranordnung mit der oben erwähnten Verdrahtungsvorrichtung gemäß der vorliegenden Erfindung beschrieben.
  • 5 ist eine Draufsicht, die die innere Struktur einer SOJ-Typ-Halbleiteranordnung zeigt, die eine Vielzahl von Primärkontaktstellen gemäß der vorliegenden Erfindung hat. In 5 bezeichnen die gleichen Bezugsziffern die gleichen Elemente wie in 3. Wie in 5 gezeigt, weist die Halbleiteranordnung einen Anschlussrahmen 1, der eine Trägerplatte 2 hat, und einen Halbleiterchip 3 auf, der eine Vielzahl von Primärkontaktstellen 4a zum Anlegen elektrischen Stromes an gewissen Teilen des Halbleiterchips 3 und eine Vielzahl von Massekontakt- stellen 4b hat. Der Halbleiterchip 3 wird auch an seinen gegenüberliegenden Seitenkanten mit einer Vielzahl von Signaleingangs-/Ausgangskontaktstellen 4c versehen. Dieser Halbleiterchip 3 ist an der Trägerplatte 2 des Anschlussrahmens 1 angebracht. An vorbestimmten Bereichen der oberen Oberfläche des Halbleiterchips 3 sind zwei Verdrahtungsvorrichtungen 10 und 10' angebracht, von denen jede erste und zweite Brückenkontaktstellen 12a und 12b hat. Im Fall von 5 hat jede Verdrahtungsvorrichtung zwei verlängerte erste Brückenkontaktstellen 12a und eine zweite Brückenkontaktstelle 12b. Bei der verlängerten Form kann jede erste Brückenkontaktstelle 12a durch eine Vielzahl von separaten kleinen Brückenkontaktstellen aufgebaut sein. An jeder ersten Brückenkontaktstelle 12a einer Verdrahtungsvorrichtung 10 sind Primärkontaktstellen 4a, die im Mittelbereich des Halbleiterchips 3 gebildet sind, gewöhnlich fest verdrahtet. Andererseits ist die zweite Brückenkontaktstelle 12b mit einem inneren Anschluss des Anschlussrahmens 1 als ein Primärterminal fest verdrahtet. In ähnlicher Weise sind Massekontaktstellen 4b, die im Mittelbe reich des Halbleiterchips 3 gebildet sind, gewöhnlich mit der ersten Brückenkontaktstelle 12a der anderen Verdrahtungsvorrichtung 10' fest verdrahtet. Die zweite Brückenkontaktstelle 12b der anderen Verdrahtungsvorrichtung 10' ist mit einem inneren Anschluss des Anschlussrahmens 1 als ein Masseterminal fest verdrahtet. Andererseits sind die Signaleingabe-/Ausgabekontaktstellen 4c des Halbleiterchips 3 mit den inneren Anschlüssen des Anschlussrahmens 1 als Signaleingabe-/Ausgabeterminals fest verdrahtet.
  • Mit dieser Anordnung können die Primärkontaktstellen und die Massekontaktstellen des Halbleiterchips 3 in Mehrfachanordnung an gewünschten Positionen vorgesehen werden. Diese Primärkontaktstellen und Massekontaktstellen sind elektrisch mit jeweils dem inneren Anschluss des Primärterminals und dem inneren Anschluss des Masseterminals des Anschlussrahmens verbunden. Dementsprechend ist es möglich, die Länge jeder Primärverbindung durch den Entwurf innerer Schaltkreise des Halbleiterchips 3 zu reduzieren und den Grad der Entwurfsfreiheit zu vergrößern.
  • Andererseits ist 6 eine Draufsicht, die die innere Struktur einer ZIP-Typ-Halbleiteranordnung gemäß der vorliegenden Erfindung zeigt. In 6 bezeichnen die gleichen Bezugsziffern die gleichen Elemente wie in 3. Wie in 6 gezeigt, weist die Halbleiteranordnung einen Anschlussrahmen 1, der eine Trägerplatte 2 hat, und einen Halbleiterchip 3 auf, der an der Trägerplatte 2 des Anschlussrahmens 1 angebracht ist. Der Halbleiterchip 3 hat an seinen gegenüberliegenden Seitenkanten eine Vielzahl von Chipkontaktstellen 4. Eine Verdrahtungsvorrichtung 10, die erste und zweite Brückenkontaktstellen 12a und 12b hat, ist an der oberen Oberfläche des Halbleiterchips 3 angebracht. Die ersten Brückenkontaktstellen 12a der Verdrahtungsvorrichtung 10 sind mittels Drähten 6 mit den jeweiligen Chipkontaktstellen 4 des Halbleiterchips 3 fest verbunden. Andererseits sind die zweiten Brückenkontaktstellen 12b mittels Drähten 6 mit den jeweiligen inneren Anschlüssen 5 des Anschlussrahmens 1 verbunden.
  • Die ersten Brückenkontaktstellen 12a sind an gegenüberliegenden Seitenkanten der Verdrahtungsvorrichtung 10 so angeordnet, dass sie mit den Chipkontaktstellen 4 des Halbleiterchips 3 korrespondieren, so dass sie mit den jeweiligen Chipkontaktstellen 4 fest verdrahtet sind. Die zweiten Brückenkontaktstellen 12b sind an Eckbereichen der Verdrahtungsvorrichtung 10 so angeordnet, dass sie mit den jeweiligen inneren Anschlüssen 5 des ZIP-Typs fest verdrahtet sind. Dementsprechend ist es möglich, den für den SOJ-Typ entworfenen Halbleiterchip 3 mit dem für den ZIP-Typ entworfenen. Anschlussrahmen zu verbinden, ohne irgendwelche Wahlkontaktstellen zu verwenden, so dass eine Halbleiteranordnung des ZIP-Typs hergestellt wird.
  • Wenn eine Halbleiteranordnung des SOJ-Typs durch Anwendung des Halbleitertyps des ZIP-Typs, der an seinen Eckbereichen mit Chipkontaktstellen versehen ist, hergestellt werden soll, wird eine Verdrahtungsvorrichtung entworfen und hergestellt, um die Änderung des Gehäusetyps zu bewältigen. Das heißt die Verdrahtungsvorrichtung verbindet die Chipkontaktstellen elektrisch mit den inneren Anschlüssen 5. Somit kann der Halbleiterchip, der ZIP-Typ-Chipkontaktstellen hat, leicht für die Herstellung der Halbleiteranordnung des SOJ-Typs verwendet werden.
  • Wie aus der obigen Beschreibung deutlich wird, sieht die vorliegende Erfindung eine gehäuste Halbleiteranordnung vor, die Primärkontaktstellen und Massekontaktstellen eines Halbleiterchips in Zahl und Lage frei verändern kann, und somit den Grad der Entwurfsfreiheit der Auslegung des Halbleiterchips verbessert. Insbesondere kann elektrischer Strom stabil den inneren Schaltkreisteilen des Halbleiterchips dadurch zugeführt werden, dass die Primärkontaktstellen und die Massekontaktstellen in Mehrfachanordnung vorgesehen werden können, so dass der Halbleiterchip Verbesserungen bezüglich Zuverlässigkeit und Geschwindigkeit aufweist. Es ist auch möglich, die Länge jeder inneren Primärverbindung im Halbleiterchip zu reduzieren, wodurch der Integrationsgrad verbessert wird.
  • Außerdem gibt es Effekte bezüglich der Erhöhung des Grades der Entwurfsfreiheit für einen Anschlussrahmen und bezüglich der Kompaktheit eines hochintegrierten Speichers einer 16-Megabit oder größeren Klasse sowie dem freien Bewältigen verschiedener Gehäusetypen wie z.B. eines SOJ-Typs, ZIP-Typs usw., ohne den Typ eines benutzten Halbleiterchips zu ändern.

Claims (7)

  1. Halbleiterbauteil mit folgenden Komponenten: – eine Trägerplatte (2) mit einem Halbleiterchip (3), der eine Vielzahl von Kontaktflächen (4) aufweist, – eine Vielzahl von inneren Flachleitern (5) eines Anschlussrahmens, wobei die inneren Flachleiter (5) mit den Kontaktstellen (4) elektrisch verbunden sind, und – eine Verpackung (7), in der diese Komponenten eingebettet sind, dadurch gekennzeichnet, dass der Halbleiterchip (3) auf seiner Oberseite eine Verdrahtungsvorrichtung (10) trägt, über die ein Teil der Kontaktflächen (4) mit den entsprechenden Flachleitern (5) elektrisch über zwei seriell verschaltete Drähte (6, 6a) unter Zwischenschaltung der Verdrahtungsvorrichtung (10) verbunden ist.
  2. Halbleiterbauteil gemäß Anspruch 1, bei dem die Verdrahtungsvorrichtung (10) an der oberen Oberfläche des Halbleiterchips (3) durch Anwendung eines Epoxidklebers oder eines Laminierungsverfahrens angebracht ist.
  3. Halbleiterbauteil gemäß Anspruch 1, bei dem die Verdrahtungsvorrichtung (10) aufweist: einen Film (11) als einen Körper der Verdrahtungsvorrich- tung; eine Vielzahl von Kupferfolienverdrahtungen (12), von denen jede ein Ende hat, das so angeordnet ist, dass es mit einer Chipkontaktstelle (4) des Halbleiterchips (3) korrespondiert, und ein anderes Ende hat, das so ange ordnet ist, dass es mit einem inneren Flachleiter (5) des Anschlussrahmens (1) korrespondiert; eine Vielzahl von ersten aus dem Film herausstehenden Brückenkontaktstellen (12a), von denen jede erste Brückenkontaktstelle (12a) mit einem Ende der entsprechenden Kupferfolienverdrahtung (12) verbunden ist und fest verdrahtet ist mit der entsprechenden Chipkontaktstelle (4); und eine Vielzahl von zweiten aus dem Film herausstehenden Brückenkontaktstellen (12b), wobei jede zweite Brückenkontaktstelle (12b) mit dem anderen Ende der entsprechenden Kupferfolienverdrahtung (12) verbunden ist und fest verdrahtet ist mit dem entsprechenden inneren Flachleiter (5).
  4. Halbleiterbauteil gemäß Anspruch 3, bei dem die Kupferfolienverdrahtungen (12) in dem Film in einer Einschicht- oder Mehrschichtart angeordnet sind und sich in der Ebene parallel zur Halbleiteroberfläche erstrecken.
  5. Halbleiterbauteil gemäß Anspruch 3, bei dem der Film der Verdrahtungsvorrichtung (10) eine Dicke von 10 μm bis 300 μm hat, und die Kupferfolienverdrahtungen (12) eine Dicke von 10 μm bis 100 μm und einen Raum von nicht weniger als 50 μm zwischen benachbarten Kupferfolienverdrahtungen (12) haben.
  6. Halbleiterbauteil gemäß Anspruch 1, bei dem die Verbindung zwischen jeder Chipkontaktstelle (4) des Halbleiterchips (3) und jedem entsprechenden inneren Flachleiter (5) des Anschlussrahmens (1) durch die Verbindung jeder Chipkontaktstelle (4) des Halbleiterchips (3) mit der Verdrahtungsvorrichtung (10) und die Verbindung der Verdrahtungsvorrichtung (10) mit jedem inneren Flachleiter (5) des Anschlussrahmens (1) mit Drähten (6) erreicht werden.
  7. Halbleiterbauteil gemäß Anspruch 1, bei der der Halbleiterchip (3) eine Vielzahl von Primärkontaktstellen (4a), die elektrisch mit einem inneren Flachleiter (5) des Anschlussrahmens (1) als ein Primärterminal mittels der Verdrahtungsvorrichtung (10) verbunden sind, und eine Vielzahl von Massekontaktstellen (4b) hat, die elektrisch mit einem anderen inneren Flachleiter (5) des Anschlussrahmens (1) als ein Masseterminal mittels der Verdrahtungsvorrichtung (10) verbunden sind.
DE4234700A 1991-10-15 1992-10-14 Gehäuste Halbleiteranordnung Expired - Fee Related DE4234700B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR17136/91U 1991-10-15
KR2019910017136U KR940006187Y1 (ko) 1991-10-15 1991-10-15 반도체장치

Publications (2)

Publication Number Publication Date
DE4234700A1 DE4234700A1 (de) 1993-05-19
DE4234700B4 true DE4234700B4 (de) 2007-10-18

Family

ID=19320593

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4234700A Expired - Fee Related DE4234700B4 (de) 1991-10-15 1992-10-14 Gehäuste Halbleiteranordnung

Country Status (5)

Country Link
US (1) US5304737A (de)
JP (1) JP2573492Y2 (de)
KR (1) KR940006187Y1 (de)
DE (1) DE4234700B4 (de)
TW (1) TW221524B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803642B2 (ja) * 1996-06-27 1998-09-24 日本電気株式会社 半導体装置
DE19631046B4 (de) * 1996-08-01 2004-01-29 Diehl Stiftung & Co. Bond-Struktur
US6097098A (en) 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
US5838072A (en) * 1997-02-24 1998-11-17 Mosel Vitalic Corporation Intrachip power distribution package and method for semiconductors having a supply node electrically interconnected with one or more intermediate nodes
US20050230850A1 (en) * 2004-04-20 2005-10-20 Taggart Brian C Microelectronic assembly having a redistribution conductor over a microelectronic die
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
EP0299252A2 (de) * 1987-07-15 1989-01-18 Advanced Micro Devices, Inc. Leitergitter für integrierte Schaltung mit Spannungs- und Verteilungsleiter zu einem integrierten Schaltungswürfel und automatischer Bandmontage mit zwei Metallschichten
JPH02280346A (ja) * 1989-04-21 1990-11-16 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JPH03132063A (ja) * 1989-10-18 1991-06-05 Dainippon Printing Co Ltd リードフレーム
JPH03139871A (ja) * 1989-10-25 1991-06-14 Dainippon Printing Co Ltd リードフレーム
JPH03191560A (ja) * 1989-12-20 1991-08-21 Nec Corp 樹脂封止型半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208698A (en) * 1977-10-26 1980-06-17 Ilc Data Device Corporation Novel hybrid packaging scheme for high density component circuits
CA1202383A (en) * 1983-03-25 1986-03-25 Herman R. Person Thick film delay line
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JPH03166755A (ja) * 1989-11-27 1991-07-18 Seiko Epson Corp 半導体集積回路用リードフレーム
JPH03166756A (ja) * 1989-11-27 1991-07-18 Seiko Epson Corp 半導体集積回路用リードフレーム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
EP0299252A2 (de) * 1987-07-15 1989-01-18 Advanced Micro Devices, Inc. Leitergitter für integrierte Schaltung mit Spannungs- und Verteilungsleiter zu einem integrierten Schaltungswürfel und automatischer Bandmontage mit zwei Metallschichten
JPH02280346A (ja) * 1989-04-21 1990-11-16 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JPH03132063A (ja) * 1989-10-18 1991-06-05 Dainippon Printing Co Ltd リードフレーム
JPH03139871A (ja) * 1989-10-25 1991-06-14 Dainippon Printing Co Ltd リードフレーム
JPH03191560A (ja) * 1989-12-20 1991-08-21 Nec Corp 樹脂封止型半導体装置

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
2-280346, Feb.06,1991, Vol.15,No.50
3-132063 A. E-1106, Aug.30,1991,Vol.15,No.343
3-139871 A. E-1110, Sep.11,1991,Vol.15,No.359
Patents Abstracts of Japan, E-1106, Aug.30, 1991, Vol.15, No.343 & JP 03132063 A *
Patents Abstracts of Japan, E-1110, Sep.11, 1991, Vol.15, No.359 & JP 03139871 A *
Patents Abstracts of Japan, E-1134, Nov.18, 1991, Vol.15, No.453 & JP 03191560 A *
Patents Abstracts of Japan, Feb.06, 1991, Vol.15, No.50 & JP 02280346 A *
Patents Abstracts of Japan: 3-191560 A. E-1134, Nov.18,1991,Vol.15,No.453

Also Published As

Publication number Publication date
US5304737A (en) 1994-04-19
JPH0541149U (ja) 1993-06-01
DE4234700A1 (de) 1993-05-19
TW221524B (de) 1994-03-01
KR940006187Y1 (ko) 1994-09-10
JP2573492Y2 (ja) 1998-05-28
KR930009747U (ko) 1993-05-26

Similar Documents

Publication Publication Date Title
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
EP3754344B1 (de) Stromsensor
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP2775311A2 (de) Stromsensor
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE19716668A1 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE4234700B4 (de) Gehäuste Halbleiteranordnung
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE102004001829A1 (de) Halbleitervorrichtung
DE69737320T2 (de) Halbleitervorrichtung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102017210654B4 (de) Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE3889018T2 (de) Halbleiterpackung mit automatischer Bandmontage.
DE10252831A1 (de) Festkörper-Bildaufnahmevorrichtung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee