DE4231197A1 - Datenausgabekodierer - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf einen Daten­ ausgabekodierer, der festgestellte Positionen als Daten nach außen ausgibt. Insbesondere bezieht sich die Erfindung auf einen Datenausgabekodierer, der nach der Ausgabe an eine ex­ terne Partei, wobei die interne Fehlerinformation und Selbstdiagnoseinformation innen zurückgehalten (gespeichert) werden, ermöglicht, daß sein Informationszurückhaltezustand von der externen, kommunizierenden Partei leicht zurückge­ setzt wird.

Einige Datenausgabekodierer nach dem Stand der Technik, die festgestellte Position als Daten nach außen ausgeben, besitzen ein zusätzliches Merkmal. Dieses ist die Fähigkeit, Kodierer-interne Fehlerinformation und Selbstdiagnoseinfor­ mation zurückzuhalten und nach außen auszugeben. Diese Arten von Information rühren von Fällen her, bei denen anomal hohe Bewegungsgeschwindigkeiten auf der Skala die kritischen Emp­ findlichkeitspegel der Detektoren überschritten haben.

Der Grund zum Zurückhalten der Fehlerinformation und Selbstdiagnoseinformation ist das Sicherstellen, daß zwei Arten von Information ohne Fehler nach Außen gegeben werden, selbst wenn Fehlersignale und andere, die Information bil­ dende Signale nur zeitweise auftreten.

In der Zwischenzeit, nach dem Übertragen der Fehlerin­ formation und Selbstdiagnoseinformation an die externe, kom­ munizierende Partei, ist es für die Ausgangspartei notwen­ dig, daß ihr Informationsrückhaltezustand von der anderen Partei zurückgesetzt wird. Der Rücksetzvorgang ist notwen­ dig, um für ein erneutes Erhalten von weiterer Fehlerinfor­ mation und Selbstdiagnoseinformation Platz zu machen.

Bislang werden Kodierer nach dem Stand der Technik unter Verwendung einiger herkömmlicher Maßnahmen zurückgesetzt: Durch Ausschalten und Wiederanlegen des Stroms, um beim Ein­ schalten des Stroms eine Informationsrücksetzsequenz auszu­ lösen; oder durch Installieren einer speziellen Rücksetzlei­ tung zum Zurücksetzen des Informationsrückhaltezustands des Kodierers. Diese herkömmlichen Rücksetzverfahren besitzen einige Nachteile. Zum Beispiel dauert in dem Falle, in dem der Kodierer ausgeschaltet und dann wieder angeschaltet wird, der Startvorgang aufgrund der Anzahl der gleichzeitig durchgeführten Selbstdiagnosevorgänge einige Zeit. Dies führt zu einem zusätzlichen Zeitbedarf für das Zurücksetzen des Informationsrückhaltezustands des Kodierers. Weiterhin führt das Installieren der speziellen Rücksetzleitung zu ei­ nem größeren Leistungsverbrauch, zu einem höheren Platzver­ brauch und zu höheren Kosten.

Es ist daher eine Aufgabe der vorliegenden Erfindung, die oben beschriebenen Nachteile zu überwinden und einen Da­ tenausgabekodierer bereitzustellen, der geeignet ist, daß sein Rückhaltezustand für interne Fehlerinformation und Selbstdiagnoseinformation leicht zurückgesetzt wird, ohne daß es notwendig wäre, den Strom auszuschalten oder eine spezielle Rücksetzleitung zu installieren.

Diese und weitere Aufgaben werden durch die erfindungs­ gemäße Vorrichtung, wie sie in den beigefügten Patentansprü­ chen definiert ist, gelöst.

Entsprechend einem Gesichtspunkt der Erfindung wird ein Datenausgabekodierer zur Ausgabe von festgestellten Positio­ nen als Daten nach außen zur Verfügung gestellt, wobei der Datenausgabekodierer umfaßt: Vorrichtungen zum Speichern von interner Fehlerinformation oder von Selbstdiagnoseinforma­ tion; Vorrichtungen zur Ausgabe der Daten in Abhängigkeit von einem extern erzeugten Ausgabeanforderungssignal; Vor­ richtungen zum Überwachen der Änderung des Status des Ausga­ beanforderungssignals; und Vorrichtungen zum Zurücksetzen der internen Fehlerinformation oder der Selbstdiagnoseinfor­ mation, wenn die Statusänderung des Ausgabeanforderungssi­ gnals ein bestimmtes Muster zeigt.

Die Erfindung beruht auf der Tatsache, daß Ausgabekodie­ rer allgemein mit Vorrichtungen zur Datenausgabe in Abhän­ gigkeit von einem Ausgabeanforderungssignal von außen verse­ hen sind. Das heißt, daß die Daten üblicherweise ausgegeben werden, wenn das Ausgabeanforderungssignal einen vorgegebe­ nen Zustand erreicht. Im allgemeinen ist die Periode, wäh­ rend der sich das Ausgabeanforderungssignal in dem vorgege­ benen Zustand befindet, sehr kurz.

In Anbetracht der kurzen Periode für das Ausgabeanforde­ rungssignal umfaßt die Erfindung Vorrichtungen zum Überwa­ chen des Status des Ausgabeanforderungssignals und zum Zu­ rücksetzen des Rückhaltezustandes für interne Fehlerinforma­ tion oder Selbstdiagnoseinformation, wenn der sich ändernde Status des Signals ein vorgegebenes Muster einnimmt.

Das obige Prinzip der Erfindung verlangt lediglich eine zusätzliche, einfache Schaltkreisanordnung für den Kodierer, um den Informationsrückhaltestatus schnell zurückzusetzen. Es ist nicht notwendig, den Kodierer aus- und dann wieder anzuschalten oder eine spezielle Rücksetzleitung für den Ko­ dierer zur Verfügung zu stellen. Insbesondere ist, wenn das vorgegebene Muster ein Zustand ist, in dem das Ausgabeanfor­ derungssignal länger eingegeben wird als eine vorgegebene Zeitdauer, dieses Muster sehr leicht festzustellen.

Die obige und weitere Aufgaben und Merkmale der Erfin­ dung ebenso wie deren Neuartigkeit werden aus der nachfol­ genden Beschreibung mit den beigefügten Zeichnungen deutlich werden.

Die bevorzugten Ausführungsbeispiele der Erfindung wer­ den unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Elemente mit denselben Bezugszeichen bezeichnet wer­ den.

Fig. 1 ist ein Blockdiagramm einer Gesamtkonstruktion eines Datenausgabekodierers, der die vorliegende Erfindung darstellt.

Fig. 2 ist eine perspektivische Ansicht einer Skala und von Detektoren zur Verwendung mit dem Ausführungsbeispiel der Fig. 1.

Fig. 3 ist eine teilweise vergrößerte Draufsicht von Skalenformen zur Verwendung mit dem Ausführungsbeispiel.

Fig. 4 ist eine perspektivische Ansicht zur Darstellung, wie ein kapazitiver Detektor des Ausführungsbeispiels arbei­ tet.

Fig. 5 ist eine diagrammatische Ansicht von Ausgabewel­ lenformen des kapazitiven Detektors.

Fig. 6 ist eine diagrammatische Ansicht einer Daten­ struktur zum Beschreiben, wie ein Register und ein Ver­ gleichsschaltkreis des Ausführungsbeispiels arbeiten.

Fig. 7 ist ein longitudinaler Querschnitt eines opti­ schen Detektors zur Verwendung in dem Ausführungsbeispiel.

Fig. 8 ist ein Zeitablaufdiagramm, das Wellenformen des Ausgangs eines optischen Detektorschaltkreises des Ausfüh­ rungsbeispiels im Vergleich mit dem binär kodierten Signal­ ausgang von einem Interpolationsschaltkreis des Ausführungs­ beispiels zeigt.

Fig. 9 ist ein Schaltkreisdiagramm eines typischen Lade­ generators zur Verwendung in dem Ausführungsbeispiel.

Fig. 10 ist ein Zeitablaufdiagramm, das zeigt, wie der Ladegenerator arbeitet.

Fig. 11 ist ein Schaltkreisdiagramm des Vergleichs­ schaltkreises in dem Ausführungsbeispiel.

Fig. 12 ist eine Wahrheitstabelle für einen von dem Ver­ gleichsschaltkreis verwendeten Kodierer.

Fig. 13 ist ein Zeitablaufdiagramm, das zeigt, wie der Vergleichsschaltkreis arbeitet.

Fig. 14 ist ein Schaltkreisdiagramm eines RS-Flip-Flop-Schalt­ kreises zur Verwendung in dem Ausführungsbeispiel.

Fig. 15 ist ein Schaltkreisdiagramm eines Resetimpulsge­ nerators zur Verwendung in dem Ausführungsbeispiel.

Fig. 16 ist ein Zeitablaufdiagramm, das typische Signal­ wellenformen verschiedener Teile des Ausführungsbeispiels im normalen Ausgabezustand zeigt.

Fig. 17 ist ein Zeitablaufdiagramm, das typische Signal­ wellenformen verschiedener Teile des Ausführungsbeispiels im Resetzustand zeigt.

Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nun im Detail unter Bezugnahme auf die beigefügten Zeichnun­ gen beschrieben.

Fig. 1 ist ein Blockdiagramm einer Gesamtkonstruktion eines absoluten Kodierers, der die vorliegende Erfindung aus­ führt. Fig. 2 ist eine perspektivische Ansicht einer Skala und von Detektoren, die in diesem Ausführungsbeispiel ver­ wendet werden.

Dieses Ausführungsbeispiel umfaßt: eine Skala 10 mit ka­ pazitiven, absoluten Kodierungsmuster mit einer geringen Auflösung für lange Wellenlängen 11-13, 15 und 16 und ein hochauflösendes, inkrementierendes, optisches Kodierungsmu­ ster für kurze Wellenlängen 14, das in der Richtung der Po­ sitionsdetektion geformt ist; einen kapazitiven Detektor 20, der bei langsamer Geschwindigkeit die oben erwähnten kapazi­ tiven, absoluten Kodemuster liest; einen kapazitiven Detek­ torschaltkreis 30, der die Ausgabe des kapazitiven Detektors 20 verarbeitet, um absolute, kapazitive Signale mit geringer Auflösung und langer Wellenlänge zu erzeugen; ein Register 40, das die absoluten, kapazitiven Signale, die von dem ka­ pazitiven Detektorschaltkreis 30 pro Spur erzeugt werden, auf einer Zeitteilerbasis zusammenfügt, um absolute, kapazi­ tive Daten CAPDATA (paralleles Signal) zu erzeugen; einen optischen Detektor 50, das den optischen, inkrementierenden Kode mit hoher Geschwindigkeit liest; einen optischen Detek­ torschaltkreis 60, der die Ausgabe des optischen Detektors 50 verarbeitet, um ein optisches, inkrementierendes Signal mit hoher Auflösung und kurzer Wellenlänge zu erzeugen; einen Interpolationsschaltkreis 70, der die optischen, in­ krementierende Signale interpoliert, um absolute, optische Signale hoher Auflösung mit kurzer Wellenlänge (parallele Signale) b3-b0 zu erzeugen; einen Ladegenerator 80, der ein Ladesignal für die niederwertigste Ziffer des absoluten, ka­ pazitiven Signals bezüglich der höchstwertigsten Ziffer der absoluten, optischen Signalausgabe des Interpolationsschalt­ kreises 70 erzeugt; eine mit einem Voreinstellungseingang ausgerüsteter Hoch/Tiefzähler 90 (UP/DN), der die absoluten, kapazitiven Signale und das Ladesignal zählt, um Ziffern hö­ herer Ordnung eines absoluten Ausgabesignals zu erzeugen (serielles Signal) SO; einen Vergleichsschaltkreis 100, der die absolute kapazitive Signalausgabe des Registers 40 mit der Ausgabe des Hoch/Tiefzählers 90 vergleicht, um ein Feh­ lersignal ERR zu erzeugen, wenn die Differenz dazwischen einen vorgegebenen Wert übersteigt; einen R/S-Flip-Flop-Schalt­ kreis 110 (F/F), der das Fehlersignal ERR des Ver­ gleichsschaltkreises 100 zurückhält (speichert); ein Schie­ beregister 120 mit Paralleleingang und seriellem Ausgang, das als serielle Daten SO die Ausgabe des Hoch/Tiefzählers 90 (paralleles Signal) als eine Ziffer höherer Ordnung aus­ gibt und die absoluten, optischen Daten als eine Ziffer niedriger Ordnung ausgibt; einen Verschiebetaktgenerator 130, der ein Verschiebetaktsignal SCK in Abhängigkeit von einer seriellen Datenausgabeanforderungen der anderen Kommu­ nikationspartei erzeugt, wodurch das Schieberegister 120 zu Ausgabe der seriellen Daten SO angetrieben wird; einen Reset­ impulsgenerator 140, der Resetimpulse RES erzeugt, um den Signalrückhaltezustand des RS-Flip-Flop-Schaltkreises 110 zurückzusetzen, während das Ausgabesignal REQ länger als eine vorgegebene Periode aufrecht erhalten wird; und ein ex­ klusiver-ODER-Gatterschaltkreis 150, der Zweiphasen-Recht­ eckwellensignale A und B auf der Basis der absoluten, optischen Signale b0 und b1 des Interpolationsschaltkreises 70 zur Ausgabe nach außen erzeugt.

Wie in Fig. 3 zu sehen, besitzt die Skala 10 in der Richtung abnehmender Wellenlängen auf der Oberfläche geformt eine erste Spur 11 für grobe, kapazitive Messungen, eine zweite Spur 12 für mittlere, kapazitive Messungen und eine dritte Spur 13 für feine, kapazitive Messungen. Die dritte Spur 13 weist außerdem eine vierte, optische Spur (optische Hauptskala) 14 auf, die durch feine Unterteilungen in der Richtung der Positionsdetektion gebildet wird.

Da sich die kapazitive dritte Spur 13 und die optische vierte Spur 14 physikalisch dieselbe Spur teilen, ist die Gesamtbreite der Skala 10 verringert. Es ist auch möglich, die kapazitive dritte Spur und die optische vierte Spur ge­ trennt auszubilden. In Fig. 3 bezeichnet das Bezugszeichen 15 eine Gruppe von Transferelektroden für die erste Spur 11, und das Bezugszeichen 16 bezeichnet eine Gruppe von Transfe­ relektroden für die zweite Spur 12.

Wie in Fig. 2 gezeigt, umfaßt der kapazitive Detektor 20 einen Aufnehmer 22, der der Hauptskala 10 gegenüber angeord­ net ist und sich in Richtung der Positionsdetektion relativ zur Hauptskala 10 bewegt; Übertragungs- (Treiber-) Elektro­ den 24, die auf dem Aufnehmer 22 angeordnet sind und an die, zur Illustration, Acht-Phasen-Wechselspannungssignale suk­ zessive angelegt sind; Aufnahmeelektroden 25 für die erste Spur 11; und Aufnahmeelektroden 26 für die zweite Spur 12. Wenn Signale von der dritten Spur 13 erhalten werden, werden die Aufnahmeelektroden 25 und 26 zusammen verwendet.

Der optische Detektor 50 wird strukturell von dem kapa­ zitiven Detektor 20 "umklammert". Diese Anordnung dient dazu, zu verhindern, daß die festgestellten Werte der höher­ wertigen drei kapazitiven Spuren 11 bis 13 von den festge­ stellten Werten des niederwertigsten optischen Spur 14 auf­ grund solcher äußeren Störungen wie etwa Temperaturschwan­ kungen abweichen.

Die Arbeitsweise des kapazitiven Detektors 20 wird im folgenden kurz beschrieben. Fig. 4 zeigt schematisch die Elektrodenanordnung eines absoluten, kapazitiven Detektors mit einem Meßbereich für eine einzelne Spur (in diesem Bei­ spiel die dritte Spur 13) für die Einfachheit der Beschrei­ bung.

Dieser absolute, kapazitive Kodierer umfaßt die Skala 10 und den Aufnehmer 22, der sich unter Beibehaltung eines kon­ stanten Abstandes zur Skala entlang derselben bewegt. Die Elektroden der Skala 10 und des Aufnehmers 22 sind durch Ät­ zen von Leitermustern auf einem Isolator, wie etwa eine Glasplatte oder eine Epoxyglasplatte, geformt.

Im Betrieb wird eine an die Übertragungselektroden 24 des Aufnehmers 22 angelegte Spannung durch kapazitive Kopp­ lung an die Spurelektroden 13 angelegt. Die Spurelektroden 13 auf der Skala 10 sind durch Verdrahtung mit den Transfer­ elektroden (z. B. Elektroden 15) verbunden, während die Transferelektroden 17 kapazitiv mit den Empfangselektroden (z. B. Elektroden 25) auf dem Aufnehmer 22 verbunden sind. Also erzeugen die Empfangselektroden 25 Signale, die von der Kapazität abhängen.

Die Teilung jeder der Spuren auf der Skala 10 ist von der der Transferelektrode 17 verschieden. Daraus folgt, daß die Neigung der Verbindungsdrähte sich in Abhängigkeit von der Position auf der Skala 10 ändert. Die Übertragungselek­ troden 24 sind, zur Illustration, in Gruppen zu acht mitein­ ander verbunden. Elektrische Verbindungen zwischen den Elek­ troden 24 können, wie gewünscht, unter Verwendung einer Schaltkreistafel ausgewählt werden. Die Teilung der Emp­ fangselektroden 25 ist gleich der einen Gruppe von Übertra­ gungselektroden 24. Die Länge der Detektionsrichtung der Empfangselektroden 25 ist gleich der halben Wellenlänge der Übertragungselektroden 24 (entspricht also 4 Elektroden).

Man nehme nun an, daß der Aufnehmer 22 fest bezüglich der Skala 10 angeordnet ist, wobei acht Verbindungen zwi­ schen den Übertragungselektroden 24 der Reihe nach zwischen der ersten und vierten, zwischen der zweiten und fünften, zwischen der dritten und sechsten, und so weiter gewechselt sind. In jeder der gewechselten Verbindungen werden Messun­ gen der Kapazität zwischen der Übertragungselektrode 24 und der Empfangselektrode 25 durchgeführt. In solchen Fällen entspricht die gemessene Kapazität jedem der Punkte, die wechselseitig um 45 Grad innerhalb einer einzigen Sinuswel­ lenperiode verschoben sind. Wenn der Aufnehmer 22 relativ zur Skala 10 für spezielle, ausgewählte Verbindungen bewegt wird, beobachtet man eine Bewegung der gemessenen Kapazi­ tätswerte entlang dieser Sinuswelle in Übereinstimmung mit der Bewegung des Aufnehmers 22. Dies ist das Arbeitsprinzip des kapazitiven Kodierers beim Detektionsvorgang. Die Rich­ tung der Aufnehmerbewegung wird durch Sicherstel­ len der Richtung des Phasenwechsels durch veränderte Kombi­ nationen der Übertragungselektroden 24 festgelegt.

Das Ändern der Verbindungen der Übertragungselektroden erzeugt eine sinusförmige Kapazitätswellenform (SIN) und eine kosinusförmige Kapazitätswellenform (COS), wie in Fig. 5 gezeigt. Mit diesen Wellenformen führt der kapazitive De­ tektionsschaltkreis 30 die Operation

tan^-1(sinX/cosX)

durch, um den Wert einer Position X zu finden (Fig. 5). De­ taillierte Konstruktionen und Operationen für den kapaziti­ ven Detektor sind enthalten in US-A-49 59 615 und U.S.S.N. 07/3 72 773 und werden hiernach nicht wiederholt.

Das Register 40 hat die Funktion des Kombinierens der Signale von den drei Spuren des kapazitiven Detektors 20 in eine einzige Ausgabe. Insbesondere besitzen die von dem ka­ pazitiven Detektionsschaltkreis 30 erhaltenen Daten von den drei höherwertigen Spuren drei Bit-Überlappungen untereinan­ der, wie in Fig. 6 gezeigt. Diese sind redundante Bitüber­ lappungen, die dazu dienen, einen Spurfehler und einen Quan­ tifizierungsfehler für jede Spur durch ein irrtümliches Be­ zeichnen einer niederwertigen Spur zu verhindern. Das Regi­ ster 40 erhält spurweise Daten auf einer Zeitteilerbasis, überprüft, ob die überlappenden Bits innerhalb einer vorge­ gebenen Differenz liegen, und verbindet nach der Verifizie­ rung die Daten für die Ausgabe.

Wenn die überlappenden Daten außerhalb der Toleranz lie­ gen, können niederwertige Daten, zur Illustration, als kor­ rekte Daten genommen werden. In solchen Fällen kann, wenn die Differenz der überlappenden Daten größer als ein vorge­ gebener Wert ist, ein anomaler Zustand erkannt werden, und dementsprechend kann ein Fehlersignal erzeugt werden.

Wie in Fig. 7 im Detail gezeigt, umfaßt der optische De­ tektor 50: eine Schlitzplatte 52, die sich zusammen mit dem Aufnehmer 22 des kapazitiven Detektors bewegt; eine lichte­ mittierende Diode 54, die Eigenschaften nahe einer Punkt­ lichtquelle besitzt und die diffuses Licht durch eine Öff­ nung 22A (siehe Fig. 2) auf die vierte Spur 14 (gemeinsam mit der dritten Spur 13) auf der Skala 10 emittiert; und vier Phototransistoren 56 zum Empfangen von Lichtstrahlen, die um 90 Grad gegenseitig phasenverschoben sind, nach der Reflexion auf der Oberfläche der Skala 10 oder der vierten Spur 14, und die von vier Indexskalen 53 auf der Schlitz­ platte 52 moduliert werden.

In diesem Aufbau erzeugen eine Lichtquelle und vier Lichtempfangselemente Sinuswellen verschiedener Phasen. Die­ ses sind Sinuswellen mit stabilen Abständen, die hochgradig unempfindlich sind gegenüber Temperaturfluktuationen oder gegenüber Abstandsvariationen zwischen der Schlitzplatte 52 und der Skala 10.

Detaillierte Konstruktionen und Operationen des opti­ schen Detektors 50 und des optischen Detektionsschaltkreises 60, der die Detektorausgabe verarbeitet, um Zwei-Phasen-Si­ nuswellensignale, die gegenseitig um 90° phasenverschoben sind, zu erzeugen, werden hiernach nicht gegeben; diese De­ tails sind in der japanischen Patentoffenlegung Nr. 1 87 413/1989 und in anderen Publikationen offengelegt.

Ebenso finden sich detaillierte Konstruktionen und Ope­ rationen des oben erwähnten Interpolationsschaltkreises 70 in der japanischen Patentoffenlegung Nr. 2 12 314/1989 und werden hiernach nicht mehr wiederholt.

Aus den beiden um 90 Grad gegenseitig phasenverschobenen Rechteckwellensignalen, die im oberen Teil der Fig. 8 ge­ zeigt sind, erhält der Interpolationsschaltkreis 70 binär kodierte Signale (BIN) b0-b3 im unteren Teil der Figur. Ins­ besondere werden die beiden Rechteckwellensignale von dem optischen Detektionsschaltkreis 60 als analoge Ausgangswel­ len gebildet. Der Interpolationsschaltkreis 70 unterteilt dann die beiden Rechteckwellensignale durch Widerstands-Po­ tentialteilung in binär kodierte Signale b3-b0. Die Signale b3-b0 werden in den Übertragungsgenerator 80 eingegeben.

Der Trägergenerator 80 ist, als Illustration aufgebaut, wie in Fig. 9 gezeigt. Er umfaßt einen Vorderkantendetektor­ schaltkreis 82 und einen Hinterkantendetektorschaltkreis 84, wobei sich beide Schaltkreise ein gemeinsames Verzögerungs­ element 86 teilen. Im Betrieb, wie in dem Zeitablaufdiagramm der Fig. 10 gezeigt, überwachen die Schaltkreise 82 und 84 des Trägergenerators 80 die Kanten des Signals der höchst­ wertigsten Ziffer b3 und geben über einen RS-Flip-Flop-Schalt­ kreis 88 oder dergleichen ein Richtungsbestimmungssi­ gnal UP und ein Zählimpulssignal CP aus.

Von dem Trägergenerator 80 erzeugte Zählimpulse werden in den Hoch/Tiefzähler 90 eingegeben. Der Hoch/Tiefzähler 90 erzeugt Daten mit einer Anzahl von Ziffern, die diejenige der von dem optischen Detektionsschaltkreis 60 erzeugten ab­ soluten Daten übersteigt. Die Daten mit diesen Ziffern wer­ den zur Korrektur mit denjenigen verglichen, die von dem Re­ gister 40 des kapazitiven Detektionsabschnittes, wie er in Fig. 6 gezeigt ist, erzeugt werden.

Als Illustration vergleicht der Vergleichsschaltkreis 100 der Fig. 11 den Wert des Registers 40 (Eingabe A) mit dem des Zählers 90 (Eingabe B). Insbesondere werden die Ein­ gaben A und B in einen Addierer (Subtrahierer) 102 eingege­ ben. Das Resultat dieser Operation wird von einem Dekodierer 104 überprüft.

Fig. 12 ist eine typische Wahrheitstabelle zur Verwen­ dung mit dem Dekodierer 104. Diese Wahrheitstabelle ist so entworfen, daß, wenn die vorhandenen Differenzen größer sind als + oder -2, der Vorderkantendetektorschaltkreis 106 ein Fehlersignal (ERR) erzeugt. Das Fehlersignal ERR stellt den Zähler 90 ein und lädt Daten nochmals.

Der Vorderkantendetektorschaltkreis 106 besteht aus zwei Flip-Flop-Schaltkreisen des D-Typs und einem UND-Gatter­ schaltkreis nach dem Dekodierer 104. Der Schaltkreis 106 stellt die Erzeugung eines Fehlersignals ERR (LD-Signal) fest, das in den Zähler 90 eingegeben wird, und wandelt das Signal in einen Impuls mit einer geeigneten Breite (der mit der Periode des Taktsignals CK2 übereinstimmt) um.

Fig. 13 ist ein Zeitablaufdiagramm, das die Arbeitsweise des Vergleichsschaltkreises 100 zeigt. Wenn der Wert des Zählers 90 von den absoluten, kapazitiven Daten, die von dem kapazitiven Detektor für höherwertige, absolute Daten kom­ men, abweicht, erzeugt der Vergleichsschaltkreis 100 ein Fehlersignal ERR und frischt, in diesem Ausführungsbeispiel, automatisch den Zählerwert unter Verwendung der richtigen, absoluten Daten auf. Die Funktion des Vergleichsschaltkrei­ ses 100 kann ebenfalls unter Verwendung eines Mikrocomputers, der mit einer geeigneten Software arbeitet, implementiert werden.

Der RS-Flip-Flop-Schaltkreis 110 besteht zur Illustra­ tion aus zwei NOR-Gatterschaltkreisen 111 und 112, wie in Fig. 14 gezeigt. Wenn der Vergleichsschaltkreis 100 ein Feh­ lersignal ERR erzeugt, speichert der RS-Flip-Flop-Schalt­ kreis 110 den Zustand des Fehlersignals. Wenn Resetimpulse RES von dem Resetimpulsgenerator 140 aktiviert werden, setzt der RS-Flip-Flop-Schaltkreis 110 den Zustand des Fehlersi­ gnalspeichers zurück.

Der Grund für das Speichern des Zustandes des Fehlersi­ gnals ERR durch den RS-Flip-Flop-Schaltkreis 110 ist, um sicherzustellen, daß, selbst wenn die Erzeugung des Fehler­ signals bei inkrementierter Ausgabe der niederwertigen zwei Bits in den festgestellten, absoluten Daten als Signale A und B temporär ist, das Fehlersignal fehlerfrei gespeichert wird und die damit verbundene Fehlerinformation in den seri­ ellen Daten SO ausgegeben wird. Auf diese Weise ist die Ge­ genpartei bei der Kommunikation in der Lage, das Auftreten von anomalen inkrementierten Daten unabhängig von einer kur­ zen Dauer der Fehlersignalerzeugung zu wissen. Der Ausgang ERST des RS-Flip-Flop-Schaltkreises 110, der das temporär erzeugte Fehlersignal ERR speichert, wird in das Schiebere­ gister 120 geführt. Zur Illustration gibt das erste Bit in den seriellen Daten SO den Fehlerzustand an.

Wie in Fig. 15 gezeigt, umfaßt der Resetimpulsgenerator 140 zur Illustration drei Flip-Flop-Schaltkreise 141, 142 und 143 des D-Typs und einen UND-Gatterschaltkreis 144, der die Ausgaben Q1, Q2 und Q3 von den Schaltkreisen 141, 142 und 143 logisch multipliziert. Wenn der hohe Pegel eines Eingangssignals IN (d. h. des Ausgabeanforderungssignals REQ) an dem Resetimpulsgenerator 140 länger als zum Beispiel drei Perioden des Taktsignals CK1 (3×Tck1) dauert, werden die Ausgänge Q1, Q2 und Q3 der Flip-Flop-Schaltkreise des D-Typs alle in den hohen Zustand gebracht, und der Ausgang des UND-Schaltkreises 144 geht in den hohen Zustand. Dies bewirkt, daß der Resetimpulsgenerator 140 Resetimpulse RES erzeugt, die den Ausgang ERST des RS-Flip-Flop-Schaltkreises 110 in den niedrigen Zustand bringen, wodurch der Fehlerspeicherzu­ stand zurückgesetzt wird.

Das Schieberegister 120 wandelt parallele Datensignale in serielle Datensignale um und überträgt die seriellen Da­ ten SO seriell zur Gegenpartei bei der Kommunikation (extern angeordnet). Im normalen Zustand, wie in Fig. 16 darge­ stellt, zeigt ein in den hohen Zustand gebrachtes Ausgabean­ forderungssignal REQ an, daß die Gegenpartei eine Datenan­ forderung durchgeführt hat. Nach dem Empfang des REQ-Signals vergeht ein vorgegebener Zeitraum, bis die Gegenpartei für den Datenempfang bereit ist. Danach versorgt der Verschiebe­ taktgenerator 130 das Schieberegister 120 mit einem Ver­ schiebetaktsignal SCK. Dieses veranlaßt das Schieberegister 120, die seriellen Daten SO seriell auszugeben. Zu diesem Zeitpunkt beträgt die Anzahl der von dem Verschiebetaktgene­ rator 130 an das Schieberegister 120 ausgegebenen Taktim­ pulse n-1, wobei n die Anzahl der Bits aller Daten ist.

Im normalen Zustand bleibt das Datenanforderungssignal REQ von der Gegenpartei der Kommunikation üblicherweise für etwa eine einzige Periode (TCK1) des Taktsignals CK1 im hohen Zustand. Diese Periode ist kürzer als die Zeit (3×Tck2), die erforderlich ist, damit alle Ausgänge Q1, Q2 und Q3 der Flip-Flop-Schaltkreise 141, 142 und 143 in dem Resetimpulsge­ nerator 140 in den hohen Zustand gehen. Daher werden keine Resetimpulse RES erzeugt. Wenn ein Fehlersignal ERR auf­ tritt, wird der Fehlerzustand von dem RS-Flip-Flop-Schalt­ kreis 110 gespeichert.

Die Gegenpartei der Kommunikation kann das Fehlersignal und die absoluten Daten gleichzeitig empfangen, indem sie ihr Ausgabeanforderungssignal REQ in den hohen Zustand bringt.

Wenn das Fehlersignal eine logische 1 ist, die anzeigt, daß ein Fehler aufgetreten ist, wird das Ausgabeanforderungs­ signal länger als drei Taktperioden (3×Tck1) im hohen Zu­ stand gehalten, wie in Fig. 17 gezeigt. Alternativ kann das Signal REQ in den niedrigen Zustand und dann wieder für we­ nigstens drei Perioden (3×Tck1) in den hohen Zustand ge­ bracht werden. Dies schaltet den Ausgang des Resetimpulsge­ nerators 140 an, der Resetimpulse RES in den RS-Flip-Flop-Schalt­ kreis 110 eingibt. Dies seinerseits setzt die Fehler­ signalspeicherzustandsausgabe ERST des RS-Flip-Flop-Schalt­ kreises 110 zurück.

In diesem Ausführungsbeispiel wird eine Fehlerrück­ setzanforderung erkannt, wenn festgestellt wird, daß das REQ-Signal länger als eine vorgegebene Zeitperiode im hohen Zustand ist. Dies macht die Feststellung des Vorhandenseins der Fehlerrücksetzanforderung leicht.

Das obige Schema zum Erkennen einer Fehlerrücksetzanfor­ derung, das auf einem Ausgabeanforderungssignal REQ basiert, ist für die Erfindung nicht einschränkend. Eine Alternative zu diesem Schema ist, den Fehlersignalspeicherzustand nur dann zurückzusetzen, wenn ein bestimmtes Signalpegelmuster zum Ausgabeanforderungssignal REQ gegeben wird. In diesem Fall kann der UND-Gatterschaltkreis des Resetimpulsgenera­ tors 140 durch einen Dekodierer ersetzt werden, der das Si­ gnalpegelmuster adressiert.

In diesem Ausführungsbeispiel weist der Resetimpulsgene­ rator 140 die Flip-Flop-Schaltkreise 141, 142 und 143 des D-Typs auf. Dieser Aufbau ist äquivalent zur Konstruktion ei­ nes einfachen digitalen Filters unter Verwendung von Flip-Flop-Schalt­ kreisen des D-Typs. Wenn die Periode des Taktsi­ gnals CK1 verkürzt wird und die Anzahl von Flip-Flop-Schalt­ kreisen des D-Typs erhöht wird, wird die Festigkeit gegen­ über Rauschen in dem Ausgabeanforderungssignal REQ ver­ stärkt.

Auch wenn das obige Ausführungsbeispiel ein absoluter Kodierer ist, der einen kapazitiven Detektor niedriger Auf­ lösung für lange Wellenlängen mit einem optischen, inkremen­ tierenden Detektor mit hoher Auflösung für kurze Wellenlän­ gen verbindet, ist diese Anwendung für die Erfindung nicht einschränkend. Alternativ kann die Erfindung auch auf abso­ lute oder inkrementierende Kodierer anderer Arten als des kapazitiven oder optischen Typs angewendet werden. Außerdem ist die Kodiererkategorie nicht auf die lineare Kodiererka­ tegorie beschränkt; auch Drehkodierer können mit dieser Er­ findung verwendet werden. Der Typ der Ausgabedaten ist nicht auf serielle Daten beschränkt. Das heißt, daß die Erfindung auch auf Kodierer angewendet werden kann, die inkrementie­ rende oder andere Daten auf Anforderung ausgeben.

Da offensichtlich viele verschiedene Ausführungsformen dieser Erfindung ausgeführt werden können, ohne vom Wesen und Umfang der Erfindung abzuweichen, ist klar, daß die Er­ findung nicht auf spezielle Ausführungsformen derselben be­ schränkt ist sondern nur durch die beigefügten Patentansprü­ che definiert wird.

Es ist weiterhin für den Fachmann klar, daß die vorste­ hende Beschreibung ein bevorzugtes Ausführungsbeispiel für die offengelegte Vorrichtung ist und daß verschiedene Ände­ rungen und Modifikationen an der Erfindung durchgeführt wer­ den können, ohne vom Wesen und Umfang derselben abzuweichen.

Claims (10)

1. Datenausgabekodierer zur Ausgabe von festgestellten Positionen als Daten nach außen, dadurch gekennzeichnet, daß der Datenausgabekodierer umfaßt:
Vorrichtungen (110) zum Speichern von interner Fehlerin­ formation oder von Selbstdiagnoseinformation;
Vorrichtungen (120, 130) zur Ausgabe der Daten in Abhän­ gigkeit von einem extern erzeugten Ausgabeanforderungssignal (REQ);
Vorrichtungen zum Überwachen der Änderung des Status des Ausgabeanforderungssignals; und
Vorrichtungen (140) zum Zurücksetzen der internen Feh­ lerinformation oder der Selbstdiagnoseinformation, wenn die Statusänderung des Ausgabeanforderungssignals ein bestimmtes Muster zeigt.

2. Datenausgabekodierer nach Anspruch 1, dadurch gekenn­ zeichnet, daß das vorgegebene Muster ein Zustand ist, in dem das Ausgabeanforderungssignal über wenigstens eine bestimmte Zeitperiode eingegeben wird.

3. Datenausgabekodierer nach Anspruch 1, dadurch gekenn­ zeichnet, daß die interne Fehlerinformation erzeugt wird, wenn die Differenz zwischen einem absoluten, kapazitiven Si­ gnal und dem absoluten, optischen Signal, das von einem in­ krementierenden, optischen Signal erhalten wird, größer als ein vorgegebener Wert ist.

4. Datenausgabekodierer nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Vorrichtung (110) zum Speichern der inter­ nen Fehlerinformation oder der Selbstdiagnoseinformation eine RS-Flip-Flop-Schaltkreisanordnung ist.

5. Datenausgabekodierer nach Anspruch 3, dadurch gekenn­ zeichnet, daß die Vorrichtung zur Ausgabe der Daten umfaßt:
einen Verschiebetaktgenerator (130) zum Erzeugen eines Verschiebetaktsignals (SCK) in Abhängigkeit von dem extern angelegten Ausgabeanforderungssignal; und
ein Schieberegister (120), das von dem Verschiebetaktsi­ gnal zur Ausgabe von Daten mit einem Ziffernsignal hoher Ordnung und einem Ziffernsignal niedriger Ordnung betrieben wird, wobei das Ziffernsignal hoher Ordnung hauptsächlich aus dem absoluten, kapazitiven und das Ziffernsignal niedri­ ger Ordnung aus dem absoluten, optischen Signal zusammenge­ setzt ist.

6. Datenausgabekodierer nach Anspruch 5, dadurch gekenn­ zeichnet, daß das Schieberegister (120) zusätzlich so ange­ ordnet ist, daß es die Ausgabe (ERTST) der RS-Flip-Flop-Schalt­ kreisanordnung, die die interne Fehlerinformation oder die Selbstdiagnoseinformation speichert, speichert.

7. Datenausgabekodierer nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Vorrichtung (140) zum Zurücksetzen der in­ ternen Fehlerinformation oder der Selbstdiagnoseinformation ein Resetimpulsgenerator ist, der Resetimpulse erzeugt, wenn das Ausgabeanforderungssignal das vorgegebene Muster ein­ nimmt.

8. Datenausgabekodierer nach Anspruch 7, dadurch gekenn­ zeichnet, daß der Resetimpulsgenerator (140) aufweist:
eine Mehrzahl (141, 142, 143) von D-Flip-Flop-Schalt­ kreisen, die kaskadenförmig verbunden sind, um das Ausgabe­ anforderungssignal zu erhalten; und
einen Dekodierer (144) zum Erzeugen von Resetimpulsen, wenn alle Ausgänge der D-Flip-Flop-Schaltkreise einen Si­ gnalpegel erreichen, der mit dem vorgegebenen Muster über­ einstimmt.

9. Datenausgabekodierer nach Anspruch 8, dadurch gekenn­ zeichnet, daß der Dekodierer (144) ein UND-Gatterschaltkreis ist, der Resetimpulse erzeugt, wenn alle Ausgänge der D-Flip-Flop-Schaltkreise einen hohen Pegel einnehmen.

10. Datenausgabekodierer nach Anspruch 1, dadurch ge­ kennzeichnet, daß die ausgegebenen Daten so angeordnet sind, daß sie die interne Fehlerinformation oder die Selbstdiagno­ seinformation enthalten.