DE4223479A1 - Hochintegrierte master-slice-schaltung mit fehlererfassungs-schaltung - Google Patents
Hochintegrierte master-slice-schaltung mit fehlererfassungs-schaltungInfo
- Publication number
- DE4223479A1 DE4223479A1 DE4223479A DE4223479A DE4223479A1 DE 4223479 A1 DE4223479 A1 DE 4223479A1 DE 4223479 A DE4223479 A DE 4223479A DE 4223479 A DE4223479 A DE 4223479A DE 4223479 A1 DE4223479 A1 DE 4223479A1
- Authority
- DE
- Germany
- Prior art keywords
- rows
- semiconductor
- master
- decoder
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000001514 detection method Methods 0.000 title claims abstract description 6
- 230000010354 integration Effects 0.000 title abstract 2
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine hochintegrierte Schal
tung (LSI = large scale integrated circuit) und insbesondere
auf eine Fehlererfassung bei einem Master-Slice-LSI bzw. ei
nem hochintegriertem Siliziumscheibchen (waver) mit größerer
Anzahl von Komponentengruppen.
Hochintegrierte Master-Slice-Schaltungen sind bekannt. Diese
stellen hochintegrierte Schaltungen derjenigen Art dar, bei
der eine Anordnung von Halbleiterelementen wie etwa Transi
storen in einem Substrat gepackt bzw. ausgebildet wird und
ein Teil der Halbleiterbauelemente in der Anordnung zur Be
reitstellung gewünschter Funktionen verdrahtet wird. Solche
hochintegrierten Schaltungen können für Massenproduktionen
in großem Maßstab ungeeignet sein.
Damit hochintegrierte Master-Slice-Schaltungen korrekt ar
beiten können, müssen alle benutzten Halbleiterbauelemente
fehlerfrei sein.
Eine hochintegrierte Master-Slice-Schaltung ist in dem Auf
satz "High Performance CMOS Array with an Embedded Test
Structure", von Kerry Pierce und anderen, in "Proceedings of
the IEEE 1990, CUSTOM INTEGRATED CIRCUIT CONFERENCE (gehal
ten in Boston von 13. bis zum 16. Aprilil 1990)" gezeigt. Die
in diesem Aufsatz offenbarte hochintegrierte Master-Slice-Schaltung
weist Reihen von mehreren auf einem Substrat aus
gebildeten Transistoren, einen Satz von Lese- bzw. Abfrage-Ver
stärkern zum Überprüfen der jeweiligen Transistoren im
Hinblick auf Fehler mittels eines Testsignals und zum Er
fassen eines fehleranzeigenden Signals, einen Satz von
Schieberegistern zum Erfassen der Positionen von fehlerhaf
ten Transistoren für jede der Transistorreihen, eine Decoder
zum sequentiellen Verteilen bzw. Zuführen eines Testsignals
zu jeweiligen Transistorreihen und eine Teststeuerschaltung
auf. Entlang der Peripherie des Substrats ist eine Anzahl
von Elektroden angeordnet.
Von einer gegebenen der Elektroden wird ein Testsignal an
den Decoder angelegt, der das Testsignal sequentiell den
Transistorreihen zuführt. Die Lese- bzw. Abfrage-Verstärker
erfassen ein fehleranzeigendes Signal und die Schieberegi
ster bestimmen die Position eines fehlerhaften Transistors.
Ein die Position des fehlerhaften Transistors anzeigendes
Signal wird von einer weiteren der Elektroden abgeleitet
bzw. aufgenommen. Die Steuerschaltung kann auch entfallen.
Da die Verdrahtung nach Wunsch zwischen einzelnen der ausge
bildeten Transistoren hergestellt werden kann, um gewünschte
Funktionen zu erzielen, ist eine solche Master-Slice-LSI-Her
stellungstechnik zur Herstellung verschiedener Arten von
hochintegrierten Schaltungen, aber in einer verhältnismäßig
kleinen Anzahl wie etwa mehreren tausenden oder mehreren
zehntausenden geeignet.
Bei der in dem vorgenannten Artikel offenbarten hochinte
grierten Schaltung erfordert der Abfrage-Verstärkersatz Ab
frage-Verstärker in einer der Anzahl ausgebildeter Transi
storen entsprechenden Anzahl, während der Schieberegister
satz Schieberegister in einer der Anzahl der Transistorrei
hen entsprechenden Anzahl fordert, wobei jedes Schieberegi
ster Elemente in einer der Anzahl der Transistoren in jeder
Reihe entsprechenden Anzahl enthält. Weiterhin muß der Deko
dierer ausreichende Kapazität zur Verarbeitung von Signalen
entsprechend der Anzahl der Transistorreihen besitzen.
Dementsprechend beträgt die durch die Testschaltung ein
schließlich der Abfrage-Verstärker, der Schieberegister, des
Dekodierers und der Steuerschaltung belegte Fläche üblicher
weise mehr als 20% der durch die ausgebildeten Transistoren
belegten Fläche.
Um eine gewünschte hochintegrierte Schaltung herzustellen,
muß allerdings eine Verdrahtung zur gegenseitigen Verbindung
notwendiger Transistoren und auch von Tansistorreihen be
reitgestellt werden. Daher ist es nicht möglich, alle Tran
sistorreihen zu benutzen. Üblicherweise wird jede dritte
Transistorreihe benutzt und die Verdrahtung wird auf den üb
rigen Reihen angeordnet. Daher haben die Abfrage-Verstärker
und die Schieberegister für solche nichtbenutzten Transi
storreihen keine Funktion bzw. Bedeutung.
Vorliegender Erfindung liegt als eine Aufgabe die Schaffung
einer mit einer Fehlererfassungsschaltung versehenen hochin
tegrierten Master-Slice-Schaltung mit verringerter Fläche
zugrunde. Die Verringerung der Fläche der hochintegrierten
Schaltung wird durch Bereitstellung von Abfrage- bzw. Lese-Ver
stärkern und Schieberegistern lediglich für die tatsäch
lich benutzten Transistorreihen erzielt, so daß nicht benö
tigte Abfrage- bzw. Lese-Verstärker und Schieberegister ent
fallen. Die Reduzierung der Fläche der hochintegrierten
Schaltung führt zu einer Verringerung der Materialkosten und
einer leichten bzw. einfachen Herstellung.
Eine weitere Aufgabe vorliegender Erfindung besteht in der
Verbesserung der Ausbeutungsrate von hochintegrierten Schal
tungen durch Verringerung der Produktion von nicht akzeptab
len Produkten. Die Rate der Herstellung von zurückzuweisen
den bzw. nicht akzeptablen hochintegrierten Schaltungen wird
als proportional zur Fläche der hochintegrierten Schaltungen
angesehen. Dementsprechend führt die Reduzierung der Flächen
der hochintegrierten Schaltungen zu einer Verringerung der
Produktion von nicht akzeptablen hochintegrierten Schaltun
gen oder zu einer Erhöhung der Ausbeutungsrate.
Eine weitere Zielsetzung vorliegender Erfindung besteht in
der Bereitstellung einer mit Fehlererfassungsfähigkeit ver
sehenen hochintegrierten Master-Slice-Schaltung, deren Her
stellungskosten aufgrund der durch die Verringerung der Flä
che der hochintegrierten Schaltung erzielten Verringerung
der Materialkosten und Verbesserung der Ausbeutungsrate er
heblich reduziert sind.
Gemäß vorliegender Erfindung sind Halbleiterbauelemente wie
etwa Transistoren in Reihen auf der gesamten Fläche gepackt
bzw. angeordnet und durch Elektroden eines Substrats umge
ben. Jede zweite oder dritte Reihe der Halbleiterbauelemente
wird zur Bereitstellung einer gewünschten Funktion einge
setzt und eine Verdrahtung auf den nicht benutzten Reihen
angeordnet, um gewünschte der benutzten Halbleiterbauelement
reihen miteinander zu verbinden oder die Reihen mit Elek
troden zu verbinden. In einem bevorzugten Ausführungsbei
spiel sind ein Satz von Abfrage- bzw. Lese-Verstärkern zum
Erfassen eines Fehlerprüfsignals für entsprechende Halblei
terbauelemente und ein Schieberegister zum Erfassen der Po
sition eines fehlerhaften Halbleiterbauelements für jede der
benutzten Halbleiterbauelementreihen durch einige der Halb
leiterbauelemente in dieser Reihe gebildet. Ein Decoder bzw.
Dekodierer zum Verteilen bzw. Zuordnen eines Testsignals zu
den Halbleiterbauelementreihen ist durch eine oder mehrere
geeignete Reihen der gepackten bzw. ausgebildeten
Halbleiterbauelemente, die nicht für jene besondere Funktion
benutzt wird bzw. werden, gebildet.
Gemäß einem weiteren Merkmal vorliegender Erfindung ist ent
weder nur der Lese- bzw. Abfrage-Verstärkersatz oder nur das
Schieberegister für jede benutzte Halbleiterbauelementreihe
durch einen Teil der Halbleiterbauelemente in jener Reihe
gebildet, während der bzw. das andere durch eine nicht be
nutzte Halbleiterbauelementreihe gebildet ist.
Gemäß einem noch weiteren Merkmal vorliegender Erfindung
sind sowohl der Lese- bzw. Abfrage-Verstärkersatz als auch
das Schieberegister für jede der benutzten Halbleiterbauele
mentreihen durch unbenutzte Halbleiterbauelementreihen ge
bildet.
Erfindungsgemäß sind Halbleiterbauelemente in Reihen in der
gesamten Fläche eines Substrats mit Ausnahme derjenigen Flä
che, in der Elektroden angeordnet sind, ausgebildet, und
jede zweite oder dritte Reihe der Halbleiterbauelemente wird
zur Bereitstellung einer beabsichtigten LSI-Funktion be
nutzt. Ein Abfrage-Verstärkersatz, ein Schieberegister und
ein Decoder zur Verwendung beim Testen von Halbleiterbauele
menten sind lediglich für diejenigen Halbleiterbauelemen
treihen vorgesehen, die tatsächlich benutzt werden. Damit
beträgt die für die Testanordnung benötigte Fläche des Sub
strats lediglich die Hälfte oder ein Drittel der Fläche, die
von einer herkömmlichen, für alle Halbleiterbauelemente vor
gesehenen Testanordnung benötigt wird.
Folglich erfordert die erfindungsgemäße Testanordnung im
Vergleich zu einer herkömmlichen hochintegrierten Master-Slice-Schal
tung mit einer Testanordnung, die eine Fläche von
ungefähr 20% oder mehr der Halbleiterbauelement-Packungsflä
che belegt, lediglich ungefähr 10-17%, so daß die Größe des
Halbleitersubstrats entsprechend verringert werden kann.
Dies ermöglicht eine Verbesserung in der Ausbeutungsrate und
eine Verringerung der Materialkosten, was zu einer Verringe
rung der Herstellungskosten der hochintegrierten Schaltungen
führt.
Die Erfindung wird nachstehend anhand von Ausführungsbei
spielen unter Bezugnahme auf die Zeichnungen näher beschrie
ben. Es zeigen:
Fig. 1 eine herkömmliche hochintegrierte Master-Slice-Schal
tung mit einer Fehlererfassungsschaltung, bei der ein
Abfrage-Verstärkersatz, ein Schieberegister, ein Decoder und
eine Teststeuerschaltung außerhalb des Bereichs, in dem die
Transistoren in Reihen angeordnet sind, vorgesehen sind,
Fig. 2 ein Ausführungsbeispiel der erfindungsgemäßen
hochintegrierten Master-Slice-Schaltung mit Fehlererfas
sungsschaltung, bei der Transistoren in Reihen ausgebildet
sind, ein Lese- bzw. Abfrage-Verstärkersatz und ein Schiebe
register durch Transistoren in jeder der für einen besonde
ren beabsichtigten Zweck benutzten Reihen gebildet sind und
ein Decoder bzw. Dekodierer durch eine nicht für den beab
sichtigten Zweck benutzte Transistorreihe gebildet ist,
Fig. 3 ein weiteres Ausführungsbeispiel vorliegender
Erfindung, bei der ein Lese- bzw. Abfrage-Verstärkersatz für
jede für einen bestimmten Zweck benutzte Transistorreihe
durch Transistoren in dieser Transistorreihe gebildet ist,
während ein Schieberegister für jene Transistorreihe in ei
ner benachbarten nicht benutzten Transistorreihe und ein De
coder bzw. Dekodierer in einer weiteren nicht benutzten
Transistorreihe gebildet sind, und
Fig. 4 ein anderes Ausführungsbeispiel vorliegender Er
findung, bei der Lese- bzw. Abfrage-Verstärkersätze, Schie
beregister und ein Decoder bzw. Dekodierer in nicht für
einen beabsichtigten Zweck benutzten Transistorreihen gebil
det sind.
Fig. 1 zeigt ein herkömmliches Substrat 100 für eine hochin
tegrierte Schaltung (LSI), das Reihen von Transistoren 11,
12, 13, .., 22, die in einer durch Anschlüsse 2 umgebenen
Fläche gepackt bzw. angeordnet oder ausgebildet sind, sowie
einen Lese- bzw. Abfrage-Verstärkersatz 3, ein Schieberegi
ster 4, einen Decoder bzw. Dekodierer 5 und eine Teststeuer
schaltung 6 aufweist. Bei dem dargestellten Beispiel sind
die tatsächlich zur Erzielung einer gewünschten Funktion
eingesetzten Transistorreihen lediglich die Reihen 12, 15,
18 und 21, die durch Rechtecke 121, 151, 181 und 211 umgeben
sind, während die übrigen Reihen 11, 13, 14, 16, 17, 19, 20
und 22 nicht benutzt werden. Der durch die nicht benutzten
Transistorreihen belegte Platz wird zur Anordnung einer Ver
drahtung für die Verbindung zwischen den benutzten Transi
storreihen 12, 15, 18 und 21, dem Lese- bzw. Abfrage-Ver
stärkersatz 3, dem Schieberegister 4 und dem Decoder 5
benutzt.
In Fig. 2 ist ein Ausführungsbeispiel vorliegender Erfindung
gezeigt. Entlang der Peripherie der Oberfläche eines Sub
strats 1 sind Elektroden 2 angeordnet, während Reihen 11,
12, 13..., 25 aus einer Anzahl von Halbleiterbauelementen in
einer durch die Elektroden 2 umgebenen Packungsfläche 10 ge
packt bzw. untergebracht sind. Jedes Halbleiterbauelement
ist in den Zeichnungen als ein kleines vertikal gelängtes
Rechteck gezeigt. Falls beispielsweise CMOS-Transistoren
eingesetzt werden, arbeitet ein Paar, das p-Kanal- und n-Ka
nal-Transistoren enthält, als ein Einheits-Bauelement. Übli
cherweise enthält jede Reihe mehrere tausende von Halblei
terbauelementen und es sind mehrere zehn solcher Halbleiter
bauelement-Reihen auf dem Substrat angeordnet.
Bei dem in Fig. 2 gezeigten Ausführungsbeispiel werden die
Bauelementreihen 12, 15, 18 und 24 zur Bereitstellung einer
gewünschten hochintegrierten Schaltung mit beabsichtigter
Funktion eingesetzt, wobei die notwendige, nicht gezeigte
Verdrahtung vorhanden ist. Ein Teil der Verdrahtung läuft
über die nicht benutzten Halbleiterbauelementreihen 11, 13,
14, 16, 17, 19, 20, 23 und 25.
Halbleiterbauelemente, die in Abschnitten 121, 151, 181 und
241 der jeweiligen benutzten Halbleiterbauelementreihen 12, 15, 18 und 24
angeordnet sind, werden zur Erzielung der be
absichtigten Funktion der hochintegrierten Schaltung einge
setzt. Lese- bzw. Abfrage-Verstärkersätze 122, 152, 182 und
242 für die Halbleiterbauelemente in den jeweiligen Ab
schnitten 121, 151, 181 und 241 sowie Schieberegister 123,
153, 183 und 243 für die Halbleiterbauelemente in den jewei
ligen Abschnitten 121, 151, 181 und 241 sind durch nicht bei
der Erzielung der beabsichtigten Funktion eingesetzte Halb
leiterbauelemente in denselben Reihen wie die jeweiligen Ab
schnitte gebildet. Ein Decoder 214 ist durch Halbleiterbau
elemente in der Reihe 21, die nicht zur Erzielung der beab
sichtigten Funktion eingesetzt wird, gebildet.
Bei dem in Fig. 3 gezeigten Ausführungsbeispiel enthalten
die Reihen von Halbleiterbauelementen 12, 15, 18 und 24 je
weilige Abschnitte 121, 151, 181 und 241, die zum be
absichtigten Zweck der Erzielung einer gewünschten Funktion
der hochintegrierten Schaltung eingesetzte Halbleiterbauele
mente enthalten, und jeweilige Lese- bzw. Abfrage-Verstär
kersätze 122, 152, 182 und 242 für die Halbleiterbauelemente
in den jeweiligen zugeordneten Abschnitten. Schieberegister
123, 153, 183 und 243 für die jeweiligen Abschnitte 121,
151, 181 und 241 sind durch Halbleiterbauelemente in Reihen
13, 16, 19 bzw. 23 gebildet, die nicht zur Erzielung der
gewünschten Funktion der hochintegrierten Schaltung benutzt
werden.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel vorliegender
Erfindung, bei dem Reihen 12, 15, 18 und 24 aus Halbleiter
bauelementen lediglich Abschnitte 121, 151, 181 bzw. 241
aufweisen, die zur Erzielung einer gewünschten Funktion der
hochintegrierten Schaltung herangezogene Halbleiterbauele
mente enthalten. Lese- bzw. Abfrage-Verstärkersätze 122,
152, 182 und 242 für die entsprechenden Abschnitte 121, 151,
181 und 241 sind durch Halbleiterbauelemente in Reihen bzw.
Zeilen 13, 16, 19 bzw. 23 gebildet, die nicht zur Erzielung
der gewünschten Funktion der hochintegrierten Schaltung ein
gesetzt werden. Schieberegister 123, 153, 183 und 243 für
die jeweiligen Abschnitte 121, 151, 181 und 241 sind durch
Halbleiterbauelemente in Reihen 14, 17, 20 bzw. 22 gebildet,
die nicht zur Erzielung der gewünschten Funktion der hochin
tegrierten Schaltung herangezogen werden.
Wie vorstehend im Detail beschrieben, wird erfindungsgemäß
eine verbesserte hochintegrierte Master-Slice-Schaltung mit
einer Anzahl von in einem Substrat angeordneten Halbleiter
bauelementreihen bereitgestellt, bei der Testschaltungen
einschließlich Lese- bzw. Abfrage-Verstärkersätzen, Schiebe
registern und eines Decoders lediglich für diejenigen Halb
leiterbauelementreihen angeordnet sind, die zur Erzielung
einer gewünschten Funktion der hochintegrierten Schaltung
benutzt werden, wobei die Testschaltungen durch Verwendung
von Teilen der Halbleiterbauelementreihen gebildet werden.
Dementsprechend besteht kein Notwendigkeit zur Aussparung
einer Fläche für die Testschaltungen, so daß die Größe der
hochintegrierten Schaltung reduziert werden kann, woraus
eine Verringerung der Herstellungskosten resultiert.
Zusammenfassend werden Schaltungen zum Erzielen einer ge
wünschten Funktion einer hochintegrierten Master-Slice-Schal
tung durch Teile von Reihen von Halbleiterbauelementen
gebildet, die in Zeilen auf einem Substrat angeordnet sind.
Eine Testschaltung zum Auffinden fehlerhafter Halbleiterbau
elemente umfaßt Sätze von Abfrage-Verstärkern zum Auffinden
von Fehlern in einem Halbleiterbauelement in der mit dem be
treffenden Abfrage-Verstärkersatz verbundenen Reihe, Schie
beregister zum Bestimmen der Position des fehlerhaften
Bauelements in Übereinstimmung mit dem Ausgangssignal des
hiermit verknüpften Abfrage-Verstärkersatzes und einen Deko
dierer. Die Testschaltung ist lediglich für die die Schal
tungen bildenden Halbleiterbauelementreihen vorgesehen und
durch einen Teil der in den Reihen angeordneten Halbleiter
bauelemente gebildet.
Claims (6)
1. Hochintegrierte Master-Slice-Schaltung mit Fehler
erfassungsschaltung, mit
Schaltungen (121, 151, 181, 241) zum Erzeugen einer ge wünschten Funktion der hochintegrierten Schaltung, die durch einen Teil einer Mehrzahl von Reihen (10 bis 25) von auf einem Substrat (1) angeordneten Halbleiterbau elementen gebildet sind,
einem auf dem Substrat (1) angeordneten Dekodierer (214) zum Aufteilen eines Testsignals auf die Halbleiterbau elementreihen,
Sätzen von auf dem Substrat angeordneten Lese- bzw. Ab frage-Verstärkern (122, 152, 182, 242) zum Erfassen ei nes einen Fehler eines Halbleiterbauelements in den Halbleiterbauelementreihen anzeigenden Signals, das als Reaktion auf das Testsignal erzeugt wird, und
auf dem Substrat (1) angeordneten Schieberegistern (123, 153, 183, 243) zum Bestimmen der Position des fehlerhaf ten Halbleiterbauelements in Abhängigkeit von Ausgangs signalen der Lese- bzw. Abfrage-Verstärkersätze, dadurch gekennzeichnet, daß die Lese- bzw. Abfrage-Ver stärkersätze (122, 152, 182, 242) und die Schieberegi ster (123, 153, 183, 243) lediglich für diejenigen Halbleiterbauelementreihen vorgesehen sind, die zur Bil dung der Schaltungen benutzt werden, und daß der Deko dierer (214), die Lese- bzw. Abfrage-Verstärkersätze und die Schieberegister durch einen Teil der Reihen der ge packten bzw. ausgebildeten Halbleiterbauelemente gebil det sind.
Schaltungen (121, 151, 181, 241) zum Erzeugen einer ge wünschten Funktion der hochintegrierten Schaltung, die durch einen Teil einer Mehrzahl von Reihen (10 bis 25) von auf einem Substrat (1) angeordneten Halbleiterbau elementen gebildet sind,
einem auf dem Substrat (1) angeordneten Dekodierer (214) zum Aufteilen eines Testsignals auf die Halbleiterbau elementreihen,
Sätzen von auf dem Substrat angeordneten Lese- bzw. Ab frage-Verstärkern (122, 152, 182, 242) zum Erfassen ei nes einen Fehler eines Halbleiterbauelements in den Halbleiterbauelementreihen anzeigenden Signals, das als Reaktion auf das Testsignal erzeugt wird, und
auf dem Substrat (1) angeordneten Schieberegistern (123, 153, 183, 243) zum Bestimmen der Position des fehlerhaf ten Halbleiterbauelements in Abhängigkeit von Ausgangs signalen der Lese- bzw. Abfrage-Verstärkersätze, dadurch gekennzeichnet, daß die Lese- bzw. Abfrage-Ver stärkersätze (122, 152, 182, 242) und die Schieberegi ster (123, 153, 183, 243) lediglich für diejenigen Halbleiterbauelementreihen vorgesehen sind, die zur Bil dung der Schaltungen benutzt werden, und daß der Deko dierer (214), die Lese- bzw. Abfrage-Verstärkersätze und die Schieberegister durch einen Teil der Reihen der ge packten bzw. ausgebildeten Halbleiterbauelemente gebil det sind.
2. Master-Slice-Schaltung nach Anspruch 1, bei der jeder
Lese- bzw. Abfrage-Verstärkersatz (122, 152, 182, 242)
in der mit dem betreffenden Lese- bzw. Abfrage-Verstär
kersatz verknüpften Halbleiterbauelementreihe angeordnet
ist.
3. Master-Slice-Schaltung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß jedes Schieberegister (123, 153,
183, 243) in der mit dem betreffenden Schieberegister
verknüpften Halbleiterbauelementreihe angeordnet ist.
4. Master-Slice-Schaltung nach Anspruch 1, dadurch gekenn
zeichnet, daß jeder Lese- bzw. Abfrage-Verstärkersatz in
einer nicht benutzten Halbleiterbauelementreihe benach
bart zur oder nahe bei der mit dem jeweiligen Lese- bzw.
Abfrage-Verstärkersatz verknüpften Halbleiterbauelement
reihe angeordnet ist.
5. Master-Slice-Schaltung nach Anspruch 1 oder 4, dadurch
gekennzeichnet, daß jedes Schieberegister in einer Reihe
unbenutzter Halbleiterbauelemente, die benachbart zur
oder nahe bei der mit dem betreffenden Schieberegister
verknüpften Halbleiterbauelementreihe liegen, angeordnet
ist.
6. Master-Slice-Schaltung nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet, daß der Dekodierer
(214) in einer Reihe von nicht zur Bildung der Schaltun
gen eingesetzten Halbleiterbauelementen angeordnet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3176334A JPH0521555A (ja) | 1991-07-17 | 1991-07-17 | 故障検出回路付マスタスライスlsi |
US08/757,109 US5729126A (en) | 1991-07-17 | 1996-12-02 | Master slice LSI with integrated fault detection circuitry |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4223479A1 true DE4223479A1 (de) | 1993-01-21 |
Family
ID=26497295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4223479A Withdrawn DE4223479A1 (de) | 1991-07-17 | 1992-07-16 | Hochintegrierte master-slice-schaltung mit fehlererfassungs-schaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5729126A (de) |
JP (1) | JPH0521555A (de) |
CA (1) | CA2074001C (de) |
DE (1) | DE4223479A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239604B1 (en) * | 1996-10-04 | 2001-05-29 | U.S. Philips Corporation | Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof |
JP3470654B2 (ja) * | 1999-09-29 | 2003-11-25 | 富士電機株式会社 | 選択作動装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4855803A (en) * | 1985-09-02 | 1989-08-08 | Ricoh Company, Ltd. | Selectively definable semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4601034A (en) * | 1984-03-30 | 1986-07-15 | Texas Instruments Incorporated | Method and apparatus for testing very large scale integrated memory circuits |
-
1991
- 1991-07-17 JP JP3176334A patent/JPH0521555A/ja active Pending
-
1992
- 1992-07-16 DE DE4223479A patent/DE4223479A1/de not_active Withdrawn
- 1992-07-16 CA CA002074001A patent/CA2074001C/en not_active Expired - Fee Related
-
1996
- 1996-12-02 US US08/757,109 patent/US5729126A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4855803A (en) * | 1985-09-02 | 1989-08-08 | Ricoh Company, Ltd. | Selectively definable semiconductor device |
Non-Patent Citations (6)
Title |
---|
Mc CLUSKEY, E.J., et al.: Design for Autonomous Test. US-Z.: IEEE Transactions on Computers, Vol. C-30, No. 11, November 1981, p. 866-875 * |
PIERCE, K., LIPP, R. et al.: High Performance CMOS Array with an Embedded Test Structure, in: Proceedings of the IEEE 1990 Custom Integrated Circuits Conference * |
SAKASHITA, K, HASHIZUME, T. et al.: Cell-based test design method, in: Proceedings of the IEEE International Test Conference 1989 * |
SRIDHAR, T., HAYES, J.P.: Design of Easily Testable Bit-Sliced Systems. US-Z.: IEEE Trans- actions on Computers, Vol. C-30, No, 11, November 1981, p. 842-854 * |
TSUI, F.: On-Wafer and On-Module Chip Testing. US-Z.: IBM Technical Disclosure Bulletin, Vol. 26,No. 8, January 1984, p. 4312-4323 * |
WACH, W.: Verbesserte Prüfbarkeit durch strukturierte ASIC-Designs, in DE-Z.: Elektronik 3/2.2.1990, S. 31-35 * |
Also Published As
Publication number | Publication date |
---|---|
US5729126A (en) | 1998-03-17 |
JPH0521555A (ja) | 1993-01-29 |
CA2074001C (en) | 1998-02-24 |
CA2074001A1 (en) | 1993-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69030283T2 (de) | Halbleitervorrichtung und Verfahren zu deren Einbrennen | |
DE69031257T2 (de) | Integrierte Schaltung mit einem eingebetteten digitalen Signalprozessor | |
DE69606771T2 (de) | Platzsparende isolierung eines leseverstärker in einer dynamischen ram-architektur | |
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE3884049T2 (de) | System zur Übertragungskontrolle eines integrierten Schaltkreises. | |
DE2550342C2 (de) | Schaltungsanordnung zur Prüfung von Matrixanordnungen | |
DE4032154C2 (de) | Integrierte Schaltungsanordnung mit einem standardisierten Anschlußflächenmuster | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE2555435A1 (de) | Monolithische hochintegrierte halbleiterschaltung | |
DE3788586T2 (de) | Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung. | |
DE19801557A1 (de) | Halbleitereinrichtung mit Kontakt-Prüfschaltung | |
DE10032256C2 (de) | Chip-ID-Register-Anordnung | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE3817143C2 (de) | ||
EP0945804B1 (de) | Integrierte Schaltung und Verfahren zu ihrer Prüfung | |
DE4223479A1 (de) | Hochintegrierte master-slice-schaltung mit fehlererfassungs-schaltung | |
DE3630388C2 (de) | ||
EP1128424A2 (de) | Teststruktur bei integriertem Halbleiter | |
DE4233271C2 (de) | Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion | |
DE10028145C2 (de) | Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung | |
DE10014914C2 (de) | Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat | |
DE102020207992B4 (de) | Leseverstärker, der gleiche elemente zur evaluierung einer referenzvorrichtungerneut verwendet, und speichervorrichtung | |
EP1266404B1 (de) | Test-schaltungsanordnung und verfahren zum testen einer vielzahl von elektrischen komponenten | |
EP0733910B1 (de) | Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen | |
DE4340223A1 (de) | Halbleitergehäuse mit für den Halbleiterchip eigentümlichen Daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8136 | Disposal/non-payment of the fee for publication/grant |