DE4214303C2 - Kommunikationssystem - Google Patents

Description

Die vorliegende Erfindung betrifft ein Kommunikationssystem, das einen Mikroprozessor zur Steuerung einer elektrischen Vorrichtung mit einer peripheren Vorrichtung derselben verbindet.

In jüngerer Zeit werden verschiedene Arten elektrischer Vorrichtungen z. B. zur Motorsteuerung, zur Sicherheitsgurtkontrolle und Klimaanlagen in Automobil eingebaut. Zur Übertragungssteuerung eines Kommunikationsnetzwerks zwischen solchen elektrischen Vorrichtungen wird oft die Trägerfrequenz-Abtastungs-Vielfachzugriffs- Kollisionsentdeckungs-(CSMA/CD = Carrier Sense Multiple Access/Collision Detection) Methode benutzt wegen der Erweiterbarkeit eines Systems, der Einfachheit der Übertragungssteuerung und so weiter (z. B. CAN von Bosch, PALMNET von Mazda usw.).

Im allgemeinen wird eine Übertragungssteuervorrichtung dieser Datenkommunikationsvorrichtungen aus einem Ein-Chip IC gemacht, um es leicht zu machen, verschiedene elektrische/ Vorrichtungen, wie oben erwähnt, anzubringen. Dementsprechend wird im folgenden die Übertragungssteuervorrichtung dieser Datenkommunikationsvorrichtung als Kommunikations-IC bezeichnet.

Fig. 1 ist ein Blockdiagramm, das den Aufbau eines herkömmlichen Kommunikations-ICs (JP-61-195453) zeigt. Im Aufbau dieses herkömmlichen Beispiels wird ein RAM mit zwei Toren (im folgenden DPRAM genannt) benutzt als Übertragungs-Empfangszwischenspeicher.

In Fig. 1 bezeichnet die Bezugszahl 100 den als Kommunikationsvorrichtung dienenden Kommunikations-IC, der verbunden ist mit einer Bus-Leitung (Übertragungsleitung) 101. Der DPRAM 102 ist mit einem Schnittstellenmanagement-Prozessor (IPM=Interface Management Processor) 103, der von der Bus-Leitung 101 übertragene Daten steuert, ausgibt und empfängt, über einen parallelen Bus innerhalb des Kommunikations-ICs 100 und mit einem Steuermikroprozessor 200, der eine Steuervorrichtung darstellt, über einen äußeren parallelen Bus verbunden.

Bei der Verbindung des Steuermikrocomputers 200 mit dem Kommunikations-IC 100 sind insgesamt neunzehn Signalleitungen, und zwar acht Datenbusse, acht Adreßbusse und drei Steuerleitungen notwendig, falls angenommenerweise ein 8-Bit-Mikrocomputer als Steuermikrocomputer 200 benutzt wird und der Speicherplatz des Kommunikations-ICs 100 256 Byte beträgt, und zwölf Signalleitungen sind notwendig, selbst wenn ein Bus unter Doppelbenutzuung als Datenbus und Adreßbus benutzt wird.

Als nächstes wird der Betrieb des konventionellen Kommunikations-ICs (JP-61-195453) erklärt. Wie in Fig. 1 gezeigt, wird eine Datenkette (im folgenden als Datenbotschaft bezeichnet), welche von der Busleitung 101 empfangen wird, im DPRAM 102 gespeichert durch einen Empfängerzweig 105, Übertragungszweig 106, ein Schieberegister 104 usw. Der Steuermikrocomputer 200 läßt den Kommunikations-IC 100 lesen/schreiben auf die gleiche Art und Weise wie einen gewöhnlichen RAM durch Verbindung der Adreßsignalleitungen, Datensignalleitungen und Steuersignalleitungen mit dem DPRAM 102, auf welchen dabei zugegriffen werden muß. Fig. 2 ist ein Flußplan, in dem das Kommunikationssteuervorgehen des Steuermikrocomputers 200 gezeigt ist, falls die Datenübertragung des Steuermikrocomputes 200 und des Kommunikations-ICs 100
unter Verwendung eines solchen DPRAMs 102 ausgeführt wird.

Zunächst wird im Schritt S00 geprüft, ob eine Übertragungsanforderung vom Steuermikrocomputer 200 vorliegt und falls nicht wird Schritt S07, ein Empfangsprozeß, und die folgenden Schritten ausgeführt. Im Falle einer Übertragungsanforderung wird der Zugriff vom IMP 103 auf den DPRAM 102 im Schritt S01 verhindert und im Schritt S02 wird geprüft, ob ein Zugriff vom Steuermikrocomputer 200 auf den DPRAM 102 möglich ist. Wenn der Zugriff nicht möglich ist, wird der Prozeßablauf unterbrochen und, wenn er möglich ist, wird der Prozeß des Schreibens von Übertragungsdaten in den DPRAM 102 im Schritt S03 ausgeführt. Danach wird im Schritt S04 der Prozeß zum Aufstellen des Übertragungsstatus ausgeführt und der Prozeß zur Übertragungsanfrage im Schritt S05 ausgeführt und danach ist im Schritt S06 der Zugriff auf das IMP 103 erlaubt, zur Vervollständigung des Übertragungsprozesses.

Weiterhin wird bezüglich des Empfangs von der Bus-Leitung
101 in Schritt S07 bestätigt, ob eine Empfangsanforderung vorliegt und, falls eine Anforderung vorliegt, wird in Schritt S08 entschieden, ob es möglich ist, vom Steuermikrocomputer 200 auf den DPRAM 102 zuzugreifen, und falls der Zugriff unmöglich ist, ist der Prozeß im Wartezustand und das Empfangen im DPRAM 102 ausgelesen in Schritt S10, nachdem die Empfangsanforderung vorübergehend in Schritt S09 gelöscht wurde, nachdem der Zugang möglich wird.

Ein derartiger Kommunikations-IC ist auch in der DE 35 08 118 A1 beschrieben.

Da ein konventioneller Kommunikations-IC mit einem Steuermikrocomputer über einen Parallel-Bus, wie oben erwähnt, verbunden ist, sind zehn und mehr Eingangs- und Ausgangstore eines Steuermikrocomputers notwendig für die zur Verbindung erforderlichen Signale. Deshalb ist es notwendig, die Eingangs-/Ausgangstore eines Steuermikrocomputers zu erweitern.

Beim i82526, einem Kommunikations-IC, der von Intel Co. Ltd entsprechend der JP-61-195453 hergestellt wird, wird das oben erwähnte Problem durch Aufstellen eines Erweiterungseingangstors im Kommunikations-IC vermieden. Aber es wird dort zur Verkleinerung einer elektronischen Vorrichtung benutzt und kann nicht damit als eine periphere Vorrichtung derselben verbunden werden.

Während es möglich ist, eine solche Verbindung, wie oben erwähnt, auszuführen mittels einer synchronen oder unsynchronen seriellen Kommunikationsschnittstelle (UART, USRT, SPI und so weiter), die gewöhnlich in einen Mikrocomputer integriert ist, ist es jedoch im Falle, wo es notwendig ist, Betriebszustände wie z. B. Übertragung, Empfang und Fehlerbehandlung zu steuern, zu schwierig, die Verbindung nur mit einem Übertragungssteuerungsprotokoll von 8 Biteinheiten, dessen Ablauf nicht bestimmt ist, zu realisieren.

Ausgehend von dem eingangs erläuterten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Kommunikati­ onssystem zu schaffen, bei dem die Betriebszustände einer Kommunikationsvorrichtung von einer Steuervorrichtung über eine in der Steuervorrichtung integrierte serielle Kommuni­ kationsschnittstelle (SIO) steuerbar sind.

Diese Aufgabe wird durch das Kommunikationssystem nach An­ spruch 1 gelöst.

Bei dem erfindungsgemäßen Kommunikationssystem wird also ein erstes von der Steuervorrichtung erzeugtes und ein drittes von der Kommunikationsvorrichtung erzeugtes Signal, je nach­ dem welches früher auftritt, als Zugriffsanforderungssignal verwendet, während das jeweils andere von diesen Signalen als Antwortsignal genutzt wird. Aufgrund dieser Doppelnut­ zung der ersten und dritten Signale läßt sich die Anzahl der für ein Zugriffsgewährung erforderlichen Signale und damit die hierfür zu belegenden Eingangs- und Ausgangstore redu­ zieren.

Dabei ist vorgesehen, daß zu Beginn einer Datenübertragung eine Statusmeldung von der Kommunikationsvorrichtung an die Steuervorrichtung übertragbar ist, die den Betriebszustand der Kommunikationsvorrichtung anzeigt. Somit ist die Steuer­ vorrichtung in der Lage Übertragungs- und Empfangsprozesse entsprechend dem Betriebszustand der Kommunikationsvorrich­ tung auszuführen, so daß sich Zugriffskonkurrenzen bei nahe­ zu gleichzeitigem Auftreten der ersten und dritten Signale vermeiden lassen.

Weitere vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen.

Die Erfindung wird im folgenden beispielsweise an Hand der Zeichnungen näher erläutert.

Fig. 1 ist ein Blockdiagramm und zeigt den Aufbau eines konventionellen Kommunikations-ICs (JP-61-195453),

Fig. 2 ist ein Flußplan und zeigt einen Kommunikationssteuervorgang des Kommunikations-ICs nach Fig. 1,

Fig. 3 zeigt ein Blockdiagramm einer Ausführungsform eines erfindungsgemäßen Kommunikationssystems,

Fig. 4 zeigt ein Blockdiagramm einer Ausführungsform eines erfindungsgemäßen Kommunikationssystems,

Fig. 5 zeigt eine schematische Darstellung eines Beispiels eines Datenformats, das auf einer Übertragungsleitung gehandhabt wird,

Fig. 6 zeigt ein Zeitdiagramm eines Beispiels der SIO-Übertragungssteuerung zwischen einem Steuermikrocomputer und einem Kommunikations-IC;

Fig. 7 zeigt ein Zeitdiagramm eines Ablaufs einer Übertragung einer gewünschten Datenbotschaft von einem Steuermikrocomputer an eine Übertragungsleitung,

Fig. 8 zeigt ein schematisches Diagramm eines Beispiels eines Inhalts eines Statusregisters,

Fig. 9 zeigt ein Zeitdiagramm eines Übertragungsablaufs zur Zeit des Empfanges,

Fig. 10 zeigt ein Zeitdiagramm, das die Operationen in dem Fall erklärt, wo miteinander konkurrierende Zugriffsanforderungen fast zur gleichen Zeit von einem Steuermikrocomputer und einem Kommunikations-IC erzeugt werden,

Fig. 11 zeigt ein schematisches Diagramm eines Beispiels für den Inhalt einer Empfangsfehlerinformation;

Fig. 12 zeigt ein schematisches Diagramm eines Beispiels des Inhalts einer Übertragungsfehlerinformation,

Fig. 13 zeigt ein Zeitdiagramm für einen Ablauf einer Fehlerinformation für den Fall, daß von einem Steuermikrocomputer auf einen Kommunikations-IC zugegriffen wird;

Fig. zeigt ein Zeitdiagramm für einen Ablauf einer Fehlerinformation für den Fall, daß von einem Kommunikations-IC auf einen Steuermikrocomputer zugegriffen wird, und

Fig. 15 zeigt ein Flußplan des Ablaufs eines Kommunikationssteuerprozesses eines Steuermicrocomputers.

Im folgenden werden die Ausführungsformen der Erfindung mit Bezug auf die Zeichnungen erklärt.

Fig. 3 und Fig. 4 zeigen Blockdiagramme einer Ausführungsform des Kommunikationssystems der Erfindung, wobei ein Kommunikations-IC 3 als Kommunikationsvorrichtung und ein Steuermikrocomputer 1 als Steuervorrichtung vorgesehen ist. Weiterhin ist der Kommunikations-IC 3 aufgebaut als Eindatenstationsvorrichtung verbunden mit einer Bus-Leitung 5, und somit eine elektronische Vorrichtung an einem Kommunikationsnetzwerk. Weiterhin zeigt Fig. 3 hauptsächlich den Steuermikrocomputer 1 und eine linke Hälfte des Kommunikations-ICs 3 und Fig. 4 zeigt hauptsächlich eine rechte Hälfte des Kommunikations-ICs 3 und die Bus-Leitung 5.

In dieser Ausführungsform werden zur Verbindung des Steuermikrocomputers 1 mit dem Kommunikations-IC 3 drei SIO-Signale benutzt, nämlich ein SIO-Übertragungssignal (im weiteren RX-Signal genannt) 21 des Steuermikrocomputers 1, ein SIO-Übertragungssignal (im weiteren TX-Signal genannt) 22 des Kommunikations-ICs 3 und ein synchrones Taktsignal (im weiteren SCLK genannt) 23 des vorher genannten SIO, und drei Steuersignale, nämlich ein Signal (ein zweites Signal, im weiteren TXEN genannt) 24, welches die Ausgabe des TX-Signals zum Kommunikations-IC 3 erlaubt, ein Anforderungssignal (ein drittes Signal, im weiteren INT-Signal genannt) 25 vom Kommunikations-IC 3 zum Steuermikrocomputer 1, und ein Anforderungssignal (ein erstes Signal, im weiteren REQ-Signal genannt) 26 vom Steuermikrocomputer 1 zum Kommunikations-IC 3. Zusätzlich wird die Verbindung des Kommunikations-ICs 3 mit der Bus-Leitung 5 bewerkstelligt durch eine Kommunikations-Steuervorrichtung 391 im Kommunikations-IC 3 über einen Treiber 41 und einen Empfänger 42.

Wie in den Blockdiagrammen von Fig. 3 und 4 gezeigt, besteht der Kommunikations-IC 3 aus einer Mikrocomputerschnittstelleneinheit 51 und einer Kommunikationsschnittstelleneinheit 52 mit einem Zwischenspeicher 37 im Mittelpunkt.

Die Mikrocomputerschnittstelleneinheit 51 besteht aus einem Schieberegister 31, welches Datenausgabe und -empfang zwischen dem SI0 des Steuermikrocomputers 1 und dem Kommunikations-IC 3 ausführt, dem Zwischenspeicher 37, welcher eine Vielzahl von Speicherblöcken umfaßt, einem Statusregister 35, welches Statusinformation, die den Betriebszustand des Kommunikations-ICs 3 zeigt, speichert, einem Speicherblockauswahlschaltkreis 34, der einen Speicherblock im Zwischenspeicher 37 aussucht zugänglich vom Schieberegister 31 entsprechend dem Inhalt des Statusregisters 35, einem TX-Signal-Ausgabezulassungsschaltkreis 32, der die Ausgabe des TX-Signals 22 vom Schieberegister 31 erlaubt, einem INT-Signalerzeugerschaltkreis 33, der ein INT-Signal 25 erzeugt entsprechend dem Inhalt des Statusregisters 35 oder dem Zustand des REQ-Signals 26, einem inneren Speicherblockadressenerzeugerschaltkreis 36, der Adressen innerhalb eines jeden Speicherblocks im Zwischenspeicher 37 und so weiter.

Die Kommunikationsschnittstelleneinheit 52 besteht aus der Kommunikationssteuervorrichtung 391, welche die Übertragung oder den Empfang einer Kommunikationsdatenkette (im weiteren Datenbotschaft genannt und als Beispiel in Fig. 5 gezeigt) zur bzw. von der Bas-Leitungung 5 durch den Treiber 41 bzw. den Empfänger 42 durchführt, einer Fehlerentdeckungsvorrichtung 392, welche Kommunikationsfehler beim Übertragen oder Empfangen entdeckt, einer peripherischen Zwischenspeichersteuervorrichtung 38, welche Information über Schreib- und Lesefehler steuert, Datenbotschaften überträgt oder empfängt vom Zwischenspeicher 37 und einen Speicherbetriebszustand zu diesem Zeitpunkt an das Statusregister 37 sendet und so weiter.

Als nächstes wird der Betrieb des erfindungsgemäßen Systems nach Fig. 3 und 4 erklärt.

Fig. 5 zeigt schematisch ein Beispiel einer Datenbotschaft, welche über die Bus-Leitung 5 läuft, wobei jede Datenbotschaft sich zusammensetzt aus n Dateneinheiten von einem Byte (acht Bits). Im besonderen sind drei Daten-Bytes, Nr. 1, 2 und 3 Steuerdaten und Daten-Bytes 4, 5 bis n sind Kommunikationsdaten.

Fig. 6 ist ein Zeitdiagramm, welches ein Beispiel der SIO-Übertragungssteuerung zeigt zwischen dem
Steuermikrocomputer 1 und dem Kommunikations-IC 3 zeigt, wobei jeweils ein Bit der Übertragungsdaten, wie gezeigt in Fig. 6b, vom Steuermikrocomputer 1 zum Kommunikations-IC 3 oder umgekehrt übertragen wird, mit dem RX-Signal 21 oder TX-Signal 22 synchron mit jedem Takt des SCLK 23, wie in Fig. 6a gezeigt.

Im folgenden wird der Datenübertragungsablauf unter Benutzung des SIOs zwischen dem Steuermikrocomputer 1 und dem Kommunikations-IC 3 beim Übertragen und Empfangen für das in Fig. 3 und 4 gezeigte Beispiel, wobei das oben erwähnte Format benutzt wird, erklärt.

Zunächst wird der Ablauf beim Übertragen einer gewünschten Datenbotschaft vom Steuermikrocomputer 1 zur Bus-Leitung 5 mit Bezug auf Fig. 7 erläutert.

Der Steuermikrocomputer 1 sendet zunächst eine Übertragungsanforderung an den Kommunikations-IC 3 als Zugriffsanforderung durch Anheben des REQ-Signals 26, wie gezeigt in Fig. 7a. Das REQ-Signal 26 wird vom INT-erzeugenden Schaltkreis 33 empfangen und wie in Fig. 7b gezeigt, wird das INT-Signal 25 als Bestätigungssignal dafür angehoben. Als nächstes überträgt der Kommunikations-IC 3 den Inhalt des Statusregisters 35 an den Steuermikrocomputer 1 mittels des TX-Signals 22, wie in Fig. 7e gezeigt, durch den Speicherblockauswahlschaltkreis 34 und das Schieberegister 31.

Fig. 8 zeigt schematisch ein Beispiel des Inhalts des Statusregisters 35. Das Statusregister 35 hat eine 8-Bit-Konfiguration, wie in Fig. 8 gezeigt und umfaßt verschiedene Flags, welche Betriebszustände des Kommunikations-ICs 3 zeigen, wie z. B. ein Empfangsvervollständigungsflag (D2), welches die Vervollständigung des Empfangs einer Datenbotschaft von der Bus-Leitung 5 zeigt, ein Übertragungszwischenspeicher-Leerflag (D3), welches zeigt, daß ein Übertragungszwischenspeicher in einem Leerzustand ist, ein Überlauferzeugungsflag (D4), das gesetzt wird, wenn eine Empfangsdatenbotschaft weiter eingegeben wird von der Bus-Leitung 6, ohne Rücksicht darauf, daß ein Empfangs-Zwischenspeicher im Besetztzustand ist aufgrund des andauernden Empfangs einer Datenbotschaft, ein Übertragungsfehlererzeugungsflag (D1) und ein Empfangsfehlererzeugungsflag (D0), welche das Entstehen von Übertragungs- und Empfangsfehlern zeigen.

Der Steuermikrocomputer 1 überprüft jedes einzelne Flag des
vorhergenannten Statusregisters 35 und, wenn nur das Übertragungszwischenspeicherleerflag (D3) besetzt ist, teilt es die Datenbotschaft, die in Fig. 5 gezeigt ist, in eine Vielzahl von Dateneinheiten auf, beginnend von Daten 1 bis Daten n, und überträgt sie, wie gezeigt in Fig. 7f, an den Kommunikations-IC 3 durch das RX-Signal 21.

Beim Prozeß des Empfangsstatus verhindert der Steuermikrocomputer 1, wenn er das kontinuierliche TX-Signal 22 nicht empfangen kann, daß das TX-Signal vom Kommunikations-IC 3 ausgegeben wird, indem er das TXEN-Signal 24 auf den logischen Wert "0" setzt, wie in Fig. 7c gezeigt ist.

Im Kommunikations-IC 3 werden die Übertragungsdaten vom RX-Signal 21 in einem Speicherblock im Zwischenspeicher 37, welcher durch den Speicherblockauswahlschaltkreis 34 über das Schieberegister 31 bestimmt worden ist, gespeichert.

Zum Beispiel in dem Fall, wenn ein erster Speicherblock 37 als Übertragungszwischenspeicher auf die Bus-Leitung 5 benutzt wird, überträgt der Speicherblockauswahlschaltkreis 34 Dateneinheiten in das Schieberegister 31 zum ersten Speicherblock 371 und speichert sie dort. Zur selben Zeit zählt der Speicherblockadreßerzeugungsschaltkreis 36 jedesmal einen Adreßwert hoch, wenn Dateneinheiten innerhalb des Schieberegister 31 übertragen werden und steuert so, daß Dateneinheiten im ersten Speicherblock 371 sequentiell von Daten 1 bis Daten n gespeichert werden.

Weiterhin wird der Speicherblockadressenerzeugungsschaltkreis 36 jedesmal zurückgesetzt, wenn das INT-Signal 25 ansteigt, und führt eine Adressierung zur Speicherung der Datenkette für eine Datenbotschaft der Reihenfolge nach in einem Speicherblock in einer Zeitspanne vom Ansteigen zum Abfallen des INT-Signals 25 durch.

Der Kommunikations-IC 3 entdeckt, nachdem eine Datenkette für eine Datenbotschaft im ersten Memoryblock 371 im Zwischenspeicher 37, zeitweilig gespeichert ist die Vollendung des Übertragungsprozesses durch das Abfallen des REQ-Signals 26 und überträgt eine Datenkette für eine Datenbotschaft, welches im ersten Speicherblock 371 gespeichert ist, auf die Bus-Leitung 5 über die peripherische Zwischenspeichersteuervorrichtung 38, die Kommunikationssteuervorrichtung 391 und den Treiber 41.

Wie in Fig. 7a und 7b gezeigt, läßt der Kommunikations-IC 3 das INT-Signal 25 abfallen nach der Entdeckung des Abfallens des REQ-Signals 26, wobei eine Reihe von Übertragungsprozessen vollendet wird.

Was oben beschrieben wurde, ist der Betrieb bei gewöhnlicher Übertragung. Im folgenden wird der Betrieb des
Empfangens einer Datenbotschaft auf der Bus-Leitung 5 für den Fall erklärt werden, wenn ein zweiter Speicherblock 372 als Empfangszwischenspeicher benutzt wird.

Die über die Bus-Leitung übertragene Datenbotschaft wird zeitweilig in dem zweiten Speicherblock 372 durch den Empfänger 42, die Kommunikationssteuervorrichtung 391 und die Zwischenspeichersteuervorrichtung 38 gespeichert. Nach Vollendung des Speicherprozesses überträgt der Kommunikations-IC 3 den Inhalt des zweiten Speicherblocks 372 an den Steuermikrocomputer 1. Fig. 9 ist ein Zeitdiagramm, das den Übertragungsprozeß beim Empfang zeigt.

Der Kommunikations-IC 3, wie in Fig. 9a gezeigt, läßt das INT-Signal 25 ansteigen, um Zugriff auf den Steuermikrocomputer 1 anzufordern. Wenn der Steuermikrocomputer 1 den Anstieg des INT-Signals 25 feststellt, läßt er das REQ-Signal 26 als Antwort darauf ansteigen, wie in Fig. 9b gezeigt wird. Wenn das TXEN-Signal 24, wie in Fig. 9c gezeigt, logisch "1" ist, überträgt der Kommunikations-IC 3 erst den Inhalt (Status) des Statusregisters 35 durch das TX-Signal 22 (Fig. 9e). Der Mikrocomputer 1 überprüft jedes einzelne Flag des Statusregisters (Fig. 8), nachdem er einen Status empfangen hat und wenn er feststellt, daß das Empfangsvervollständigungsflag (D2) gesetzt ist, führt er einen Empfangsprozeß des TX-Signals 22 gemäß dem Status durch. Dabei werden die Daten 1, 2, 3 . . . der Reihenfolge nach vom Kommunikations-IC 3 an den Steuermikrocomputer 1 übertragen.

Während beim oben erwähnten Empfangsprozeß der Steuermikrocomputer 1 das TX-Signale 22, welches in Fig. 9e gezeigt ist, an der Übertragung hindern kann, indem er das TXEN-Signal 24, gezeigt in Fig. 9c, zu logisch "1" fallen läßt, nämlich in den Status, in dem der Empfangsprozeß nicht ausgeführt werden kann.

Beim Datenübertragungsprozeß im Kommunikations-IC 3 wählt der Speicherblockauswahlschaltkreis 34 den zweiten Speicherblock 372 gemäß der Tatsache, daß das Empfangsvervollständigungsflag (D2) des Statusregisters 35 gesetzt ist, und der Inhalt des zweiten Speicherblocks 372 wird an den Steuermikrocomputer 1 der Reihenfolge nach durch das Shiftregister 31 und das TX-Signal 22 entsprechend dem Adreßwert, der vom inneren Speicherblockadreßerzeugungsschaltkreis 36 erzeugt wurde, übertragen.

Solch eine Reihe von Übertragungsprozessen wird vervollständigt dadurch, daß der Steuermikrocomputer 1 durch den Anstieg des INT-Signals 25 informiert wird und dadurch, daß der Steuermikrocomputer 1 das Fallen des INT-Signals 25 entdeckt, was das REQ-Signal 26 abfallen läßt.

Die obige Erklärung galt für ein Beispiel von Datenübertragung zwischen dem Steuermikrocomputer 1 und dem Kommunikations-IC 3 beim gewöhnlichen Übertragen und Empfangen. Im folgenden wird anhand von Fig. 10 der Betrieb für den Fall erklärt, daß Zugriffsanforderungen fast zur gleichen Zeit vom Steuermikrocomputer 1 und vom Kommunikations-IC 3 erzeugt werden und so miteinander konkurrieren.

Wie beispielsweise in Fig. 10a und 10b gezeigt, führt der Kommunikations-IC 3 sogar in dem Fall, in dem das REQ-Signal 26 schneller ansteigt als das INT-Signal 25, entsprechend einer Zugriffsanforderung vom Steuermikrocomputer 1 eine Übertragung einer Empfangsdatenbotschaft an den Steuercomputer vorzugsweise aus, wenn das Empfangsvervollständigungsflag (D2) des Status, gezeigt in Fig. 8, gesetzt ist. Der Steuermikrocomputer 1 entdeckt die Konkurrenz um Zugriff durch Prüfung des Bits jedes einzelnen Flags des Statusregisters 35, um einen Empfangsprozeß von Übertragungsdaten vom Kommunikations-IC 3 durchzuführen.

Wie oben erklärt, erhält grundsätzlich entweder das REQ-Signal 26 welches ein Zugriffsanforderungssignal des
Steuermikrocomputers 1 ist, oder das INT-Signal 25, welches ein Zugriffsanforderungssignal des Kommunikations-ICs 3 ist, je nachdem, welches schneller ansteigt, ein Zugriffsrecht und wenn die Zugriffsanforderungen miteinander konkurrieren, kann dieser Zustand durch zeitweiliges Abbedingen des Zugriffsrechts vermieden werden, wenn der Steuercomputer 1 die Zugriffskonkurrenz durch Prüfen jedes Flag des Statusregisters 35 feststellt.

Bei der oben erwähnten Ausführungsform ein Ablauf von Senden und Empfangen von Übertragungs- und Empfangsdatenbotschaften von der Bus-Leitung 5 und mit der Fehlerentdeckungsvorrichtung 392 im Kommunikations-IC 3, gezeigt in Fig. 4 - ist es jedoch für den Steuermikrocomputer 1 möglich, Fehlerinformation in demselben Ablauf auszulesen durch Speichern der von der Fehlerentdeckungsvorrichtung 392 entdeckten Fehlerinformation in einem speziellen Speicherblock im Zwischenspeicher 37.

Wie beispielsweise in den schematischen Diagrammen von Fig. 11 und 12 gezeigt ist, wird eine Fehlerinformation unterteilt in einen Fehler beim Empfang von der Bus-Leitung 5 (im weiteren ein Empfangsfehler genannt) und in einen Fehler beim Übertragen an die Bus-Leitung 5 (im weiteren ein Übertragungsfehler genannt). Der Empfangsfehler wird jeweils in einem (n-1)-ten Speicherblock 373 und der Übertragungsfehler wird in einem n-ten Speicherblock 374 gespeichert durch die peripherische Speichersteuervorrichtung 38. In dem Fall, wo ein solcher Aufbau angewendet wird, ist es möglich, eine Fehlerinformation vom Kommunikations-IC 3 an den Steuermikrocomputer 1 auf die gleiche Weise wie in der oben erwähnten Ausführungsform zu übertragen, unter dem Ablauf eines Zeitdiagramms, wie in Fig. 13 gezeigt, wenn auf den Kommunikations-IC 3 von dem Steuermikrocomputer 1 zugegriffen wird und unter dem Ablauf eines Zeit­ diagramms, wie in Fig. 14 gezeigt, wenn auf den Steuermikrocomputer 1 von dem Kommunikations-IC 3 zugegriffen wird.

Als nächstes wird der Ablauf des Kommunikationssteuerprozesses des Mikrocomputers 1 mit Bezug auf Fig. 15 erklärt.

Zuerst entscheidet der Mikrocomputer 1 im Schritt S20 über das Vorliegen einer Übertragungsanforderung von ihm selbst. Wenn eine vorliegt, entdeckt er, nachdem das REQ-Signal 26 in Schritt 22 angehoben wurde, das Ansteigen des INT-Signals 25, das ein Antwortsignal ist, im Schritt 23 und geht zur Statussteueroperation über. Wenn es keine Übertragungsanfrage in Schritt S20 gibt, entscheidet er, ob das INT-Signal 25, welches eine Empfangsanforderung vom Kommunikations-IC 3 ist, ansteigt oder nicht und wenn das Signal ansteigt, beginnt er die Statusüberprüfung in Schritt 25 und folgenden Schritten, nachdem das REQ-Signal angehoben wurde in Schritt S24 als Antwort auf das Ansteigen des INT-Signals. Wenn es keine Empfangsanforderung Schritt S21 gibt, ist der Prozeß beendet.

Die Statusüberprüfung 1 in Schritt S25 ist ein Prozeß, der das Empfangsvervollständigungsflag (D2) überprüft. Das passiert dann, wenn das Flag zeigt, daß der Empfang der Datenbotschaft in Schritt S31 durchgeführt wird. In dem Fall, wo die Bedingungen von Schritt S25 nicht erfüllt sind, wird in Schritt S26 das Übertragungszwischenspeicherleerflag (D3) überprüft. In dem Fall, in dem das Übertragungszwischenspeicherleerflag (D3) gerade gesetzt wird und es eine Übertragungsanfrage in Schritt S20 gibt, geht der Prozeß zu Schritt S30, der ein Prozeß des Übertragens einer Übertragungsbotschaft ist.

Wenn die Bedingung in Schritt S26 nicht erfüllt ist, wird entschieden, einen Fehler zu erzeugen und, in Schritt S27 wird eine Fehlerart bestimmt.

Empfangsfehlerinformation entsprechend den jeweiligen Zuständen wird auf die gleiche Art und Weise ausgeführt wie in der oben erwähnten Ausführungsform in Schritt S28, wenn das Empfangsfehlererzeugungsflag (D0) und das Überlauferzeugungsflag (D4) gesetzt wird und in Schritt S29, wenn das Übertragungsfehlererzeugungsflag (D1) gesetzt wird.

In jedem der oben erwähnten Prozesse wird veranlaßt, daß das REQ-Signal 26 in Schritt S32 abfällt, um so eine Reihe von Prozeßschritten abzuschließen.

Der in Fig. 15 gezeigte Flußplan wird dadurch erhalten, daß die Kommunikationssteuerung Teil der Software des Steuermikrocomputers 1, nämlich zum Unterprogramm, gemacht wird und die Betriebssteuerung des Kommunikations-IC 3 wird leicht realisiert durch die Software-Steuerung des Steuermikrocomputers 1.

Wie oben beschrieben, kann gemäß dem erfindungsgemäßen Kommunikatonssystem die Betriebssteuerung des Kommunikations-ICs realisiert werden durch vier Steuersignale einschl. dem SIO-Signal, da ein innerer Zwischenspeicher des Kommunikations-ICs benutzt wird durch Vielfachunterteilung und auf einen nötigen Speicherplatz kann automatisch zugegriffen werden mit dem Inhalt eines Statusregisters, das einen Betriebszustand des Kommunikations-ICs zeigt unter Benutzung von SIO, welches in einem Mikrocomputer integriert ist.

Und durch die Übertragung des Inhalts eines Statusregisters an den Steuermikrocomputer am Beginn der Datenübertragung zwischen dem Kommunikations-IC und dem Mikrocomputer kann die Zugriffskonkurrenz zwischen dem Kommunikations-IC und dem Steuercomputer vermieden werden.

Claims (6)

1. Kommunikationssystem mit einer Steuervorrichtung (1), die Mittel zur Erzeugung eines ersten Signals (REQ) zur An­ forderung eines Zugriffs auf eine Kommunikationsvorrich­ tung (3) und eines zweiten Signals (TXEN) zur Synchronis­ ierung von Dateneinheiten in einem einheitlichen Format bei der Übertragung von aus einer Vielzahl von Datenein­ heiten bestehenden Datenketten zwischen der Steuervor­ richtung (1) und der Kommunikationsvorrichtung (3) um­ faßt, die von der Steuervorrichtung gesteuerte Mittel (31, 32) zur kontinuierlichen Ein- und Ausgabe von Datenketten, eine Speichervorrichtung (37) zum Speichern einer Vielzahl von Datenketten und Mittel (33) zur Erzeugung eines dritten Signal (INT) zur Anforderung eines Zugriffs auf die Kommunikationsvorrichtung (3) auf­ weist,
so daß, in dem Fall, daß die Steuervorrichtung (1) Zugriff auf die Kommunikationsvorrichtung (3) anfordert, ein Zu­ griff dadurch gestattet wird, daß das erste Signal (REQ) von der Steuervorrichtung (1) und als Antwort darauf das dritte Signal (INT) als Bestätigungssignal von der Kommu­ nikationsvorrichtung (3) ausgegeben wird, und in dem Fall, daß die Kommunikationsvorrichtung (3) Zugriff auf die Steuervorrichtung (1) anfordert, ein Zugriff dadurch gestattet wird, daß das dritte Signal (INT) von der Kommunikationsvorrichtung (3) und als Antwort darauf das erste Signal (REQ) als Bestätigungssignal von der Steuervorrichtung ausgegeben wird,
wobei nachdem der Zugriff ermöglicht ist, das zweite Sig­ nal (TXEN) von der Steuervorrichtung (1) ausgegeben wird.

2. Kommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, daß zu Beginn einer Datenübertragung eine Statusmeldung von der Kommunikationsvorrichtung (3) an die Steuervor­ richtung (1) übertragbar ist, die den Betriebszustand der Kommunikationsvorrichtung (3) anzeigt.

3. Kommunikationssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß entweder das erste Signal (REQ) oder das dritte Signal (INT), je nachdem welches zuerst auftritt, als Übertra­ gungsanforderungssignal ein Zugriffsrecht erhält und das andere als Antwortsignal darauf erzeugt ist.

4. Kommunikationssystem nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß eine Vorrichtung zur automatischen Auswahl von Daten­ ketten vorgesehen ist, welche entsprechend dem Betriebs­ zustand der Kommunikationsvorrichtung aus der Speicher­ vorrichtung (37) auszulesen sind.

5. Kommunikationssystem nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß ein Schieberegister (31) vorgesehen ist, welches alle Dateneinheiten in serielle Daten umwandelt und sie über­ trägt.

6. Kommunikationssystem nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß eine Reihe von Datenübertragungsprozessen beendet wird, indem nach Beendigung der Datenübertragung das als Zugriffsanforderungssignal dienende erste oder dritte Si­ gnal (REQ, INT) und danach das als Antwortsignal dienende dritte oder erste Signal (INT, REQ) abgesenkt wird.