DE4122057A1 - FEEDBACK CONTROL TO REDUCE SIGNAL DISTORTION CAUSED BY A DIFFERENTIAL AMPLIFIER LEVEL - Google Patents

Description

Die Erfindung betrifft die Beseitigung von Signalver­ zerrungen in einem Differenzverstärker, die durch die nichtlinearen Kennlinien der Emitter-Basis-Übergänge und der Kollektor-Basis-Übergänge der Eingangstransi­ storen des Differenzverstärkers verursacht sind.The invention relates to the elimination of Signalver strains in a differential amplifier caused by the non-linear characteristics of the emitter-base transitions and the collector-base transitions of the input transistors interfere with the differential amplifier are caused.

Signalverzerrungen in einer Differenzverstärkerschal­ tung sind hauptsächlich durch die nichtlineare Charak­ teristik der Eingangstransistoren wie etwa von Ein­ gangstransistoren 2 und 3 in Fig. 2 die eine typische Differenzverstärker-Schaltungsstufe zeigt) verursacht. Eine Eingangsspannungsdifferenz zwischen e₁ und e₂ führt zu einer Differenz in den Emitter-Basis-Spannun­ gen der Transistoren 2 und 3, was unterschiedliche Ströme in diesen Transistoren hervorruft. Da die Tran­ sistor-Spannungs-Strom-Beziehung bzw. -Kennlinie der Transistoren 2 und 3 eher exponentiell als linear ist, stellen die unterschiedlichen Ströme in den Transisto­ ren 2 und 3 eine Hauptquelle der Verzerrungen dar. Das bedeutet, die Transistoren 2 und 3 arbeiten in wesent­ lich unterschiedlichen Bereichen ihrer identischen, nichtlinearen Strom/Spannung-Kennlinien. Dies führt zu Verzerrungen in dem anderweitig linearen Verhalten der Differenzverstärkerstufe 1. Wenn die Verstärkung der Stufe 1 ausreichend erhöht werden kann, kann die Größe der zwischen die Basen der Transistoren 2 und 3 ange­ legten Differenz-Eingangsspannung verringert werden, so daß die Transistoren 2 und 3 dann nahezu bei demselben Punkt ihrer jeweiligen identischen Spannungs/Strom- Kennlinien arbeiten und die Verzerrung erheblich redu­ ziert werden kann. Signal distortions in a differential amplifier circuit are mainly caused by the non-linear characteristics of the input transistors such as input transistors 2 and 3 in FIG. 2 (which shows a typical differential amplifier circuit stage). An input voltage difference between e ₁ and e ₂ leads to a difference in the emitter-base voltages of transistors 2 and 3 , which causes different currents in these transistors. Since the transistor-voltage-current relationship or characteristic of the transistors 2 and 3 is exponential rather than linear, the different currents in the transistors 2 and 3 represent a main source of the distortions. This means the transistors 2 and 3 work in essentially different areas of their identical, non-linear current / voltage characteristics. This leads to distortions in the otherwise linear behavior of differential amplifier stage 1 . If the gain of stage 1 can be increased sufficiently, the magnitude of the differential input voltage applied between the bases of transistors 2 and 3 can be reduced so that transistors 2 and 3 can then be at almost the same point in their respective identical voltage / current Characteristic curves work and the distortion can be significantly reduced.

Fig. 1A zeigt die Übertragungskurve 7 der Differenz­ verstärkerstufe 1 gemäß Fig. 2. Bei kleinen Abweichun­ gen (d. h. 10 bis 15 Millivolt) von Δe_i (mit Δe_i=e₂-e₁) vom Ursprung der Übertragungskurve 7 ist die Kurve für kleine angelegte Differenzeingangsspan­ nungen ziemlich linear. Je größer die Abweichung wird, desto größer wird auch die Verzerrung. Beispielsweise führt eine große Differenzeingangsspannung von 30 Mil­ livolt zu einer Verzerrung von ungefähr 2% im Aus­ gangssignal e_o, wohingegen es generell wünschenswert ist, daß die Verzerrung im 0,1%-Bereich gehalten wird, was dann erzielt werden kann, wenn die Differenzein­ gangsspannung e₂-e₁ kleiner als mehrere Millivolt ist. Fig. 1A shows the transmission curve 7 of the differential amplifier stage 1 of FIG. 2. For small deviations gene (ie, 10 to 15 millivolts) of .DELTA.e _i (with .DELTA.e _i = e ₂ -e ₁₎ the origin of the transfer curve 7 is the curve for small applied differential input voltages fairly linear. The greater the deviation, the greater the distortion. For example, a large differential input voltage of 30 mil livol leads to approximately 2% distortion in the output signal e _o , whereas it is generally desirable to maintain the distortion in the 0.1% range, which can be achieved when the difference is output voltage e ₂ -e _{1 is} less than several millivolts.

In ähnlicher Weise rufen Kollektor-Basis-Spannungs­ schwankungen der Eingangstransistoren 2 und 3 Verzer­ rungen hervor, da die identischen Strom/Spannungs-Kur­ ven der Transistoren 2 und 3 verhältnismäßig nichtli­ near bezüglich der Kollektor-Emitter-Spannung sind. Weiterhin sind die Kollektorübergangs-Kapazitäten der Transistoren 2 und 3 als Funktion der Kollektor-Basis- Spannung in hohem Maße nichtlinear. Die Kurve 8 in Fig. 1B stellt eine nichtlineare Kollektorstromkurve ei­ nes Transistors wie etwa der Eingangstransistoren 2 und 3 dar. Die Kurve 8 charakterisiert den "Widerstrebungs- bzw. Widerstandseffekt" (resistive effect) der Ein­ gangstransistoren 2 und 3. Die Steigung der Kollektor- Basis-Strom/Spannungs-Kennlinie gemäß Fig. 1B reprä­ sentiert die Ausgangsimpedanz des Transistors. Bei niedrigen Frequenzen werden kapazitive Effekte vermie­ den, so daß die Steigung gemäß Fig. 1B tatsächlich den Widerstandsabschnitt der Transistorausgangsimpedanz darstellt. Diese Kurve zeigt einen linearen Bereich, in dem Veränderungen der Spannung zu geringen Stromände­ rungen führen, was linearen Betrieb vermuten läßt bzw. diesem entspricht. Similarly, collector-base voltage fluctuations of the input transistors 2 and 3 cause distortions since the identical current / voltage curves of the transistors 2 and 3 are relatively non-linear with respect to the collector-emitter voltage. Furthermore, the collector transition capacitances of transistors 2 and 3 as a function of the collector base voltage are highly non-linear. Curve 8 in FIG. 1B represents a non-linear collector current curve of a transistor such as input transistors 2 and 3. Curve 8 characterizes the "resistive effect" of input transistors 2 and 3 . The slope of the collector-base current / voltage characteristic curve according to FIG. 1B represents the output impedance of the transistor. At low frequencies, capacitive effects are avoided, so that the slope according to FIG. 1B actually represents the resistance section of the transistor output impedance. This curve shows a linear range in which changes in voltage lead to small changes in current, which suggests linear operation or corresponds to this.

Allerdings ist zu dieser Niederfrequenz- oder Wider­ stands-Ausgangsimpedanz die kapazitive Impedanz der Kollektor-Basis-Übergangskapazität hinzugefügt. Diese Kapazität liegt parallel zur Widerstands-Ausgangsimpe­ danz und bewirkt gleichfalls Änderungen des Kollektor­ stroms. Bei Frequenzen oberhalb des Niederfrequenzbe­ reichs gemäß Fig. 1B fällt die positive Impedanz mit der Frequenz ab und übernimmt die Steuerung der Transistor-Ausgangsimpedanz. Diese Kapazität hat in ho­ hem Maße nichtlineare Spannungsempfindlichkeit, wodurch Ansprech-Nichtlinearität eingeführt wird.However, the capacitive impedance of the collector-base junction capacitance is added to this low frequency or resistance output impedance. This capacitance is parallel to the resistance output impedance and also causes changes in the collector current. At frequencies above the low frequency range shown in FIG. 1B, the positive impedance drops with frequency and takes control of the transistor output impedance. This capacitance has a high degree of non-linear voltage sensitivity, which introduces response non-linearity.

In Fig. 1C zeigt die Kurve 9 die Beziehung zwischen der Kollektor-Basis-Übergangskapazität und der Kollek­ tor-Basis-Spannung für die Transistoren 2 und 3. Aus einem Vergleich der Fig. 1B und 1C ist ersichtlich, daß sich die Nichtlinearität von C_CB über den V_CB-Be­ reich, in dem die Kurve gemäß Fig. 1B linear ist, er­ streckt. Damit ist die Ausgangsimpedanz der bipolaren Transistoren bei anderen als niedrigen Frequenzen eine in hohem Maße nichtlineare Funktion der Kollektor-Ba­ sis-Spannung. Aufgrund dieser nichtlinearen Ausgangsim­ pedanz verändern sich die Kollektorströme gemäß Fig. 2 in nichtlinearer Weise, da bzw. wenn die Kollektor-Ba­ sis-Spannung variiert, um eine Ausgangsspannung zu un­ terstützen. Analoge Ergebnisse treten bei Transistoren auf, die von anderer Art als die hier dargestellten bi­ polaren Transistoren sind.In Fig. 1C, curve 9 shows the relationship between the collector-base junction capacitance and the collector-base voltage for transistors 2 and 3 . It can be seen from a comparison of FIGS. 1B and 1C that the non-linearity of C _CB extends over the V _CB region, in which the curve according to FIG. 1B is linear, it stretches. Thus, the output impedance of the bipolar transistors at frequencies other than low is a highly non-linear function of the collector-base voltage. Due to this nonlinear output impedance, the collector currents according to FIG. 2 change in a nonlinear manner, since or when the collector base voltage varies in order to support an output voltage. Analogous results occur with transistors that are of a different type than the bi-polar transistors shown here.

Um Verzerrungen auszumerzen, ist es wünschenswert, Spannungsschwankungen bei den Emitter-Basis-Übergängen und den Kollektor-Basis-Übergängen der Eingangstransi­ storen 2 und 3 auszuschalten oder "auszubalancieren" bzw. auszugleichen. Anders ausgedrückt ist es wün­ schenswert, simultan gleiche Spannungen an gleichen Übergängen während des Schaltungsbetriebs aufrechtzuer­ halten.To eliminate distortions, it is desirable to switch off or "balance" or compensate for voltage fluctuations in the emitter-base transitions and the collector-base transitions of the input transistors 2 and 3 . In other words, it is desirable to simultaneously maintain the same voltages at the same transitions during circuit operation.

Der vielleicht nächstkommende Stand der Technik ist in der US-PS 48 97 611 beschrieben. Beim Gegenstand dieser Druckschrift wird versucht, die Quelle nichtlinearer Signalverzerrungen auszuschalten statt dieselben zu kompensieren. Allerdings ist der allgemeine Ansatzpunkt in zweierlei Hinsicht grundsätzlich unterschiedlich vom Ansatzpunkt vorliegender Erfindung. Bei dieser Druck­ schrift wird eine positive Rückkopplung eingesetzt, um ein Signal zu erzeugen, das das Verstärkungsfehlersi­ gnal einer Differenzverstärkerstufe entfernt bzw. be­ seitigt. Die erste Differenzstufe dient als Spannungs- Strom-Wandler. Die resultierenden Differenzströme wer­ den über Kaskodenelemente zu Eingangs-Feldeffekttransi­ storen der zweiten Stufe zugeführt, in der eine posi­ tive Rückkopplung durch Q₂₄ innerhalb der zweiten Dif­ ferenzstufe (die innerhalb der ersten eingebettet ist) bereitgestellt wird. Die eingebettete Differenzstufe ist derart ausgestaltet, daß sie jegliche Spannungsdif­ ferenz zwischen dem Drain von Q₁₃ und dem Drain von Q₁₁ überwacht. Der Strom in dem Drain von Q₂₄ wird zur ent­ gegengesetzten Seite der eingebetteten Differenzstufe geleitet. Q₂₃ und Q₂₄ empfangen dasselbe Eingangssi­ gnal, leiten aber Ströme zu entgegengesetzten Seiten der Differenzstufe, wodurch das Drain von Q₂₄ eine po­ sitive Rückkopplung bereitstellt. Hierdurch wird die rechte Seite der eingebetteten Differenzstufe dazu ver­ anlaßt, der linken Seite zu folgen. Die Spannung am Drain von Q₁₃ folgt der Spannung am Drain von Q₁₁, so daß irgendwelche durch Übergangskapazitäten von Q₁₁ hervorgerufenen Änderungen der Spannung von Veränderun­ gen der Übergangskapazität von Q₁₃ gefolgt werden.Perhaps the closest prior art is described in US Pat. No. 4,897,611. The subject of this document attempts to switch off the source of nonlinear signal distortions instead of compensating them. However, the general starting point is fundamentally different from the starting point of the present invention in two respects. In this publication, positive feedback is used to generate a signal that removes the amplification error signal from a differential amplifier stage or eliminates it. The first differential stage serves as a voltage-current converter. The resulting differential currents are fed to the second stage via cascode elements to input field-effect transistors, in which a positive feedback is provided by Q ₂₄ within the second differential stage (which is embedded within the first). The embedded differential stage is designed to monitor any voltage difference between the drain of Q ₁₃ and the drain of Q ₁₁ . The current in the drain of Q ₂₄ is directed to the opposite side of the embedded differential stage. Q ₂₃ and Q ₂₄ receive the same input signal, but conduct currents to opposite sides of the differential stage, whereby the drain of Q ₂₄ provides positive feedback. This causes the right side of the embedded differential level to follow the left side. The voltage at Q ₁₃ drain follows the voltage at Q ₁₁ drain, so any changes in voltage caused by Q ₁₁ junction capacitance are followed by changes in Q ₁₃ junction capacitance.

Die angegebene Zielsetzung der US-PS 48 97 611 ist die Bereitstellung einer Differenzstufe mit erheblich ver­ besserter Spannungsverstärkung. Solche eine Verstärkung wird auch im Verlauf des vorstehend beschriebenen Be­ triebs erzielt. Es wird erreicht durch zwangsweises Halten des Differenz-Ausgangs der Stufe bei nahezu 0 Volt, ohne die Einzelanschluß-Ausgangsspannung zu redu­ zieren. Die positive Rückkopplung zwingt die Drain- Spannungen von Q₁₁ und Q₁₃ zu Folgeverhalten, wodurch sich die Differenzausgangsspannung der Stufe bis fast auf Null verringert. Dennoch bleibt die Einzelanschluß- Ausgangsspannung der Stufe für den Einsatz als letzter bzw. ausgangsseitiger Schaltungsausgang zur Verfügung. Durch die Differenzausgangsspannung nahezu bei Null wird für diese Stufe sehr niedrige Differenzeingangs­ spannung benötigt. Unter Beibehaltung des Einzelan­ schluß-Ausgangs resultiert eine hohe Verstärkung zwi­ schen dem kleinen Differenzeingangssignal und der Ein­ zelanschluß-Ausgangsspannung. Diese hohe Verstärkung entspricht theoretisch dem Produkt der Verstärkungen der beiden Differenzstufen. Allerdings kann die posi­ tive Rückkopplung zu Schaltungs-Oszillationen bzw. -Schwingungen und zu Zwischenspeicherverhalten führen. Um die positive Rückkopplung mit ausreichender Sicher­ heit einsetzen zu können, ist es notwendig, beträcht­ lich gegenüber den theoretischen Entwurfsgrenzen zu­ rückzubleiben. Selbst wenn keine Schwingungen und kein Zwischenspeicherverhalten auftreten, tendiert das Si­ gnal-Antwortverhalten zu einem Verhalten, das als "Klingeln" oder abfallende Schwingungen vor Stabilisie­ rung der Ausgangssignalpegel charakterisiert werden kann. Diese Methode verringert in effektiver Weise die Verzerrungen, die mit den Übergangskapazitäten von Q₁₃, Q₁₁, Q₂₀ und Q₁₇, die großen Signalschwankungen unter­ zogene Elemente hoher Ausgangsleistung bilden und die hauptsächliche Quelle der Verzerrungen darstellen, ver­ knüpft sind.The stated objective of US-PS 48 97 611 is to provide a differential stage with significantly improved voltage amplification. Such reinforcement is also achieved in the course of the operation described above. It is achieved by forcibly holding the differential output of the stage at nearly 0 volts without reducing the single port output voltage. The positive feedback forces the drain voltages of Q ₁₁ and Q ₁₃ to follow, which reduces the differential output voltage of the stage to almost zero. Nevertheless, the single terminal output voltage of the stage remains available for use as the last or output side circuit output. Due to the differential output voltage almost at zero, very low differential input voltage is required for this stage. Maintaining the single terminal output results in a high gain between the small differential input signal and the single terminal output voltage. This high gain corresponds theoretically to the product of the gains of the two differential levels. However, the positive feedback can lead to circuit oscillations or oscillations and to buffer behavior. To be able to use positive feedback with sufficient certainty, it is necessary to lag considerably behind the theoretical design limits. Even if there are no vibrations and no buffering behavior, the signal response behavior tends to be a behavior which can be characterized as "ringing" or falling vibrations before stabilization of the output signal level. This method effectively reduces the distortion associated with the Q ₁₃ , Q ₁₁ , Q _20, and Q ₁₇ transition capacities, which are large signal fluctuations among high output power elements and which are the primary source of the distortion.

Es stellt deshalb eine Aufgabe der Erfindung dar, eine Differenzverstärkerstufe bereitzustellen, die in wirk­ samerer Weise als der Stand der Technik Verzerrungen, die durch Emitter-Basis-Spannungsschwankungen und Kol­ lektor-Basis-Spannungsschwankungen bei Eingangstransi­ storen der Differenzverstärkerstufe bedingt sind, ef­ fektiv verringern kann.It is therefore an object of the invention, a To provide differential amplifier stage, which in effect distortion more sensible than the prior art, caused by emitter-base voltage fluctuations and col Lector-base voltage fluctuations with input transi interfere with the differential amplifier stage, ef can effectively reduce.

Eine weitere Aufgabe der Erfindung besteht darin, eine Differenzverstärkerstufe zu schaffen, die geringere Verzerrung und höhere Bandbreite als der nächstkommende Stand der Technik besitzt.Another object of the invention is to provide a Differential amplifier stage to create the lower Distortion and higher bandwidth than the closest one State of the art.

Darüber hinaus liegt der Erfindung die Aufgabe zu­ grunde, eine Differenzverstärkerstufe mit größerer Spannungsverstärkung als der nächstkommende Stand der Technik bereitzustellen.In addition, the invention has the object reasons, a differential amplifier stage with a larger one Voltage gain as the closest level to Provide technology.

Kurz gefaßt wird mit der Erfindung in Übereinstimmung mit einem Ausführungsbeispiel eine Differenzverstärker­ schaltung mit niedriger Verzerrung bereitgestellt, die eine primäre Differenzschaltungsstufe mit ersten und zweiten Transistoren, die jeweils erste und zweite stromführende Elektroden und eine Steuerelektrode um­ fassen, und einer mit den ersten stromführenden Elek­ troden der ersten und zweiten Transistoren gekoppelten ersten Stromquelle aufweist. Ein erstes Lastelement ist mit der zweiten stromführenden Elektrode des zweiten Transistors gekoppelt. Eine sekundäre oder zweite Dif­ ferenzschaltungsstufe weist dritte und vierte Transi­ storen auf, die jeweils erste und zweite stromführende Elektroden und eine Steuerelektrode umfassen. Eine zweite Stromquelle ist mit den ersten stromführenden Elektroden der dritten und vierten Transistoren verbun­ den. Die Basiselektroden des dritten und vierten Tran­ sistors sind mit den zweiten stromführenden Elektroden des ersten bzw. zweiten Transistors gekoppelt. Ein zweites Lastelement ist mit der zweiten stromführenden Elektrode des vierten Transistors gekoppelt. Ein fünf­ ter Transistor weist erste und zweite, mit einem Ver­ sorgungsspannungsleiter bzw. der Steuerelektrode des dritten Transistors gekoppelte erste und zweite strom­ führende Elektroden auf. Eine Steuerelektrode des fünf­ ten Transistors ist mit der zweiten stromführenden Elektrode des vierten Transistors gekoppelt, wodurch die zweite Differenzschaltungsstufe die zweiten strom­ führenden Elektroden des ersten und zweiten Transistors bei gleichen Spannungen hält, um Verzerrungen aufgrund von Unterschieden zwischen den Spannungen zwischen der Steuerelektrode und der zweiten stromführenden Elek­ trode des ersten und zweiten Transistors zu verringern. Der fünfte Transistor erzeugt eine Verstärkung, die die zusammengefaßten Verstärkungen der ersten und zweiten Schaltungsstufen multipliziert, um eine Differenzein­ gangsspannung zu reduzieren, die zwischen den Steuer­ elektroden des ersten und zweiten Transistors für die Erzeugung einer vorbestimmten Ausgangsspannung an der stromführenden Elektrode des zweiten Transistors erfor­ derlich ist. In einem weiteren beschriebenen Ausfüh­ rungsbeispiel enthält die erste Lasteinrichtung einen sechsten Transistor mit einer mit einer Basis des fünf­ ten Transistors gekoppelten Basis und mit einem mit ei­ nem Kollektor des zweiten Transistors gekoppelten Kol­ lektor. Ein Widerstand ist zwischen einen Versorgungs­ spannungsleiter und die Emitter des fünften und sech­ sten Transistors gekoppelt oder geschaltet, um die Ver­ stärkung des Differenzverstärkers zu erhöhen. Erste und zweite Emitter-Degenerationswiderstände oder -Gegen­ kopplungswiderstände koppeln die zweite Stromquelle mit Emittern des dritten bzw. vierten Transistors, um die Verstärkung zu verringern und dementsprechend die Band­ breite der Differenzverstärkerschaltung geringer Ver­ zerrung zu vergrößern.In short, it is in accordance with the invention with an embodiment, a differential amplifier low distortion circuit provided the a primary differential circuit level with first and second transistors, each first and second current-carrying electrodes and a control electrode grasp, and one with the first live elec trodes of the first and second transistors coupled has first power source. A first load element is with the second current-carrying electrode of the second Transistor coupled. A secondary or second dif Reference circuit stage has third and fourth transi interfere, the first and second live Include electrodes and a control electrode. A second power source is live with the first Connected electrodes of the third and fourth transistors the. The base electrodes of the third and fourth tran sistors are connected to the second current-carrying electrodes of the first and second transistor coupled. A  second load element is live with the second Coupled electrode of the fourth transistor. A five The transistor has first and second, with a ver supply voltage conductor or the control electrode of the third transistor coupled first and second current leading electrodes. A control electrode of the five ten transistor is live with the second Coupled electrode of the fourth transistor, whereby the second differential circuit stage the second current leading electrodes of the first and second transistor holds at equal voltages due to distortion of differences between the tensions between the Control electrode and the second current-carrying elec trode of the first and second transistor to reduce. The fifth transistor generates a gain that the summarized reinforcements of the first and second Circuit levels multiplied by one difference to reduce output voltage between the tax electrodes of the first and second transistor for the Generation of a predetermined output voltage at the current-carrying electrode of the second transistor is such. In another version described Example, the first load device contains one sixth transistor with one with a base of five th transistor coupled base and with one with egg nem collector of the second transistor coupled Kol editor. A resistor is between a supply voltage conductor and the emitter of the fifth and sixth Most transistor coupled or switched to Ver increase the gain of the differential amplifier. First and second emitter degeneration resistors or counter Coupling resistors couple the second current source Emitters of the third and fourth transistor to the Decrease gain and accordingly the band width of the differential amplifier circuit low Ver magnify strain.

Die Erfindung wird nachstehend anhand von Ausführungs­ beispielen unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen:The invention is based on execution examples with reference to the drawings described. Show it:

Fig. 2 ein schematisches Schaltbild eines herkömmlichen Differenzverstärkers, Fig. 2 is a schematic diagram of a conventional differential amplifier,

Fig. 1A bis 1C Schaubilder, die bei der Beschreibung von Eigenschaften der Eingangstransi­ storen einer Differenzverstärker­ schaltstufe dienlich sind, Figs. 1A to 1C show pictures that interfere in the description of properties of the Eingangstransi a differential amplifier switching stage are conducive,

Fig. 1 ein schematisches Schaltbild eines Ausführungsbeispiels der Erfindung, Fig. 1 is a schematic diagram of an embodiment of the invention,

Fig. 3 ein schematisches Schaltbild eines anderen Ausführungsbeispiels der Er­ findung, Fig. 3 is a schematic diagram of another embodiment of the invention He,

Fig. 4 ein schematisches Schaltbild eines weiteren Ausführungsbeispiels der Er­ findung, Fig. 4 is a schematic diagram of another embodiment of the invention He,

Fig. 5 ein schematisches Schaltbild eines anderen Ausführungsbeispiels der Er­ findung, Fig. 5 is a schematic diagram of another embodiment of the invention He,

Fig. 6 ein schematisches Schaltbild eines weiteren Ausführungsbeispiels der Er­ findung und Fig. 6 is a schematic diagram of another embodiment of the invention and

Fig. 7 ein schematisches Schaltbild eines anderen Ausführungsbeispiels der Er­ findung. Fig. 7 is a schematic diagram of another embodiment of the invention.

Der generelle Ansatz vorliegender Erfindung besteht in der Erzeugung einer sehr hohen Verstärkung in einer Differenzverstärkerstufe, so daß niedrige Differenzein­ gangsspannungen einen gewünschten Ausgangsspannungspe­ gel hervorrufen können, was zu einem Betrieb der Ein­ gangstransistoren wie etwa 2 und 3 gemäß Fig. 1 in li­ nearen, nahezu identischen Abschnitten ihrer Strom/ Spannung-Kennlinien führt. Weiterhin wird eine diffe­ rentielle Rückkopplungstechnik bzw. Differenz-Rückkopp­ lung eingesetzt, um die Kollektorspannungen beider Ein­ gangstransistoren zwangsweise bei identischen Spannun­ gen zu halten und hierdurch Auswirkungen der zuvor be­ schriebenen, mit den Kollektor-Basis-Übergängen der Eingangstransistoren wie etwa 2 und 3 in Fig. 2 ver­ knüpften Nichtlinearität zu beseitigen.The general approach of the present invention is to generate a very high gain in a differential amplifier stage, so that low differential input voltages can cause a desired output voltage level, resulting in operation of the input transistors such as 2 and 3 according to FIG identical sections of their current / voltage characteristics. Furthermore, a differential feedback technique or differential feedback technology is used to forcibly keep the collector voltages of both input transistors at identical voltages and thereby effects the effects described above with the collector-base transitions of the input transistors such as 2 and 3 in Fig. 2 linked to eliminate non-linearity.

In Fig. 1 ist ein grundsätzliches Ausführungsbeispiel vorliegender Erfindung dargestellt. Dieses Ausführungs­ beispiel bildet einen Differenzverstärker 10 mit zwei NPN-Eingangstransistoren 2, 3, deren Emitter gemeinsam mit einer Stromquelle 4 verbunden sind. Eingangssignale e₁ und e₂ werden an die Basen der Transistoren 2 bzw. 3 angelegt. Der Kollektor des Transistors 2 ist mit der Basis eines NPN-Transistors 11 und mit dem Kollektor eines PNP-Transistors 16 verschaltet. Der Kollektor des Transistors 3 ist über eine Ausgangsleitung 5, auf der ein Ausgangssignal e_o erzeugt wird, mit der Basis eines NPN-Transistors 12 und mit einem Anschluß eines Wider­ stands 13 (mit einem Widerstandswert R₂) verbunden. Die Emitter der Transistoren 11 und 12 sind gemeinsam mit einer Stromquelle 15 verschaltet. Der Kollektor des Transistors 11 ist mit V+ verbunden. Der Kollektor des Transistors 12 ist über eine Leitung 17 mit der Basis des Transistors 16 und mit einem Anschluß eines Wider­ stands 14 (mit einem Widerstandswert R₁) verbunden. Der Emitter des Transistors 16 ist mit V+ verknüpft. An­ schlüsse der Widerstände 13, 14 sind mit V+ verbunden. In Fig. 1 a basic embodiment of the present invention is shown. This embodiment example forms a differential amplifier 10 with two NPN input transistors 2 , 3 , the emitters of which are connected together to a current source 4 . Input signals e ₁ and e ₂ are applied to the bases of transistors 2 and 3 , respectively. The collector of transistor 2 is connected to the base of an NPN transistor 11 and to the collector of a PNP transistor 16 . The collector of transistor 3 is connected via an output line 5 , on which an output signal e _{o is} generated, to the base of an NPN transistor 12 and to a connection of a resistor 13 (with a resistance value R ₂ ). The emitters of transistors 11 and 12 are connected together to a current source 15 . The collector of transistor 11 is connected to V +. The collector of transistor 12 is connected via a line 17 to the base of transistor 16 and to a terminal of a resistor 14 (with a resistance value R ₁ ). The emitter of transistor 16 is linked to V +. At connections of the resistors 13 , 14 are connected to V +.

Die die Transistoren 2 und 3 enthaltende Differenzstufe wird als "primäre oder erste Differenzstufe 2, 3" und die die Transistoren 11 und 12 enthaltende Stufe als "sekundäre oder zweite Differenzstufe 11, 12" bezeich­ net.The differential stage containing transistors 2 and 3 is referred to as "primary or first differential stage 2 , 3 " and the stage containing transistors 11 and 12 is referred to as "secondary or second differential stage 11 , 12 ".

Der vorstehend beschriebene Differenzverstärker 10 ver­ ringert die Verzerrung durch weitgehendes Entfernen von Differenzsignalen von den Übergängen der Transistoren 2 und 3. Die in die erste Differenzstufe 2, 3 "eingebet­ tete" zweite Differenzstufe 11, 12 ist derart verschal­ tet, daß eine Gegenkopplungssteuerung hoher Verstärkung bezüglich der Kollektorspannung des Transistors 2 er­ zielt wird. Diese Rückkopplung zwingt die Kollektor­ spannung des Transistors 2 dazu, exakt der Kollektor­ spannung des Transistors 3 zu folgen, da die Arbeits­ weise der zweiten Differenzstufe 11, 12 die an die Ba­ sen der Transistoren 11 und 12 angelegten Eingangsspan­ nungen auf gleichen Werten zu halten versucht. Die Kol­ lektoren der Transistoren 2 und 3 haben daher angepaßte bzw. übereinstimmende Stromverluste zu ihren bzw. be­ züglich ihrer nichtlinearen Impedanzen. Da kein Unter­ schied in diesen Verlusten vorliegt, wird folglich auch kein Differenzstrom zwischen den Kollektorströmen der Transistoren 2 und 3 erzeugt. Jeder derartige Diffe­ renzstrom würde eine Differenzspannung zwischen den Eingängen der ersten Differenzstufe erfordern. Wenn ein solcher Differenzstrom von nichtlinearen Impedanzen herrührt, ist die resultierende Eingangsspannung gleichfalls nichtlinear und stellt ein Verzerrungssi­ gnal dar. Durch Symmetrieren bzw. Ausgleichen der Kol­ lektorstromverluste zu nichtlinearen Impedanzen wird kein Differenzstrom hervorgerufen. Solche Stromverluste haben nun Gleichtakt-Natur statt differentieller bzw. Gegentakt-Natur und werden als solche aufgrund der Gleichtaktunterdrückung der ersten Differenzstufe 2, 3 unterdrückt. Eine Verzerrung aufgrund von Unterschieden der Kollektor-Basis-Spannungssignale der Transistoren 2 und 3 wird folglich aufgrund dieser Gleichtakt-Unter­ drückung beseitigt.The above-described differential amplifier 10 reduces the distortion by largely removing differential signals from the transitions of the transistors 2 and 3 . The in the first differential stage 2 , 3 "embedded" second differential stage 11 , 12 is switched in such a way that a negative feedback control of high gain with respect to the collector voltage of the transistor 2 is aimed. This feedback forces the collector voltage of the transistor 2 to exactly follow the collector voltage of the transistor 3 , since the working way of the second differential stage 11 , 12 tries to keep the input voltages applied to the bases of the transistors 11 and 12 at the same values . The Kol lectors of transistors 2 and 3 therefore have matched or matching current losses to their or with respect to their non-linear impedances. Since there is no difference in these losses, consequently no differential current is generated between the collector currents of transistors 2 and 3 . Any such differential current would require a differential voltage between the inputs of the first differential stage. If such a differential current results from non-linear impedances, the resulting input voltage is also non-linear and represents a distortion signal. By symmetrizing or compensating the collector current losses to non-linear impedances, no differential current is produced. Such current losses now have a common mode nature instead of a differential or push mode nature and are suppressed as such due to the common mode suppression of the first differential stage 2 , 3 . Distortion due to differences in the collector base voltage signals of transistors 2 and 3 is consequently eliminated due to this common mode rejection.

Verzerrungen aufgrund von Emitter-Basis-Spannungsverän­ derungen werden als Ergebnis einer stark erhöhten Schaltungsverstärkung der in Fig. 1 gezeigten Anord­ nung beseitigt. Die Gesamtverstärkung des Differenzver­ stärkers 10 ist so hoch, daß eine sehr kleine Diffe­ renzeingangsspannung e₂-e₁ erforderlich ist, um den gewünschten maximalen Wert von e_o hervorzurufen. Die Transistoren 2 und 3 haben deshalb virtuell bzw. im we­ sentlichen identische Ströme und arbeiten damit bei na­ hezu demselben Punkt ihrer identischen Strom-Spannungs- Kennlinien; der Betrieb oder Arbeitspunkt liegt sehr nahe beim Ursprung der Übertragungskurve gemäß Fig. 1A, bei dem die Kurve 7 verhältnismäßig linear ist. Diese durch Emitter-Basis-Signalspannungen hervorgeru­ fene Verzerrung wird als Ergebnis der stark erhöhten Schaltungsverstärkung unterdrückt.Distortions due to emitter-base voltage changes are eliminated as a result of a greatly increased circuit gain of the arrangement shown in FIG. 1. The total gain of the differential amplifier 10 is so high that a very small differential input voltage e ₂ -e _{1 is} required to produce the desired maximum value of e _o . The transistors 2 and 3 therefore have virtually or essentially identical currents and thus operate at almost the same point in their identical current-voltage characteristics; the operation or operating point is very close to the origin of the transmission curve according to FIG. 1A, at which curve 7 is relatively linear. This distortion caused by emitter-base signal voltages is suppressed as a result of the greatly increased circuit gain.

Weiterhin wird bei vorliegender Erfindung eine Schal­ tungsverstärkung erzeugt, die wesentlich höher als die theoretische Verstärkung der bekannten Schaltung gemäß Fig. 1 ist. Die Spannungsverstärkung des Differenzver­ stärkers 10 gemäß Fig. 1 ist das Produkt aus den Ver­ stärkungen der beiden Differenzstufen, multipliziert mit der Verstärkung des Emitterschaltungs-Transistors 16. Der Transistor 16 dient als Last für den Transistor 2 und wird zusätzlich durch die zweite Differenzstufe getrieben und trägt weiterhin zur Verstärkung bei der Rückkopplungssteuerung bei. Diese Verstärkung ist g_m16 (R_o2 | | R_o16, wobei R_o2 und R_o16 die Ausgangswiderstände des Transistors 2 und des Transistors 16 bezeichnen. (Das Symbol "| |" bedeutet "parallel zu".) Die Spannungsverstärkungen der Differenzstufen betragen (g_m2 | | g_m3)R₂ und (g_m11 | | g_m12)R₁. Damit beträgt die Netto-Spannungsverstärkung für die Anordnung gemäß Fig. 2:Furthermore, a circuit gain is generated in the present invention, which is substantially higher than the theoretical gain of the known circuit shown in FIG. 1. The voltage gain of Differenzver stärkers 10 of FIG. 1 is the product of the Ver reinforcements of the two differential stages multiplied by the gain of the common emitter transistor 16. The transistor 16 serves as a load for the transistor 2 and is additionally driven by the second differential stage and continues to contribute to the gain in the feedback control. This amplification is g _m16 (R _o2 | | R _o16 , where R _o2 and R _{o16 denote} the output resistances of transistor 2 and transistor 16. (The symbol "| |" means "in parallel with".) The voltage amplifications of the differential stages are ( g _m2 | | g _m3 ) R₂ and (g _m11 | | g _m12 ) _R₁.Thus , the net voltage _gain for the arrangement according to FIG. 2 is:

A = (g_m2 | | g_m3) (g_m11 | | g_m12)g_m16R₁R₂(R_o2 | | R_o16).A = (g _m2 | | g _m3 ) (g _m11 | | g _m12 ) g _m16 R₁R₂ (R _o2 | | R _o16 ).

Die Verstärkung der Schaltung gemäß Fig. 1 ist auf­ grund der drei Verstärkungsstufen, statt zwei, be­ trächtlich höher als die der bekannten Schaltung gemäß US-PS 48 97 611.The gain of the circuit of FIG. 1 is on the basis of the three amplification stages, instead of two, corridoor be higher than that of the known circuit according to US-PS 48 97 611.

In Fig. 3 ist ein weiteres Ausführungsbeispiel 10A ge­ zeigt, bei dem der Lastwiderstand 13 des Transistors 3 durch einen PNP-Transistor 13A ersetzt ist. Die nicht­ lineare Ausgangsimpedanz des Transistors 13A gleicht den Effekt der nichtlinearen Ausgangsimpedanz des Tran­ sistors 16 aus. Genauer gesagt, erzeugt die nichtline­ are Ausgangsimpedanz des Transistors 13A ihre eigenen Verzerrungswirkungen, die den Verzerrungswirkungen der identischen nichtlinearen Ausgangsimpedanz des Transi­ stors 16 entgegenwirken. Die Basis des Transistors 16 kann alternativ auch durch eine feste Spannungsquelle vorgespannt werden. Die gezeigte Verbindung ist demge­ genüber aber einfach und trägt zur weiteren Spannungs­ verstärkung bei, die von der durch den Transistor 13A hervorgerufenen Mitkopplung zur Basis des Transistors 12 herrührt. Die Schaltung gemäß Fig. 3 ruft ein ge­ ringes Maß von Mitkopplung hervor, die in der die Tran­ sistoren 12 und 13A enthaltenden Schleife entsteht, ob­ wohl das Ausmaß der hierdruch erzielten Verstärkung mi­ nimal ist im Vergleich zum Ausmaß der Gegenkopplung zwischen e_o und e₁. Beispielsweise kann die Gegenkopp­ lungskomponente der Schaltung eine Verstärkungserhöhung von 68 dB hervorrufen, die durch zusätzliche, von der Mitkopplung der Schaltung herrührende 12 dB an Verstär­ kungsgewinn ergänzt wird. Normalerweise wird eine Mit­ kopplung vermieden, aber in diesem Fall ist die resul­ tierende zusätzliche Verstärkung klein (um einen Faktor von ungefähr 400 kleiner) im Vergleich zu der Verstär­ kung, die bereits durch die Gegenkopplung erzielt wird. Die insgesamt dominierende Gegenkopplung führt zu sehr viel höherem "Wohlverhalten" des Schaltungsbetriebs.In Fig. 3 another embodiment 10 A is shown ge, in which the load resistor 13 of the transistor 3 is replaced by a PNP transistor 13 A. The non-linear output impedance of the transistor 13 A compensates for the effect of the non-linear output impedance of the transistor 16 . More specifically, the non-linear output impedance of transistor 13 A generates its own distortion effects, which counteract the distortion effects of the identical non-linear output impedance of transistor 16 . The base of transistor 16 can alternatively be biased by a fixed voltage source. The connection shown is, however, compared to simple and contributes to the further voltage amplification that results from the positive feedback caused by the transistor 13 A to the base of the transistor 12 . The circuit of FIG. 3 retrieves a ge ring degree of positive feedback indicates arises in the Tran sistoren 12 and 13 A-containing loop, whether probably the extent of hierdruch gain achieved mi nimal is compared to the extent of the negative feedback between e _o and e ₁ . For example, the negative feedback component of the circuit can produce a gain increase of 68 dB, which is supplemented by additional gain resulting from the positive feedback of the circuit. Normally, positive feedback is avoided, but in this case the resulting additional gain is small (a factor of around 400 smaller) compared to the gain already achieved by the negative feedback. The overall dominant negative feedback leads to a much higher "good behavior" of the circuit operation.

Ein weiteres Ausführungsbeispiel der Erfindung ist in Fig. 4 dargestellt, bei dem ein Widerstand 21 zwischen die Emitter der Transistoren 16, 13A und V+ geschaltet und der Widerstand 14 direkt mit V+ verbunden ist. Die­ ses Ausführungsbeispiel führt zu erhöhter Schaltungs­ verstärkung, da die Transistoren 13A und 16 über ihre Emitter durch den Transistor 11 in Basisschaltung an­ gesteuert werden. Genauer gesagt, wird bei dieser Schaltung die Verstärkung vorteilhaft ausgenutzt, die am Kollektor des Transistors 11 erhältlich ist, um die Gesamtverstärkung der Schaltung zu erhöhen. Demgegen­ über ist der Kollektor bei den zuvor beschriebenen Aus­ führungsbeispielen einfach mit V+ verbunden. Gemäß Fig. F4 werden die Emitter der Transistoren 13A und 16 durch den Kollektor des Transistors 11 angesteuert, so daß die zur Verfügung stehende Verstärkung genutzt statt vergeudet wird. Dies führt nicht nur zu erhöhter Schaltungsverstärkung, sondern es wird auch durch Trei­ ben bzw. Ansteuern der Emitter der Transistoren 13A und 16 anstelle von deren Basen eine wesentlich höhere Bandbreite - wegen der gemeinsamen Basisansteuerung oder Basisschaltung der Transistoren 13A und 16 - er­ zielt. Der Kollektor des Transistors 12 steuert die Ba­ sen der Transistoren 13A und 16 an und treibt diese in Emitterschaltung-Betrieb mit geringerer Bandbreite. Al­ ternativ kann der Kollektor des Transistors 12 mit V+ Verbunden werden und die Transistoren 13A und 16 ledig­ lich über ihre Emitter durch den Kollektor des Transi­ stors 11 gesteuert werden, während die Basen der Tran­ sistoren 13A und 16 mit einer festen Vorspannung ver­ bunden sein könnten. Dieses Ausführungsbeispiel führt gleichfalls zu größerer Bandbreite aufgrund der Emit­ terschaltungsanordnung der Transistoren 13A und 16.Another embodiment of the invention is shown in FIG. 4, in which a resistor 21 is connected between the emitters of transistors 16 , 13 A and V + and resistor 14 is connected directly to V +. This embodiment leads to increased circuit gain, since the transistors 13 A and 16 are controlled via their emitters by the transistor 11 in the basic circuit. More precisely, the gain that is available at the collector of the transistor 11 is advantageously used in this circuit in order to increase the overall gain of the circuit. In contrast, the collector in the previously described exemplary embodiments is simply connected to V +. Referring to FIG. F4 the emitters of the transistors 13 A and driven by the collector of the transistor 11 16 so that the time available to gain used instead is wasted. This not only leads to increased circuit gain, but it is also by driving or driving the emitters of transistors 13 A and 16 instead of their bases, a much higher bandwidth - because of the common basic control or basic switching of transistors 13 A and 16 - he aims . The collector of the transistor 12 controls the Ba sen of the transistors 13 A and 16 and drives them in emitter circuit operation with a smaller bandwidth. Al ternatively, the collector of the transistor 12 can be connected to V + and the transistors 13 A and 16 can be controlled only via their emitters by the collector of the transistor 11 , while the bases of the transistors 13 A and 16 are connected with a fixed bias voltage could be. This embodiment also leads to greater bandwidth due to the emitter circuit arrangement of transistors 13 A and 16 .

Das in Fig. 5 gezeigte Ausführungsbeispiel 10C der Er­ findung führt zu sogar noch größerer Bandbreite als die Schaltung gemäß Fig. 4, und zwar durch Hinzufügung von Emitter-Degenerationswiderständen bzw. -Rückkopplungs­ widerständen 22 und 23 in Reihe mit den Emittern der Transistoren 11 bzw. 12. Bei niedrigen Frequenzen ver­ ringern die Widerstände 22 und 23 die Verstärkung der zweiten Differenzstufe 11, 12, was zu höherer Bandbrei­ te führt. Bei höheren Frequenzen bewirkt eine Kapazität oder ein Kondensator 24 eine Bypassumgehung der Wider­ stände 22 und 23 zur Erhöhung des Verstärkungsfaktors, wodurch eine "Antwort-Nullstelle" gebildet wird, die so festgelegt werden kann, daß sie die zweite Polstelle der Differenzverstärkerstufe 10C auslöscht (hierbei sollte berücksichtigt werden, daß die Verstärkung einer Differenzstufe grob angenähert gleich der durch die Im­ pedanz der Emitterschaltungen dividierten Impedanz der Kollektorschaltungen oder A=Z_C/Z_E ist, wobei A die Ver­ stärkung der Differenzstufe, Z_C die Impedanz der Kol­ lektorschaltung und Z_E die Impedanz der Emitterschal­ tung bezeichnen. Gemäß Fig. 5 besitzt die zweite Stufe einen Emitterschaltungswiderstand Z_E von R₃+R₄, was die Niederfrequenz-Emitterschaltungsimpedanz einstellt bzw. festlegt. Die Verstärkung bei niedrigen Frequenzen be­ trägt damit A=Z_C/(R₃+R₄). Bei einer um einiges höheren Frequenz bildet der Kondensator 24 mit dem Widerstand (R₃+R₄) einen Pol, was zu einer Dämpfung (rolloff) der Emitterimpedanz führt. Der Nenner der Verstärkungs- Gleichung nimmt folglich mit der Frequenz ab. Dies be­ deutet, daß die Verstärkung A mit der Frequenz in der­ selben Rate, wie der Nenner abnimmt, zunimmt. Die an­ steigende Verstärkung ist ein Zeichen einer Antwort- Nullstelle in der Verstärkungsantwort bzw. im Verstär­ kungsverhalten. Ein Pol der Emitterschaltungsimpedanz ist somit eine Nullstelle für die Stufenverstärkung.)The embodiment 10 C shown in FIG. 5 of the invention leads to even greater bandwidth than the circuit according to FIG. 4, by adding emitter degeneration resistors or feedback resistors 22 and 23 in series with the emitters of transistors 11 or 12 . At low frequencies, the resistors 22 and 23 reduce the gain of the second differential stage 11 , 12 , which leads to higher bandwidth. At higher frequencies causes a capacitance or capacitor 24 is a bypass bypassing the abutment stands 22 and 23 to increase the gain, thus a "reply-zero" is formed, which can be set so that it cancels the second pole of the differential amplifier stage 10 C ( it should be taken into account that the gain of a differential stage is roughly equal to the divided by the impedance of the emitter circuits divided impedance of the collector circuits or A = Z _C / Z _E , where A is the gain of the differential stage, Z _C the impedance of the collector circuit and Z _e denote the impedance of the emitter TIC. in FIG. 5, the second stage has an emitter circuit impedance Z _e of R ₃ + R _4, which low-frequency emitter circuit impedance adjusts or sets. the gain at low frequencies be thus contributes a = Z _C / (R ₃ + R ₄ ) At a somewhat higher frequency, the capacitor 24 forms with the wid (R ₃ + R ₄ ) a pole, which leads to a damping (rolloff) of the emitter impedance. The denominator of the gain equation consequently decreases with frequency. This means that the gain A increases with the frequency at the same rate as the denominator decreases. The increasing gain is a sign of a response zero in the gain response or in the gain behavior. One pole of the emitter circuit impedance is therefore a zero for the step gain.)

Das in Fig. 6 gezeigte Ausführungsbeispiel 10D benutzt einen "Falt-Kaskoden-(folded cascode)"-Differenzver­ stärker, bei dem die Basen der Transistoren 2 und 3 mit fester Vorspannung 25 verbunden sind. Ein Differenzver­ stärker enthält PNP-Transistoren 26 und 27, eine Strom­ quelle 28 und Lastwiderstände 31 und 32. Eingangssi­ gnale e₁ und e₂ werden an die Basen der Transistoren 26 bzw. 27 angelegt. "Zwischen"-Ausgangssignalströme in Leitungen 33 und 34 werden direkt zu den Emittern der Transistoren 2 bzw. 3 geführt, und zwar in Reaktion auf das Differenzsignal e₂-e₁. Die Transistoren 2 und 3 wirken als Kaskoden-Transistoren, die durch die Span­ nungsquelle 25 vorgespannt sind. Eine sehr niedrige Emitterimpedanz der Transistoren 2 und 3 wird den Kol­ lektoren der Transistoren 26 und 27 dargeboten und führt zu sehr kleinen Signalveränderungen der Emitter der Transistoren 2 und 3. Die gemeinsame Basisverschal­ tung der Transistoren 2 und 3 bewirkt eine sehr hohe Bandbreite. Die Schaltung 10D gemäß Fig. 6 erlaubt die Erzielung einer Verstärkung von 100 dB bei einer Fre­ quenz von 10 Mhz bei Einsatz des billigsten durch die Anmelderin verwendeten Herstellungsverfahrens zur Her­ stellung monolithischer integrierter Analogschaltungen. Dieses Leistungsvermögen dürfte sehr eindrucksvoll sein.The embodiment 10 D shown in FIG. 6 uses a “folded cascode” difference amplifier, in which the bases of the transistors 2 and 3 are connected to a fixed bias voltage 25 . A difference amplifier contains PNP transistors 26 and 27 , a current source 28 and load resistors 31 and 32 . Input signals e ₁ and e ₂ are applied to the bases of transistors 26 and 27 , respectively. "Between" output signal currents in lines 33 and 34 are fed directly to the emitters of transistors 2 and 3 , respectively, in response to the difference signal e ₂ -e ₁ . The transistors 2 and 3 act as cascode transistors which are biased by the voltage source 25 . A very low emitter impedance of transistors 2 and 3 is presented to the collectors of transistors 26 and 27 and leads to very small signal changes in the emitters of transistors 2 and 3 . The common Basisverschal device of transistors 2 and 3 causes a very high bandwidth. The circuit 10 D shown in FIG. 6 allows the gain of 100 dB at a frequency of 10 Mhz using the cheapest manufacturing method used by the applicant for the manufacture of monolithic integrated analog circuits. This capability is likely to be very impressive.

Das Ausführungsbeispiel 10E gemäß Fig. 7 arbeitet im wesentlichen identisch wie das Ausführungsbeispiel 10D gemäß Fig. 6. Bei den Fig. 6 und 7 liegen analoge Vorspannungs- und Signal-Bedingungen vor. Hinsichtlich Vorspannungsbedingungen ist die Schaltung gemäß Fig. 7 identisch mit der gemäß Fig. 6, mit der Ausnahme, daß die Punkte der Festvorspannung und der Verzerrungskor­ rekturansteuerung ausgetauscht sind. Gemäß Fig. 6 er­ zeugt die Vorspannung V_B verhältnismäßig feste bzw. gleichbleibende Spannungen am Widerstand 31 (R₅) und am Widerstand 32 (R₆). Die resultierenden Widerstands­ ströme werden über die Transistoren 2 bzw. 26 und die Transistoren 3 bzw. 27 zugeführt. Die Vorspannungs­ ströme in den Transistoren 26 und 27 sind durch eine Stromquelle 28 festgelegt. Damit müssen die Ströme über die Transistoren 2 und 3 zugeführt werden, um einen Un­ terschied in den Strömen in R₅ und R₆ hervorzurufen. Durch die durch diese Transistoren gezogenen resultie­ renden Ströme werden die Transistoren 11 und 12 stimu­ liert bzw. gesteuert, wodurch die zweite Stufe zum An­ legen geeigneter Treibersignale an die Transistoren 13A und 16 veranlaßt wird. Die letzteren Transistoren stel­ len dann die von den Transistoren 2 und 3 geforderten Ströme bereit.The embodiment 10 E according to FIG. 7 works essentially identically to the embodiment 10 D according to FIG. 6. In FIGS. 6 and 7 there are analog bias and signal conditions. With regard to the bias circuit 7 is shown in FIG. Identical to that shown in FIG. 6, except that the points of the fixed bias voltage and the Verzerrungskor are exchanged rekturansteuerung. Referring to FIG. 6 it demonstrates the bias voltage V _B relatively fixed or constant voltage across the resistor 31 (R ₅₎ and the resistor 32 _(R6). The resulting resistance currents are supplied via transistors 2 and 26 and transistors 3 and 27, respectively. The bias currents in transistors 26 and 27 are determined by a current source 28 . The currents must therefore be supplied via transistors 2 and 3 in order to produce a difference in the currents in R ₅ and R ₆ . By the resultant currents drawn by these transistors, the transistors 11 and 12 are stimu lated or controlled, whereby the second stage for applying suitable driver signals to the transistors 13 A and 16 is caused. The latter transistors then provide the currents required by transistors 2 and 3 .

Bei der Schaltung gemäß Fig. 7 sind die festgelegten und gesteuerten Vorspannungssteuerungen umgekehrt. Stromquellen 37 und 39 stellen die Quelle für feste Vorspannung bzw. Voreinstellung der Kaskodenseite der Stufe dar. Diese Stromquellen stimulieren bzw. steuern die Transistoren 11 und 12, wodurch die zweite Stufe zum Ansteuern der Kaskoden-Transistoren 2 und 3 veran­ laßt wird. Die letzteren Transistoren nehmen dann die durch die Stromquellen 37 und 39 zugeführten Ströme auf und führen diese Ströme den Widerständen R₅ und R₆ zu. Diesen Widerständen werden weiterhin Ströme von den Transistoren 26 und 27 in der gleichen Weise zugeführt, wie dies zuvor anhand Fig. 6 beschrieben wurde.In the circuit of FIG. 7, the set and controlled bias controls are reversed. Current sources 37 and 39 represent the source for fixed biasing or presetting of the cascode side of the stage. These current sources stimulate or control transistors 11 and 12 , whereby the second stage is actuated for cascode transistors 2 and 3 . The latter transistors then receive the currents supplied by the current sources 37 and 39 and feed these currents to the resistors R ₅ and R ₆ . Currents from the transistors 26 and 27 continue to be supplied to these resistors in the same manner as was previously described with reference to FIG. 6.

Unter Signalzuständen, d. h. beim Anlegen von Signalen, bewirkt die durch die zweite Stufe hinzugefügte Ver­ stärkung wiederum eine starke Verringerung des Ein­ gangssignals der ersten Stufe. Dies bewirkt seinerseits eine starke Verringerung des Unterschieds der Ströme in den Transistoren 26 und 27. Bei der Schaltung gemäß Fig. 6 werden die Signalströme der Transistoren 26 und 27 über die Transistoren 2 und 3 zugeführt, um die Ba­ sen der Transistoren 11 und 12 zu treiben. Jeder Unter­ schied in diesen Signalströmen muß durch die Basen der Transistoren 11 und 12 absorbiert bzw. aufgenommen wer­ den, da die Transistoren 13A und 16 gleiche Ströme zu diesen gleichen Basen zuführen. Für die Transistoren 13A und 16 ist ein sehr geringer Unterschied im Basis­ strom erforderlich, um die Ausgangsspannung e_o zu er­ zeugen. Folglich wird nur ein sehr kleines Signal e₁-e₂ benötigt, um den Basisstromunterschied für die Transi­ storen 11 und 12 bereitzustellen und hierdurch e_o zu unterstützen.Under signal states, ie when applying signals, the amplification added by the second stage in turn causes a strong reduction in the input signal of the first stage. This in turn causes the difference in currents in transistors 26 and 27 to be greatly reduced. In the circuit of Fig. 6, the signal currents of the transistors are supplied to 26 and 27 through the transistors 2 and 3 to the Ba sen of the transistors 11 and 12 to drive. Any difference in these signal currents must be absorbed or absorbed by the bases of transistors 11 and 12 , since the transistors 13 A and 16 supply the same currents to these same bases. For the transistors 13 A and 16 , a very small difference in the base current is required to generate the output voltage e _o . Consequently, only a very small signal e ₁ -e _{2 is} required to provide the base current difference for the transistors 11 and 12 and thereby to support e _o .

Ein ähnliches Signalverhalten tritt bei der Schaltung gemäß Fig. 7 auf. Die Ströme der Transistoren 26 und 27 fließen wiederum über die Transistoren 2 und 3, wo­ bei diese Ströme die Basen der Transistoren 11 und 12 treiben. Jeder Unterschied in diesen Strömen muß durch die Basen der Transistoren 11 und 12 absorbiert bzw. aufgenommen werden, da die Stromquellen 37 und 39 die­ sen gleichen Basen gleiche Ströme zuführen. Für die Transistoren 11 und 12 ist somit wiederum nur ein klei­ ner Basisstromunterschied erforderlich, um e_o auszubil­ den.A similar signal behavior occurs in the circuit according to FIG. 7. The currents of transistors 26 and 27 in turn flow via transistors 2 and 3 , where the bases of transistors 11 and 12 drive these currents. Any difference in these currents must be absorbed by the bases of transistors 11 and 12 , since current sources 37 and 39 supply the same currents to the same bases. For the transistors 11 and 12 , in turn, only a small base current difference is required to train the _o .

Im Unterschied zur Schaltung gemäß Fig. 6, bei der an die Basen der Transistoren 2 und 3 eine feste Vorspan­ nung angelegt ist, wird bei der Schaltung gemäß Fig. 7 über die Stromquellen 37 bzw. 39 eine feste Vorspannung bzw. Vorerregung an die Kollektoren der Transistoren 2 bzw. 3 angelegt. Statt Lasten der Transistoren 2 und 3 zu treiben, werden die Basen und Emitter der Transisto­ ren 2 und 3 getrieben bzw. angesteuert. Dies ist eine alternative Anordnung, von der gleiches Verhalten wie bei der Schaltung gemäß Fig. 6 erwartet werden kann. Ein Vorteil hinsichtlich der Designauslegung könnte darin bestehen, daß die Stromquellen I₂, I₃ und I₄ der Stromquelle I₁ folgen (track) könnten. Darüber hinaus erlaubt die Schaltung gemäß Fig. 7 die Umkehrung des Leitungstyps der Transistoren 11 und 12, so daß der Vorteil unterschiedlicher Transistoreigenschaften aus­ genutzt werden kann.In contrast to the circuit according to FIG. 6, in which a fixed bias voltage is applied to the bases of the transistors 2 and 3, a fixed bias voltage or pre-excitation is applied to the collectors in the circuit according to FIG. 7 via the current sources 37 and 39, respectively of transistors 2 and 3 , respectively. Instead of driving loads on transistors 2 and 3 , the bases and emitters of transistors 2 and 3 are driven or driven. This is an alternative arrangement from which the same behavior as in the circuit according to FIG. 6 can be expected. An advantage with regard to the design design could be that the current sources I ₂ , I ₃ and I ₄ could follow the current source I ₁ (track). In addition, the circuit shown in FIG. 7 allows the conduction type of transistors 11 and 12 to be reversed, so that the advantage of different transistor properties can be exploited.

Die durch die Transistoren 2 und 3 gebildete Differenz­ stufe dient dazu, die Kollektoren der Transistoren 2 und 3 auf dasselbe Potential zu zwingen. Dies würde auch für die Transistoren zutreffen, die zur Erzeugung der Stromquellen I₃ und I₄ eingesetzt werden. Die nichtlineare Impedanz dieser Elemente würde ausglei­ chende Wirkung in der Schaltung aufgrund der Tatsache hervorrufen, daß das differentielle Treiben bzw. die differentielle Ansteuerung die Kollektoren der Transi­ storen 2 und 3 auf dasselbe Potential zwingt. Dies be­ wirkt es bezüglich des Kollektors des die Basen der Transistoren 2 und 3 treibenden Transistors 12 und des Kollektors des die Emitter-Rückführung (emitter return) für die Transistoren 2 und 3 treibenden Transistors 11.The difference formed by transistors 2 and 3 serves to force the collectors of transistors 2 and 3 to the same potential. This would also apply to the transistors used to generate the current sources I ₃ and I ₄ . The non-linear impedance of these elements would produce a compensating effect in the circuit due to the fact that the differential driving or the differential actuation forces the collectors of the transistors 2 and 3 to the same potential. This affects the collector of the bases of transistors 2 and 3 driving transistor 12 and the collector of emitter return for transistors 2 and 3 driving transistor 11 .

Die Erfindung unterscheidet sich vom Gegenstand der US-PS 48 97 611 durch Erzielung eines Schaltungs-Ver­ stärkungsfaktors, der gleich dem Produkt der Verstär­ kungsfaktoren der beiden ineinander verschachtelten Differenzstufen multipliziert mit dem Verstärkungsfak­ tor eines weiteren Transistors ist, wodurch effektiv drei Verstärkungsstufen in einer Differenzstufe vorhan­ den sind. Vorliegende Erfindung bringt deshalb be­ trächtlich höhere Verstärkung und damit verknüpfte Ver­ ringerung der durch unterschiedliche Emitter-Basis- Übergangsspannungen der Eingangstransistoren erzeugten Verzerrung, als es beim nächstkommenden Stand der Tech­ nik erzielbar ist. Weiterhin unterscheidet sich vorlie­ gende Erfindung vom Gegenstand der OS-PS 48 97 611 durch Bereitstellung einer Schaltungssteuerung, die primär über die Steuerung der negativen anstelle der positiven Rückkopplung erfolgt. Einige Ausführungsbei­ spiele der Erfindung sind mit einer Rückkopplung verse­ hen, die eine verhältnismäßig geringe Mitkopplungskom­ ponente enthält und sich "wohl verhält", d. h. gutes Verhalten zeigt, und es ist nicht erforderlich, daß die Schaltungsauslegung sich von theoretischen Parameter­ grenzen entfernt.The invention differs from the subject of US-PS 48 97 611 by achieving a circuit Ver strength factor, which is equal to the product of the ampl factors of the two nested into each other Difference levels multiplied by the gain factor gate of another transistor, which is effective three amplification levels in a differential level exist that are. The present invention therefore brings considerably higher gain and associated ver reduction of the through different emitter base Transition voltages of the input transistors generated Distortion when it came to the next level of tech nik is achievable. Furthermore differs here Invention of the subject of OS-PS 48 97 611 by providing circuit control that  primarily about controlling the negative instead of the positive feedback occurs. Some execution examples games of the invention are verse with feedback hen a relatively low Mitkopplungskom contains component and "behaves well", i. H. good Behavior shows, and it is not required that the Circuit design is different from theoretical parameters borders removed.

Claims (9)

1. Differenzverstärkerschaltung mit geringer Verzer­ rung, mit folgenden Merkmalen:

• a) einem ersten (2) und einem zweiten (3) Transistor einer ersten Differenzschaltungsstufe und einer Einrichtung zum Anlegen eines Differenz-Eingangs­ signals zwischen Steuerelektroden des ersten und des zweiten Transistors,
• b) einer Einrichtung (11, 12) zum Anlegen ei­ nes von der ersten Differenzschaltungsstufe erzeugten Differenz-Ausgangssignals zwischen Steuerelektroden ei­ nes dritten und eines vierten Transistors einer zweiten Differenzschaltungsstufe und
• c) einer Einrichtung zum Anlegen eines von der zweiten Differenzschaltungsstufe erzeugten Aus­ gangssignals an eine Steuerelektrode eines fünften Transistors (16) mit einer mit einer Versorgungsspan­ nungsleitung verbundenen ersten stromführenden Elek­ trode und einer mit den Steuerelektroden des dritten oder vierten Transistors gekoppelten zweiten stromfüh­ renden Elektrode, um im wesentlichen gleiche Spannungen an den zweiten stromführenden Elektroden des ersten und zweiten Transistors beizubehalten.

1. Differential amplifier circuit with little distortion, with the following features:

• a) a first ( 2 ) and a second ( 3 ) transistor of a first differential circuit stage and a device for applying a differential input signal between control electrodes of the first and second transistors,
• b) a device ( 11 , 12 ) for applying a differential output signal generated by the first differential circuit stage between control electrodes of a third and a fourth transistor of a second differential circuit stage and
• c) a device for applying an output signal generated by the second differential circuit stage to a control electrode of a fifth transistor ( 16 ) having a first current-carrying electrode connected to a supply voltage line and a second current-carrying electrode coupled to the control electrodes of the third or fourth transistor, to maintain substantially equal voltages on the second current carrying electrodes of the first and second transistors.

2. Differenzverstärkerschaltung mit geringer Verzer­ rung, mit folgenden Merkmalen:

• a) einer ersten Differenzschaltungsstufe mit einem ersten und einem zweiten Transistor (2, 3), die jeweils erste und zweite stromführende Elektroden und eine Steuerelektrode aufweisen, einer mit den ersten stromführenden Elektroden des ersten und des zweiten Transistors gekoppelten ersten Stromquelle (4) und ei­ ner mit der zweiten stromführenden Elektrode des zwei­ ten Transistors gekoppelten ersten Lasteinrichtung (13),
• b) einer zweiten Differenzschaltungsstufe mit einem dritten und einem vierten Transistor (11, 12), die jeweils erste und zweite stromführende Elektroden und eine Steuerelektrode aufweisen, einer mit den er­ sten stromführenden Elektroden des dritten und vierten Transistors gekoppelten zweiten Stromquelle (15), einer Einrichtung zum Koppeln der Basiselektroden des dritten und vierten Transistors mit den zweiten stromführenden Elektroden des ersten bzw. zweiten Transistors und ei­ ner mit den zweiten stromführenden Elektroden des vier­ ten Transistors gekoppelten zweiten Lasteinrichtung (14),
• c) einem fünften Transistor (16) mit ersten und zweiten, mit einer Versorgungsspannungsleitung bzw. der Steuerelektrode des dritten Transistors (11) gekop­ pelten stromführenden Elektroden und einer mit der zweiten stromführenden Elektrode des vierten Transi­ stors (12) gekoppelten Steuerelektrode,

2. Differential amplifier circuit with little distortion, with the following features:

• a) a first differential circuit stage with a first and a second transistor ( 2 , 3 ), each having first and second current-carrying electrodes and a control electrode, a first current source ( 4 ) coupled to the first current-carrying electrodes of the first and second transistor ( 4 ) and ei ner coupled to the second current-carrying electrode of the second transistor first load device ( 13 ),
• b) a second differential circuit stage with a third and a fourth transistor ( 11 , 12 ), each having first and second current-carrying electrodes and a control electrode, one with the first current-carrying electrodes of the third and fourth transistor coupled to a second current source ( 15 ), one Device for coupling the base electrodes of the third and fourth transistor to the second current-carrying electrodes of the first and second transistor and a second load device ( 14 ) coupled to the second current-carrying electrodes of the fourth transistor,
• c) a fifth transistor ( 16 ) with first and second, with a supply voltage line or the control electrode of the third transistor ( 11 ) coupled current-carrying electrodes and a control electrode coupled to the second current-carrying electrode of the fourth transistor ( 12 ),

wobei die zweite Differenzschaltungsstufe die zweiten stromführenden Elektroden des ersten und zweiten Tran­ sistors bei im wesentlichen gleichen Spannungen hält, um eine Verzerrung aufgrund von Unterschieden in den Spannungen zwischen der Steuerelektrode und der zweiten stromführenden Elektrode des ersten und zweiten Transi­ stors zu verringern, und wobei der fünfte Transistor eine Verstärkung bewirkt, die die kombinierten Verstär­ kungen der ersten und zweiten Differenzschaltungsstufen multipliziert, um eine zwischen den Steuerelektroden des ersten und zweiten Transistors für die Erzeugung einer vorbestimmten Ausgangsspannung an der stromfüh­ renden Elektrode des zweiten Transistors erforderliche Differenzeingangsspannung zu reduzieren.the second differential circuit stage being the second current-carrying electrodes of the first and second tran keeps the transistor at substantially the same voltage, a distortion due to differences in the Voltages between the control electrode and the second current-carrying electrode of the first and second transi reduce stors, and being the fifth transistor causes a gain that the combined gain of the first and second differential circuit stages multiplied by one between the control electrodes of the first and second transistors for generation  a predetermined output voltage at the current renden electrode of the second transistor required Reduce differential input voltage. 3. Differenzverstärkerschaltung nach Anspruch 2, da­ durch gekennzeichnet, daß der erste, zweite, dritte, vierte und fünfte Transistor bipolare Transistoren sind.3. Differential amplifier circuit according to claim 2, there characterized in that the first, second, third, fourth and fifth transistor bipolar transistors are. 4. Differenzverstärkerschaltung nach Anspruch 3, da­ durch gekennzeichnet, daß der erste, zweite, dritte und vierte Transistor NPN-Transistoren sind und der fünfte Transistor ein PNP-Transistor ist, und daß die ersten stromführenden Elektroden Emitter, die zweiten strom­ führenden Elektroden Kollektoren und die Steuerelektro­ den Basen sind.4. Differential amplifier circuit according to claim 3, there characterized in that the first, second, third and fourth transistor are NPN transistors and the fifth Transistor is a PNP transistor, and that the first current-carrying electrodes emitter, the second current leading electrode collectors and the control electro the bases are. 5. Differenzverstärkerschaltung nach Anspruch 4, da­ durch gekennzeichnet, daß die erste Lasteinrichtung einen sechsten Transistor aufweist, der eine mit der Basis des fünften Transistors gekoppelte Basis und einen mit dem Kollektor des zweiten Transistors gekop­ pelten Kollektor umfaßt.5. Differential amplifier circuit according to claim 4, there characterized in that the first load device has a sixth transistor, one with the Base of the fifth transistor coupled base and one coupled to the collector of the second transistor pelt collector includes. 6. Differenzverstärkerschaltung nach Anspruch 5, ge­ kennzeichnet durch erste und zweite Widerstände, die Emitter-Degenerations- oder -Rückkopplungswiderstände bilden und die zweite Stromquelle mit den Emittern des dritten bzw. vierten Transistors koppeln, um die Ver­ stärkung zu verringern und dementsprechend die Band­ breite der Differenzverstärkerschaltung zu erhöhen.6. Differential amplifier circuit according to claim 5, ge characterized by first and second resistors, the Emitter degeneration or feedback resistors form and the second power source with the emitters of the couple third and fourth transistor to the Ver strengthening and accordingly the band to increase the width of the differential amplifier circuit. 7. Differenzverstärkerschaltung nach Anspruch 6, ge­ kennzeichnet durch einen Hochfrequenz-Bypass-Kondensa­ tor (24), der zwischen die Emitter des dritten und vierten Transistors geschaltet ist, um eine Bypassfunk­ tion zur Umgehung des ersten und zweiten Widerstands bei hohen Frequenzen auszuüben und somit eine Null­ stelle bei einer vorbestimmten Frequenz des Frequenz- Antwortverhaltens der Differenzverstärkerschaltung zu erzeugen.7. Differential amplifier circuit according to claim 6, characterized by a high-frequency bypass capacitor ( 24 ) which is connected between the emitters of the third and fourth transistors in order to exercise a bypass function to bypass the first and second resistors at high frequencies and thus generate a zero at a predetermined frequency of the frequency response of the differential amplifier circuit. 8. Verfahren zum Betreiben einer Differenzverstär­ kerschaltung für die Erzielung geringer Verzerrung, mit folgenden Schritten:

• a) Anlegen eines Differenzeingangssignals zwischen Steuerelektroden von ersten und zweiten Tran­ sistoren einer ersten Differenzschaltungsstufe,
• b) Anlegen eines von der ersten Differenz­ schaltungsstufe erzeugten Differenzausgangssignals zwi­ schen Steuerelektroden von dritten und vierten Transi­ storen einer zweiten Differenzschaltungsstufe, und
• c) Anlegen eines durch die zweite Differenz­ schaltungsstufe erzeugten Ausgangssignals an eine Steuerelektrode eines fünften Transistors (16) mit ei­ ner ersten stromführenden Elektrode, die mit einer Ver­ sorgungsspannungsleitung gekoppelt ist und einer mit den Steuerelektroden des dritten oder vierten Transi­ stors gekoppelten zweiten stromführenden Elektrode, um im wesentlichen gleiche Spannungen an den zweiten stromführenden Elektroden des ersten und zweiten Tran­ sistors beizubehalten.

8. A method of operating a differential amplifier circuit for achieving low distortion, comprising the following steps:

• a) applying a differential input signal between control electrodes of first and second transistors of a first differential circuit stage,
• b) applying a differential output signal generated by the first differential circuit stage between the control electrodes of third and fourth transistors of a second differential circuit stage, and
• c) applying an output signal generated by the second differential circuit stage to a control electrode of a fifth transistor ( 16 ) having a first current-carrying electrode, which is coupled to a supply voltage line and a second current-carrying electrode coupled to the control electrodes of the third or fourth transistor, to maintain substantially equal voltages on the second current carrying electrodes of the first and second transistors.