DE4113686A1 - Conductive track pattern formation on oxide-coated glass - depositing electroless metal on photoetched tracks pertaining to portion not covered by liq. crystal - Google Patents

Conductive track pattern formation on oxide-coated glass - depositing electroless metal on photoetched tracks pertaining to portion not covered by liq. crystal

Info

Publication number
DE4113686A1
DE4113686A1 DE4113686A DE4113686A DE4113686A1 DE 4113686 A1 DE4113686 A1 DE 4113686A1 DE 4113686 A DE4113686 A DE 4113686A DE 4113686 A DE4113686 A DE 4113686A DE 4113686 A1 DE4113686 A1 DE 4113686A1
Authority
DE
Germany
Prior art keywords
layer
ito
cover plate
larger
pdo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4113686A
Other languages
German (de)
Inventor
Coniglio Aldo
Wolfram Dipl Phys Dr Wiemer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BMG Gesellschaft fuer moderne Informationssysteme mbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE4113686A priority Critical patent/DE4113686A1/en
Publication of DE4113686A1 publication Critical patent/DE4113686A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias

Abstract

The glass (1) is entirely covered with an ITO layer on which a Pd or PdO coating about 1 nm thick is superimposed. The pattern of conductive tracks (4, 8) is then formed by photolithography on both portions (2,3), one (2) of which is to receive a liq. crystal cell (10) under a small cover plate (5). The tracks (8) on the uncovered portion (3) are further metallised pref. with Ni to reduce the electrical resistance under circuit components (9). USE/ADVANTAGE - Esp. in mass-prodn. of liq. crystal displays. Process is compatible with standard mfr. giving additional metallisation at reduced cost.

Description

Die vorliegende Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruches 1.The present invention relates to a method according to the Preamble of claim 1.

Eine Flüssigkristallanzeigevorrichtung nach dem Oberbe­ griff des Patentanspruches 2 ist z. B. aus der DE-OS 33 45 364 bekannt.A liquid crystal display device according to the Oberbe handle of claim 2 is z. B. from DE-OS 33 45 364 known.

An die Leiterbahnenmuster in der eigentlichen Flüssigkri­ stallzelle einerseits und die Leiterbahnenmuster auf dem überstehenden Teil der größeren Deckplatte werden sehr unterschiedliche Anforderungen gestellt. Als Folge davon werden sie auch unterschiedlich ausgeführt, was die Herstellung erschwert.To the conductor pattern in the actual liquid crystal stall cell on the one hand and the conductor pattern on the protruding part of the larger cover plate  very different requirements. As a result of which they are also executed differently, what the Manufacturing difficult.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde ein Verfahren zur Herstellung solcher eingangs genannten Flüs­ sigkristallanzeigevorrichtungen anzugeben, das durch die Art der Aufeinanderfolge der Verfahrensgänge besonders für eine Herstellung in größeren Stückzahlen geeignet ist.The present invention is based on the object Process for the production of such rivers mentioned at the beginning to indicate sigcrystal display devices by the Type of sequence of procedures, especially for production in larger quantities is suitable.

Diese Aufgabe wird durch die im Kennzeichen des Pa­ tentanspruchs 1 angegebenen Merkmale gelöst. Weiterbildun­ gen der Erfindung ergeben sich aus den Unteransprüchen.This task is carried out by the Pa Features specified 1 solved. Training gene of the invention emerge from the subclaims.

Ein wesentlicher Vorteil der Erfindung besteht in der Kom­ patibilität mit dem Standard-Herstellungsprozeß für Flüs­ sigkristallanzeigezellen und damit geringeren Kosten für eine zusätzliche Metallisierung. Das Aufbringen der Pd- bzw. PdO-Dotierungsschicht kann in einem einzigen Vakuum­ prozeß gemeinsam mit der ITO-Beschichtung erfolgen. Das beschriebene Verfahren eignet sich daher besonders für eine Großserienfertigung von solchen Flüssigkristallanzei­ gevorrichtungen. Mit ITO wird wie üblich eine weitgehend durchsichtige Zinnoxid-Indiumoxid (Indium-Tin-Oxid)- Schicht bezeichnet. FK steht für Flüssigkristall.An important advantage of the invention is the comm compatibility with the standard manufacturing process for rivers sig crystal display cells and thus lower costs for an additional metallization. The application of the Pd or PdO doping layer can be in a single vacuum process together with the ITO coating. The The method described is therefore particularly suitable for a large-scale production of such a liquid crystal display devices. With ITO, as usual, one becomes largely clear tin oxide indium oxide (indium tin oxide) - Called layer. FK stands for liquid crystal.

Anhand der in der Figur schematisch dargestellten Anzeige­ vorrichtung wird die Erfindung nachfolgend erklärt. Die Figur zeigt eine FK-Anzeigevorrichtung deren eine Deck­ platte 1 zumindest auf einer Seite größer ist als die an­ dere Deckplatte 5. Auf dem überstehenden Flächenteil 3 der Deckplatte 1 befinden sich Leiterbahnen 8 und Bauelemente 9, wie z. B. Ansteuerschaltkreise.The invention is explained below on the basis of the display device shown schematically in the figure. The figure shows an LC display device whose one cover plate 1 is larger at least on one side than that on the other cover plate 5 . On the protruding surface part 3 of the cover plate 1 there are conductor tracks 8 and components 9 , such as. B. Control circuits.

Die eigentliche FK-Zelle mit dem FK-Material 10 wird durch die Deckplatte 5 und den Teil 2 der Deckplatte 1 gebildet. Am Rand ist der Innenraum der FK-Zelle durch eine Lot- oder Kleberschicht 7 hermetisch abgedichtet. Auf der klei­ neren Deckplatte 5 befindet sich eine leitfähige Schicht 6 bzw. ein Leiterbahnenmuster. Auf der größeren Deckplatte 1 befindet sich ein Leiterbahnenmuster 4, 8 wobei sich Lei­ terbahnen 8 auf dem überstehenden Flächenteil 3 und Lei­ terbahnen 4 in der FK-Zelle auf dem Flächenteil 2 der Deckplatte befinden. Dabei werden an die Leiterbahnen 4 in der FK-Zelle andere Anforderungen gestellt als an die Lei­ terbahnen 8 außerhalb der FK-Zelle. So fließen z. B. zumin­ dest in einem Teil der außenliegenden Leiterbahnen 8 größere Ströme als in den Leiterbahnen 4. Die Leiterbahnen 8 auf dem überstehenden Teil 3 der größeren Deckplatte sollen daher einen geringeren elektrischen Widerstand pro Flächeneinheit besitzen.The actual LC cell with the LC material 10 is formed by the cover plate 5 and part 2 of the cover plate 1 . At the edge, the interior of the LC cell is hermetically sealed by a solder or adhesive layer 7 . On the small cover plate 5 there is a conductive layer 6 or a conductor pattern. On the larger cover plate 1 there is a conductor track pattern 4 , 8 with conductor tracks 8 on the protruding surface part 3 and conductor tracks 4 in the LC cell on the surface part 2 of the cover plate. Different requirements are placed on the conductor tracks 4 in the FK cell than on the conductor tracks 8 outside the FK cell. So flow z. B. at least in part of the outer conductor tracks 8 larger currents than in the conductor tracks 4th The conductor tracks 8 on the protruding part 3 of the larger cover plate should therefore have a lower electrical resistance per unit area.

Zumindest die größere Deckplatte 1 besteht aus Glas, wenn­ gleich es zweckmäßig ist, auch die kleinere Deckplatte 5 aus Glas herzustellen.At least the larger cover plate 1 is made of glass, although it is expedient to also produce the smaller cover plate 5 from glass.

Gemäß der Erfindung wird nun zunächst auf die größere Deckplatte 1 großflächig eine ITO-Schicht aufgebracht. Auf diese ITO-Schicht wird eine Palladiumschicht oder Palladi­ umoxidschicht als Dotierungsschicht aufgebracht. Danach wird mittels eines photolithographischen Verfahrens aus dieser ITO-Pd- bzw. ITO-PdO-Schicht ein Leiterbahnenmuster gebildet und zwar sowohl das auf dem Teil 2 als auch das auf dem Teil 3 der Deckplatte 1 gewünschte Leiterbahnenmu­ ster 4 bzw. 8.According to the invention, an ITO layer is first applied to the larger cover plate 1 over a large area. A palladium layer or palladium oxide layer is applied as a doping layer on this ITO layer. Thereafter, a conductor pattern is formed from this ITO-Pd or ITO-PdO layer by means of a photolithographic method, specifically both the conductor pattern 4 and 8 desired on part 2 and on part 3 of the cover plate 1 .

Danach wird nun die eigentliche Flüssigkristallzelle mit der kleineren Deckplatte 5, dem FK-Material 10 und dem Lot- oder Kleberrand 7 fertiggestellt. Die einzelnen dazu benötigten Verfahrensschritte werden hier nicht weiter ge­ nannt.The actual liquid crystal cell with the smaller cover plate 5 , the LC material 10 and the solder or adhesive edge 7 is then completed. The individual process steps required for this are not mentioned further here.

Nach Fertigstellung der FK-Zelle wird nun unter Vorschal­ tung von Reinigungsschritten auf die ITO-Pd bzw. ITO-Pd2O Leiterbahnen 8 auf dem überstehenden Teil 3 der Deckplatte 1 eine zusätzliche Metallisierung aufgebracht, die zum einen gut lötbar ist und zum anderen den elektrischen Wi­ derstand der Leiterbahnen S verringert. Die zusätzliche Metallisierung ist bevorzugt eine Nickelschicht.After completion of the LC cell, an additional metallization is applied with upstream cleaning steps on the ITO-Pd or ITO-Pd 2 O conductor tracks 8 on the protruding part 3 of the cover plate 1 , which can be easily soldered and the other electrical resistance of the conductor tracks S is reduced. The additional metallization is preferably a nickel layer.

Nachfolgend werden einige bevorzugte Beispiele angegeben. Dabei wird von einer Glasplatte ausgegangen, auf deren einen Oberfläche bereits eine ganzflächige ITO-Schicht aufgebracht ist und die auch fertig bezogen werden kann.Some preferred examples are given below. It is assumed that a glass plate on the a surface is already a full-surface ITO layer is applied and can also be obtained ready.

Beispiel 1example 1

Auf die mit einer ganzflächigen ITO-Schicht versehene Glasplatte 1 wird ganzflächig eine Palladiumschicht von etwa 1 nm, das sind etwa drei Pd-Atomlagen, aufgebracht, photolithographisch zu Leiterbahnen strukturiert und auf einer Teilfläche die FK-Zelle hergestellt. Danach wird die FK-Zelle und das überstehende Teil 3 bei 60°C bis 80°C etwa 2 bis 4 Minuten bei einem pH-Wert von 12-14 gereinigt und nachfolgend mit demineralisiertem Wasser von 25°C bis 40°C etwa 1 bis 2 Minuten gewaschen. A palladium layer of approximately 1 nm, that is approximately three Pd atomic layers, is applied over the entire surface of the glass plate 1 provided with an ITO layer over the entire surface, structured photolithographically to form conductor tracks and the LC cell is produced on a partial surface. Then the LC cell and the protruding part 3 are cleaned at 60 ° C to 80 ° C for about 2 to 4 minutes at a pH of 12-14 and then with demineralized water from 25 ° C to 40 ° C for about 1 to Washed for 2 minutes.

Auf die Leiterbahnen 8 auf dem überstehenden Teil 3 der Deckplatte 1 wurde eine Metallisierung aus einem Nickelbad abgeschieden, das folgende Zusammensetzung aufweist: 0,2 Mol NiCl2, 1,3 Mol Formalin und NH3 zur Einstellung ei­ nes pH-Werts von 7 bis 8,5. In diesem Bad wird die FK- Zelle und die äußere Leiterbahn bei 60°C bis 80°C ca. 2,5 bis 3 Minuten belassen. Es entsteht dabei eine Nickel­ schicht von 0,2 bis 0,3 µm Dicke und einem elektrischen Flächenwiderstand von 1,8 bis 2,2 Ω/Fläche.On the conductor tracks 8 on the protruding part 3 of the cover plate 1 , a metallization was deposited from a nickel bath, which has the following composition: 0.2 mol of NiCl 2 , 1.3 mol of formalin and NH 3 for setting a pH of 7 to 8.5. The LC cell and the outer conductor track are left in this bath at 60 ° C to 80 ° C for approx. 2.5 to 3 minutes. This creates a nickel layer with a thickness of 0.2 to 0.3 µm and an electrical sheet resistance of 1.8 to 2.2 Ω / area.

Beispiel 2Example 2

Auf die die Deckplatte 1 ganzflächig bedeckende ITO- Schicht wird nach vorheriger Reinigung eine Pallidium­ schicht von 6 Atomlagen Dicke aufgebracht. Nach Fertig­ stellung der FK-Zelle wird mit einem Nickelbad folgender Zusammensetzung gearbeitet 0,3 Mol NiSO4, 0,2 Mol Na-Citrat, 0,1 Mol NH4-Tartrat, 0,25 Mol NaH2PO2, NH3 bis pH-Wert 7-8,5. Behandlungszeit 1,5 bis 2,5 Minuten bei 60°C bis 80°C.A pallidium layer 6 atomic layers thick is applied to the ITO layer covering the entire surface of the cover plate 1 after prior cleaning. After completion of the LC cell, a nickel bath of the following composition is used: 0.3 mol NiSO 4, 0.2 mol Na citrate, 0.1 mol NH 4 tartrate, 0.25 mol NaH 2 PO 2 , NH 3 bis pH 7-8.5. Treatment time 1.5 to 2.5 minutes at 60 ° C to 80 ° C.

Auf den Leiterbahnen 8 außerhalb der FK-Zelle wurde mit diesem Bad eine Nickelschicht von ca, 0,15 µm mit einem elektrischen Widerstand von 4 bis 5 Ω/Fläche abgeschieden.A nickel layer of approx. 0.15 μm with an electrical resistance of 4 to 5 Ω / area was deposited on the conductor tracks 8 outside the LC cell using this bath.

Beispiel 3Example 3

Es wurde eine Palladiumschicht von ca. 2 nm aufgebracht, die FK-Zelle fertiggestellt und gereinigt und gespült wie im Beispiel 1. Die Vernickelung der freiliegenden Leiter­ bahnen 8 erfolgte mit einem käuflichen stromlosen Nickel­ bad (z. B. Niposit der Fa. Shipley) über 3 Minuten bei ei­ ner Badtemperatur von 70°C bis 80°C. Die abgeschiedene Nickelschicht war 0,25 bis 0,3 µm dick und besaß einen elektrischen Widerstand von 1,3-1,8 Ω/Fläche.A palladium layer of approx. 2 nm was applied, the LC cell was finished and cleaned and rinsed as in Example 1. The exposed conductor tracks 8 were nickel-plated with a commercially available electroless nickel bath (eg Niposit from Shipley) over 3 minutes at a bath temperature of 70 ° C to 80 ° C. The deposited nickel layer was 0.25 to 0.3 µm thick and had an electrical resistance of 1.3-1.8 Ω / area.

Wenngleich die Erfindung bevorzugt anhand von Ausführungs­ beispielen beschrieben ist, die als Flüssigkristall-Anzei­ gevorrichtungen ausgebildet sind, ist das beschriebene Verfahren gegebenenfalls auch bei Isoliersubstraten, insbe­ sondere aus Glas, vorteilhaft anwendbar, die auf Teilflä­ chen mit transparenten Leiterbahnen und auf anderen Teil­ flächen mit verstärkt metallisierten Leiterbahnen versehen werden.Although the invention is preferred based on execution examples is described as a liquid crystal display devices are formed, that is described The method may also apply to insulating substrates, in particular special made of glass, advantageously applicable to the sub-area chen with transparent conductor tracks and on other part surfaces with reinforced metallized conductor tracks will.

Claims (5)

1. Verfahren zum Herstellen eines Leiterbahnenmusters, das in Teilflächen transparent und in anderen Teilflächen ver­ stärkt metallisiert ist, auf einer Glasplatte, dadurch ge­ kennzeichnet, daß die Glasplatte (1) zunächst ganzflächig mit einer ITO-Schicht versehen wird, daß dann darauf eine Palladiumoxidschicht oder Palladiumschicht aufgebracht wird, daß dann mittels eines photolithographischen Verfah­ rens ein Leiterbahnenmuster gebildet wird, daß dann auf den ITO-Pd bzw. ITO-PdO Leiterbahnen auf Teilflächen (3) der Deckplatte (1) stromlos eine zusätzliche Metallschicht abgeschieden wird.1. A method for producing a conductor track pattern, which is metallized in partial areas and reinforced in other partial areas, on a glass plate, characterized in that the glass plate ( 1 ) is initially provided with an ITO layer over the entire area, that then a palladium oxide layer or palladium layer is applied, that a conductor pattern is then formed by means of a photolithographic method, that an additional metal layer is then electrolessly deposited on the ITO-Pd or ITO-PdO conductor tracks on partial surfaces ( 3 ) of the cover plate ( 1 ). 2. Verfahren nach Anspruch 1 zum Herstellen einer Flüssig­ kristall-Anzeigevorrichtung mit einer größeren und einer kleineren Deckplatte, von denen zumindest die größere aus Glas besteht und mit einem Leiterbahnenmuster versehen wird, dadurch gekennzeichnet, daß die größere Deckplatte zunächst ganzflächig mit einer ITO-Schicht versehen wird, daß dann darauf eine Palladiumoxidschicht oder Palladium­ schicht aufgebracht wird, daß dann mittels eines photoli­ thographischen Verfahrens ein Leiterbahnenmuster gebildet wird, daß dann auf einer Teilfläche (2) der größeren Deck­ platte (1) mit der kleineren Deckplatte (5) in mehreren Verfahrensschritten eine Flüssigkristall-Anzeigezeile ge­ bildet wird und daß dann nach Fertigstellung der Flüssig­ kristall-Anzeigezelle auf den freiliegenden ITO-Pd bzw. ITO-PdO Leiterbahnen (8) auf dem überstehenden Teil (3) der größeren Deckplatte (1) stromlos eine zusätzliche Me­ tallschicht abgeschieden wird.2. The method according to claim 1 for producing a liquid crystal display device with a larger and a smaller cover plate, of which at least the larger one is made of glass and is provided with a conductor pattern, characterized in that the larger cover plate is first of all over with an ITO layer is provided that then a palladium oxide layer or palladium layer is applied, that a conductor pattern is then formed by means of a photolithographic process, that then on a partial surface ( 2 ) of the larger cover plate ( 1 ) with the smaller cover plate ( 5 ) in several Process steps a liquid crystal display line is formed ge and that then after completion of the liquid crystal display cell on the exposed ITO-Pd or ITO-PdO conductor tracks ( 8 ) on the protruding part ( 3 ) of the larger cover plate ( 1 ) an additional measurement without current tall layer is deposited. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß auf den ITO-Pd bzw. ITO-PdO Leiterbahnen (8) auf dem überstehenden Teil (3) der größeren Deckplatte (1) eine Nickelschicht stromlos abgeschieden wird.3. The method according to claim 1 or 2, characterized in that a nickel layer is electrolessly deposited on the ITO-Pd or ITO-PdO conductor tracks ( 8 ) on the protruding part ( 3 ) of the larger cover plate ( 1 ). 4. Verfahren nach Anspruch 1, 2 oder Anspruch 3, dadurch gekennzeichnet, daß die ITO-Schicht aufgedampft oder aufgesputtert wird.4. The method according to claim 1, 2 or claim 3, characterized characterized in that the ITO layer is deposited or is sputtered on. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die Palladium-(Pd)Schicht bzw. Palla­ diumoxidschicht (PdO) aufgedampft oder aufgesputtert wird.5. The method according to any one of claims 1 to 4, characterized ge indicates that the palladium (Pd) layer or Palla oxide layer (PdO) is evaporated or sputtered on.
DE4113686A 1991-04-26 1991-04-26 Conductive track pattern formation on oxide-coated glass - depositing electroless metal on photoetched tracks pertaining to portion not covered by liq. crystal Withdrawn DE4113686A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4113686A DE4113686A1 (en) 1991-04-26 1991-04-26 Conductive track pattern formation on oxide-coated glass - depositing electroless metal on photoetched tracks pertaining to portion not covered by liq. crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4113686A DE4113686A1 (en) 1991-04-26 1991-04-26 Conductive track pattern formation on oxide-coated glass - depositing electroless metal on photoetched tracks pertaining to portion not covered by liq. crystal

Publications (1)

Publication Number Publication Date
DE4113686A1 true DE4113686A1 (en) 1992-10-29

Family

ID=6430430

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4113686A Withdrawn DE4113686A1 (en) 1991-04-26 1991-04-26 Conductive track pattern formation on oxide-coated glass - depositing electroless metal on photoetched tracks pertaining to portion not covered by liq. crystal

Country Status (1)

Country Link
DE (1) DE4113686A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0838980A2 (en) * 1996-10-25 1998-04-29 Canon Kabushiki Kaisha Glass circuit substrate and fabrication method thereof
DE19944170A1 (en) * 1999-09-15 2001-03-22 Merten Gmbh & Co Kg Electronic equipment manufactured on glass substrate, employs transparent, thin-film tracks in functional, e.g. display areas, whilst conventional thick film technology is employed in areas of circuitry

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1435319A (en) * 1972-04-28 1976-05-12 Philips Electronic Associated Devices comprising a trasnparent insulating support having an applied pattern of conductors
DE2322826B2 (en) * 1973-05-07 1979-01-25 Asahi Glass Co. Ltd., Tokio Method of forming a transparent electrically conductive film pattern
EP0090215A2 (en) * 1982-03-25 1983-10-05 Siemens Aktiengesellschaft Transparent conductive layer
DE3306154A1 (en) * 1983-02-22 1984-08-23 Siemens AG, 1000 Berlin und 8000 München Solderable layer system, process for producing it and its use
DE3705250A1 (en) * 1987-02-19 1988-09-01 Standard Elektrik Lorenz Ag Method of fabricating an electrolessly deposited, solderable metal layer
DE3710190A1 (en) * 1987-03-27 1988-10-13 Licentia Gmbh Process for applying a solderable conductor pattern
DE3712335A1 (en) * 1987-04-11 1988-10-20 Vdo Schindling METHOD FOR PRODUCING A STRUCTURE
US4853296A (en) * 1986-10-22 1989-08-01 Toppan Printing Co., Ltd. Electrode plate for color display device
US4859036A (en) * 1987-05-15 1989-08-22 Canon Kabushiki Kaisha Device plate having conductive films selected to prevent pin-holes
US4955695A (en) * 1987-12-02 1990-09-11 Hitachi, Ltd. Liquid crystal display device
DE3908068A1 (en) * 1989-03-13 1990-09-20 Nokia Unterhaltungselektronik Method for producing interconnects on a substrate panel for liquid-crystal cells
DE3729733C2 (en) * 1986-09-05 1991-07-18 Hitachi, Ltd., Tokio/Tokyo, Jp

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1435319A (en) * 1972-04-28 1976-05-12 Philips Electronic Associated Devices comprising a trasnparent insulating support having an applied pattern of conductors
DE2322826B2 (en) * 1973-05-07 1979-01-25 Asahi Glass Co. Ltd., Tokio Method of forming a transparent electrically conductive film pattern
EP0090215A2 (en) * 1982-03-25 1983-10-05 Siemens Aktiengesellschaft Transparent conductive layer
DE3306154A1 (en) * 1983-02-22 1984-08-23 Siemens AG, 1000 Berlin und 8000 München Solderable layer system, process for producing it and its use
DE3729733C2 (en) * 1986-09-05 1991-07-18 Hitachi, Ltd., Tokio/Tokyo, Jp
US4853296A (en) * 1986-10-22 1989-08-01 Toppan Printing Co., Ltd. Electrode plate for color display device
DE3705250A1 (en) * 1987-02-19 1988-09-01 Standard Elektrik Lorenz Ag Method of fabricating an electrolessly deposited, solderable metal layer
DE3710190A1 (en) * 1987-03-27 1988-10-13 Licentia Gmbh Process for applying a solderable conductor pattern
DE3712335A1 (en) * 1987-04-11 1988-10-20 Vdo Schindling METHOD FOR PRODUCING A STRUCTURE
US4859036A (en) * 1987-05-15 1989-08-22 Canon Kabushiki Kaisha Device plate having conductive films selected to prevent pin-holes
US4955695A (en) * 1987-12-02 1990-09-11 Hitachi, Ltd. Liquid crystal display device
DE3908068A1 (en) * 1989-03-13 1990-09-20 Nokia Unterhaltungselektronik Method for producing interconnects on a substrate panel for liquid-crystal cells

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
1-255830 A, P- 986, Jan. 09, 1990, Vol.14/No. 4 *
1-261619 A, P- 989, Jan. 12, 1990, Vol.14/No. 15 *
2- 27318 A, P-1033, Apr. 05, 1990, Vol.14/No.173 *
2- 33128 A, P-1036, Apr. 13, 1990, Vol.14/No.185 *
2-127621 A, P-1085, July 30, 1990, Vol.14/No.352 *
2-134619 A, P-1089, Aug. 08, 1990, Vol.14/No.366 *
Patents Abstracts of Japan: 2-223924 A, P-1134, Nov. 21, 1990, Vol.14/No.530 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0838980A2 (en) * 1996-10-25 1998-04-29 Canon Kabushiki Kaisha Glass circuit substrate and fabrication method thereof
EP0838980A3 (en) * 1996-10-25 1999-04-28 Canon Kabushiki Kaisha Glass circuit substrate and fabrication method thereof
US6156413A (en) * 1996-10-25 2000-12-05 Canon Kabushiki Kaisha Glass circuit substrate and fabrication method thereof
DE19944170A1 (en) * 1999-09-15 2001-03-22 Merten Gmbh & Co Kg Electronic equipment manufactured on glass substrate, employs transparent, thin-film tracks in functional, e.g. display areas, whilst conventional thick film technology is employed in areas of circuitry

Similar Documents

Publication Publication Date Title
DE2817286C2 (en) Method for attaching spacers to hybrid circuits
DE2554691C2 (en) Process for producing electrical conductors on an insulating substrate and thin-film circuit produced therefrom
DE2534397A1 (en) METHOD OF MANUFACTURING INTEGRATED CIRCUITS INCLUDING FIXED VALUE MEMORY
DE1808161A1 (en) Process for applying a printed wiring pattern to an electrically insulating substrate
DE1614928A1 (en) Method for contacting semiconductor components
DE1640468A1 (en) Electrical connection at the crossing points of conductor strips running on opposite sides of circuit cards
DE19606074A1 (en) A method of forming a gold plating electrode, a substrate based on the electrode formation method, and a wire bonding method using this electrode formation method
DE2836561A1 (en) METHOD OF MANUFACTURING A PRINTED CIRCUIT
DE1765164B2 (en) METHOD OF TYING CURRENT LADDERS
DE1465702A1 (en) Process for making a difficult-to-melt thin-layer metal resistor durable
DE3544539C2 (en) Semiconductor arrangement with metallization patterns of different layer thicknesses and method for their production
EP0279432B1 (en) Method of the production of a currentlessly deposited solderable metal layer
DE2147573C2 (en) Process for the production of microelectronic circuits
DE3536821C2 (en)
DE69530698T2 (en) METHOD FOR PRODUCING A CIRCUIT BOARD
DE4113686A1 (en) Conductive track pattern formation on oxide-coated glass - depositing electroless metal on photoetched tracks pertaining to portion not covered by liq. crystal
DE3138373C2 (en)
DE3306154A1 (en) Solderable layer system, process for producing it and its use
DE3622223A1 (en) Method for producing an electronic network module
DE3409420A1 (en) Method for producing an electro-optical display device
DE2310736A1 (en) METHOD OF REPAIRING BROKEN METAL SAMPLES
DE19780905C2 (en) Resistance and process for its manufacture
EP0278484A2 (en) Process for making a digitalization board
DE19540570A1 (en) High packing density circuit board
DE1613322B2 (en) METHOD OF MANUFACTURING A MULTILAYER, PRINTED WINDING OF A DISC MOTOR OF AN ELECTRICAL MACHINE

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: AEG GESELLSCHAFT FUER MODERNE INFORMATIONSSYSTEME

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee