DE4109046C2 - - Google Patents
Info
- Publication number
- DE4109046C2 DE4109046C2 DE19914109046 DE4109046A DE4109046C2 DE 4109046 C2 DE4109046 C2 DE 4109046C2 DE 19914109046 DE19914109046 DE 19914109046 DE 4109046 A DE4109046 A DE 4109046A DE 4109046 C2 DE4109046 C2 DE 4109046C2
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- output
- pulses
- pulse group
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einem digitalen PLL-Schaltkreis, wie er im Oberbegriff des Anspruches 1 näher definiert ist. Ein solcher PLL-Schaltkreis ist durch die DE 23 47 839 B2 bekannt.The invention is based on a digital PLL circuit, such as it is defined in the preamble of claim 1. Such a PLL circuit is known from DE 23 47 839 B2.
PLL (Phase Locked Loop)-Schaltkreise oder Nachlaufsynchronisations- Schaltkreise dienen zum Beispiel der Aussteuerung von Thyristorbrüc ken und sind in analoger Technik hinreichend bekannt. Als Standard baustein erhältlich ist zum Beispiel der PLL-Schaltkreis SN 74 297 von Texas Instruments oder MC 14 046 Motorola. In einem solchen PLL- Schaltkreis werden mittels eines Phasendetektors die Flanken eines Eingangs-Rechtecksignals mit denen eines erzeugten, über einen Fre quenzteiler heruntergeteilten Ausgangssignals verglichen. Der Ausgang des Phasendetektors beeinflußt Mittel zur Frequenz- und Phasensyn chronisierung des Ausgangssignals, normalerweise einen spannungs gesteuerten Oszillator (VCO), der über einen RC-Glied (Tiefpaß) ge steuert wird. Ein solcher PLL-Schaltkreis achtet nicht nur auf Fre quenzgleichheit, sondern auch auf Flankensynchronizität. Für eine Er höhung der Ausgangsfrequenz wird die erforderliche Rückkopplung über einen entsprechend abgestuften Frequenzteiler vorgenommen.PLL (Phase Locked Loop) circuits or tracking synchronization Circuits are used, for example, to control thyristor bridges ken and are well known in analog technology. As standard For example, the PL 74 SN 74 297 PLL circuit is available from Texas Instruments or MC 14 046 Motorola. In such a PLL Circuit are the edges of a phase detector Input square wave signal with that of one generated via a Fre compared dividing output signal divided. The exit of the phase detector influences means for frequency and phase syn Chronization of the output signal, usually a voltage controlled oscillator (VCO), which ge via an RC element (low pass) is controlled. Such a PLL circuit not only pays attention to Fre equality, but also on edge synchronicity. For a he Increasing the output frequency is the required feedback made a correspondingly graduated frequency divider.
Der Nachteil der analogen PLL-Schaltkreise ist durch die niedrige maximale Ausgangsfrequenz sowie die durch die Leckströme am Tief paßkondensator verursachte Instabilität gegeben.The disadvantage of the analog PLL circuits is the low maximum output frequency as well as the leakage currents at the low pass capacitor caused instability.
Der eingangs angegebene digitale PLL-Schaltkreis weist diese Nach teile nicht auf. Jedoch hat dieser bekannte Schaltkreis wegen seines ausschließlich integrierenden Verhaltens verhältnismäßig lange Anregelzeiten.The digital PLL circuit specified at the beginning detects this do not split. However, due to this known circuit proportionate to its exclusively integrative behavior long rise times.
Der Erfindung liegt die Aufgabe zugrunde, einen Schaltkreis der eingangs genannten Art anzugeben, der diese langen Anregelzeiten nicht mehr aufweist.The invention has for its object a circuit Specify the type mentioned above, the long rise times no longer has.
Diese Aufgabe wird gemäß der Erfindung durch die im Anspruch 1 ge kennzeichneten Merkmale gelöst.This object is achieved according to the invention by the ge in claim 1 identified features solved.
Vorteilhafterweise hat ein derart ausgebildeter Schaltkreis neben dem integralen Verhalten noch ein proportionales Verhalten, das eine schnelle Reaktion auf Frequenz- oder Synchronisitätsänderungen des Eingangssignals bewirkt.A circuit designed in this way advantageously has in addition to the integral behavior is still a proportional behavior, the one quick response to frequency or synchronicity changes of the Input signal causes.
Vorteilhafte Ausgestaltungen des PLL-Schaltkreises nach der Erfin dung sind in den übrigen Ansprüchen gekennzeichnet.Advantageous embodiments of the PLL circuit according to the invention dung are characterized in the remaining claims.
Anhand eines schematischen Ausführungsbeispieles wird die Erfindung im Nachstehenden erläutert.The invention is based on a schematic exemplary embodiment explained below.
Fig. 1 zeigt einen digitalen PLL-Schaltkreis, bei dem ein Eingangs signal fein einem Phasendetektor 1 zugeführt wird, der das Eingangs signal mit der Frequenz fein mit einem von einem Frequenzteiler 2 stammenden rückgekoppelten Signal der Frequenz fo vergleicht. fo ist ein Bruchteil der Frequenz des Ausgangssignals faus. Während der Zeitdifferenz zwischen den einzelnen Flanken (z. B. ansteigenden Flanke) der Signale fein und fo gibt der Phasendetektor 1 entweder ein Signal an seinem Ausgang Plus oder ein Signal an seinem Ausgang Minus ab, jenachdem welche Flanke der beiden genannten Signale als erste geortet wurde. Ist ein Signal am Plus-Ausgang oder Minus-Ausgang vorhanden, wird ein Digitalzähler 3, ein Vor- und Rückwärtszähler, der den I-Anteil eines PI-Reglers darstellt, über einen weiteren Frequenz teiler 4, der der Integrationskonstante entspricht, so lange getrig gert, bis die beiden Signale fein und fo gleich sind. Das Trigger signal wird über den Clock-Eingang (CLK) zugeführt. Ist z. B. ein Signal am Ausgang Plus vorhanden, zählt der Digitalzähler 3, z. B. ein Binärzähler, vorwärts, bei einem Signal Minus rückwärts. Der Phasen detektor 1 synchronisiert außerdem den weiteren Frequenzteiler 4 so, daß bei einem Erscheinen eines Plus- oder Minus-Signals ein erster Triggerimpuls sofort abgegeben wird. An den Eingang des weiteren Fre quenzteilers 4 ist ein Impulsgenerator 5 - z. B. ein 6 MHz-Quarzoszil lator - angeschlossen. Die Impulse des Impulsgenerators 5 werden im übrigen einem Impulsverteiler 6 zugeführt, der die Impulse Po bis Pm hintereinander periodisch abgibt, wobei von den verteilten Impulsen zwei Gruppen Pa und Pb gebildet sind. Ein Beispiel von Ausgangsimpul sen Pa und Pb des Impulsverteilers 6 ist in Fig. 2 dargestellt. Die Impulsgruppe Pa ist dabei durch die Folge Po bis Pk der Impulse Pg des Impulsgenerators 5 und die Impulsgruppe Pb ist dabei durch die an schließende Folge Pk+1 bis Pm der Impulse Pg des Impulsgenerators 5 gebildet. Im gezeigten Beispiel ist Pk=0, Pk+1=1 und Pm=3. Fig. 1 shows a digital PLL circuit in which an input f signal a to a phase detector 1 is supplied to the f the input signal with the frequency with a derived from a frequency divider 2 feedback signal of frequency f o compares. f o is a fraction of the frequency of the output signal f aus . During the time difference between the individual edges (z. B. rising edge) of the signals f a and f o is the phase detector 1 is either a signal at its output plus or a signal at its output minus from, according as which edge of the said two signals as was first located. If there is a signal at the plus output or minus output, a digital counter 3 , an up and down counter, which represents the I component of a PI controller, is triggered over a further frequency divider 4 , which corresponds to the integration constant Gert, until the two signals f and f o are the same. The trigger signal is supplied via the clock input (CLK). Is z. B. there is a signal at the output Plus, the digital counter 3 , z. B. a binary counter, upward, with a signal minus backwards. The phase detector 1 also synchronizes the other frequency divider 4 so that when a plus or minus signal appears, a first trigger pulse is given immediately. At the input of the further frequency divider 4 is a pulse generator 5 - z. B. a 6 MHz quartz oscillator - connected. The pulses of the pulse generator 5 are also fed to a pulse distributor 6 , which periodically emits the pulses P o to P m in succession, two groups P a and P b being formed from the distributed pulses. An example of output pulses Sen P a and P b of the pulse distributor 6 is shown in Fig. 2. The pulse group P a is formed by the sequence P o to P k of the pulses P g of the pulse generator 5 and the pulse group P b is formed by the sequence P k + 1 to P m of the pulses P g of the pulse generator 5 . In the example shown, P k = 0, P k + 1 = 1 and P m = 3.
Die durch ein erstes ODER-Gatter 8 verknüpfte Impulsgruppe Pa triggert einen Binärratenmultiplizierer 7, wie er z. B. durch einen Baustein SN 7 497 von Texas Instruments erhältlich ist. Wieviele Impulse Pc von der Impulsgruppe Pa der Binärratenmultiplizierer 7 durchläßt, hängt dabei von der binären Zahl Qo...Qn ab, die den Zählerstand des Digitalzählers 3 wiedergibt.The pulse group P a, which is linked by a first OR gate 8 , triggers a binary rate multiplier 7 , as described, for. B. is available through a module SN 7 497 from Texas Instruments. The number of pulses P c from the pulse group P a of the binary rate multiplier 7 depends on the binary number Q o ... Q n , which represents the count of the digital counter 3 .
Für die durchschnittliche Frequenz an lmpulsen Pc gilt
= · Q/2n The following applies to the average frequency at pulses P c
= · Q / 2 n
woWhere
O Q < 2n, Q = (Qn, Qn-1 . . .Q₀)OQ <2 n , Q = (Q n , Q n-1 . .Q₀)
und n + 1 die Anzahl der binären Stufen des Digitalzählers 3 ist. Be zugnehmend auf das Beispiel in Fig. 2 kann sich die mittlere Frequenz der Impulse Pd durch die Vorgabe von Q, eventuell auch durch die Stel lung des elektronischen SchaIters 9, zwischen 75% um 100% der Fre quenz Pg bewegen.and n + 1 is the number of binary stages of the digital counter 3 . With reference to the example in FIG. 2, the average frequency of the pulses P d can be between 75% and 100% of the frequency P g by specifying Q, possibly also by the position of the electronic switch 9 .
Der Ausgang des Binärratenmultiplizierers 7 mit seiner Impulsfolge Pc wird über einen Schalter 9 an ein Verknüpfungsglied 10 geführt, das die Impuls folge Pc mit den lmpulsen Pk+1... Pm der über ein zweites ODER-Gatter 11 zusammengefaßten Impulsgruppe Pb zu Impulsen Pd eines Ausgangssi gnals faus verknüpft. Das Ausgangssignal faus ist einerseits am Aus gang A abnehmbar und andererseits steht es über einen Frequenzteiler 2 heruntergeteilt als rückkoppelndes Signal fo am Istwerteingang des Phasendetektors 1 an. Prinzipiell kann der PLL-Schaltkreis auch ohne Schalter 9 funktionieren. Jedoch durch diesen Schalter, der den P- Anteil des vorerwähnten PI-Reglers verkörpert, wird die Funktions weise erst erfindungswesentlich verbessert. Ersichtlich hat der Schal ter 9 (Proportional-Teil des Reglers) drei Schaltstellungen, die von den Plus-/Minus-Signalen an den Ausgängen von Phasendetektor 1 ange steuert werden. Dabei werden die mit Plus oder Minus bezeichneten Schaltstellungen des Schalters bei Plus- bzw. Minus-Signal angesteu ert. Wenn keine Phasenabweichung vorhanden ist, d. h. der Phasendetek tor 1 kein Signal am Plus- oder Minus-Ausgang führt, nimmt der Schal ter 9 die mittlere durchgeschaltete Schaltstellung ein. Er schaltet damit die Impulsfolge Pc vom Binärratenmultiplizierer 7 durch zum Verknüpfungs glied 10. Dann ist die Anzahl der Ausgangsimpulse Pd in einem Zeit intervall durch die Addition der Impulsgruppe Pb und der Impuls folge Pc vorgegeben.The output of the binary rate multiplier 7 with its pulse train P c is passed via a switch 9 to a logic element 10 which follows the pulse P c with the pulses P k + 1 ... P m of the pulse group P combined by a second OR gate 11 b linked to pulses P d of an output signal f out . The output signal f out is removable on the one hand at the output A and on the other hand it is divided down via a frequency divider 2 as a feedback signal f o at the actual value input of the phase detector 1 . In principle, the PLL circuit can also function without switch 9 . However, this switch, which embodies the P component of the above-mentioned PI controller, only improves the function as essential to the invention. Obviously, the switch ter 9 (proportional part of the controller) has three switch positions, which are controlled by the plus / minus signals at the outputs of phase detector 1 . The switch positions of the switch marked with plus or minus are activated in the case of a plus or minus signal. If there is no phase deviation, ie the phase detector 1 does not carry a signal at the plus or minus output, the switch takes 9 middle switched switching position on. It thus switches the pulse train P c from the binary rate multiplier 7 to the link 10 . Then the number of output pulses P d is given in a time interval by the addition of the pulse group P b and the pulse sequence P c .
Pd = Pb + Pc.P d = P b + P c .
Während des Plus-Signals, d. h. die Eingangsfrequenz fein hat sich z. B. erhöht, ist Schalter 9 auf Schaltstellung Plus, d. h. der BRM-Baustein 7 ist abgeschaltet und statt der Impulsfolge Pc gelangt über eine Überbrückungsleitung 12, die den Binärratenmultiplizierer 7 umgeht, die Impuls gruppe Pa direkt auf das Verknüpfungsglied 10. Im allgemeinen wird die Anzahl der Ausgangsimpulse Pd für den gleichen Zeitintervall damit größer.During the plus signal, ie the input frequency f a has z. B. increased, switch 9 is in the plus switch position, ie the BRM block 7 is switched off and instead of the pulse train P c passes via a bridging line 12 which bypasses the binary rate multiplier 7 , the pulse group P a directly to the logic element 10 . In general, the number of output pulses P d increases for the same time interval.
Pd = Pa + Pb.P d = P a + P b .
Während des Minus-Signales, d. h. die Eingangsfrequenz fein hat sich erniedrigt, werden der Binärratenmultiplizierer 7 und die Überbrückungsleitung 12 abgeschaltet, so daß in dem gleichen Zeitintervall Pd=Pb wird.During the negative signal that is the input frequency f has a lowered, the binary rate multiplier 7 and the bypass line 12 are turned off, so that in the same time interval P d = P b.
Durch diese Anordnung reagiert der Schaltkreis, unabhängig vom sehr genauen, jedoch relativ trägen Digitalzähler 3 (Integrations-Teil des Reglers), schnell auf Frequenz- oder Synchronizitätsänderungen des Eingangssignals fein.By this arrangement, the circuit responds, regardless of the very accurate, but relatively inert digital counter 3 (integration part of the regulator), fast on frequency or Synchronizitätsänderungen of the input signal f a.
Claims (5)
- a) Die Impulsgruppe (Pa) ist mit einer weiteren Impulsgruppe (Pb) einem Impulsverteiler (6) entnehmbar, der an einem Impulsgenerator (5) angeschlossen ist; die Impulsgruppe (Pa) durch eine erste Folge Po bis Pk der vom Impulsgenerator (5) abgegebenen Impulse (Pg) und die weitere Impulsgruppe (Pb) ist durch eine anschließende, zweite Folge Pk+1 bis Pm der vom Impulsgenerator (5) abgegebenen Impulse (Pg) gebildet.
- b) Die weitere Impulsgruppe (Pb) des Impulsverteilers (6) wird zusam men mit der dem Binärratenmultiplizierer (7) entnehmbaren Impuls folge (Pc) an die Eingänge eines Verknüpfungsgliedes (10) gelegt und steht anschließend als Ausgangssignal (faus) am Ausgang (A) und über den Frequenzteiler (2) heruntergeteilt als rückgekoppeltes Signal (fo) am Istwerteingang des Phasendetektors (1) an.
- c) Zwischen dem Binärratenmultiplizierer (7) und dem Verknüpfungs glied (10) ist ein über die Ausgänge (Plus, Minus) des Phasendetek tors (1) steuerbarer bzw. umschaltbarer Schalter (9) vorgesehen, der wahlweise die Impulsfolge am Ausgang des Binärratenmulti plizierers (7) (Schaltstellung Mitte) oder direkt die Impulsgruppe (Pa) am Eingang des Binärratenmultiplizierers (7) (Schaltstellung Plus) mit dem Verknüpfungsglied (10) verbindet oder beides ganz abschaltet (Schaltstellung Minus).
- a) The pulse group (P a ) can be removed with a further pulse group (P b ), a pulse distributor ( 6 ) which is connected to a pulse generator ( 5 ); the pulse group (P a ) by a first sequence P o to P k of the pulses (P g ) emitted by the pulse generator ( 5 ) and the further pulse group (P b ) by a subsequent, second sequence P k + 1 to P m generated by the pulse generator ( 5 ) pulses (P g ).
- b) The further pulse group (P b ) of the pulse distributor ( 6 ) is put together with the binary rate multiplier ( 7 ) removable pulse sequence (P c ) at the inputs of a logic element ( 10 ) and is then available as an output signal (f out ) on Output (A) and divided over the frequency divider ( 2 ) as a feedback signal (f o ) at the actual value input of the phase detector ( 1 ).
- c) Between the binary rate multiplier ( 7 ) and the link ( 10 ) is a via the outputs (plus, minus) of the phase detector ( 1 ) controllable or switchable switch ( 9 ) is provided, which optionally the pulse train at the output of the binary rate multiplier ( 7 ) (middle switch position) or directly connects the pulse group (P a ) at the input of the binary rate multiplier ( 7 ) (plus switch position) to the logic element ( 10 ) or both switches off completely (minus switch position).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914109046 DE4109046A1 (en) | 1990-04-03 | 1991-03-15 | Digital PLL circuit with phase detector - has pulse distributor coupled to pulse generator from which two pulse groups can be tapped |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4011121 | 1990-04-03 | ||
DE19914109046 DE4109046A1 (en) | 1990-04-03 | 1991-03-15 | Digital PLL circuit with phase detector - has pulse distributor coupled to pulse generator from which two pulse groups can be tapped |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4109046A1 DE4109046A1 (en) | 1991-10-10 |
DE4109046C2 true DE4109046C2 (en) | 1993-04-15 |
Family
ID=25891938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914109046 Granted DE4109046A1 (en) | 1990-04-03 | 1991-03-15 | Digital PLL circuit with phase detector - has pulse distributor coupled to pulse generator from which two pulse groups can be tapped |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4109046A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19653129A1 (en) * | 1996-12-19 | 1998-06-25 | Siemens Ag | Method for determining a drive voltage for a voltage-controlled oscillator in a phase locked loop |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3886459A (en) * | 1973-08-07 | 1975-05-27 | Usm Corp | Digital pulse rate ramping circuits |
US4166249A (en) * | 1978-02-15 | 1979-08-28 | Honeywell Inc. | Digital frequency-lock circuit |
US4418318A (en) * | 1981-03-10 | 1983-11-29 | Frederick Electronics Corporation | Digital phase-locked loop circuit |
-
1991
- 1991-03-15 DE DE19914109046 patent/DE4109046A1/en active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19653129A1 (en) * | 1996-12-19 | 1998-06-25 | Siemens Ag | Method for determining a drive voltage for a voltage-controlled oscillator in a phase locked loop |
DE19653129C2 (en) * | 1996-12-19 | 1999-01-28 | Siemens Ag | Method for generating a drive signal for a voltage-controlled oscillator in a phase locked loop |
Also Published As
Publication number | Publication date |
---|---|
DE4109046A1 (en) | 1991-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69202531T2 (en) | Phase locked loop. | |
DE1954525C3 (en) | Phase synchronization circuit for a regulated oscillator | |
DE69023450T2 (en) | Generator for topology-independent reference signals. | |
DE69314519T2 (en) | Frequency synthesizer | |
DE2703395C3 (en) | Circuit arrangement for recovering coded binary information | |
DE2428495A1 (en) | ARRANGEMENT FOR DISCONTINUATION IN SYNCHRONIZED OSCILLATORS | |
DE1964912C3 (en) | Frequency synthesizer | |
DE2735642C2 (en) | Phase lock loop | |
DE2744432A1 (en) | PHASE OR FREQUENCY CONTROL CIRCUIT IN THE FEEDBACK CIRCUIT OF THE OSCILLATOR OF A TELEVISION CHANNEL SELECTOR OR THE LIKE. | |
DE4139117C1 (en) | ||
DE2459751C3 (en) | Circuit arrangement for generating signals with increasing frequency and signals with decreasing frequency | |
DE3906094C2 (en) | Digital phase / frequency detector circuit | |
DE4109046C2 (en) | ||
DE3028945C2 (en) | Tuning device with phase-synchronized loop and measures for automatic fine-tuning | |
DE1945602C2 (en) | Circuit arrangement for frequency reduction in a device of color television technology | |
DE2448533A1 (en) | CIRCUIT ARRANGEMENT FOR A PHASE DISCRIMINATOR WITH UNLIMITED CATCHING AREA | |
CH622391A5 (en) | ||
DE2853617C2 (en) | ||
DE2608268C2 (en) | Method for generating a variable sequence of pulses and circuit arrangement for carrying out the method | |
DE3246291C2 (en) | PLL circuit arrangement | |
DE3130126C2 (en) | ||
DE2909018C3 (en) | Frequency converter | |
DE3314973C1 (en) | Circuit arrangement for generating a stable fixed frequency | |
EP1012980B1 (en) | Digital phase locked loop | |
DE1588510C3 (en) | Electrical circuit arrangement for generating three or more phase alternating currents |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: CEGELEC AEG ANLAGEN UND ANTRIEBSSYSTEME GMBH, 1227 |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ALSTOM POWER CONVERSION GMBH, 12277 BERLIN, DE |
|
8339 | Ceased/non-payment of the annual fee |