DE4104114C2 - Redundantes Datenverarbeitungssystem - Google Patents

Redundantes Datenverarbeitungssystem

Info

Publication number
DE4104114C2
DE4104114C2 DE19914104114 DE4104114A DE4104114C2 DE 4104114 C2 DE4104114 C2 DE 4104114C2 DE 19914104114 DE19914104114 DE 19914104114 DE 4104114 A DE4104114 A DE 4104114A DE 4104114 C2 DE4104114 C2 DE 4104114C2
Authority
DE
Germany
Prior art keywords
program
data processing
counter
central
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19914104114
Other languages
English (en)
Other versions
DE4104114A1 (de
Inventor
Klaus Bremer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19914104114 priority Critical patent/DE4104114C2/de
Publication of DE4104114A1 publication Critical patent/DE4104114A1/de
Application granted granted Critical
Publication of DE4104114C2 publication Critical patent/DE4104114C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1687Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Description

Die Erfindung betrifft ein redundantes Datenverarbeitungs­ system gemäß dem Oberbegriff des Patentanspruchs.
Um die Verfügbarkeit und die Fehlersicherheit von Daten­ verarbeitungs- oder Steuerungssystemen zu erhöhen, werden diese redundant aufgebaut. Beim Ausfall oder bei einem fehlerhaften Betrieb einer Datenverarbeitungsanlage übernimmt eine andere am redundanten Betrieb beteiligte Datenverarbei­ tungsanlage die Rechen- und Steuerfunktion und stellt sicher, daß der Betrieb fehlerlos fortgeführt wird. Damit der Betrieb im Anforderungsfall fehlerlos fortgeführt werden kann, muß sichergestellt sein, daß alle Datenverarbeitungsanlagen ein identisches Programm synchron bearbeiten. In der EP 0 394 514 A1 ist ein Verfahren zur Synchronisation von Datenverarbeitungs­ anlagen vorgeschlagen. Die Synchronisation der Datenverarbei­ tungsanlagen wird erst dann vorgenommen, wenn nach einem Unterbrechungsereignis ein aktuell ablaufender Programm­ abschnitt in jeder Datenverarbeitungsanlage bis zu einem Synchronisationspunkt (z. B. bis zum Ende dieses Programm­ abschnitts) bearbeitet wurde.
Ein Datenverarbeitungssystem gemäß dem Oberbegriff des Patentanspruchs ist aus der Druckschrift "etz-a", Bd. 99 (1978), Heft 5, Seiten 260 bis 266 bekannt. Dort ist vor­ gesehen, daß ein Rechner nach der Verarbeitung eines Befehles so lange in einem Wartezustand bleibt, bis der andere Rechner den dazu korrespondierenden Befehl ebenfalls verarbeitet hat.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein redundantes Datenverarbeitungssystem der eingangs genannten Art zu schaffen, das nach Auftreten eines Unterbrechungs­ ereignisses möglichst schnell die Synchronisation der am redundanten Betrieb beteiligten Datenverarbeitungsanlagen einleitet.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs angegebenen Maßnahmen gelöst.
Bei dem neuen redundanten Datenverarbeitungssystem erfolgt eine Synchronisation nicht an vorgegebenen Synchronisations­ punkten (z. B. Bausteingrenze), sondern es wird ermittelt, welche Datenverarbeitungsanlage nach einem Unterbrechungs­ ereignis in der Programmbearbeitung am weitesten fortgeschritten ist. Diese Stelle im Programm ist der Synchronisationspunkt, und die wei­ teren im redundanten Betrieb mitwirkenden Datenverarbeitungs­ anlagen führen die sequentielle Bearbeitung des identischen Programms fort, bis der Synchronisationspunkt erreicht ist. Wenn alle den gleichen Stand erreicht haben, wird auf das Unterbrechungsereignis reagiert. Dazu enthält jede Zentraleinheit einen Programmschrittzähler und einen Vergleicher für die von beiden Zentraleinheiten jeweils ausgeführten Programmschritte.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.
Dabei zeigen
Fig. 1 ein redundantes Datenverarbeitungssystem und
Fig. 2 das Zeitverhalten des Systems gemäß Fig. 1.
Fig. 1 zeigt ein zweikanalig redundantes Datenverarbeitungs­ system, das über einen Bus BU mit einem Prozeß P verbunden ist. Von zwei Datenverarbeitungsanlagen sind lediglich die Zentral­ einheiten ZE1, ZE2 dargestellt, die jeweils einen Zentral­ prozessor ZP1, ZP2, Programmzähler PZ1, PZ2, Vergleicher VG1, VG2 und UND-Gatter UN1, UN2 aufweisen. Zur Vereinfachung sind lediglich die Teile der Zentraleinheiten ZE1, ZE2 dargestellt, die zur Verdeutlichung der Erfindung von Bedeutung sind. Auch sind weitere Teile der Datenverarbeitungsanlagen, wie z. B. Massenspeicher oder Datenübertragungssteuerungen, nicht ab­ gebildet. Die Zentraleinheiten ZE1, ZE2 sind über Leitungen L1, L2, L3 miteinander verbunden, die Teile eines Kommunikations­ busses sind oder als spezielle Steuerleitungen ausgebildet sein können. Während der Bearbeitung eines identischen Programmes in den Zentraleinheiten ZE1, ZE2 zählen die Programmzähler PZ1, PZ2, die über Leitungen In1, In2 entsprechende Steuerimpulse erhalten, die bereits ausgeführten Programmschritte und schal­ ten die jeweiligen Zählerstände a, b über die Leitungen L1, L2 den Vergleichern VG1, VG2 zu. Ist der Zählerstand a des Pro­ grammzählers PZ1 größer als der Zählerstand b des Programm­ zählers PZ2, so weist dies darauf hin, daß der Zentralprozessor ZP1 die Programmbearbeitung am weitesten durchgeführt hat. Der Vergleicher VG1 schaltet in diesem Fall sein Ausgangssignal K1 in den aktiven Zustand und beaufschlagt das UND-Gatter UN1 mit diesem Signal. "In einen aktiven Zustand schalten" bedeutet den Wechsel des binären Signalzustandes "0" in den Zustand "1", entsprechend bedeutet "in einen inaktiven Zustand schalten" einen Wechsel vom Zustand "1" in den Zustand "0".
Für den Fall, daß ein von dem Prozeß P bewirktes Unterbre­ chungsereignis einer der Zentraleinheiten ZE1, ZE2 aufgeschal­ tet wird, ist es erforderlich, daß die Zentraleinheiten ZE1, ZE2 sich zunächst synchronisieren müssen, bevor auf das Unter­ brechungsereignis reagiert werden kann. Die Zentralprozessoren ZP1, ZP2 weisen an sich bekannte Mittel zum Erkennen eines Unterbrechungssignals auf, und der Zentralprozessor ZP1 oder ZP2 beaufschlagt die Leitung L3 mit einer Synchronisations­ anforderung, die bei gleichzeitig anliegendem aktiven Signal K1 bewirkt, daß das UND-Gatter UN1 sein Ausgangssignal Ho1 aktiv schaltet. Daraufhin wird der Zentralprozessor ZP1 in den Warte­ zustand geschaltet, bis der Zählerstand b des Programmzählers PZ2 den Zählerstand a des Programmzählers PZ1 erreicht hat. In diesem Fall wird das Ausgangssignal K1 des Vergleichers VG1 vom Signalzustand "1" in den Zustand "0" geschaltet, was bewirkt, daß das UND-Gatter UN1 sein Ausgangssignal Ho1 ebenfalls in­ aktiv schaltet. Die Zentraleinheiten ZE1, ZE2 haben den glei­ chen Programmzustand erreicht und arbeiten synchron. Es kann nun auf das anliegende Unterbrechungsereignis reagiert werden. Rücksetzsignale Re1, Re2 der Zentraleinheiten ZE1, ZE2 setzen die Programmzähler PZ1, PZ2 nach einem Zustandswechsel der Synchronisationsanforderung von aktiv nach inaktiv zurück.
Zur Verdeutlichung der Funktions- und Wirkungsweise des neuen redundanten Datenverarbeitungssystems zeigt Fig. 2 das Zeit­ verhalten des Systems gemäß Fig. 1. Die in den Fig. 1 und 2 gleichen Teile sind mit gleichen Bezugszeichen versehen. Zu einem Zeitpunkt t0 werden in den Zentraleinheiten ZE1, ZE2 identische Programme gestartet, und die Programmzähler PZ1, PZ2 zählen ab einem Zählerstand 0 die ausgeführten Programm­ schritte. Zu einem Zeitpunkt t1 ist der Zählerstand a des Programmzählers PZ1 gleich 3, während der Zählerstand b des Programmzählers PZ2 den Wert 2 aufweist. Daraufhin wird das Ausgangssignal K1 des Vergleichers VG1 aktiv geschaltet. Zu einem Zeitpunkt t2 schaltet einer der Zentralprozessoren ZP1, ZP2 aufgrund eines Unterbrechungsereignisses eine Synchronisa­ tionsanforderung Sa auf der Leitung L3 aktiv. Da das Signal K1 immer noch im aktiven Zustand ist, wechselt das Ausgangssignal Ho1 des UND-Gatters UN1 in den aktiven Zustand, so daß der Zentralprozessor ZP1 in einen Wartezustand versetzt wird und keine weiteren Programmschritte mehr ausführt. Der Zählerstand b des Programmzählers PZ2 erhöht sich weiter, da der Zentral­ prozessor ZP2 die Bearbeitung des Programms fortsetzt. Erreicht der Zählerstand b den Wert 11 und ist damit gleich dem Zähler­ stand a, weisen die Zentraleinheiten ZE1, ZE2 gleiche Programm­ zustände auf; sie sind damit wieder synchron. Das Ausgangs­ signal Ho1 des UND-Gatters UN1 wechselt den Signalzustand von "1" auf "0", und die Zentraleinheit ZE1 verläßt ihren Warte­ zustand. Zum Zeitpunkt t3 kann nun auf das anstehende Unter­ brechungsereignis reagiert werden.
Nachdem die Programmzähler PZ1, PZ2 auf Null zurückgesetzt sind, zählen diese wiederum die Programmschritte des jeweiligen abzuarbeitenden Programms. Es zeigt sich zu einem Zeitpunkt t4, daß der Zentralprozessor ZP1 wiederum das zu bearbeitende Pro­ gramm schneller bearbeitet als der Zentralprozessor ZP2, und das Ausgangssignal K1 des Vergleichers VG1 wechselt in den Signalzustand "1". Bei einem erneuten Unterbrechungsereignis und einer von einem der Zentralprozessoren ZP1, ZP2 aktiv ge­ schalteten Synchronisationsanforderung zu einem Zeitpunkt t5 wird der Zentralprozessor ZP1 durch das Ausgangssignal Ho1 des UND-Gatters UN1 angehalten. Der Zentralprozessor ZP1 verbleibt in diesem Wartezustand wiederum so lange, bis der Zählerstand b des Programmzählers PZ2 ebenfalls den Zählerstand a gleich 9 des Programmzählers PZ1 erreicht hat. Dies ist zu einem Zeit­ punkt t6 der Fall, zu welchem die Programmzähler PZ1, PZ2 durch die Rücksetzsignale Re1, Re2 zurückgesetzt werden und der Zen­ tralprozessor ZP1 seinen Wartezustand verläßt. Die Zentral­ einheiten ZE1, ZE2 können nun auf das Unterbrechungsereignis reagieren.
Zu einem Zeitpunkt t7 tritt der Fall ein, daß der Zentral­ prozessor ZP2 das aktuell zu bearbeitende Programm schneller abarbeitet als der Zentralprozessor ZP1. Das Ausgangssignal K2 des Vergleichers VG2 wird aktiv geschaltet, und bei einer Syn­ chronisationsanforderung zu einem Zeitpunkt t8 wird der Zen­ tralprozessor ZP2 angehalten. Zu einem Zeitpunkt t9 sind die Zählerstände a, b der Programmzähler PZ1, PZ2 gleich, und das Ausgangssignal Ho2 des UND-Gatters UN2 wechselt seinen Signal­ zustand von "1" auf "0". Der Zentralprozessor ZP2 verläßt seinen Wartezustand, die Programmzähler PZ1, PZ2 werden zurück­ gesetzt, und die Zentraleinheiten reagieren auf das anstehende Unterbrechungsereignis.

Claims (1)

  1. Redundantes Datenverarbeitungssystem mit mindestens zwei Datenverarbeitungsanlagen, die Zentraleinheiten (ZE1, ZE2) und Mittel zum Erkennen von Unterbrechungsereignissen sowie Mittel zum Synchronisieren der Zentraleinheiten (ZE1, ZE2) nach Auftreten eines Unterbrechungsereignisses aufweisen, wobei die Zentraleinheit (ZE1, ZE2), die bis zum Auftreten des Unterbrechungssignals eine Programmbearbeitung am weite­ sten durchgeführt hat, so lange in einem Wartezustand bleibt, bis die anderen Zentraleinheiten (ZE1, ZE2) den Programm­ zustand dieser Zentraleinheit (ZE1, ZE2) erreicht haben, dadurch gekennzeichnet, daß jede Zentraleinheit (ZE1, ZE2) zur Synchronisation aufweist:
    • - einen Programmzähler (PZ1, PZ2), der nach Beendigung eines Synchronisationsvorgangs die Anzahl der ausgeführten Pro­ grammschritte eines zu bearbeitenden Programms zählt,
    • - einen Vergleicher (VG1, VG2), der die Zählerstände der Programmzähler (PZ1, PZ2) vergleicht und dessen Ausgangs­ signal bei Auftreten eines Unterbrechungssignals für den Fall, daß der Zählerstand (a, b) eines Programmzählers (PZ1, PZ2) einer Zentraleinheit (ZE1, ZE2) größer ist als die Zählerstände (a, b) der anderen Programmzähler (PZ1, PZ2), die Programmbearbeitung in dieser Zentraleinheit (ZE1, ZE2) so lange sperrt, bis die anderen Programmzähler (PZ1, PZ2) den gleichen Zählerstand (a, b) aufweisen.
DE19914104114 1991-02-11 1991-02-11 Redundantes Datenverarbeitungssystem Expired - Fee Related DE4104114C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914104114 DE4104114C2 (de) 1991-02-11 1991-02-11 Redundantes Datenverarbeitungssystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914104114 DE4104114C2 (de) 1991-02-11 1991-02-11 Redundantes Datenverarbeitungssystem

Publications (2)

Publication Number Publication Date
DE4104114A1 DE4104114A1 (de) 1992-08-13
DE4104114C2 true DE4104114C2 (de) 2000-06-08

Family

ID=6424818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914104114 Expired - Fee Related DE4104114C2 (de) 1991-02-11 1991-02-11 Redundantes Datenverarbeitungssystem

Country Status (1)

Country Link
DE (1) DE4104114C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802265A (en) * 1995-12-01 1998-09-01 Stratus Computer, Inc. Transparent fault tolerant computer system
DE19625195A1 (de) 1996-06-24 1998-01-02 Siemens Ag Synchronisationsverfahren
JP2004046599A (ja) 2002-07-12 2004-02-12 Nec Corp フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム
EP1398700A1 (de) * 2002-09-12 2004-03-17 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zur Synchronisation redundanter Verarbeitungseinheiten
EP1807761A1 (de) * 2004-10-25 2007-07-18 Robert Bosch Gmbh Verfahren und vorrichtung zur datenverteilung aus wenigstens einer datenquelle in einem mehrprozessorsystem

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1269827B (de) * 1965-09-09 1968-06-06 Siemens Ag Verfahren und Zusatzeinrichtung zur Synchronisierung von parallel arbeitenden Datenverarbeitungsanlagen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1269827B (de) * 1965-09-09 1968-06-06 Siemens Ag Verfahren und Zusatzeinrichtung zur Synchronisierung von parallel arbeitenden Datenverarbeitungsanlagen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Eichner Manfred: Parallel arbeitendes Doppelrech- nersystem- ein ausfallsicheres Rechnerkonzept, In:etz-a, Bd.99, H.5, 1978, S.260-266 *
Storandt Steffen und Feger Otmar: Sichere und fehlertolerante Mikrocontroller-Systeme, In: Elektronik 10/12.5.1989, S. 88-90 *

Also Published As

Publication number Publication date
DE4104114A1 (de) 1992-08-13

Similar Documents

Publication Publication Date Title
DE3300260C2 (de)
DE60302184T2 (de) Fehlertolerantes Computersystem, Verfahren zur Resynchronisierung desselben und zugehöriges Resynchronisierungs-Programm
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
DE3049774C2 (de)
EP0394514B1 (de) Verfahren zur Synchronisation von Datenverarbeitungsanlagen
DE3111555C2 (de) Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung
DE4104114C2 (de) Redundantes Datenverarbeitungssystem
EP0543825B1 (de) Einrichtung zur interruptverteilung in einem mehrrechnersystem
DE60300233T2 (de) Fehlertolerante Vorrichtung zur informationsverarbeitung
DE3782321T2 (de) Eingabenverwaltungsschaltung fuer programmierbare steuerung.
DE1966991C3 (de) Ausfallgesicherte Datenverarbeitungsanlage
DE2727983C2 (de) Schaltungsanordnung mit mindestens doppelt vorgesehenen zentralen Steuerungen, insbesondere für Fernsprechvermittlungsanlagen
EP0172569A2 (de) Verfahren zur Synchronisation mehrerer parallelarbeitender Rechner
DE3037150A1 (de) Sichere datenverarbeitungseinrichtung
DE69829909T2 (de) Wahlverfahren von der aktiven Station in einem gesicherten System für Informationsverarbeitung
DE19809089A1 (de) Synchronisations- und/oder Datenaustauschverfahren für sichere, hochverfügbare Rechner und hierzu geeignete Einrichtung
DE2813079A1 (de) Sicheres mehrrechnersystem mit hoher verarbeitungsgeschwindigkeit
EP1291744A2 (de) Synchronisationsverfahren und -vorrichtung
DE2628105A1 (de) Digitaldatenschalter mit reserveschaltgruppenanordnung
DE2725922B1 (de) Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln
EP0576711A1 (de) Datenverarbeitungssystem mit mehreren Taktfrequenzen
DE3918962C2 (de) System mit mehreren asynchron arbeitenden Rechnern
EP1426862B1 (de) Synchronisation der Datenverarbeitung in redundanten Datenverarbeitungseinheiten eines Datenverarbeitungssystems
DE4303048A1 (en) Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems
EP1612681B1 (de) Steckplatzerkennung in einem Bussystem

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee