DE4104040A1 - Verfahren zum abgleich und betrieb einer einheit - Google Patents
Verfahren zum abgleich und betrieb einer einheitInfo
- Publication number
- DE4104040A1 DE4104040A1 DE4104040A DE4104040A DE4104040A1 DE 4104040 A1 DE4104040 A1 DE 4104040A1 DE 4104040 A DE4104040 A DE 4104040A DE 4104040 A DE4104040 A DE 4104040A DE 4104040 A1 DE4104040 A1 DE 4104040A1
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- adjustment
- signal
- unit
- modulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 238000009966 trimming Methods 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/26—Automatic controllers electric in which the output signal is a pulse-train
- G05B11/28—Automatic controllers electric in which the output signal is a pulse-train using pulse-height modulation; using pulse-width modulation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B5/00—Anti-hunting arrangements
- G05B5/01—Anti-hunting arrangements electric
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
- G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
- G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
- G11B11/1055—Disposition or mounting of transducers relative to record carriers
- G11B11/10576—Disposition or mounting of transducers relative to record carriers with provision for moving the transducers for maintaining alignment or spacing relative to the carrier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Abgleich und Betrieb
einer Einheit, der über einen Tiefpaß zum Abgleich ein pulswei
tenmoduliertes Abgleichsignal und zum Betrieb ein pulsweitenmo
duliertes Steuer- oder Regelsignal zugeführt wird.
In einem Regelkreis ist es z. B. vor Beginn der Regelung oft er
forderlich, durch Abgleich den Offset des Regelverstärkers zu
kompensieren. In einem Phasenregelkreis mit Nachlaufsynchronisa
tion, der häufig mit PLL abgekürzt wird, wird der Oszillator zu
erst abgeglichen, bevor der Regelbetrieb beginnt.
Es ist bekannt, die analoge Abgleichspannung mittels eines Digi
tal-Analog-Wandlers aus einem digitalen Abgleichsignal zu erzeu
gen, das z. B. ein Mikroprozessor liefern kann. Weil aber Digi
tal-Analog-Wandler teuer sind, ist man bestrebt, sie durch ei
nen Tiefpaß zu ersetzten, dem ein pulsweitenmoduliertes Ab
gleichsignal zugeführt wird. Der Ausgang des Tiepasses ist mit
der abzugleichenden Einheit verbunden.
Ein Nachteil dieses preisgünstigen Digital-Analog-Wandler-Prin
zips liegt aber darin, daß eine Erhöhung der Auflösung zu einer
größeren Abgleichzeit führt, wenn die kleinste Impulsbreite des
pulsweitenmodulierten Abgleichsignals festgelegt ist.
Es ist deshalb Aufgabe der Erfindung, bei einem als Digital-Ana
log-Wandler eingesetzten Tiefpaß trotz hoher Auflösung eine kur
ze Abgleichzeit zu erzielen.
Die Erfindung löst diese Aufgabe dadurch, daß während des Ab
gleichs die Zeitkonstante des Tiefpasses kleiner gewählt ist
als während des Betriebs, daß während des Abgleichs die Puls
breite des pulsweitenmodulierten Abgleichsignals kleiner ge
wählt ist als die Pulsbreite des pulsweitenmodulierten Steuer-
oder Regelsignals während des Betriebs und daß die Frequenz des
pulsweitenmodulierten Abgleichsignals während des Abgleichs da
gegen größer gewählt ist als die Frequenz des pulsweitenmodu
lierten Steuer- oder Regelsignals während des Betriebs.
Es zeigen
Fig. 1 ein erstes Ausführungsbeispiel,
Fig. 2 ein zweites Ausführungsbeispiel,
Fig. 3 ein drittes Ausführungsbeispiel,
Fig. 4 ein viertes Ausführungsbeispiel,
Fig. 5 ein fünftes Ausführungsbeispiel der Erfindung,
Fig. 6 das pulsweitenmodulierte Abgleich- und das pulsweiten
modulierte Regelsignal.
Anhand der Fig. 1 wird das erste Ausführungsbeispiel beschrie
ben und mit Hilfe der Fig. 6 erläutert.
Der Ausgang eines Mikroprozessors µP ist über einen Widerstand
R mit dem Eingang der abzugleichenden Einheit, z. B. des Oszilla
tors O einer PLL, verbunden. Über eine Reihenschaltung aus ei
ner Kapazität C1 und einem steuerbaren Schalter S und parallel
dazu über eine Kapazität C2 liegt der Eingang des Oszillators O
auf Bezugspotential. Ein Steuerausgang des Mikroprozessors µP
ist mit dem Steuereingang des steuerbaren Schalters verbunden.
Zum Abgleich des Oszillators O gibt der Mikroprozessor µP bei
geöffnetem steuerbaren Schalter S an einem Ausgang das pulswei
tenmodulierte Abgleichsignal AS ab. Nach dem Abgleich schließt
der Mikroprozessor µP den steuerbaren Schalter S, um die Zeit
konstante des Tiefpasses zu erhöhen, und gibt an seinem Ausgang
nicht mehr das pulsweitenmodulierte Abgleichsignal AS, sondern
das pulsweitenmodulierte Regelsignal RS ab.
Wie in Fig. 6 gezeigt ist, kann z. B. die Pulsbreite des puls
weitenmodulierten Abgleichsignals AS 1/4 der Pulsbreite des
pulsweitenmodulierten Regelsignals RS betragen, während die Fre
quenz des pulsweitenmodulierten Abgleichsignals AS viermal so
groß gewählt ist wie die Frequenz des pulsweitenmodulierten Re
gelsignals RS.
Durch die Maßnahme, während des Abgleichs die Zeitkonstante des
Tiefpasses und die Pulsbreite des pulsweitenmodulierten Ab
gleichsignals AS zu verringern, während gleichzeitig die Fre
quenz des pulsweitenmodulierten Abgleichsignals AS erhöht wird,
wird die Auflösung erhöht, ohne daß sich die Abgleichzeit ver
größert.
In Fig. 2 ist ein zweites Ausführungsbeispiel abgebildet, bei
dem der Ausgang eines Mikroprozessors µP, der das pulsweitenmo
dulierte Abgleichsignal AS liefert, über einen Widerstand R mit
dem Eingang der abzugleichenden Einheit O verbunden ist. Der
Eingang der abzugleichenden Einheit O liegt über eine Reihen
schaltung aus einer Kapazität C1 und C2 auf Bezugspotential.
Die Kapazität C2 ist mittels eines steuerbaren Schalters über
brückbar, dessen Steuereingang mit dem Steuerausgang des Mikro
prozessors µP verbunden ist.
Während des Abgleichs ist der steuerbare Schalter S geöffnet.
Der Mikroprozessor µP gibt an seinem Ausgang das pulsweitenmodu
lierte Abgleichsignal AS ab. Im Regelbetrieb ist dagegen der
steuerbare Schalter S geschlossen. Der Mikroprozessor µP gibt
an seinem Ausgang das pulsweitenmodulierte Regelsignal RS ab.
Bei dem dritten Ausführungsbeispiel, das in Fig. 3 gezeigt
ist, ist der Ausgang eines Mikroprozessors µP, an dem das puls
weitenmodulierte Abgleichsignal AS und das pulsweitenmodulierte
Regelsignal RS abnehmbar ist, über einen Widerstand R1 mit dem
Eingang einer abzugleichenden Einheit O verbunden. Der Eingang
der abzugleichenden Einheit O liegt über eine Kapazität C auf
Bezugspotential. Mittels eines steuerbaren Schalters S, dessen
Steuereingang mit dem Steuerausgang des Mikroprozessors µP ver
bunden ist, läßt sich ein Widerstand R2 parallel zum Widerstand
R1 schalten.
Im Abgleichbetrieb ist der steuerbare Schalter S geschlossen,
während er im Regelbetrieb geöffnet ist. Wie bei den vorherge
henden Ausführungsbeispielen gibt der Mikroprozessor an seinem
Ausgang während des Abgleichs das pulsweitenmodulierte Abgleich
signal AS ab, dagegen im Regelbetrieb das pulsweitenmodulierte
Regelsignal RS.
In Fig. 4 ist ein viertes Ausführungsbeispiel dargestellt, das
mit einem Mikroprozessor µP ausgestattet ist, der einen Ausgang
für das pulsweitenmodulierte Abgleichsignal AS und einen Aus
gang für das pulsweitenmodulierte Regelsignal RS aufweist. Der
Ausgang für das pulsweitenmodulierte Abgleichsignal AS ist über
einen Widerstand R mit dem Eingang einer abzugleichenden Ein
heit O verbunden. Der Eingang der abzugleichenden Einheit O
liegt über eine Kapazität C1 auf Bezugspotential und ist über
eine Kapazität C2 mit dem Ausgang für das pulsweitenmodulierte
Regelsignal RS des Mikroprozessors µP verbunden.
Im Abgleichbetrieb erhält die abzugleichende Einheit O vom Mi
kroprozessor µP über den aus dem Widerstand R und der Kapazität
C1 gebildeten Tiefpaß das pulsweitenmodulierte Abgleichsignal
AS. Während des Regelbetriebs erhält die abzugleichende Einheit
O das pulsweitenmodulierte Regelsignal RS über die Kapazität C2.
In der Fig. 5 ist ein fünftes Ausführungsbeispiel abgebildet.
Zwei Ausgänge eines Mikroprozessors µP, die das pulsweitenmodu
lierte Abgleichsignal AS und das pulsweitenmodulierte Regelsi
gnal RS liefern, sind über eine Reihenschaltung aus zwei Wider
ständen R1 und R2 miteinander verbunden. Der gemeinsame Verbin
dungspunkt der beiden Widerstände R1 und R2 ist mit dem Eingang
einer abzugleichenden Einheit O verbunden und liegt über eine
Kapazität C auf Bezugspotential. Das pulsweitenmodulierte Ab
gleichsignal AS wird der abzugleichenden Einheit O während des
Abgleichs über den aus dem Widerstand R1 und der Kapazität C ge
bildeten Tiefpaß zugeführt. Im Regelbetrieb wird dagegen das
pulsweitenmodulierte Regelsignal RS über den aus dem Widerstand
R2 und der Kapazität C aufgebauten Tiefpaß der abzugleichenden
Einheit O zugeführt.
Die Erfindung ist für den automatischen Abgleich und den Be
trieb einer Einheit geeignet, der während des Abgleichs über
einen Tiefpaß ein pulsweitenmoduliertes Abgleichsignal und wäh
rend des Betriebs ein pulsweitenmoduliertes Steuer- oder Regel
signal zugeführt wird. Beispielsweise kann der Oszillator einer
PLL auf diese Weise abgeglichen werden. Auch für die Servokrei
se eines CD-Spielers, eines Videoplattenspielers oder eines ma
gneto-optischen Aufzeichnungs- und Wiedergabegerätes kommt die
Erfindung in Frage.
Claims (7)
1. Verfahren zum Abgleich und Betrieb einer Einheit (O), der
über einen Tiefpaß zum Abgleich ein pulsweitenmoduliertes
Abgleichsignal (AS) und zum Betrieb ein pulsweitenmodulier
tes Steuer- oder Regelsignal (RS) zugeführt wird, da
durch gekennzeichnet, daß während des
Abgleichs die Zeitkonstante des Tiefpasses kleiner gewählt
ist als während des Betriebs, daß während des Abgleichs
die Pulsbreite des pulsweitenmodulierten Abgleichsignals
(AS) kleiner gewählt ist als die Pulsbreite des pulsweiten
modulierten Steuer- oder Regelsignals (RS) während des Be
triebs und daß die Frequenz des pulsweitenmodulierten Ab
gleichsignals (AS) während des Abgleichs dagegen größer
gewählt ist als die Frequenz des pulsweitenmodulierten
Steuer- oder Regelsignals (RS) während des Betriebs.
2. Verfahren nach Anspruch 1, dadurch gekenn
zeichnet, daß während des Abgleichs die Pulsbreite
des pulsbreitenmodulierten Abgleichsignals (AS) und die
Zeitkonstante des Tiefpasses um den Faktor 1/n verringert
wird, während die Frequenz des pulsweitenmodulierten Ab
gleichsignals um den Faktor n erhöht wird.
3. Schaltungsanordnung zur Durchführung des Verfahren nach
Anspruch 1, dadurch gekennzeichnet,
daß der erste Ausgang eines Mikroprozessors (µP), an dem
während des Abgleichs das pulsweitenmodulierte Abgleichsi
gnal (AS) und während des Regelbetriebs das pulsweitenmodu
lierte Regelsignal (RS) abnehmbar sind, über einen Wider
stand (R) mit dem Eingang der abzugleichenden Einheit (O)
verbunden ist, daß der Eingang der abzugleichenden Einheit
(O) über eine Reihenschaltung aus einer ersten Kapazität
(C1) und einem steuerbaren Schalter (S) und parallel dazu
über eine zweite Kapazität (C2) auf Bezugspotential liegt
und daß der Steuerausgang des Mikroprozessors (µP) mit dem
Steuereingang des steuerbaren Schalters (S) verbunden ist.
4. Schaltungsanordnung zur Durchführung des Verfahren nach
Anspruch 1 oder 2, dadurch gekennzeich
net, daß der Ausgang eines Mikroprozessors (µP), der wäh
rend des Abgleichs das pulsweitenmodulierte Abgleichsignal
(AS) und während des Betriebs das pulsweitenmodulierte Re
gelsignal (RS) liefert, über einen Widerstand (R) mit dem
Eingang der abzugleichenden Einheit (O) verbunden ist und
über eine Reihenschaltung aus einer ersten Kapazität (C1)
und einer zweiten Kapazität (C2) auf Bezugspotential liegt
und daß die zweite Kapazität (C2) mittels eines steuerba
ren Schalters (S) überbrückbar ist, dessen Steuereingang
mit dem Steuerausgang des Mikroprozessors (µP) verbunden
ist.
5. Schaltungsanordnung zur Durchführung des Verfahrens nach
Anspruch 1 oder 2, dadurch gekennzeich
net, daß der Ausgang eines Mikroprozessors (µP), der wäh
rend des Abgleichs das pulsweiten modulierte Ablgeichsi
gnal (AS) und im Regelbetrieb das pulsweiten modulierte Re
gelsignal (RS) liefert, über einen ersten Widerstand (R1)
mit dem Eingang der abzugleichenden Einheit (O) verbunden
ist, daß der Eingang der abzugleichenden Einheit (O) über
eine Kapazität (C) auf Bezugspotential liegt und daß paral
le zum ersten Widerstand (R1) ein zweiter Widerstand (R2)
mittels eines steuerbaren Schalters (S) geschaltet werden
kann, dessen Steuereingang mit dem Steuerausgang des Mikro
prozessors (µP) verbunden ist.
6. Schaltungsanordnung zur Durchführung des Verfahrens nach
Anspruch 1 oder 2, dadurch gekennzeich
net, daß der Ausgang eines Mikroprozessors (µP), der wäh
rend des Abgleichs das pulsweitenmodulierte Abgleichsignal
(AS) liefert, über einen Widerstand (R) mit dem Eingang ei
ner abzugleichenden Einheit (O) verbunden ist, daß der Ein
gang der abzugleichenden Einheit (O) über eine erste Kapa
zität (C1) auf Bezugspotential liegt und daß der Ausgang
des Mikroprozessors (µP), der im Regelbetrieb das pulswei
tenmodulierte Regelsignal (RS) liefert, über eine zweite
Kapazität (C2) mit dem Eingang der abzugleichenden Einheit
(O) verbunden ist.
7. Schaltungsanordnung zur Durchführung des Verfahrens nach
Anspruch 1 oder 2, dadurch gekennzeich
net, daß der Ausgang eines Mikroprozessors (µP), der wäh
rend des Abgleichs das pulsweitenmodulierte Abgleichsignal
(AS) liefert, über einen ersten Widerstand (R1) mit dem
Eingang einer abzugleichenden Einheit (O) verbunden ist,
daß der Ausgang des Mikroprozessors (µP), der im Regelbe
trieb das pulsweitenmodulierte Regelsignal (RS) liefert,
ebenfalls mit dem Eingang der abzugleichenden Einheit (O)
verbunden ist und über eine Kapazität (C) auf Bezugspoten
tial liegt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4104040A DE4104040C2 (de) | 1991-02-09 | 1991-02-09 | Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4104040A DE4104040C2 (de) | 1991-02-09 | 1991-02-09 | Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4104040A1 true DE4104040A1 (de) | 1992-08-13 |
DE4104040C2 DE4104040C2 (de) | 2002-08-14 |
Family
ID=6424771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4104040A Expired - Fee Related DE4104040C2 (de) | 1991-02-09 | 1991-02-09 | Verfahren zum Abgleich und Betrieb einer Schaltungsanordnung sowie Schaltungsanordnung zur Durchführung des Verfahrens |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4104040C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5764300A (en) * | 1994-07-28 | 1998-06-09 | Thomson Consumer Electronics, Inc. | Control system having reduced response time |
DE19731035A1 (de) * | 1997-07-18 | 1999-01-28 | Anatoli Stobbe | Verfahren zur Datenübertragung zwischen einem Schreib-Lesegerät und einem Transponder |
EP2173028A3 (de) * | 2008-10-01 | 2014-12-24 | Robert Bosch GmbH | Verfahren zur Regelung einer Grundfrequenz eines spannungsgesteuerten Oszillators als eine Trägerfrequenz eines frequenzmodulierten Signals |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10393732B4 (de) * | 2002-11-26 | 2011-02-24 | Infineon Technologies Ag | Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises |
DE10313757A1 (de) * | 2003-03-27 | 2004-10-28 | Digades Gmbh | Verfahren und Schaltungsanordnung zur Frequenzparametrierung von Oszillatorausgangssignalen |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2444250B2 (de) * | 1974-09-16 | 1976-07-22 | Siemens AG, 1000 Berlin und 8000 München | Oszillator zur erzeugung einer rechteckfoermigen impulsfolge, deren impulsfolgefrequenz steuerbar ist |
CH634447A5 (en) * | 1977-10-21 | 1983-01-31 | Siemens Ag | Circuit arrangement with a phase-locked loop |
DE3732225A1 (de) * | 1987-02-20 | 1988-09-01 | Hewlett Packard Co | Festfrequenzkreis |
US4772860A (en) * | 1986-07-17 | 1988-09-20 | At&T Philips Telecommunications B.V. | Phase-control loop |
US4885553A (en) * | 1988-11-30 | 1989-12-05 | Motorola, Inc. | Continuously adaptive phase locked loop synthesizer |
EP0404230A2 (de) * | 1989-06-20 | 1990-12-27 | Philips Patentverwaltung GmbH | Phasenregelkreis |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2203323A1 (de) * | 1971-02-16 | 1972-08-31 | Hewlett Packard Co | Filterschaltung |
DD130827A1 (de) * | 1977-03-21 | 1978-05-03 | Heinz Heller | Schaltungsanordnung zur phasensynchronisierung zweier frequenzen |
US4918104A (en) * | 1987-06-16 | 1990-04-17 | Weiss Howard S | Method and composition for increasing the concentration of omega-3 polyunsaturated fatty acids in poultry and poultry eggs and poultry and eggs resulting therefrom |
-
1991
- 1991-02-09 DE DE4104040A patent/DE4104040C2/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2444250B2 (de) * | 1974-09-16 | 1976-07-22 | Siemens AG, 1000 Berlin und 8000 München | Oszillator zur erzeugung einer rechteckfoermigen impulsfolge, deren impulsfolgefrequenz steuerbar ist |
CH634447A5 (en) * | 1977-10-21 | 1983-01-31 | Siemens Ag | Circuit arrangement with a phase-locked loop |
US4772860A (en) * | 1986-07-17 | 1988-09-20 | At&T Philips Telecommunications B.V. | Phase-control loop |
DE3732225A1 (de) * | 1987-02-20 | 1988-09-01 | Hewlett Packard Co | Festfrequenzkreis |
US4885553A (en) * | 1988-11-30 | 1989-12-05 | Motorola, Inc. | Continuously adaptive phase locked loop synthesizer |
EP0404230A2 (de) * | 1989-06-20 | 1990-12-27 | Philips Patentverwaltung GmbH | Phasenregelkreis |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5764300A (en) * | 1994-07-28 | 1998-06-09 | Thomson Consumer Electronics, Inc. | Control system having reduced response time |
DE19731035A1 (de) * | 1997-07-18 | 1999-01-28 | Anatoli Stobbe | Verfahren zur Datenübertragung zwischen einem Schreib-Lesegerät und einem Transponder |
DE19731035B4 (de) * | 1997-07-18 | 2004-09-02 | Anatoli Stobbe | Verfahren zur Datenübertragung zwischen einem Schreib-Lesegerät und einem Transponder |
EP2173028A3 (de) * | 2008-10-01 | 2014-12-24 | Robert Bosch GmbH | Verfahren zur Regelung einer Grundfrequenz eines spannungsgesteuerten Oszillators als eine Trägerfrequenz eines frequenzmodulierten Signals |
Also Published As
Publication number | Publication date |
---|---|
DE4104040C2 (de) | 2002-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69414081T2 (de) | Verstärker mit Offsetgleichspannungskorrektur | |
DE2746578A1 (de) | Digitalgesteuerter schaltregler | |
DE3751926T2 (de) | Motorumdrehungszahl-Regelgerät | |
DE2216123C3 (de) | Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration | |
DE2461079C2 (de) | Einrichtung zur Kompensation von Synchronisierfehlern, bedingt durch Gleichlauffehler von Bandaufzeichnungsgeräten | |
DE2951022A1 (de) | Schaltungsanordnung zur erzeugung von taktimpulsen bei der regenerierung von rechteckimpulsen | |
DE4104040A1 (de) | Verfahren zum abgleich und betrieb einer einheit | |
DE69215945T2 (de) | Synchronisationstaktgenerator | |
DD293906A5 (de) | Regelschaltung | |
EP0965827B1 (de) | Schaltungsanordnung zur Messung piezoelektrischer Signale mit einer Ruhespannung für den Bereichskondensator | |
DE602004009781T2 (de) | Verfahren zur regelung eines verstärkers mit variabler verstärkung und elektronische schaltung | |
EP0084628A2 (de) | Kabelentzerrerschaltung | |
DE4325896C2 (de) | Phasenstartbare Taktgebervorrichtung | |
DE69422531T2 (de) | Frequenzsteuerschaltung für FM-Modulator | |
DE3544371C2 (de) | ||
DE3887916T2 (de) | Schaltung zum automatischen Regeln des Verstärkung-Bandbreite-Produktes von Operationsverstärkern. | |
DE3717163C2 (de) | ||
DE3218363C2 (de) | ||
DE60208597T2 (de) | Volldigitale Phasenregelschleife und Schaltung zu deren Verwendung | |
DE2333062C2 (de) | Schaltung zum Ausgleich von Zeitfehlern eines Signals, insbesondere eines Fernsehsignals von einem Aufzeichnungsgerät | |
DE3609731C2 (de) | Verfahren zur Regelung der Ausgangsspannung eines Schaltreglers sowie Anordnung hierzu | |
DE2926587C2 (de) | Frequenzsynthese-Anordnung | |
DE2747438C3 (de) | Schaltungsanordnung zum phasenstarren Nachführen eines Ausgangssignals in Abhängigkeit eines Eingangssignals | |
DE69310964T2 (de) | Verfahren und Vorrichtung zur automatischen Schleifensteuerung | |
EP0773624A1 (de) | Motorsteuerung für elektronisch kommutierende Gleichstrommotoren zur Kompensation von Drehmomenteinbrüchen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8120 | Willingness to grant licences paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |