DE4041346B4 - Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips - Google Patents

Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips Download PDF

Info

Publication number
DE4041346B4
DE4041346B4 DE4041346A DE4041346A DE4041346B4 DE 4041346 B4 DE4041346 B4 DE 4041346B4 DE 4041346 A DE4041346 A DE 4041346A DE 4041346 A DE4041346 A DE 4041346A DE 4041346 B4 DE4041346 B4 DE 4041346B4
Authority
DE
Germany
Prior art keywords
island
chip
plastic housing
standard plastic
surrounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4041346A
Other languages
English (en)
Other versions
DE4041346A1 (de
Inventor
Heinz Dipl.-Phys. Pape
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE4041346A priority Critical patent/DE4041346B4/de
Publication of DE4041346A1 publication Critical patent/DE4041346A1/de
Application granted granted Critical
Publication of DE4041346B4 publication Critical patent/DE4041346B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Standard-Kunststoffgehäuse mit zumindest einem darin verkapselten Halbleiterchip, der auf seiner aktiven Oberfläche integrierte Schaltkreise aufweist, wobei jeder Chip auf einer metallischen Unterlage, die als sogenannte Insel bezeichnet wird, aufgebracht ist und die Chips von einem Rahmen aus den die Gehäuseanschlüsse bildenden Leiterbahnen umgeben sind, der bis zum Umhüllen von Chip, Insel und des inneren Teils der Leiterbahnen mit Kunststoff über dünne Stege mit der Insel verbunden ist, wobei die Insel kleiner als die Fläche des Chips ist und der Chipüberstand an den einzelnen Seiten jeweils mindestens 300 μm beträgt, dadurch gekennzeichnet, daß die Insel (5) unter dem Chip (6) an ihren Schmalseiten von einem sich durch Herausdrücken von elastischem Material beim Aufbringen des Chips (6) auf die Insel (5) bildenden Wulst (8) aus dem elastischem Material umgeben ist.

Description

  • Die Erfindung bezieht sich auf ein Standard-Kunststoffgehäuse mit zumindest einem darin verkapselten Halbleiterchip, der auf den aktiven Oberflächen integrierte Schaltkreise aufweist, wobei jeder Chip auf eine metallische Unterlage, die als sogenannte Insel bezeichnet wird, aufgebracht ist und von einem Rahmen aus den die Gehäuseanschlüsse bildenden Leiterbahnen umgeben ist, der bis zum Umhüllen von Chip, Insel und des inneren Teils der Leiterbahnen mit Kunststoff über dünne Stege mit der Insel verbunden ist. Die Fläche der Insel ist kleiner als die Fläche des Halbleiterchips und der Chipüberstand beträgt jeweils mindestens 300 μm.
  • IC-Bauelemente bestehen üblicherweise aus einem Gehäuse, in dem der eigentliche Halbleiterchip verkapselt ist. Zur Montage derartiger Bauelemente wird häufig der Chip zunächst auf einer metallischen Unterlage (sog. Leadframe-Insel) angeordnet, die innerhalb eines äußeren Anschlußrahmens mit Anschlußbahnen gehaltert ist und vor der Verkapselung in Preßmasse kontaktiert wird.
  • Die Integration von immer mehr Funktionen oder Speicherzellen auf einem Halbleiterchip führt nicht nur zu kleineren Strukturen auf der Chipoberfläche, sondern auch zu größeren Chips. Letztere müssen in die international genormten Standardgehäuse eingebaut werden.
  • Beispielsweise sind bei einem 4 Mega-DRAM im genormten S0J20/26-Gehäuse die Gehäusemaße 17.1 mm × 8.89 mm (350 mil). In derartige Gehäuse wird bisher der eigentliche Chip von der Standardgröße 14.05 mm × 6.50 mm auf einer metallischen Unterlage von 14.60 mm × 6.80 mm aufgebracht. Dabei verbleibt zur Verankerung der seitlichen Anschlüsse etwa 1 mm.
  • Im Zuge der Miniaturisierung wird für den gleichen Zweck die Verwendung eines 300 mil-Gehäuses, das 7,62 mm breit ist, angestrebt. Für ein derartiges Gehäuse würden zur Verankerung der seitlichen Anschlüsse beim 4 Mega-DRAM nur noch etwa 0,5 mm verbleiben. Jeder weitere zehntel Millimeter würde aber die Zuverlässigkeit des Bauteiles deutlich verbessern.
  • Eine Möglichkeit zum Platzgewinn ist die Verkleinerung der metallischen Unterlage für den Halbleiterchip, was unter anderem in Proc. of the El. Comp. Conf. 1988, S. 552 bis 557 vorgeschlagen wird. Es ist allerdings bekannt, daß ein kleinerer Inselüberstand über den Halbleiterchip zu erhöhten mechanischen Spannungen im Bereich der unteren Chipkante und am Inselrand führt. Dadurch können bei dem fertigen Bauelement nach Verpressen des Chips in Pressmasse an den Stellen der erhöhten mechanischen Spannungen Risse in der Pressmasse entstehen. Bisher wurde daher ein Inselüberstand von 50 μm als untere Grenze angesehen.
  • Ein Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips ist aus der JP 64-80055 A bekannt. Dabei ist jeder Chip auf einer metallischen Unterlage aufgebracht, die als sogenannte Insel bezeichnet wird. Die Chips sind von einem Rahmen aus den die Gehäuseanschlüsse bildenden Leiterbahnen umgeben, der bis zum Umhüllen von Chip, Insel und des inneren Teils der Leiterbahnen mit Kunststoff über dünne Stege mit der Insel verbunden ist. Die Insel ist dabei kleiner als die Fläche des Chips. Ein ähnliches Kunststoffgehäuse mit darin verkapselten Halbleiterchips, bei dem die Insel deutlich kleiner ist als die Fläche des Chips, ist weiterhin aus der JP 1-187841 A bekannt. Aus Hacke, H.-J.: Montage Integrierter Schaltungen, Springer-Verlag 1987, Seiten 35–42, ist eine Methode bekannt, beim Befestigen von Chips auf einem Substrat mittels eines Klebers durch die Wahl eines elastischen Materials und einer dicken Klebstoffschicht Spannungen abzubauen. Ein Standard-Kunststoffgehäuse, bei dem unter der Insel eine Kunststofffolie angeordnet ist, die an allen Sei ten über die Insel hervorsteht, ist aus der EP 0 209 265 A1 bekannt.
    •
  • Aufgabe der Erfindung ist es daher, ein Standard-Kunststoffgehäuse mit Halbleiterchips der eingangs genannten Art anzugeben, bei dem die Platzverhältnisse innerhalb des Gehäuses verbessert werden, ohne daß hohe mechanische Spannungen in der Pressmasse auftreten.
  • Die Aufgabe ist erfindungsgemäß dadurch gelöst, daß die Insel kleiner ist als die Fläche des Chips und der Chipüberstand an den einzelnen Seiten jeweils mindestens 300 μm beträgt und dass die Insel unter dem Chip an ihren Schmalseiten von einem sich durch Herausdrücken des Materials beim Aufbringen des Chips auf die Insel bildenden Wulst aus elastischem Material umgeben ist.
  • Im Rahmen der Erfindung konnte durch Finite-Elemente-Berechnungen gezeigt werden, daß die mechanischen Spannungen im Bereich der unteren Chipkante und am Inselrand überraschenderweise dann geringer werden, wenn die Insel deutlich kleiner ist als die Chipfläche. Damit ist das eingangs aufgezeigte Problem umgangen.
  • In vorteilhafter Weiterbildung der Erfindung ist die Insel unter dem Halbleiterchip an ihren Schmalseiten von einem Wulst aus Klebstoff umgeben. Vorzugsweise ist der Klebstoff ein gefüllter Epoxidharz- oder ein Silikonkleber. Fertigungstechnisch erweist es sich auch als vorteilhaft, wenn unter die Insel eine Kunststoffolie geklebt ist, die an allen Seiten über die Insel hervorsteht, damit herausquellender Kleber nicht die Fertigungseinrichtung verschmutzt.
  • Die Stege, die die Insel in der Mitte des sogenannten Anschlußrahmens (Leadframe) halten, können vorteilhafterweise nach unten gekröpft ausgebildet sein. Dies gewährleistet, daß in der Preßmasse keine Risse im Bereich der Stege entstehen. Damit ergibt sich ein Standard-Kunststoffgehäuse mit optimaler Platzausnutzung in der Preßmasse.
    •
  • Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Figurenbeschreibung von Ausführungsbeispielen anhand der Zeichnung. Es zeigen
  • 1 ein in einem Standard-Kunststoffgehäuse realisiertes IC-Bauelement in perspektivischer Darstellung,
  • 2 ein Stanzteil zur Ausbildung des sogenannten Leadframes in der Draufsicht und die
  • 3 u. 4 einen Chip im Kunststoffgehäuse unter Verwendung eine Leadframes gemäß 2 in der Ansicht von unten und als Schnitt in der Längsachse.
  • In der 1 ist ein IC-Bauelement dargestellt, daß beispielsweise als SMD (Surface Mounted Device) oder DIP (Dual Inline Package) ausgebildet ist. Ersichtlich ist ein Kunststoffgehäuse 10 aus dem an jeder Seite eine Reihe von Anschlußfüßen 11 herausragen. Das Kunststoffgehäuse 10 entspricht üblicherweise international genormten Standardgehäusen, beispielsweise 350 mil- oder 300 mil-Gehäusen mit entsprechend festgelegten Maßen. Insbesondere beim SMD sind die Anschlußfüße 11 abgekröpft, so daß sie unmittelbar auf eine Leiterplatte aufgesetzt und kontaktiert werden können.
  • In 2 ist ein gestanztes Blechteil 1 dargestellt, das als sogenanntes Leadframe bezeichnet wird und für die Fertigung des Bauelementes gemäß 1 benötigt wird. Es besteht aus einem äußeren Rahmen 2, der an zwei gegenüberliegenden Seiten Stege 3 als Halterung für eine innenliegende metallische Fläche beinhaltet, die als Leadframe-Insel 5 oder auch nur "Insel" bezeichnet wird. Von den beiden anderen Seiten des Rahmens sind Leiterbahnen 4 aus dem Blechteil 1 herausgestanzt, die jeweils in den Bereich der Insel führen und dort Erweiterungen bilden, die Insel aber selbst nicht berühren. Die Leiterbahnen 4 sind in Querrichtung über Verbindungen abgestützt, die später weggestanzt werden. Aus den Leiterbahnen 4 entstehen beim fertigmontierten Bauelement die Anschlußfüße 11.
  • Anhand 3 und 4 wird deutlich, wie unter Verwendung des Leadframes 1 gemäß 2 das IC-Bauelement platzsparend montiert wird: Die metallische Insel 5 ist nunmehr so dimensioniert, daß sie kleiner als der jeweils verwendete Halbleiterchip ist. Es ergibt sich also gemäß 3 ein Überstand eines Chips 6 gegenüber der Insel 5, der im vorliegenden Beispiel jeweils mindestens 300 μm beträgt.
  • Der Chip 6 ist mittels einer Klebstoffschicht 7 mit der Insel 5 verbunden. An den Schmalseiten wird jeweils ein Wulst 8 gebildet. Der Wulst aus Kleber 7 um die Schmalseiten der Insel wird durch Herausdrücken von Kleber beim DIE-Bonden erzeugt. Fertigungstechnisch ist es günstig, unter der Insel 5 eine Kunststoffolie 9 anzubringen, die größer ist als die Insel 5 und ein Abfließen von herausgedrückten Kleber auf die Unterlage des Werkzeuges verhindern.
  • Speziell aus 4 ist ersichtlich, daß die Stege 3 zur Halterung der Insel 5 im Bereich der Chipkante abgesenkt oder geprägt sind. Durch eine derartige Abkröpfung 5' wird die Gefahr von Rissen in diesem Bereich der Preßmasse vermindert. Wenn derartige Abkröpfungen 3' in den Stegen 3 vorhanden sind, ist die Folie 9 in diesem Bereich geschlitzt. Entsprechendes ist für die Unterlage im Werkzeug für das Bonden notwendig.
  • Der so vorbereitete Aufbau wird in Preßmasse aus Kunststoff eingehüllt. Dazu wird die gesamte Insel 5, der Chip 6 und die Folie 9 sowie ein Teil der Leiterbahnen 4 sowie auch der innere Teil der Stege 3 zur Inselaufhängung mit Preßmasse umhüllt. Der äußere Anschlußrahmen 2 hat anschließend keine Funktion mehr und wird weggestanzt, wobei auch die Querverbindungen der Leiterbahnen 4 durchtrennt werden. Es verbleiben dann nach außen die Anschlußbahnen 4, welche in geforderter Form umgebogen und als Anschlußfüße 11 gemäß 1 ausgebildet sind.
  • Das somit montierte IC-Bauelement zeichnet sich durch optimale Platzausnutzung innerhalb des Gehäuses 10 aus. Es hat sich gezeigt, daß bei dem beschriebenen Aufbau unerwünschte Spannungen in der Preßmasse, im Bereich der unteren Chipkanten und an den Schmalseiten der Inseln, die ansonsten häufig beobachtet werden, deutlich reduziert werden.

Claims (5)

  1. Standard-Kunststoffgehäuse mit zumindest einem darin verkapselten Halbleiterchip, der auf seiner aktiven Oberfläche integrierte Schaltkreise aufweist, wobei jeder Chip auf einer metallischen Unterlage, die als sogenannte Insel bezeichnet wird, aufgebracht ist und die Chips von einem Rahmen aus den die Gehäuseanschlüsse bildenden Leiterbahnen umgeben sind, der bis zum Umhüllen von Chip, Insel und des inneren Teils der Leiterbahnen mit Kunststoff über dünne Stege mit der Insel verbunden ist, wobei die Insel kleiner als die Fläche des Chips ist und der Chipüberstand an den einzelnen Seiten jeweils mindestens 300 μm beträgt, dadurch gekennzeichnet, daß die Insel (5) unter dem Chip (6) an ihren Schmalseiten von einem sich durch Herausdrücken von elastischem Material beim Aufbringen des Chips (6) auf die Insel (5) bildenden Wulst (8) aus dem elastischem Material umgeben ist.
  2. Standard-Kunststoffgehäuse nach Anspruch 1, dadurch gekennzeichnet, dass die Insel (5) unter dem Chip (6) an ihren Schmalseiten von einem Wulst (8) aus Klebstoff (7) unmgeben ist.
  3. Standard-Kunststoffgehäuse nach Anspruch 2, dadurch gekennzeichnet, dass der Klebstoff (7) ein gefüllter Epoxidharz- oder Silikonkleber ist.
  4. Standard-Kunststoffgehäuse nach Anspruch 1, wobei die Insel in der Mitte des Rahmens durch Stege gehaltert ist, dadurch gekennzeichnet, dass die Stege (3) zur Unterseite hin gekröpft ausgebildet sind.
  5. Standard-Kunststoffgehäuse nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass unter der Insel (5) eine Kunststoffolie (9) angeordnet ist, die an allen Seiten über die Insel (5) hervorsteht.
DE4041346A 1990-12-21 1990-12-21 Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips Expired - Lifetime DE4041346B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4041346A DE4041346B4 (de) 1990-12-21 1990-12-21 Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4041346A DE4041346B4 (de) 1990-12-21 1990-12-21 Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips

Publications (2)

Publication Number Publication Date
DE4041346A1 DE4041346A1 (de) 1992-06-25
DE4041346B4 true DE4041346B4 (de) 2005-10-06

Family

ID=6421139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4041346A Expired - Lifetime DE4041346B4 (de) 1990-12-21 1990-12-21 Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips

Country Status (1)

Country Link
DE (1) DE4041346B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4206437A1 (de) * 1992-02-29 1993-09-16 Telefunken Microelectron Halbleiter-baugruppe
DE4428320A1 (de) * 1994-08-10 1996-02-15 Duerrwaechter E Dr Doduco Kunststoffgehäuse mit einer schwingungsdämpfenden Lagerung eines bondbaren Elements
DE19526010B4 (de) * 1995-07-17 2005-10-13 Infineon Technologies Ag Elektronisches Bauelement
EP0954879A1 (de) 1997-01-22 1999-11-10 Siemens Aktiengesellschaft Elektronisches bauelement
US7923827B2 (en) 2005-07-28 2011-04-12 Infineon Technologies Ag Semiconductor module for a switched-mode power supply and method for its assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209265A1 (de) * 1985-06-25 1987-01-21 Toray Silicone Co., Ltd. Leiterrahmen für Halbleiter
DE3635375C2 (de) * 1986-10-17 1988-07-21 W.C. Heraeus Gmbh, 6450 Hanau, De
JPS6480055A (en) * 1987-09-21 1989-03-24 Nec Corp Resin sealed semiconductor device
JPH01187841A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
JPH01204459A (ja) * 1988-02-10 1989-08-17 Hitachi Ltd 半導体装置用リードフレーム
JPH0225061A (ja) * 1988-07-13 1990-01-26 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209265A1 (de) * 1985-06-25 1987-01-21 Toray Silicone Co., Ltd. Leiterrahmen für Halbleiter
DE3635375C2 (de) * 1986-10-17 1988-07-21 W.C. Heraeus Gmbh, 6450 Hanau, De
JPS6480055A (en) * 1987-09-21 1989-03-24 Nec Corp Resin sealed semiconductor device
JPH01187841A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
JPH01204459A (ja) * 1988-02-10 1989-08-17 Hitachi Ltd 半導体装置用リードフレーム
JPH0225061A (ja) * 1988-07-13 1990-01-26 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
1-204459 A. E-845, Nov.14, 1989, Vol.13/No.507
1-80055 A. E-785, July 11, 1989, Vol.13/No.301
HACKE, H.-J.: Montage Integrierter Schaltungen, Springer-Verlag, Berlin 1987, S. 35-42 *
JP 2025061 A. In: Patent Abstracts of Japan *
JP 2-25061 A. In: Patent Abstracts of Japan
Kleben von Mikroelektronik - Bauteilen mit Epoxyharzen. In: ELEKTRONIK, H.7, 1973, S.264-266 *
Patents Abstracts of Japan Vol.13/No.301, E-785, July 11, 1989 & JP 1080055 A *
Patents Abstracts of Japan Vol.13/No.476, E-837, Oct.27, 1989 & JP 1187841 A *
Patents Abstracts of Japan Vol.13/No.507, E-845, Nov.14, 1989 & JP 1204459 A *
Patents Abstracts of Japan: 1-187841 A. E-837, Oct.27, 1989, Vol.13/No.476

Also Published As

Publication number Publication date
DE4041346A1 (de) 1992-06-25

Similar Documents

Publication Publication Date Title
DE10147955A1 (de) Halbleitervorrichtung
EP0859993B1 (de) Chipmodul
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
WO2005015488A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE10016135A1 (de) Gehäusebaugruppe für ein elektronisches Bauteil
DE19543427C2 (de) Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE4041346B4 (de) Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips
EP0591668A1 (de) Verfahren zur Montage von integrierten Halbleiterschaltkreisen
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
WO1998048379A1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
DE102019127007A1 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
EP1403921A2 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE19502157B4 (de) Trägerelement für einen IC-Baustein zum Einbau in Chipkarten
DE102004025911A1 (de) Kontakatbehaftete Chipkarte, Verfahren zur Herstellung einer solchen und deren Verwendung
DE19915065A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition