DE4037268A1 - Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzip - Google Patents
Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzipInfo
- Publication number
- DE4037268A1 DE4037268A1 DE19904037268 DE4037268A DE4037268A1 DE 4037268 A1 DE4037268 A1 DE 4037268A1 DE 19904037268 DE19904037268 DE 19904037268 DE 4037268 A DE4037268 A DE 4037268A DE 4037268 A1 DE4037268 A1 DE 4037268A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- counter
- current
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Verfahren und Schaltungsanordnung zur Analog-Digital-Umsetzung
von Strömen (Spannungen) nach dem Mehrfach-Integrationsprinzip.
Die Erfindung bezieht sich auf ein Verfahren zur Analog-Digital-Umsetzung
von Strömen (Spannungen) nach dem Mehrfach-Integrationsprinzip,
sowie auf Schaltungsanordnungen
zur Durchführung des Verfahrens.
Derartige Umsetzer können beispielsweise zum digitalen Messen
elektrischer Ströme, Spannungen und Widerstände in verschiedenen
Geräten und Apparaturen verwendet werden.
Es ist bekannt, für diese Aufgabe ähnliche Verfahren zu
verwenden, wobei alle Verfahren bestrebt sind, in einem
Ergebniszähler direkt ein dem Eingangssignal proportionalen
Digitalwert zu liefern. Bei einem Teil dieser Verfahren ist
die Summe der Zeit während der nur der Meßstrom anliegt, plus
der Zeit während der Referenzstrom aufgeschaltet wird, konstant
(Patentschriften P 21 14 141, DE 28 20 601 C2). Der
Nachteil dieser Verfahren liegt darin, daß diese Verfahren
nach einem größeren Sprung des Eingangssignals eine bestimmte
Einschwingzeit benötigen und es während dieser Phase
zu Fehlmessungen kommen kann, so daß im Zweifelsfall zwei
komplette Durchläufe abzuwarten sind bis im Ergebniszähler
ein gültiger Wert vorliegt. Ein weiterer Nachteil ist, daß
die Zeit zur Erlangung eines Meßwertes unabhängig vom Meßstrom
ist und auch bei kleinen Eingangswerten sich die
Durchlaufzeit nicht reduziert. Ein anderes Verfahren
(Auslegeschrift DT 20 16 634 B2) kommt zwar ohne diesen
Nachteil aus, benötigt jedoch mindestens zwei Schwellwertschalter,
einen analogen Signalspeicher und einen weiterhin
integrierenden und vergleichenden Analog-Digital-Umsetzer,
außerdem ist auch hier die Zeit für eine Messung unabhängig
vom Meßstrom. Bei weiteren Verfahren wird das Eingangssignal
zeitweise weggeschaltet (deutsche Auslegeschriften
12 58 453, 12 88 632 und 12 95 629). Dies ist eine
Quelle für Nichtlinearitäten, außerdem ist eine lückenlose
Erfassung des Meßwertes nicht möglich.
Der Erfindung liegt die Aufgabe zugrunde,
- a) den Schaltungsaufwand zu verringern,
- b) die Linearitätsprobleme, die bei zeitweiser Abschaltung des Eingangssignal entstehen, zu eliminieren,
- c) die Einschwingprobleme anderer Verfahren (deutsche Auslegeschriften 11 50 537, 12 89 101, deutsche Patentschriften 21 14 141, DE 28 20 601 C2) zu umgehen
- d) eine lückenlose Registrierung des Eingangsstromes zu erreichen und
- e) die Zeit zur Erfassung eines Meßwertes so kurz wie möglich zu halten.
Diese Aufgabe wird erfindungsmäßig dadurch gelöst, daß in
einem ersten Schritt ein Ladungsspeicher durch einen Meßstrom
Ii eine vorgegebene konstante Zeitspanne t1 lang geladen
und in einem zweiten Schritt durch hinzuschalten eines
zweiten entgegengesetzt gepolten konstanten Referenzstromes
Ir (Referenzspannung) bis zum Erreichen einer vorgegebenen
Spannungsschwelle bei Auszählung der dafür benötigten Zeit
t2 umgeladen wird, und daß dieser Vorgang n-mal wiederholt
wird und nach der n-ten Untermessung der vorliegende ausgezählte
Wert Z nach der Formel
N = digitaler Ergebniswert
Y = systemabhängige Konstante
Z = z(1)+z(2)+ . . . +z(n)
z(i) = Zählerwert einer Untermessung
Y = systemabhängige Konstante
Z = z(1)+z(2)+ . . . +z(n)
z(i) = Zählerwert einer Untermessung
durch ein Rechenwerk in ein dem Meßstrom Ii proportionalen
digitalen Ergebniswert N umgerechnet wird.
Die Erfindung ist dadurch weitergebildet, daß in einem
ersten Schritt nach jeder Untermessung das Teilergebnis
dieser Untermessung in einem n-stufigen Ringpuffer derart
eingelesen wird, daß zunächst alle schon vorhandenen Teilergebnisse
im Ringpuffer um eine Position vorwärts gerückt
werden, was bewirkt, daß die Untermessung 1 den Ringpuffer
verläßt, an ihrer Stelle die vorige Untermessung 2 tritt und
so weiter bis zur n-ten Untermessung, die zur Position n-1
aufrückt, dann an n-ter Stelle der Wert der neuen Untermessung
tritt und in einem zweiten Schritt nach jeder Untermessung
die Summe Z aller Untermessungen im Ringpuffer gebildet
wird und nach Formel A verrechnet wird.
Eine weitere mögliche Ausbildung besteht darin, daß das
Verhältnis des Referenzstromes zum maximal vorkommenden Meßstrom
Iimax vorzugsweise
Ir = -2 Iimax
zu wählen ist.
Eine weitere mögliche Ausbildung besteht darin, daß als
Ladungsspeicher ein Integrator (10, 17) benutzt wird.
Eine weitere mögliche Ausbildung besteht darin, daß der
Meßstrom Ii des Integrators (10, 17) aus einem Eingangsstrom
Ie und einem konstanten Kompensationsstrom Ic derart gebildet
wird, daß der Meßstrom Ii im gesamten Bereich des
Eingangsstromes Ie immer ein dem Referenzstrom Ir entgegengesetztes
Vorzeichen beibehält, und das Rechenwerk (23)
diesen Kompensationsstrom Ic bei der Berechnung seines Ausgangswertes
als Konstante entsprechend berücksichtigt.
Eine weitere mögliche Ausbildung besteht darin, daß als
Rechenwerk vorzugsweise eine programmgesteuerte Mikrocomputerschaltung
verwendet wird.
Eine deutliche Reduzierungsmöglichkeit des Schaltungsaufwandes
besteht darin, daß wesentliche Komponenten des
Digitalteils vorzugsweise durch eine programmgesteuerte
Mikrocomputerschaltung dargestellt werden, wobei z. B.
Register als Zähler verwendet werden. Gatter durch logische
Verknüpfungen ersetzt werden und das Rechenwerk durch entsprechende
Programmschritte ersetzt wird.
Eine weitere mögliche Ausbildung besteht darin, daß die
Konstante Y der Formel A bewußt so gewählt wird, daß die
Kennlinie der Analog-Digital-Umsetzung ein gewünschtes Maß
an Nichtlinearität besitzt.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere
im folgenden:
- a) Aufgrund des Mehrfachrampenprinzips konnte im Gegensatz zu den Auslegeschriften 12 89 101, 12 95 629, 11 50 537, die Anforderungen an die Integratorlinearität und Schwellwertschalterempfindlichkeit erheblich reduziert werden.
- b) Es bestehen keine Konvergenzprobleme, wie bei den Verfahren nach den Patentschriften 21 14 141, DE 28 20 601 C2 und den Auslegeschriften 12 89 101, 11 50 537.
- c) Es entstehen keine Einschwingvorgänge bei großen Sprüngen des Eingangssignals, wodurch es bei anderen Verfahren, wie bei den Patentschriften 21 14 141 und DE 28 20 601 C2, zu Fehlern kommen kann.
- Eine lückenlose Registrierung des Eingangsstromes findet statt.
- e) Die Linearität konnte erheblich dadurch verbessert werden, daß das Eingangssignal nicht geschaltet werden braucht, wie es z. B. bei dem Verfahren nach Auslegeschrift 12 95 629 geschieht.
- f) Die Zeit für eine Meßwerterfassung abhängig vom Meßwert ist und damit bei kleinen Eingangssignalen das Ergebnis wesentlich schneller vorliegt als bei den Verfahren nach den Patentschriften 21 14 141, DE 28 20 601 C2 und den Auslegeschriften 12 89 101, 20 16 634 und 11 50 537.
Die Erfindung wird im folgenden an Hand von Zeichnungen und
dreier Ausführungsbeispiele beschrieben. Es zeigt
Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels,
Fig. 2 ein Hilfsdiagramm zur Erklärung der Signalverläufe,
Fig. 3 und 4 Blockschaltbilder zweier weiterer Ausführungsbeispiele.
Aus Fig. 1 ist zu erkennen, daß der analoge Meßstrom Ii
kontinuierlich einem Integrator (10, 17) zugeführt wird.
Geht man zunächst davon aus, daß das D-Flip-Flop (12) nicht
gesetzt ist und alle Zähler zurückgesetzt sind, so ist der
Schalter (20) geöffnet, das Gatter G1 (13) geschlossen und
das Gatter G2 (18) geöffnet. Die Taktimpulse des Taktgebers
(14) gelangen über das Gatter (18) in den Zähler 1 (19). In
diesem Zustand integriert der Integrator (10, 17) nur den
Meßstrom Ii für die konstante Zeit t1 auf (Signal a). Die
Zeit t1 wird durch die Taktfrequenz des Taktgebers (14) und
die Stufenzahl des Zählers Z1 (19) bestimmt. Ist der Zähler
1 (19) durchgelaufen, dann ändert sich sein Ausgang von 1
nach 0 (Signal g). Diese negative Flanke gelangt an den
Setzeingang S des D-Flip-Flops (12), wodurch sein Ausgang Q
zu 1 wird (Signal c), bzw. sein Ausgang Q zu 0 (Signal d).
Hierdurch wird das Gatter G2 (18) geschlossen, wodurch der
Zähler 1 (19) angehalten wird, und das Gatter G1 (13)
geöffnet, wodurch die Taktimpulse des Taktgebers (14) sowohl
in den Zähler Z3 (16) als auch auf den Takteingang CK des D-Flip-Flops
(12) gelangen (Signal e). Des weiteren wird der
Schalter (20) geschlossen, wodurch der Integrator (10, 17)
nun den Meßstrom Ii und den entgegengesetzt gepolten Referenzstrom
Ir integriert. Der Referenzstrom Ir ist so zu
wählen, daß in allen Fällen die Summe von Ii und Ir zu einer
Polaritätsumkehr im Vergleich zu Ii führt. Vorzugsweise ist
Ir = -2 Iimax. Durch diese Polaritätsumkehr des Summenstromes,
dreht sich die Integrationsrichtung des Integrators
(10, 17) um, bis nach Ablauf der variablen Zeit t2 der
Komparator (11) anspricht und sein Ausgang (Signal b) über
den D-Eingang mit dem nächsten Taktimpuls das D-Flip-Flop
(12) wieder zurückgesetzt wird. Eine Untermessung ist damit
beendet, und der Vorgang wiederholt sich nun so lange, bis
der Zähler Z2 (15), der die Anzahl der Untermessungen zählt,
überläuft und sein Ausgang sich von 1 nach 0 ändert (Signal
f). Dieser negative Flankenwechsel dient dem Rechenwerk (23)
als Befehl, den Inhalt des Zählers Z3 (16) nach der Formel
N = digitaler Ergebniswert
Y = systemabhängige Konstante
Z = z(1)+z(2)+ . . . +z(n)
z(i) = Zählerwert einer Untermessung
Y = systemabhängige Konstante
Z = z(1)+z(2)+ . . . +z(n)
z(i) = Zählerwert einer Untermessung
zu verrechnen, und das Ergebnis an seinem Ausgang A zur
Verfügung zu stellen. Verzögert durch den Treiber (21) dient
dann die negative Flanke des Zählers Z2 (15) dazu, den
Zähler Z3 (16) zurückzusetzen, wodurch ein Meßzyklus beendet
ist, und sich die Schaltung wieder im Ausgangszustand befindet.
Die Ausführung nach Fig. 3 entspricht weitgehend der aus
Fig. 1, mit der Ausnahme, daß das Rechenwerk durch einen
programmgesteuerten Mikrocomputer ersetzt wurde.
In der Ausführung anch Fig. 4 entfällt der Zähler Z2 und der
Mikrocomputer übernimmt die Aufgabe des Ringpuffers (Anspruch
2) und des Rechenwerks.
In der Ausführung nach Fig. 5 ist der komplette Digitalteil
durch einen programmgesteuerten Mikrocomputer ersetzt
worden. Der besonders einfache Schaltungsaufbau muß mit
einer gewissen Einschränkung bezüglich der Meßrate erkauft
werden.
Claims (10)
1. Verfahren zur Analog-Digital-Umsetzung von Strömen
(Spannungen) nach dem Mehrfach-Integrationsprinzip, dadurch
gekennzeichnet, daß in einem ersten Schritt ein Ladungsspeicher
durch einen Meßstrom Ii eine vorgegebene konstante
Zeitspanne t1 lang geladen und in einem zweiten Schritt
durch Hinzuschalten eines zweiten entgegengesetzt gepolten
konstanten Referenzstromes Ir (Referenzspannung) bis zum Erreichen
einer vorgegebenen Spannungsschwelle bei Auszählung
der dafür benötigten Zeit t2 umgeladen wird, und daß dieser
Vorgang n-mal wiederholt wird und nach der n-ten Untermessung
der ausgezählte Gesamtwert Z nach der Formel
N = digitaler Ergebniswert
Y = systemabhängige Konstante
Z = z(1)+z(2)+ . . . +z(n)
z(i) = Zählerwert einer Untermessungdurch ein Rechenwerk in ein dem Meßstrom Ii proportionalen digitalen Ergebniswert N umgerechnet wird.
Y = systemabhängige Konstante
Z = z(1)+z(2)+ . . . +z(n)
z(i) = Zählerwert einer Untermessungdurch ein Rechenwerk in ein dem Meßstrom Ii proportionalen digitalen Ergebniswert N umgerechnet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
in einem ersten Schritt nach jeder Untermessung das Teilergebnis
dieser Untermessung in einem n-stufigen Ringpuffer
derart eingelesen wird, daß zunächst alle schon vorhandenen
Teilergebnisse im Ringpuffer um eine Position vorwärts gerückt
werden, was bewirkt, daß die Untermessung 1 den Ringpuffer
verläßt, an ihrer Stelle die vorige Untermessung 2
tritt und so weiter bis zur n-ten Untermessung, die zur
Position n-1 aufrückt, dann an n-ter Stelle der Wert der
neuen Untermessung tritt und in einem zweiten Schritt nach
jeder Untermessung die Summe Z aller Untermessungen im Ringpuffer
gebildet wird und nach Formel A verrechnet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß das Verhältnis des Referenzstromes zum maximal
vorkommenden Meßstrom Iimax vorzugsweise
Ir = -2 Iimaxzu wählen ist.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,
daß als Ladungsspeicher ein Integrator (10, 17)
benutzt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
der Meßstrom Ii des Integrators (10, 17) aus einem Eingangsstrom
Ie und einem konstanten Kompensationsstrom Ic derart
gebildet wird, daß der Meßstrom Ii im gesamten Bereich des
Eingangsstromes Ie immer ein dem Referenzstrom Ir entgegengesetztes
Vorzeichen beibehält, und das Rechenwerk (23)
diesen Kompensationsstrom Ic bei der Berechnung seines Ausgangswertes
als Konstante entsprechend berücksichtigt.
6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet,
daß als Rechenwerk vorzugsweise eine programmgesteuerte
Mikrocomputerschaltung verwendet wird.
7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet,
daß wesentliche Komponenten des Digitalteils, vorzugsweise
durch eine programmgesteuerte Mikrocomputerschaltung dargestellt
werden, wobei z. B. Register als Zähler verwendet
werden, Gatter durch logische Verknüpfungen ersetzt werden
und das Rechenwerk durch entsprechende Programmschritte
ersetzt wird.
8. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Konstante Y der Formel A bewußt so gewählt
wird, daß die Kennlinie der Analog-Digital-Umsetzung ein
gewünschtes Maß an Nichtlinearität besitzt.
9. Schaltungsanordnung zur Durchführung des Verfahrens nach
Anspruch 4 oder 5, bestehend aus:
- - einem als Integrator beschalteten Verstärker mit drei summierenden Eingängen, dessen erster Eingang den Meßstrom Ii (Spannung Ui) kontinuierlich integriert, dessen zweiter Eingang wahlweise ein Kompensationsstrom Ic zum Erzeugen eines bestimmten Offset erhält und dessen dritter Eingang mit
- - einem Schalter verbunden ist, der in Abhängigkeit eines Signals an seinem Steuereingang, entweder schließt oder öffnet,
- - einem Komparator, der an seinem Ausgang anzeigt, ob die Spannung an seinem Eingang eine bestimmte Schwelle über- oder unterschritten hat, und dessen Eingang mit dem Ausgang des Integrators verbunden ist, und dessen Ausgang mit
- - dem D-Eingang eines D-Flip-Flops verbunden ist, dessen Schaltzustand an seinen Ausgängen Q und Q von den Signalen an seinen Eingängen D, CK (clock) und S (set) in bekannter Weise abhängt,
- - einem Taktgeber, der kontinuierlich Impulse konstanter Frequenz zur Verfügung stellt und dessen Ausgang in
- - je einen Eingang von zwei Eingängen eines ersten Gatters G1 und eines zweiten Gatters G2 gelangt, die ein Taktsignal an ihrem einen Eingang in Abhängigkeit vom logischen Zustand ihres zweiten Eingangs entweder zum Ausgang durchlassen oder sperren, wobei der zweite Eingang des Gatters G1 mit dem Q-Ausgang, der zweite Eingang des Gatters G2 mit dem Q-Ausgang und der Ausgang des Gatters G1 mit dem CK-Eingang des D-Flip-Flops verbunden ist, der Ausgang des Gatters G2 in
- - den Eingang eines ersten Zählers Z1 führt, der nach einer bestimmten Anzahl von Eingangsimpulsen überläuft, dabei ein Ausgangssignal erzeugt und wieder von vorn beginnt, wobei sein Ausgang mit dem S-Eingang des D-Flip-Flops verbunden ist,
- - einem zweiten Zähler Z2, dessen Funktionsweise identisch ist mit der des Zählers Z1, dessen Eingang aber mit dem Q-Ausgang des D-Flip-Flops verbunden ist und dessen Ausgang mit
- - dem Eingang eines Treibers verbunden ist, dessen Laufzeit zur Signalverzögerung verwendet wird und dessen Ausgang mit
- - dem Rücksetzeingang eines dritten Zählers Z3 verbunden ist, dessen Zähleingang mit dem Ausgang des Gatters G1 verbunden ist und seiner Stufenzahl entsprechend viele Ausgänge hat, die mit
- - den Signaleingängen eines Rechenwerks verbunden sind, daß min. die vier Grundrechenarten beherrscht und min. einen Konstantenspeicher besitzt, dessen Kontrolleingang mit dem Ausgang des Zählers Z2 verbunden ist und an dessen Ausgängen das Ergebnis abgenommen werden kann
dadurch gekennzeichnet, daß
- - das D-Flip-Flop (12) angenommener Weise zunächst den Zustand hat, daß
- - sein Q-Ausgang 1-Signal hat und daß
- - sein Q-Ausgang dann funktionsgemäß 0-Signal hat, wodurch das Gatter G1 (13) gesperrt,
- - das Gatter G2 (18) durchlässig und
- - der Schalter (20) geöffnet ist, wodurch
- - zunächst nur der analoge Meßstrom Ii dem Integrator (10, 17) kontinuierlich zugeführt wird und
- - der Zähler Z1 (19) über das durchlässige Gatter G2 (18) die Taktimpulse des Taktgebers (14) erhält,
- - nach Ablauf einer, durch die Frequenz des Taktgebers (14) und der Stufenzahl des Zählers Z1 (19) bestimmten, konstanten Zeit t1,
- - das D-Flip-Flop (12) vom Zähler Z1 (19) über seinen S-Eingang (set) so gesetzt wird, daß sein Q-Ausgang 1-Signal führt, was bewirkt,
- - daß das Gatter G1 (13) öffnet, wodurch die Impulse des Taktgebers (14) an den CK-Eingang des D-Flip-Flops (12) gelangen und in den Zähler Z3 (16) einlaufen können, und
- - daß der Schalter (20) schließt, wodurch ein dem Meßstrom Ii entgegengesetzter Referenzstrom Ir zusätzlich dem Integrator (10, 17) aufschaltet wird, der dadurch seine Integrationsrichtung umkehrt,
- - bis nach einer vom Verhältnis des Meßstroms Ii zum Referenzstrom Ir abhängigen Zeit t2,
- - der Komparator (11) anspricht und mit dem nächsten Taktimpuls des Taktgebers (14) das Ausgangssignal des Komparators (11) in das D-Flip-Flop (12) eingetaktet wird, wodurch
- - das D-Flip-Flop (12) sich wieder in seiner Ausgangsposition befindet und der beschriebene Vorgang von vorn beginnt und sich solange wiederholt, bis
- - der Zähler 2 (15), der die Signalwechsel des Q-Ausgangs des D-Flip-Flops (12) zählt, einmal durchgelaufen ist und mit seinem Ausgangssignal
- - einmal dem Rechenwerk (23) signalisiert, daß im Zähler Z3 (16) ein gültiger Wert vorhanden ist, dieser vom Rechenwerk (23) übernommen wird und nach Formel A verrechnet wird und an seinem Ausgang A einen den Meßstrom Ii proportionalen Wert zur Verfügung stellt, und
- - zum andern über den Treiber (21), nach dessen Laufzeit, den Zähler Z3 (16) zurücksetzt, so daß sich die gesamte Schaltung wieder im Ausgangszustand befindet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904037268 DE4037268A1 (de) | 1989-12-05 | 1990-11-23 | Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzip |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3940171 | 1989-12-05 | ||
DE19904037268 DE4037268A1 (de) | 1989-12-05 | 1990-11-23 | Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzip |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4037268A1 true DE4037268A1 (de) | 1991-06-06 |
DE4037268C2 DE4037268C2 (de) | 1992-11-12 |
Family
ID=25887682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904037268 Granted DE4037268A1 (de) | 1989-12-05 | 1990-11-23 | Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzip |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4037268A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005112268A1 (de) * | 2004-05-07 | 2005-11-24 | Endress+Hauser Wetzer Gmbh+Co. Kg | Vorrichtung zur analog/digital wandlung einer messspannung |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1150537B (de) * | 1957-05-08 | 1963-06-20 | Daystrom Inc | Geraet zur Umformung von Analogdaten in ziffernmaessige Daten |
DE1258453B (de) * | 1962-02-22 | 1968-01-11 | Licentia Gmbh | Verfahren zur Spannungs-Zeitumformung fuer Analog-Digital-Umsetzer |
DE1288632B (de) * | 1961-08-24 | 1969-02-06 | Solartron Electronic Group | Analog/Digital-Umsetzer mit einem Integrierverstaerker |
DE1289101B (de) * | 1964-08-24 | 1969-02-13 | Solartron Electronic Group | Analog-Digital-Umsetzer mit einem integrierenden Verstaerker |
DE1295629B (de) * | 1964-07-15 | 1969-05-22 | ||
DE2114141C3 (de) * | 1971-03-24 | 1976-02-26 | ||
DE2016634B2 (de) * | 1969-04-09 | 1976-06-10 | Takeda Riken Industry Co. Ltd., Tokio | Analogdigitalumsetzer |
DE2820601C2 (de) * | 1971-03-24 | 1984-01-19 | Hartmut Dipl.-Phys. Dr. 6203 Hochheim Grützediek | Analog-Digital-Umsetzer nach dem Mehrfach-Rampenverfahren |
DE3814813C1 (en) * | 1988-05-02 | 1989-12-21 | Bran & Luebbe Industrie Automation Gmbh & Co, 6900 Heidelberg, De | Method and circuit arrangement for analog/digital conversion |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2114141B2 (de) * | 1971-03-24 | 1973-08-09 | Grutzediek, Hartmut, Dipl Phys Dr , 4952 Hausberge, Scheerer, Joachim, Dipl Phys, 6710 Frankenthal | Analog-digital-umsetzer mit einem integrierenden verstaerker nach den mehrfach-rampen-verfahren |
-
1990
- 1990-11-23 DE DE19904037268 patent/DE4037268A1/de active Granted
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1150537B (de) * | 1957-05-08 | 1963-06-20 | Daystrom Inc | Geraet zur Umformung von Analogdaten in ziffernmaessige Daten |
DE1288632B (de) * | 1961-08-24 | 1969-02-06 | Solartron Electronic Group | Analog/Digital-Umsetzer mit einem Integrierverstaerker |
DE1258453B (de) * | 1962-02-22 | 1968-01-11 | Licentia Gmbh | Verfahren zur Spannungs-Zeitumformung fuer Analog-Digital-Umsetzer |
DE1295629B (de) * | 1964-07-15 | 1969-05-22 | ||
DE1289101B (de) * | 1964-08-24 | 1969-02-13 | Solartron Electronic Group | Analog-Digital-Umsetzer mit einem integrierenden Verstaerker |
DE2016634B2 (de) * | 1969-04-09 | 1976-06-10 | Takeda Riken Industry Co. Ltd., Tokio | Analogdigitalumsetzer |
DE2114141C3 (de) * | 1971-03-24 | 1976-02-26 | ||
DE2820601C2 (de) * | 1971-03-24 | 1984-01-19 | Hartmut Dipl.-Phys. Dr. 6203 Hochheim Grützediek | Analog-Digital-Umsetzer nach dem Mehrfach-Rampenverfahren |
DE3814813C1 (en) * | 1988-05-02 | 1989-12-21 | Bran & Luebbe Industrie Automation Gmbh & Co, 6900 Heidelberg, De | Method and circuit arrangement for analog/digital conversion |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005112268A1 (de) * | 2004-05-07 | 2005-11-24 | Endress+Hauser Wetzer Gmbh+Co. Kg | Vorrichtung zur analog/digital wandlung einer messspannung |
US7649489B2 (en) | 2004-05-07 | 2010-01-19 | Endress + Hauser Wetzer Gmbh + Co. Kg | Apparatus for analog/digital conversion of a measurement voltage |
CN1981444B (zh) * | 2004-05-07 | 2011-11-16 | 恩德莱斯和豪瑟尔韦泽两合公司 | 用于测量电压的模/数转换的装置 |
Also Published As
Publication number | Publication date |
---|---|
DE4037268C2 (de) | 1992-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3633791A1 (de) | Verfahren und anordnung zur messung des widerstandsverhaeltnisses an einer widerstands-halbbruecke | |
DE1905176C3 (de) | Verfahren zur Analog-Digital-Umsetzung mit verbesserter Differentiallinearität der Umsetzung und Anordnung zur Durchführung dieses Verfahrens | |
DE2923026C2 (de) | Verfahren zur Analog/Digital-Umsetzung und Anordnung zur Durchführung des Verfahrens | |
DE2833556C2 (de) | Multiplizierer | |
DE1289101B (de) | Analog-Digital-Umsetzer mit einem integrierenden Verstaerker | |
DE2808397A1 (de) | Verfahren und einrichtung zur signalmessung und zur anzeigesteuerung | |
DE4037268C2 (de) | ||
DE2845635A1 (de) | Analog-digital-wandler | |
DE1548794A1 (de) | Verfahren und Schaltungsanordnung zum Ausloesen eines Integrators | |
DE1298546C2 (de) | Verfahren und anordnung zur analogdigital-umsetzung | |
DE2052753A1 (de) | Analog/Digital Umsetzer | |
DE2510986C3 (de) | Verfahren und Schaltungsanordnung zur digitalen Messung elektrischer Spannungen | |
DE2352049B2 (de) | Anordnung zur selbsttaetigen nullpunkt-korrektur von analog-digital-umsetzern | |
DE1591848C3 (de) | Analog-Digital-Umsetzer | |
DE2755492C2 (de) | ||
DE2737583C2 (de) | ||
DE1962333C3 (de) | AnaJog/DigitaJ-Umsetzer | |
DE2752560A1 (de) | Verfahren zur analog-digital-umsetzung von spannungen nach dem mehrfach-integrationsprinzip und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE2053041B2 (de) | Digital-Analogwandler | |
DE1940885A1 (de) | Verfahren und Anordnung zur Analog-Digital-Umsetzung nach einem Spannungs-Zeitumsetzverfahren | |
DE2932371A1 (de) | Integrierender analog-digital- konverter zur verarbeitung bipolarer eingangsspannungen und betriebsverfahren fuer den analog-digital-konverter | |
DE1923470A1 (de) | Analog-Digital-Wandler | |
DD268103A1 (de) | Analog-digital-umsetzer mit messwertintegration und stoergroessenunterdrueckung | |
DE2250199B2 (de) | ||
DE1962333A1 (de) | Analog/Digital-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8122 | Nonbinding interest in granting licenses declared | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |