DE4026326A1 - Integriertes halbleiterschaltungsplaettchen - Google Patents

Integriertes halbleiterschaltungsplaettchen

Info

Publication number
DE4026326A1
DE4026326A1 DE4026326A DE4026326A DE4026326A1 DE 4026326 A1 DE4026326 A1 DE 4026326A1 DE 4026326 A DE4026326 A DE 4026326A DE 4026326 A DE4026326 A DE 4026326A DE 4026326 A1 DE4026326 A1 DE 4026326A1
Authority
DE
Germany
Prior art keywords
voltage
identification
connections
mos transistors
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4026326A
Other languages
English (en)
Other versions
DE4026326C2 (de
Inventor
Dong-Su Jeon
Yong-Sik Seok
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4026326A1 publication Critical patent/DE4026326A1/de
Application granted granted Critical
Publication of DE4026326C2 publication Critical patent/DE4026326C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Description

Die Erfindung betrifft ein integriertes Halbleiterschal­ tungsplättchen oder IC-Chip, das insbesondere eine Identifi­ zierungsschaltung enthält, um Halbleiterplättchen oder Chips über eine Prüfung zu sortieren oder zu klassifizieren.
In der jüngsten Zeit sind in steigendem Maße elektroni­ sche Systematisierungen auf dem Gebiet der Entwicklung der Halbleitertechnik vorgenommen worden. Folglich ist eine geeignete Kennzeichnung der elektronischen Systeme erforder­ lich, um den Gegebenheiten des jeweiligen Gebietes der Halbleitertechnik zu genügen. Aus diesem Grunde haben sich die Halbleiterhersteller bemüht, ihre Produkte zu diversifi­ zieren, um den verschiedenen Erfordernissen der Benutzer zu genügen. Es wurden beispielsweise verschiedene Betriebsarten zusätzlich zu der Grundbetriebsart in Verbindung mit der Erhöhung der Speicherkapazität von dynamischen Speichern mit direktem Zugriff DRAM auf M Bit-Größenordnung entwickelt. Das heißt, daß bei 1 M Bit oder 4 M Bit DRAM-Speichern die Betriebsarten in 1 Bit, 4 Bit, 8 Bit usw. entsprechend der Anzahl an Ausgangsdaten und in den Betrieb der schnellen schrittweisen Ausgabe von Daten, den Halbbytebetrieb, den statischen Spaltenbetrieb usw. je nach Eingangssteuersignal unterteilt sind. Um den Anwendererfordernissen zu genügen, liefern die Hersteller von DRAM-Speichern verschiedene DRAM- Speicher zur Ausführung der verschiedenen Betriebsarten je nach Wahl, indem wunschgemäß bestimmte Betriebsarten neben der Grundbetriebsart eines DRAM-Speichers während seiner Herstellung vorgesehen oder eingerichtet werden. Beispiels­ weise wird als Grundbetriebsart in einer einzigen DRAM- Herstellungsstraße die schnelle schrittweise Datenübergabe gewählt und wird ein DRAM-Speicher mit Halbbytebetrieb oder statischem Spaltenbetrieb dadurch erzeugt, daß je nach Wunsch die entsprechende Betriebsart während der Herstellungsschrit­ te jeweils vorgesehen wird.
Diese Ausbildung je nach Wunsch erfolgt Halbleiterwafer um Halbleiterwafer und die hergestellten DRAM-Speicher werden auf die jeweiligen Betriebsarten aufgeteilt. Nach der Herstellung der DRAM-Speicher wird während der Baugruppenbil­ dung das Wafer in einzelne Plättchen durch Ritzen oder Anreißen vereinzelt, werden die einzelnen Plättchen über einen Montagevorgang in einen speziellen Baustein einge­ bracht, erfolgt eine Drahtkontaktierung und -formung, d. h. Verdrahtung und wird der DRAM-Baustein als Endprodukt nach einer Kennzeichnung der Daten des Produktes, beispielsweise der Seriennummer, des Herstellungsdatums und der Herstel­ lungsstraße der Prüfung des Produktes unterworfen.
Wenn DRAM-Speicher nach dem obigen Verfahren hergestellt werden, werden die nach den Betriebsarten unterteilten Plättchen jedoch oftmals mit anderen Arten von Plättchen vermischt, wenn die Plättchen in einer einzigen Produktions­ straße hergestellt werden. In diesem Fall werden Produkte mit verschiedenen Betriebsarten als fehlerhafte Plättchen während der anschließenden Prüfung beurteilt und als Gegenstände geringerer Qualität behandelt, was die Ausbeute, d. h. die Produktivität herabsetzt.
Es ist eine außerordentlich hohe Sorgfalt erforderlich, um eine Mischung von Plättchen der gleichen Art mit Plättchen einer anderen Art zu verhindern, was den Arbeitswirkungsgrad herabsetzt.
Es wird daher ein Verfahren benötigt, mit dem es möglich ist, plättchen der gleichen Art während der Prüfung zu identifizieren, wenn Plättchen mit verschiedenen Betriebsar­ ten vor dem Einbau in den Baustein miteinander vermischt sind.
Ein entsprechendes Identifizierungsverfahren für Halbleiterplättchen ist in den US-PS 41 50 331 und 45 10 673 beschrieben. Gemäß US-PS 41 50 331 wird jedes Plättchen unter Verwendung einer programmierbaren Schaltungseinrichtung auf der Plättchenoberfläche identifiziert oder gekennzeichnet. Die Schaltungseinrichtung dient dazu, einen Identifizierungs­ und Kennzeichnungscode während eines zusätzlichen Tests je nach dem zu programmieren, ob eine Diode zwischen einem Diagnosestift oder -anschluß und einem gewählten Eingangs/Aus­ gangsstift oder -anschluß ausgebildet ist oder nicht.
Dieses Verfahren hat jedoch den Nachteil, daß die Bausteingröße aufgrund des zusätzlich vorgesehenen Test- oder Diagnosestiftes zunimmt, was einen erheblichen Einfluß auf die Kosten des Halbleiterplättchens hat.
In der US 41 50 673 ist ein Verfahren beschrieben, bei dem eine bestimmte Identifizierungsmarkierung auf der Rückfläche des Halbleiterplättchens unter Verwendung einer Laservorrichtung vorgesehen wird und von Hand aus oder maschinell die Identifizierungsmarkierung unter Verwendung einer Laservorrichtung oder einer optischen Vorrichtung unterschieden werden kann. Dieses Verfahren hat den Nachteil, daß eine mit hohen Kosten verbundene Laservorrichtung zum Anbringen der speziellen Identifizierungsmarkierung bei­ spielsweise bezüglich der Herstellungsstraße, des Herstel­ lungsdatums usw. vorgesehen sein muß.
Durch die Erfindung soll daher ein integriertes Halbleiterschaltungsplättchen mit einer Identifizierungs­ schaltung geschaffen werden, bei dem zusätzliche Prüfungen sowie ein zusatzlicher Diagnosestift oder -anschluß nicht benötigt werden und die oben erwähnten Schwierigkeiten bei den bekannten Verfahren beseitigt sind.
Das erfindungsgemäße integrierte Halbleiterschal­ tungsplättchen mit einer Identifizierungsschaltung soll weiterhin einen einfachen Aufbau haben und die Identifizie­ rung des Halbleiterplättchens erleichtern.
Dazu umfaßt das erfindungsgemäße integrierte Halbleiter­ schaltungsplättchen zwei Spannungsversorgungsanschlüsse und mehrere Eingangsanschlüsse sowie eine Identifizierungsschal­ tungseinrichtung, die zwischen einen der Spannungsversor­ gungsanschlüsse und einen Eingangsanschluß geschaltet ist, wobei die Identifizierungsschaltungseinrichtung einen Span­ nungsbegrenzer mit einem bestimmten Grenzspannungspegel zum Begrenzen des Eingangspotentialunterschiedes zwischen einem Spannungsversorgungsanschluß und einem der Eingangsanschlüsse und eine Optionseinrichtung umfaßt, die in Reihe zum Spannungsbegrenzer geschaltet ist und die Identifizierungsin­ formation des Plättchen danach ermittelt, ob ein Stromweg während des Herstellungsvorganges des Plättchens gebildet ist oder nicht.
Durch die Erfindung wird weiterhin ein integriertes Halbleiterschaltungsplättchen mit zwei Spannungsversorgungs­ anschlüssen und wenigstens drei Eingangsanschlüssen sowie einer Identifizierungsschaltungseinrichtung geschaffen, die mit einem der Spannungsversorungsanschlüsse und mit drei der wenigstens drei Eingangsanschlüsse verbunden ist, bei dem die Identifizierungsschaltungseinrichtung einen Spannungsbe­ grenzer mit einem bestimmten Grenzspannungspegel zum Begrenzen des Eingangspotentialunterschiedes zwischen dem Spannungsversorgungsanschluß und einem der drei Eingangsan­ schlüsse und zum anschließenden Erzeugen einer bestimmten Steuerspannung durch Teilen des Grenzspannungspegels, eine Optionseinrichtung, die zwischen die restlichen beiden Eingangsanschlüsse der drei Eingangsanschlüsse geschaltet ist, um die Identifizierungsinformation des Plättchens darüber zu ermitteln, ob während des Herstellungsvorganges des Plättchens ein Stromweg gebildet ist oder nicht, und eine Schaltereinrichtung umfaßt, die in Reihe zur Optionseinrich­ tung geschaltet ist und durch die Steuerspannung vom Spannungsbegrenzer angeschaltet wird.
Bei einer derartigen Ausbildung kann eine Identifizie­ rungsschaltung des Plättchens ohne zusätzlichen Anschluß­ stift, wie beispielsweise einen Test- und Diagnosestift vorgesehen werden.
Im folgenden werden anhand der zugehörigen Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigen
Fig. 1 eine vereinfachte Darstellung eines Ausführungs­ beispiels des erfindungsgemäßen integrierten Halbleiterschal­ tungsplättchens mit einer Identifizierungsschaltung,
Fig. 2 ein weiteres Ausführungsbeispiel des erfindungs­ gemäßen integrierten Halbleiterschaltungsplättchens mit einer Identifizierungsschaltung,
Fig. 3 das Schaltbild einer Abwandlungsform der Optionseinrichtung in Fig. 1 und 2 und
Fig. 4 in einer vereinfachten Form noch ein Ausführungs­ beispiel des erfindungsgemäßen integrierten Halbleiterschal­ tungsplättchens mit einer Identifizierungsschaltung.
Fig. 1 zeigt schematisch ein Ausführungsbeispiel des erfindungsgemäßen integrierten Halbleiterschaltungsplättchens mit einer Identifizierungsschaltung. Wie es in Fig. 1 dargestellt ist, schließt das integrierte Schaltungsplättchen 1 eine interne Schaltung 10, Eingangsschutzschaltungen PC1 bis PCn, Ausgangspufferschaltungen B1 bis Bn, Eingangsan­ schlüsse IN1 bis INn, Ausgangsanschlüsse OUT1 bis OUTn und zwei Versorgungsanschlüsse Vdd und Vss ein. Das integrierte Schaltungsplättchen oder IC-Chip ist mit einer nicht dar­ gestellten Energiequelle verbunden, so daß über den Span­ nungsversorgungsanschluß Vdd eine Versorgungsspannung von beispielsweise 5 V anliegt, während der Spannungsversor­ gungsanschluß Vss an Masse liegt. Die interne Schaltung 10 empfängt die Betriebsspannung von den Spannungsversor­ gungsanschlüssen Vdd und Vss, führt eine gegebene Funktion aus, wenn sie Eingangssignale an den Eingangsanschlüssen IN1 bis IN3 empfängt, und erzeugt bestimmte Ausgangssignale an den Ausgangsanschlüssen OUT1 bis OUTn. Die Eingangsanschlüsse IN1 bis INn sind mit der internen Schaltung 10 über die jeweiligen Eingangsschutzschaltungen PC1 bis PCn verbunden, die einen Ausfall der internen Schaltung 10 aufgrund einer Störspannung, beispielsweise eines Spannungsstoßes oder einer ähnlichen Spannung an den Eingangsanschlüssen verhindern.
Die Ausgangsanschlüsse OUT1 bis OUTn sind über die Ausgangspufferschaltungen B1 bis Bn jeweils mit der internen Schaltung 10 verbunden.
Eine Identifizierungsschaltung 20 ist mit ihrem in der erfindungsgemäßen Weise ausgebildeten Teil zwischen einen Anschluß IN1 der Eingangsanschlüsse und den Spannungsversor­ gungsanschluß Vss des IC-Chips 1 geschaltet. Diese Identifi­ zierungsschaltung umfaßt einen Spannungsbegrenzer 22 und eine Optionseinrichtung 24. Der Spannungsbegrenzer 22 dient dazu, den Pegel eines Eingangssignals, das zwischen dem Eingang IN1 und dem Spannungsversorgungsanschluß Vss liegt, auf einen bestimmten logischen Pegel zu begrenzen, der dann an der internen Schaltung 10 liegt. Dieser Spannungsbegrenzer 22 besteht aus mehreren in Reihe geschalteten MOS-Transistoren M1 bis Mn, deren Gates jeweils mit ihren Drains verbunden sind. Der Spannungsbegrenzer 22 kann den bestimmten logischen Pegel über die Summe der Schwellenspannungen aller MOS- Transistoren festlegen.
Der bestimmte logische Pegel wird beispielsweise auf mehr als etwa 2,5 V bei einem TTL-Pegel am Eingangsanschluß und auf mehr als annähernd +3 V festgelegt, wenn ein CMOS- Pegel am Eingangsanschluß liegt.
Obwohl bei dem vorliegenden Ausführungsbeispiel die Diodenschaltung der MOS-Transistoren verwandt wird, kann als Spannungsbegrenzer jede einseitige Stromflußeinrichtung mit einer bestimmten Schwellenspannung, beispielsweise eine Diode mit PN-Übergang, eine Z-Diode oder ein ähnliches Bauteil verwandt werden.
Die Optionseinrichtung 24 ist dazu vorgesehen, einen Stromweg durch den Spannungsbegrenzer 22 während des Herstellungsvorganges zu bilden, und ist in Reihe zum Spannungsbegrenzer 22 geschaltet. Die Optionseinrichtung 24 wird über einen einfachen zusätzlichen Arbeitsvorgang vorgesehen, bei dem die Verbindung oder Trennung, d. h. die Leitung oder die Nichtleitung einer Sicherung oder eines Metalldrahtes, die oder der während des Herstellungsvorganges ausgebildet wird, die Art des Plättchens bestimmt. Bei dem vorliegenden Ausführungsbeispiel wird nach der Bildung der Sicherung die Identifizierungsinformation der Plättchen über einen Optionsarbeitsvorgang eingeschrieben, bei dem die Sicherung durch ein Laserdurchtrennen zum Durchschmelzen gebracht wird.
Während des Herstellungsvorganges des Plättchens wird beispielsweise die Sicherung FU in einem Plättchen für einen DRAM-Speicher mit schneller schrittweiser Datenübergabe leitend gehalten, während für einen DRAM-Speicher mit Halbbytebetrieb die Sicherung FU durchgeschmolzen wird, wodurch eine Identifizierung der Plättchen möglich wird. Während der Prüfung beim Plättchenherstellungsvorgang für die in der oben beschriebenen Weise identifizierten Plättchen wird der Eingangsanschluß IN1 mit einer Quelle 2 einer bestimmten Hochspannung, beispielsweise einer Spannungsquelle mit einer Spannung von annähernd 15 V, verbunden und wird der Spannungsversorgungsanschluß Vss mit einem Amperemeter 3 verbunden, so daß es dann möglich ist, die Betriebsart des DRAM-Speichers zu unterscheiden. Wenn ein Strom fließt, dann wird die Probe als ein DRAM-Speicher für die schnelle schrittweise Datenübertragung identifiziert, während dann, wenn kein Strom fließt, die Probe als ein DRAM-Speicher für den Halbbytebetrieb identifiziert wird, indem der Stromfluß mittels des Amperemeters 3 überprüft wird.
Beim Halbbytebetrieb ist die Sicherung durchgeschmolzen, so daß das Eingangssignal auf die interne Schaltung 10 unabhängig vom Vorhandensein der Identifizierungsschaltung 20 während der normalen Arbeit des Plättchens übertragen wird. Bei einem Betrieb mit einer schnellen schrittweisen Daten­ Übergabe hätte jedoch der Eingangsanschluß IN1 immer den logischen Zustand "0" und zwar über die Sicherung FU, falls der Spannungsbegrenzer 22 nicht vorhanden wäre. Das kann durch den Spannungsbegrenzer 22 verhindert werden. Wenn somit der logische Wert "0" am Eingangsanschluß IN1 liegt, dann liegt unabhängig von der Schaltung der Identifizierungsschal­ tung 20 der logische Wert "0" an der internen Schaltung 10. Wenn jedoch der logische Wert "1" am Eingangsanschluß IN1 liegt, dann fließt ein Strom durch die Identifizierungsschal­ tung 20, so daß ein bestimmter Spannungsunterschied im Spannungsbegrenzer 22 erzeugt wird, der bewirkt, daß an der internen Schaltung 10 der logische Wert "1" liegt.
Die Identifizierungsschaltung 20 ist vorzugsweise mit dem Eingangsanschluß IN1 über die Eingangsschutzschaltung PC1 verbunden, die die Identifizierungsschaltung gegenüber einer Beschädigung aufgrund eines äußeren Spannungsstoßes oder einer ähnlichen hohen Spannung schützt.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen integrierten Halbleiterschaltungsplättchen mit einem Schaltungsaufbau, der mit der Ausnahme gleich dem des ersten Ausführungsbeispiels ist, daß die Identifizie­ rungsschaltung 20 zwischen den Spannungsversorgungsanschluß Vdd und den Eingangsanschluß IN1 geschaltet ist. Da während der Identifizierungsprüfung die am Eingangsanschluß liegende Spannung von +15 V über der Spannung von +5 V liegt, die von dem Spannungsversorgungsanschluß Vdd kommt, ist das Grundar­ beitsprinzip des Plättchens das gleiche wie beim ersten Ausführungsbeispiel.
Fig. 3 zeigt eine Abwandlungsform der Optionseinrichtung 24 zum Identifizieren von zwei oder mehr Arten von Plättchen. Wie es in Fig. 3 dargestellt ist, umfaßt die Optionseinrich­ tung 24 mehrere MOS-Transistoren MA1 bis MAn, deren Gates mit ihren Drains verbunden sind, sowie mehrere Sicherungen FU1 bis FUn, die jeweils mit den entsprechenden MOS-Transistoren verbunden sind. Jede Kombination aus einem MOS-Transistor und einer Sicherung ist parallel zueinander zwischen den Spannungsbegrenzer 22 und den Spannungsversorgungsanschluß Vss oder Vdd geschaltet.
Um die Plättchen durch die Schaltung mit dem oben beschriebenen Aufbau zu identifizieren, kann eine Identifi­ zierungsinformation durch die Werte der Ströme gegeben werden, die durch die Optionseinrichtung fließen, wie es in der folgenden Tabelle 1 zusammengefaßt ist.
Tabelle 1
Fig. 4 zeigt eine Abwandlungsform der Identifizierungs­ schaltung zum Identifizieren von zwei oder mehr Arten von plättchen. In Fig. 4 ist die Identifizierungseinrichtung 30 mit dem Versorgungsanschluß Vss und drei Eingangsanschlüssen IN1 bis IN3 verbunden. Die Identifizierungseinrichtung 30 umfaßt einen Spannungsbegrenzer 32, eine Optionseinrichtung 34 und eine Schaltereinrichtung 36.
Der Spannungsbegrenzer 32 ist so aufgebaut, daß er den Eingangsspannungsunterschied zwischen dem Eingangsanschluß IN3 und dem Versorgungsanschluß Vss auf den logischen Pegel begrenzt, der von der internen Schaltung 10 empfangen wird, und anschließend den gegebenen logischen Pegel teilt, um eine bestimmte Steuerspannung VR zu erzeugen. Der Spannungsbegren­ zer 32 umfaßt mehrere MOS-Transistoren MB1 bis MBn, deren Gates mit ihren Drains verbunden sind, sowie einen Widerstand R, der mit den MOS-Transistoren verbunden ist, wobei die MOS- Transistoren und der Widerstand zwischen den Eingangsanschluß IN3 und den Versorgungsanschluß Vss geschaltet sind. Der Spannungsunterschied zwischen den beiden Anschlüssen des Widerstandes R liegt an der Schaltereinrichtung 36 als Steuerspannung VR. Die Schaltereinrichtung 36 ist in Reihe zur Optionseinrichtung zwischen die Eingangsanschlüsse IN1 und IN2 geschaltet, um den Stromfluß zu schalten, d. h. den Stromfluß über die Steuerspannung VR des Spannungsbegrenzers 32 anzuschalten. Die Schaltereinrichtung 36 besteht aus mehreren MOS-Transistoren MC1 bis MCn, wobei die Drains aller Transistoren mit dem Eingangsanschluß IN1 verbunden sind, an ihren Gates die Steuerspannung VR liegt und ihre Sourcen mit den entsprechenden Sicherungen der Optionseinrichtung 34 verbunden sind, die im folgenden beschrieben wird.
Bei dem vorliegenden Ausführungsbeispiel besteht die Optionseinrichtung 34 aus mehreren Sicherungen FUA1 bis FUAn, von denen jede mit dem entsprechenden MOS-Transistor der Schaltereinrichtung 36 verbunden ist. Jede Kombination aus einem MOS-Transistor und einer Sicherung ist parallel zueinander zwischen die Eingangsanschlüsse IN1 und IN2 geschaltet. Das Durchschmelzen der jeweiligen Sicherungen der Optionseinrichtung erfolgt während des Herstellungsvorganges des Plättchens, um die erforderliche Identifizierungs­ information vorzusehen.
Um die mit dem obigen Ausführungsbeispiel der Identifi­ zierungsschaltung versehenen Plättchen zu identifizieren, wird der Eingangsanschluß IN1 mit einer Energiequelle V einer bestimmten Spannung von beispielsweise 5 V verbunden, wird der Eingangsanschluß IN2 mit einem Amperemeter A verbunden und wird eine Energiequelle mit höherer Spannung von beispiels­ weise 15 V zwischen den Eingangsanschluß IN3 und den Versor­ gungsanschluß Vss geschaltet. Auf das Anschalten der Spannungsquellen fließt ein Strom durch den Spannungsbegren­ zer 32 und ergibt sich eine Spannungsverteilung im Widerstand R, so daß eine Steuerspannung VR erzeugt wird, die an der Schaltereinrichtung 36 liegt. Infolge dieser Steuerspannung VR schalten die jeweiligen MOS-Transistoren MC1 und MCn der Schaltereinrichtung 36 durch. Der Stromfluß zwischen den Eingangsanschlüssen IN1 und IN2 wird dann am Amperemeter A angezeigt. Dabei werden die folgenden Stromwerte je nachdem erhalten, ob die Sicherungen FUA1 bis FUAn durchgeschmolzen sind oder nicht.
Tabelle 2
Aus der Tabelle 2 ist ersichtlich, daß in die Plättchen eine Identifizierungsinformation eingeschrieben werden kann, die vier verschiedene Arten von Plättchen identifizieren kann.
Wenn sich das Plättchen nicht in der Identifizierungs­ prüfung befindet, dann liegt die Massespannung an den Gates der jeweiligen MOS-Transistoren MC1 bis MCn der Schalterein­ richtung 36 und zwar über den Widerstand R, was den normalen Betrieb des Plättchens sicherstellt.
Wie es oben beschrieben wurde, wird gemäß der Erfindung die Plättchenidentifizierungsinformation dadurch eingeschrie­ ben, daß je nach Wunsch ein einfacher Schaltkreis während des Waferherstellungsvorgange geschlossen oder geöffnet wird, wobei die eingeschriebene Identifizierungsinformation bei einer Prüfung während der üblichen Montage des Plättchens erfaßt werden kann, so daß Plättchen gleicher Art ermittelt und separat in den anschließenden Arbeitsvorgängen behandelt werden können.
Bei dem erfindungsgemäßen Plättchen erfolgt die Identifizierungsprüfung über bestehende Eingangs- und Ausgangsanschlüsse und bestehende Versorgungsanschlüsse im Gegensatz zu dem herkömmlichen Verfahren, so daß die herkömmliche Art der Herstellung unverändert vollständig beibehalten werden kann, was außerordentlich wirtschaftlich und daher wünschenswert ist.
Das erfindungsgemäße Plättchen benötigt weiter keinen zusätzlichen Prüf- oder Diagnoseanschlußstift oder eine mit hohen Kosten verbundene Laseranlage oder ähnliches zum Identifizieren des Plättchens.

Claims (8)

1. Integriertes Halbleiterschaltungsplättchen mit zwei Spannungsversorgungsanschlüssen und mehreren Eingangsan­ schlüssen sowie einer Identifizierungsschaltungseinrichtung, die zwischen einen Spannungsversorgungsanschluß und einen der Eingangsanschlüsse geschaltet ist, dadurch gekennzeichnet, daß die Identifizierungsschaltungseinrichtung (20) einen Spannungsbegrenzer (22) mit einem bestimmten Grenzspan­ nungspegel zum Begrenzen des Eingangspotentialunterschiedes zwischen einem der Spannungsversorgungsanschlüsse und einem der Eingangsanschlüsse und eine Optionseinrichtung (24) umfaßt, die in Reihe zum Spannungsbegrenzer (22) geschaltet ist und die Identifizierungsinformation des Plättchens daraus ermittelt, ob während des Herstellungsvorganges des Plätt­ chens ein Stromweg gebildet ist oder nicht.
2. Halbleiterschaltungsplättchen nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsbegrenzer (22) mehrere in Reihe geschaltete MOS-Transistoren (M1-Mn) umfaßt, deren Gates mit ihren Drains verbunden sind, so daß der bestimmte Grenzspannungspegel auf die Summe der Schwellen­ spannungen der MOS-Transistoren (M1-Mn) festgelegt ist.
3. Halbleiterschaltungsplättchen nach Anspruch 1, dadurch gekennzeichnet, daß die Optionseinrichtung (24) aus einer Sicherung (FU) besteht, die während des Herstel­ lungsvorganges des Plättchens in einen leitenden oder in einen nicht leitenden Zustand gebracht ist.
4. Halbleiterschaltungsplättchen nach Anspruch 1, dadurch gekennzeichnet, daß die Optionseinrichtung (24) aus einem Metalldraht besteht, der zwischen dem Gate und der Source eines MOS-Transistors angeordnet ist, der mit dem Spannungsbegrenzer verbunden ist, wobei der Metalldraht wahrend der Metallisierung zur Bildung der leitenden Anschlüsse beim Herstellungsvorgang des Plättchens ausgebil­ det ist.
5. Halbleiterschaltungsplättchen nach Anspruch 1, dadurch gekennzeichnet, daß die Optionseinrichtung (24) mehrere Kombinationen aus einem MOS-Transistor (MA1-MAn), dessen Gate mit seinem Drain verbunden ist, und aus einer Sicherung (FU1-FUn) umfaßt, die mit der Source des zugehöri­ gen MOS-Transistors (MA1-MAn) verbunden ist, wobei die Kombinationen parallel zueinander geschaltet sind und die Identifizierungsinformation des Plättchens daraus abgeleitet wird, wieviele Sicherungen (FU1-FUn) durchgeschmolzen sind.
6. Integriertes Halbleiterschaltungsplättchen mit zwei Spannungsversorgungsanschlüssen und wenigstens drei Eingangs­ anschlüssen sowie einer Identifizierungsschaltungseinrich­ tung, die mit einem der Spannungsversorgungsanschlüsse und mit drei der wenigstens drei Eingangsanschlüsse verbunden ist, dadurch gekennzeichnet, daß die Identifizierungsschal­ tungseinrichtung (30) einen Spannungsbegrenzer (32) mit einem bestimmten Grenzspannungspegel zum Begrenzen des Potential­ unterschiedes zwischen dem Spannungsversorgungsanschluß und einem der drei Eingangsanschlüsse und zum anschließenden Erzeugen einer bestimmten Steuerspannung durch Teilen des Grenzspannungspegels, eine Optionseinrichtung (34), die zwischen die verbleibenden beiden Eingangsanschlüsse der drei Eingangsanschlüsse geschaltet ist und die Identifizierungsin­ formation des Plättchens daraus ableitet, ob während des Herstellungsvorganges des Plättchens ein Stromweg gebildet ist oder nicht, und eine Schaltereinrichtung (36) umfaßt, die in Reihe zur Optionseinrichtung (34) geschaltet ist, wobei die Schaltereinrichtung (36) durch die Steuerspannung vom Spannungsbegrenzer (32) angeschaltet wird.
7. Halbleiterschaltungsplättchen nach Anspruch 6, dadurch gekennzeichnet, daß der Spannungsbegrenzer (32) mehrere in Reihe geschaltete MOS-Transistoren (MB1-MBn), deren Gates jeweils mit ihren Drains verbunden sind, und einen Widerstand (R) umfaßt, der mit den MOS-Transistoren (MB1-MBn) verbunden ist, wobei der Grenzspannungspegel die Summe aus der Klemmenspannung des Widerstandes (R) und den Schwellenspannungen der MOS-Transistoren (MB1-MBn) ist und die Steuerspannung die Klemmenspannung des Widerstandes (R) ist.
8. Integriertes Halbleiterschaltungsplättchen nach Anspruch 6, dadurch gekennzeichnet, daß die Optionsein­ richtung (34) mehrere Sicherungen (FUA1-FUAn) umfaßt, und die Schaltereinrichtung (36) mehrere MOS-Transistoren (MC1-MCn) umfaßt, wobei jede Sicherung (FUA1-FUAn) und jeder MOS- Transistor (MC1-MCn) in Reihe zueinander geschaltet sind, die MOS-Transistoren (MC1-MCn) durch die Steuerspannung durchge­ schaltet werden, die an ihren Gates liegt, und die Identifi­ zierungsinformation des Plättchens aus der Anzahl der durchgeschmolzenen Sicherungen (FUA1-FUAn) abgeleitet wird.
DE4026326A 1990-05-23 1990-08-20 Integriertes Halbleiterschaltungsplättchen (Chip) mit mitintegrierter Identifizierungsschaltungseinrichtung Expired - Lifetime DE4026326C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900007481A KR920007535B1 (ko) 1990-05-23 1990-05-23 식별회로를 구비한 반도체 집적회로 칩

Publications (2)

Publication Number Publication Date
DE4026326A1 true DE4026326A1 (de) 1991-11-28
DE4026326C2 DE4026326C2 (de) 1995-07-27

Family

ID=19299365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4026326A Expired - Lifetime DE4026326C2 (de) 1990-05-23 1990-08-20 Integriertes Halbleiterschaltungsplättchen (Chip) mit mitintegrierter Identifizierungsschaltungseinrichtung

Country Status (12)

Country Link
US (1) US5103166A (de)
JP (2) JPH079753B2 (de)
KR (1) KR920007535B1 (de)
CN (1) CN1025261C (de)
DE (1) DE4026326C2 (de)
FR (1) FR2662505B1 (de)
GB (1) GB2244339B (de)
HK (1) HK21896A (de)
IT (1) IT1242519B (de)
NL (1) NL194814C (de)
RU (1) RU2034306C1 (de)
SE (1) SE508000C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10018356A1 (de) * 2000-04-13 2002-02-14 Siemens Ag Verfahren zum Identifizieren eines elektronischen Steuergeräts und dafür geeignetes Steuergerät

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332973A (en) * 1992-05-01 1994-07-26 The University Of Manitoba Built-in fault testing of integrated circuits
US5363134A (en) * 1992-05-20 1994-11-08 Hewlett-Packard Corporation Integrated circuit printhead for an ink jet printer including an integrated identification circuit
US5787174A (en) * 1992-06-17 1998-07-28 Micron Technology, Inc. Remote identification of integrated circuit
JP3659981B2 (ja) * 1992-07-09 2005-06-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置
US7158031B2 (en) * 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
US5426375A (en) * 1993-02-26 1995-06-20 Hitachi Micro Systems, Inc. Method and apparatus for optimizing high speed performance and hot carrier lifetime in a MOS integrated circuit
US5440230A (en) * 1993-04-02 1995-08-08 Heflinger; Bruce L. Combinatorial signature for component identification
US5686759A (en) * 1995-09-29 1997-11-11 Intel Corporation Integrated circuit package with permanent identification of device characteristics and method for adding the same
US5818251A (en) * 1996-06-11 1998-10-06 National Semiconductor Corporation Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US6100486A (en) 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5927512A (en) 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6072574A (en) 1997-01-30 2000-06-06 Micron Technology, Inc. Integrated circuit defect review and classification process
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5959912A (en) * 1997-04-30 1999-09-28 Texas Instruments Incorporated ROM embedded mask release number for built-in self-test
US5984190A (en) 1997-05-15 1999-11-16 Micron Technology, Inc. Method and apparatus for identifying integrated circuits
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US5907492A (en) 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US6339385B1 (en) 1997-08-20 2002-01-15 Micron Technology, Inc. Electronic communication devices, methods of forming electrical communication devices, and communication methods
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
KR100261223B1 (ko) 1998-05-04 2000-07-01 윤종용 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법
US6265232B1 (en) * 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
US6268228B1 (en) 1999-01-27 2001-07-31 International Business Machines Corporation Electrical mask identification of memory modules
US6351116B1 (en) 1999-09-30 2002-02-26 Rockwell Automation Technologies, Inc. System and method for on-line hall sensor programming
US6791157B1 (en) * 2000-01-18 2004-09-14 Advanced Micro Devices, Inc. Integrated circuit package incorporating programmable elements
US6430016B1 (en) 2000-02-11 2002-08-06 Micron Technology, Inc. Setpoint silicon controlled rectifier (SCR) electrostatic discharge (ESD) core clamp
US6772356B1 (en) 2000-04-05 2004-08-03 Advanced Micro Devices, Inc. System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
WO2002050910A1 (fr) * 2000-12-01 2002-06-27 Hitachi, Ltd Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant
KR100393214B1 (ko) 2001-02-07 2003-07-31 삼성전자주식회사 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치
GB2374426B (en) * 2001-02-07 2003-10-29 Samsung Electronics Co Ltd Apparatus for recognizing chip identification and semiconductor device comprising the apparatus
US7188261B1 (en) 2001-05-01 2007-03-06 Advanced Micro Devices, Inc. Processor operational range indicator
JP3941620B2 (ja) * 2001-08-31 2007-07-04 株式会社デンソーウェーブ Ｉｄタグ内蔵電子機器
US7573159B1 (en) 2001-10-22 2009-08-11 Apple Inc. Power adapters for powering and/or charging peripheral devices
DE10241141B4 (de) * 2002-09-05 2015-07-16 Infineon Technologies Ag Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen
US7319935B2 (en) * 2003-02-12 2008-01-15 Micron Technology, Inc. System and method for analyzing electrical failure data
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
KR100688518B1 (ko) * 2005-01-12 2007-03-02 삼성전자주식회사 개별 칩들의 디바이스 정보를 직접 판독할 수 있는시그너처 식별 장치를 갖는 멀티 칩 패키지
GB0617697D0 (en) * 2006-09-08 2006-10-18 Algotronix Ltd Method of actively tagging electronic designs and intellectual property cores
KR101161966B1 (ko) * 2010-07-09 2012-07-04 에스케이하이닉스 주식회사 칩 어드레스 회로를 포함하는 멀티 칩 패키지 장치
US10155698B2 (en) 2010-12-02 2018-12-18 Frosty Cold, Llc Cooling agent for cold packs and food and beverage containers
US9879897B2 (en) 2010-12-02 2018-01-30 Frosty Cold, Llc Cooling agent for cold packs and food and beverage containers
CN104228347B (zh) * 2013-06-18 2016-08-17 研能科技股份有限公司 喷墨头芯片
JP6091393B2 (ja) * 2013-10-01 2017-03-08 三菱電機株式会社 半導体装置
US20160065334A1 (en) * 2014-08-29 2016-03-03 R&D Circuits, Inc Structure and Implementation Method for implementing an embedded serial data test loopback, residing directly under the device within a printed circuit board
JP7305934B2 (ja) * 2018-08-02 2023-07-11 富士電機株式会社 差動増幅回路を備える装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150331A (en) * 1977-07-29 1979-04-17 Burroughs Corporation Signature encoding for integrated circuits
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
DE3830573A1 (de) * 1987-09-10 1989-04-13 Gazelle Microcircuits Inc Halbleitereinrichtung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756139A (fr) * 1969-09-15 1971-02-15 Rca Corp Circuit intermediaire integre pour le couplage d'un circuit de commandea impedance de sortie faible a une charge a impedance d'entree elevee
US4020365A (en) * 1976-03-22 1977-04-26 Intersil Incorporated Integrated field-effect transistor switch
US4055802A (en) * 1976-08-12 1977-10-25 Bell Telephone Laboratories, Incorporated Electrical identification of multiply configurable circuit array
US4301403A (en) * 1978-12-21 1981-11-17 Measurement Technology Ltd. Electrical circuit testing
DE3002894C2 (de) * 1980-01-28 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte Halbleiterschaltung mit Transistoren
JPS57191896A (en) * 1981-05-21 1982-11-25 Mitsubishi Electric Corp Semiconductor integrated circuit
US4480199A (en) * 1982-03-19 1984-10-30 Fairchild Camera & Instrument Corp. Identification of repaired integrated circuits
US4465973A (en) * 1982-05-17 1984-08-14 Motorola, Inc. Pad for accelerated memory test
JPS59112499A (ja) * 1982-12-18 1984-06-28 Mitsubishi Electric Corp 半導体メモリ装置
JPS59129999A (ja) * 1983-01-17 1984-07-26 Mitsubishi Electric Corp 半導体メモリ装置
JPS59157900A (ja) * 1983-02-25 1984-09-07 Nec Corp 冗長ビツト使用の検出回路を有するメモリ装置
US4595875A (en) * 1983-12-22 1986-06-17 Monolithic Memories, Incorporated Short detector for PROMS
GB8428405D0 (en) * 1984-11-09 1984-12-19 Membrain Ltd Automatic test equipment
US4719418A (en) * 1985-02-19 1988-01-12 International Business Machines Corporation Defect leakage screen system
JPH0782746B2 (ja) * 1985-03-25 1995-09-06 株式会社日立製作所 ダイナミツク型ｒａｍ
JPS61265829A (ja) * 1985-05-20 1986-11-25 Fujitsu Ltd 半導体集積回路
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US4698589A (en) * 1986-03-21 1987-10-06 Harris Corporation Test circuitry for testing fuse link programmable memory devices
US4970454A (en) * 1986-12-09 1990-11-13 Texas Instruments Incorporated Packaged semiconductor device with test circuits for determining fabrication parameters
US4779043A (en) * 1987-08-26 1988-10-18 Hewlett-Packard Company Reversed IC test device and method
JPH0175400U (de) * 1987-11-09 1989-05-22
GB2220272B (en) * 1988-06-29 1992-09-30 Texas Instruments Ltd Improvements in or relating to integrated circuits
JPH0291898A (ja) * 1988-09-27 1990-03-30 Nec Corp 半導体記憶装置
JP2705142B2 (ja) * 1988-10-13 1998-01-26 日本電気株式会社 半導体集積回路装置
US4942358A (en) * 1988-11-02 1990-07-17 Motorola, Inc. Integrated circuit option identification circuit and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150331A (en) * 1977-07-29 1979-04-17 Burroughs Corporation Signature encoding for integrated circuits
US4510673A (en) * 1983-06-23 1985-04-16 International Business Machines Corporation Laser written chip identification method
DE3830573A1 (de) * 1987-09-10 1989-04-13 Gazelle Microcircuits Inc Halbleitereinrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10018356A1 (de) * 2000-04-13 2002-02-14 Siemens Ag Verfahren zum Identifizieren eines elektronischen Steuergeräts und dafür geeignetes Steuergerät
DE10018356B4 (de) * 2000-04-13 2005-05-04 Siemens Ag Verfahren zum Identifizieren eines elektronischen Steuergeräts und dafür geeignetes Steuergerät

Also Published As

Publication number Publication date
HK21896A (en) 1996-02-09
NL9001837A (nl) 1991-12-16
RU2034306C1 (ru) 1995-04-30
CN1025261C (zh) 1994-06-29
IT9021274A0 (it) 1990-08-14
JP2001135796A (ja) 2001-05-18
FR2662505A1 (fr) 1991-11-29
NL194814B (nl) 2002-11-01
DE4026326C2 (de) 1995-07-27
FR2662505B1 (fr) 1994-09-09
GB2244339A (en) 1991-11-27
SE9002701L (sv) 1991-11-24
IT9021274A1 (it) 1991-11-24
US5103166A (en) 1992-04-07
IT1242519B (it) 1994-05-16
SE508000C2 (sv) 1998-08-10
JP3343345B2 (ja) 2002-11-11
GB9017779D0 (en) 1990-09-26
CN1056770A (zh) 1991-12-04
GB2244339B (en) 1994-04-27
NL194814C (nl) 2003-03-04
JPH079753B2 (ja) 1995-02-01
KR910020883A (ko) 1991-12-20
KR920007535B1 (ko) 1992-09-05
SE9002701D0 (sv) 1990-08-20
JPH0428088A (ja) 1992-01-30

Similar Documents

Publication Publication Date Title
DE4026326A1 (de) Integriertes halbleiterschaltungsplaettchen
DE4244555C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Durchführen eines Beschleunigungstests ("burn-in")
DE4226070C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes
DE60206299T2 (de) Eingangspuffer und spannungspegel-detektionsverfahren
DE4243592C2 (de) Paralleltestschaltung für einen Halbleiter-Speicherchip
DE19813706A1 (de) Integrierte Halbleiter-Schaltungsvorrichtung
DE2338251A1 (de) Verfahren zur herstellung von schaltkreisanordnungen aus integrierten schaltkreisen
DE4434105C2 (de) Halbleiterspeichervorrichtung mit einer verbesserten Immunität gegen einen Kurzschluß auf einer Stromversorgungsleitung und Verfahren zum Reparieren einer Halbleiterspeichervorrichtung
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE19625904C2 (de) Schmelzsicherungssignaturschaltkreis für elektrische Schmelzsicherungen einer Halbleiterspeichervorrichtung
DE60302361T2 (de) Schieberegister für sequentiellen fuse-latch-betrieb
DE2349607C2 (de) Verfahren zur Prüfung der Schaltgeschwindigkeit von integrierten Schaltkreiselementen
DE10044453A1 (de) Aktiver, gegen Unterschwingen gehärteter FET-Schalter
DE10200671A1 (de) Halbleitereinrichtung mit elektrischem Schmelzverbindungselement
DE19819254C2 (de) Integriertes Halbleiterschaltungsbauelement und Testverfahren dafür
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE19719181B4 (de) Programmierbare Sicherungsschaltung und Verwendung derselben
DE19730347B4 (de) Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben
DE10033519A1 (de) Integrierte Schaltung mit Testbetriebsmodus und Verfahren zum Testen von integrierten Schaltungen
DE19600804A1 (de) Interne Spannungserzeugungsschaltung, Halbleiterspeichervorrichtung und Verfahren zum Messen des Stromverbrauches, das in der Lage ist den Stromverbrauch ohne Trennen der Leitung zu messen
DE19710488C2 (de) Gegen 5V widerstandsfähige Eingangs-/Ausgangsschaltung
EP0969288A2 (de) Prüfanordnung für Bondpad
DE10344872A1 (de) Integrierte Schaltung mit Schutz vor elektrostatischer Entladung
EP0404985B1 (de) Schaltungsanordnung zur Identifikation integrierter Halbleiterschaltkreise
WO2000058971A1 (de) Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition