DE4017494C2 - - Google Patents

Description

Die Erfindung betrifft einen Fehlerdetektor zum Überprüfen einer Datenübertragungsschaltung während der Übertragung eines Datensignals mit einer vorgegebenen Übertragungsgeschwindigkeit, mit einem Zeitgeber, der mit einer Fernmeldeschaltung verbunden ist, um diese mit einer höheren Geschwindigkeit als die Übertragungsgeschwindigkeit zu betreiben.

Der Term Übertragungsschaltung betrifft im allgemeinen eine Schaltung, die ein Eingangsdatensignal an einer Stelle empfängt und ein im wesentlichen identisches Ausgangsdatensignal an einer anderen Stelle wiedergibt. Übertragungsschaltungen sind in Daten­ verarbeitungssystemen überall zu finden und werden für die Über­ tragung zwischen getrennten Datenverarbeitungsgeräten, zwischen getrennten gedruckten Schaltungen in dem gleichen Datenverarbei­ tungsgerät und zwischen getrennten Komponenten auf der gleichen gedruckten Schaltung eingesetzt.

Die übliche Prüfmethode für eine Übertragungsschaltung besteht darin einen Schleifentest durchzuführen, bei welchem bekannte Prüfsignale durch die Übertragungssschaltung gesendet werden, in einer Schleife zurück auf ihren Ursprungspunkt geführt und die Rücklaufprüfsignale mit den Originalen Prüfsignalen verglichen werden. Bekannte Vorrichtungen für diesen Zweck umfassen Einrich­ tungen zum Erzeugen und für den Vergleich der Prüfsignale und einen Schalter, der die Ausgangsseite der Übertragungsschaltung entweder mit ihrer normalen Ausgangsleitung oder mit einer Rück­ laufschleifenleitung verbindet. Während der Datenübertragung ist der Schalter so eingestellt, daß er sich in der normalen Ausgangs­ leitungposition befindet. Zum Prüfen der Übertragungsschaltung wird die übliche Datenübertragung angehalten und der Schalter in die Rücklaufschleifenposition bewegt, dann eine Prüfsignalsequenz durch die Übertragungschaltung gesendet, die über die Rücklauf­ schleifenleitung zurückkehrt und mit der Prüfsignalsequenz ver­ glichen wird. Ein Nachteil bei diesem System ergibt sich dadurch, daß es nicht möglich ist, die Übertragungsschaltung während des Normalbetriebs zu prüfen, da die Prüfungen nur unzureichend aus­ geführt werden können und Fehler nicht sofort festgestellt werden können.

Aus der DE 23 29 770 A1 ist eine Datensicherung bei kontinuierlichem Informationsfluß bekannt, wobei Daten innerhalb eines Übertragungsabschnitts mit höherer Bitrate übertragen werden als außerhalb dieses Übertragungsabschnitts. Es ist ein Interferenzdetektor auf der Empfangsseite vorgesehen, der in bekannter Weise den Empfangspegel, die demodulierten Frequenzen und die Zeiten der Nulldurchgänge des Signals überwacht. Wenn eine vorgegebene Anzahl von Fehlern in einem Überwachungsabschnitt überschritten wird, gibt der Interferenzdetektor ein Fehlersignal ab, das die Wiederholung des Übertragungsabschnittes bewirkt oder diesen als fehlerhaft kennzeichnet.

Aufgabe der vorliegenden Erfindung ist es, einen Fehlerdetektor der eingangs beschriebenen Art zum Überprüfen einer Datenübertragungsschaltung allein oder zusammen mit einer Empfangsschaltung während des normalen Datenübertragungsbetriebs bzw. des Datenübertragungs- und Empfangsbetriebs zu verbessern. Diese Aufgabe wird erfindungsgemäß durch einen Fehlerdetektor gelöst, bestehend aus einem Folgesteuergenerator zum Erzeugen eines Prüfsignals; einem Speicher, verbunden mit dem Folgesteuergenerator zum Speichern des Prüfsignals; einem Multiplexer, verbunden mit dem Folgesteuergenerator und der Fernmeldeschaltung, zum Multiplexen des Prüf- und des Datensignals in der Fernmeldeschaltung; einem Demultiplexer, verbunden mit der Fernmeldeschaltung, zum Demultiplexen eines Ausgangssignals der Fernmeldeschaltung, um ein Rücklaufprüfsignal zu erzeugen; und einem Vergleicher, verbunden mit dem Speicher und dem Demultiplexer, um das Rücklaufprüfsignal mit dem Prüfsignal zu vergleichen, das im Speicher gespeichert ist und um ein resultierendes Signal zu erzeugen, das anzeigt, ob das Rücklaufprüfsignal mit dem Prüfsignal übereinstimmt.

Die weitere Ausgestaltung der Erfindung ergibt sich aus den Merkmalen der Patentansprüche 2 bis 23. Die Erfindung wird im folgenden anhand von in den Zeichnungen dargestellten Ausfüh­ rungsbeispielen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer Datenverarbeitungsanlage, in der die Erfindung angewandt wird,

Fig. 2 ein Blockschaltbild eines Fehlerdetektors für eine Fern­ meldeschaltung zum Überprüfen einer Einweg-Übertragungs­ schaltung,

Fig. 3 ein Zeitdiagramm der Betriebsweise des Fehlerdetektors für die Übertragungsschaltung nach Fig. 2 für den Fall n=2,

Fig. 4 ein Blockschaltbild eines Fehlerdetektors für eine Über­ tragungsschaltung zum Prüfen einer Zweiweg-Übertragungs­ schaltung,

Fig. 5 ein Zeitdiagramm des Betriebes des Fehlerdetektors für eine Übertragungsschaltung nach Fig. 4 für den Fall n=1, und

Fig. 6 ein Zeitdiagramm des Betriebs des Fehlerdetektors für die Übertragungsschaltung nach Fig. 4 für den Fall n=3.

Die Erfindung wird anhand von zwei neuen Fehlerdetektoren für Übertragungsschaltungen beschrieben. In den Fig. 2 und 3 ist zunächst der erste Fehlerdetektor für das Prüfen einer Einweg- Übertragungsschaltung dargestellt. Der zweite Fehlerdetektor ist in den Fig. 4, 5 und 6 gezeigt, mit welchem eine Zweiweg-Über­ tragungsschaltung geprüft werden kann.

Fig. 1 zeigt in einem Blockschaltbild den Haupttyp einer Vor­ richtung, in der die Erfindung anwendbar ist. Eine erste Daten­ verarbeitungsvorrichtung 1 ist mit einer zweiten Datenverarbei­ tungsvorrichtung 3 über ein Paar von Signalleitungen a und b, jeweils nur in einer Richtung wie die Pfeile der Leitungen a und b zeigen, verbunden. Die erste Datenverarbeitungsvorrichtung 1 umfaßt eine Anzahl von gedruckten Schaltungen 5, die unter­ einander durch weitere Signalleitungen verbunden sind, die anhand der Pfeile jeweils die Richtung der Datensignale anzeigen. Jede Signalleitung beginnt an einer Übertragungsschaltung 5, die bei­ spielsweise ein Erst-In-Erst-Out Schieberegister umfaßt, und endet an einer Empfangsschaltung 9, die gleichfalls aus einem Erst-In-Erst-Out Schieberegister besteht. Zweck der Erfindung ist es, die Übertragungs- und die Empfangsschaltung 7 bzw. 9 ohne Unterbrechung der Datenübermittlung zwischen den gedruckten Schaltungen 5 oder zwischen der ersten und der zweiten Datenver­ arbeitungsvorrichtung 1 bzw. 3 zu prüfen.

Die gedruckten Schaltungen 5 enthalten Komponenten wie Speicher und Prozessoren zum Durchführen der Datenverarbeitungsfunktionen. Obwohl dies in der Zeichnung nicht dargestellt ist, können diese Komponenten miteinander über zusätzliche Übertragungs- und Em­ pfangsschaltungen miteinander kommunizieren, die gleichfalls unter Verwendung der Erfindung geprüft werden können.

Der erste Fehlerdetektor für eine Fernmeldeschaltung bzw. eine Übertragungsschaltung, der im folgenden beschrieben wird, prüft eine Einweg-Übertragungsschaltung, in welcher die Daten nur in eine einzige Richtung mit einer bestimmten Übertragungsgeschwin­ digkeit f, von beispielsweise 9600 Bits/s bewegt werden. Die Fernmeldeschaltung kann aus einer einzigen Übertragungsschaltung 7 oder einer einzigen Empfangsschaltung 9 in Fig. 1 bestehen. Wahlweise kann die Fernmeldeschaltung aus einer Übertragungs­ schaltung, einer Empfangsschaltung und Signalleitungen bestehen, die diese Schaltungen untereinander verbinden, insbesondere dann, wenn die Übertragungs- und die Empfangsschaltung auf der gleichen Tafel der gedruckten Schaltung angeordnet sind.

Wie aus Fig. 2 ersichtlich ist, ist die Fernmelde- bzw. Über­ tragungsschaltung 11 mit einem Zeitgeber 13 verbunden, der ein erstes, zweites und drittes Taktsignal C, E und G erzeugt. Das erste Taktsignal C hat eine Frequenz f/n gleich der Übertragungs­ geschwindigkeit f, geteilt durch eine positive ganze Zahl n. Das zweite Taktsignal E hat eine Frequenz = 2f. Das dritte Taktsig­ nal G hat die gleiche Frequenz (f/n) wie das erste Taktsignal.

Das erste Taktsignal C wird einem Folgesteuergenerator 15 zuge­ leitet, der ein Prüfsignal B erzeugt, das aus einer bestimmten Bitsequenz besteht, wobei die Bits mit einer Geschwindigkeit f/n erzeugt werden. Das erste Taktsignal C wird ebenso einem Speicher 17 zugeführt, der mit dem Folgesteuergenerator verbunden ist und zeitweise das Prüfsignal speichert. Wenn es nur erforderlich ist, ein Prüfbit zu einem bestimmten Zeitpunkt zu speichern, kann der Speicher 17 auch aus einem einfachen selbsthaltenden Schalter bestehen. Falls es erforderlich ist, mehr als ein Bit zu einem Zeitpunkt zu speichern, kann der Speicher 17 ein Erst-In-Erst-Out Schieberegister aufweisen.

Das erste Taktsignal C wird desweiteren einem Multilplexer 19 zugeführt, der mit dem Folgesteuergenerator 15 und mit der Fernmeldeschaltung 11 verbunden ist. Der Multiplexer 19 empfängt das Eingangsdatensignal A, das durch die Fernmeldeschaltung 11 hindurchläuft. Der Multiplexer 19 ist beispielsweise ein kon­ stanter 2 : 1 Multiplexer, der das Eingangsdatensignal A und das Prüfsignal B in der Übertragungsschaltung 11 miteinander multi­ plext. Der Multiplexer 19 wählt das Eingangsdatensignal A aus, wenn das erste Taktsignal C sich beispielsweise im niedrigen Pegelzustand befindet und wählt das Prüfsignal B aus, wenn das erste Taktsignal C den hohen Pegelzustand einnimmt. Das ausgewählte Signal wird der Übertragungsschaltung 11 als ein multiplexes Signal D zugeleitet.

Das zweite Taktsignal E wird der Übertragungsschaltung 11 einge­ speist und treibt die Übertragungsschaltung 11 mit der doppelten Übertragungsgeschwindigkeit f an. Die Übertragungsschaltung 11 fragt das multiplexe Signal D in Intervallen von 0,5/f ab und erzeugt ein Ausgangssignal F mit einer Bitgeschwindigkeit von 2f.

Das dritte Taktsignal D wird einem Demultiplexer 21 zugeführt, der mit der Übertragungsschaltung 11 verbunden ist, und das Aus­ gangssignal F von der Übertragungsschaltung 11 demultiplext, um ein Ausgangsdatensignal F von der Übertragungsschaltung 11 de­ multiplext, um ein Ausgangsdatensignal H zu erzeugen und ein Rücklaufprüfsignal E. Befindet sich das dritte Taktsignal bei­ spielsweise in seinem niedrigen Pegelzustand, so leitet der De­ mulitplexer 21 das Ausgangssignal F auf die Ausgangsdatensignal­ leitung H, während das Rücklaufprüfsignal E seinen vorhergehenden Wert beibehält. Befindet sich dritte Taktsignal in seinem hohen Pegelzustand, so leitet der Demultiplexer 21 das Ausgangssignal F auf die Rücklaufprüfsignalleitung I, während das Ausgangsdaten­ signal H seinen vorangehenden Wert beibehält.

Das dritte Taktsignal G wird ebenso einem Vergleicher 23 eingespeist, der mit dem Speicher 17 und mit dem Demultiplexer 21 verbunden ist. Bei jedem Zyklus des dritten Taktsignals G vergleicht der Vergleicher 23 das Rücklaufprüfsignal I mit dem gespeicherten Prüfsignal im Speicher 17 und erzeugt ein resul­ tierendes Signal, das anzeigt, ob das Rücklaufprüfsignal mit dem gespeicherten Prüfsignal übereinstimmt.

Die Betriebsweise dieses Fehlerdetektors für die Fernmeldeschal­ tung wird zunächst für den Fall beschrieben, in welchem n=2 ist. Wenn die Übertragungsgeschwindigkeit beispielsweise 9600 Bits/s beträgt, dann haben das erste und das dritte Takt­ signal Frequenzen von 4800 Hz und das zweite Taktsignal hat eine Frequenz von 19 200 Hz. Der Folgesteuergenerator 15 erzeugt Prüfsignale mit der Geschwindigkeit von 4800 Bits/s. Von der Fernmeldeschaltung 11 wird angenommen, daß sie eine Verzögerung von einem Zyklus des zweiten Taktsignals E aufweist. Der Speicher 17 kann aus einem selbsthaltenden Schalter bestehen, der ein Prüfbit speichert.

Unter Bezugnahme auf Fig. 3 besteht das Eingangsdatensignal A aus einer Serie von Bits (1, 2, 3,...) und das Prüfsignal B aus einer Serie von Bits (a, b, c,...). Das erste Taktsignal C ist ein Pulssignal, das hohe Impulse mit einer Breite von 0,5/f umfaßt. Der Folgesteuergenerator 15 erzeugt ein neues Prüfbit an der fallenden Flanke jedes Impulses des ersten Taktsignals C. Der Speicher 17 hält jedes Prüfbit an der steigenden Flanke des ersten Taktsignals C fest, und erzeugt ein Speicherausgangssignal J.

Der Multiplexer 19 wählt das Eingangsdatensignal A aus, wenn das erste Taktsignal C sich im niedrigen Pegelzustand befindet und das Prüfsignal, wenn das erste Taktsignal C sich im hohen Pegel­ zustand befindet, und erzeugt so das Multiplex-Signal T in Fig. 3. Die Fernmeldeschaltung 11 tastet das Multiplex-Signal T an jeder steigenden Flanke des zweiten Taktsignals E ab und erzeugt die abgetasteten Daten nach einer internen Verzögerung, ent­ sprechend einem Taktzyklus, in Gestalt des Ausgangssignals F der Fernmeldeschaltung 11.

Das dritte Taktsignal G ist ein Impulssignal ähnlich dem ersten Taktsignal C, bestehend aus hohen Impulsen mit einer Breite von 0,5/f, ist jedoch gegenüber dem ersten Taktsignal C in der Phase nacheilend. Die Phasenverzögerung in diesem Fall beträgt 1,5 Zyklen des zweiten Taktsignals E, um die Abtastverzögerung und die interne Verzögerung in der Fernmeldeschaltung 11 zu kompen­ sieren. Der Demultiplexer 21 demultiplext das Ausgangssignal F entsprechend dem dritten Taktsignal G, worüber das Ausgangs­ datensignal H und das Rücklaufprüfsignal I erzeugt werden.

Der Vergleicher 23 arbeitet mit der fallenden Flanke des dritten Taktsignals G, indem das Rücklaufprüfsignal I und der Speicher­ ausgang J zu diesem Zeitpunkt abgefragt und miteinander verglichen werden. Der Vergleicher 23 erzeugt ein resultierendes Signal, das anzeigt, ob das Rücklaufprüfsignal I und das Speicherausgangssignal J übereinstimmen. Das resultierende Signal kann des weiteren einer nicht gezeigten Schaltung zugeleitet werden, die eine Fehlerverarbeitungsaktion startet, wenn das Rücklaufprüfsignal I und das Speicherausgangssignal J nicht übereinstimmen.

Die voranstehend beschriebene Prüfoperation interferiert in keiner Weise mit der normalen Datenübertragung. Das Ausgangs­ datensignal H ist das gleiche, wie es sein würde, wenn der Multi­ plexer 19, der Demultiplexer 21 und die übrige Prüfschaltung ent­ fernt wären und die Fernmelde- bzw. Übertragungsschaltung 11 mit der üblichen Geschwindigkeit f getaktet wäre. Die Prüfung kann dementsprechend dauernd während der normalen Übertragung ausge­ führt werden, so daß Fehler zum Zeitpunkt ihres Auftretens fest­ gestellt werden, wodurch die Wirksamkeit der Übertragungsschal­ tung weitgehend verstärkt wird.

Im folgenden wird ein Fehlerdetektor für eine Fernmelde- bzw. Übertragungsschaltung, der es ermöglicht, eine Zweiweg-Übertra­ gungsschaltung zu prüfen, die aus einer Übertragungsschaltung zum Übertragen der Daten in die eine Richtung und einer Empfangs­ schaltung zum Übertragen von Daten in die andere Richtung besteht. Beispielsweise kann die Fernmeldeschaltung die Übertragungsschaltung 7 und die Empfangsschaltung 9 in der zweiten Datenverarbeitungsvorrichtung 3 in Fig. 1 enthalten.

Wie aus Fig. 4 ersichtlich ist, sind die Übertragungsschaltung 31 und die Empfangsschaltung 33 mit einem Zeitgeber 35 verbunden, der ein erstes bis sechstes Taktsignal M, O, Q, T, V und X erzeugt. Das erste und das dritte Taktsignal M und Q sind gleich dem ersten und dritten Taktsignal in Fig. 2, mit Frequenzen von f/n, wobei f die normale Übertragungsgeschwindigkeit und n eine positive ganze Zahl sind. Das vierte und das sechste Taktsignal T und X haben gleichfalls Frequenzen f/n. Das erste, dritte, vierte und sechste Taktsignal sind jeweils Pulssignale mit hohen Impuls­ pegeln mit einer Breite von 0,5/f. Das zweite und fünfte Takt­ signal O und V haben Frequenzen von 2f.

Das erste Taktsignal C wird einem Folgesteuergenerator 15, einem Speicher 17 und einem ersten Multiplexer 37 zugeleitet, die ähnlich dem Folgesteuergenerator 15, dem Speicher 17 und dem Muliplexer 19 in Fig. 2 sind. Der erste Multiplexer 37 empfängt ein Eingangsübertragungssignal K und ein Prüfsignal L von dem Folgesteuergenerator 15 und multiplext dieses Signal in der Übertragungsschaltung 31 durch die Auswahl des Eingangsüber­ tragungssignals K, wenn das erste Taktsignal M einen niedrigen Pegelzustand einnimmt und des Prüfsignals L, wenn das erste Takt­ signal M einen hohen Pegelzustand einnimmt, woduch ein erstes multiplexes Signal N erzeugt wird.

Das zweite Taktsignal O wird der Übertragungsschaltung 31 eingespeist, um diese Schaltung mit der doppelten Übertragungs­ geschwindigkeit f anzutreiben. Aus dem ersten Multiplex-Signal N erzeugt die Übertragungsschaltung 31 somit ein Ausgangssignal P mit einer Bitgeschwindigkeit von 2f.

Das dritte Taktsignal Q wird einem ersten Demultiplexer 39 ein­ gespeist, der das Ausgangssignal P der Übertragungsschaltung 31 demultiplext und ein Ausgangsübertragungssignal und ein Schlei­ fenrücklaufsignal R erzeugt.

Das vierte Taktsignal T wird einem zweiten Multiplexer 41 einge­ speist. Der zweite Multiplexer 41 empfängt ein Eingangsempfangs­ signal S und ein Schleifenrücklaufsignal R von dem ersten Demul­ tiplexer 39 und multiplext diese beiden Signale in die Empfangs­ schaltung 33 durch die Auswahl des Eingangsempfangssignals S, wenn das vierte Taktsignal T niedrigen Pegel hat und das Schlei­ fenrücklaufsignal R, wenn das vierte Taktsignal T hohen Pegel aufweist, wodurch ein zweites Multiplexsignal O erzeugt wird.

Das fünfte Taktsignal V wird der Empfangsschaltung 33 zugeführt und treibt diese mit der doppelten Übertragungsgeschwindigkeit f an. Aus dem zweiten Multiplexsignal O erzeugt die Empfangsschal­ tung 33 ein Ausgangssignal W mit einer Bitrate 2f.

Das sechste Taktsignal X wird einem zweiten Demultiplexer 43 ein­ gespeist, der das Ausgangssignal W von der Empfangsschaltung 33 demultiplext, um ein Ausgangsempfangssignal und ein Rücklaufprüf­ signal Y zu erzeugen. Das sechste Taktsignal X wird desweiteren einem Vergleicher 23 zugeführt, der ähnlich dem Vergleicher 23 in Fig. 2 ist, der das Rücklaufprüfsignal Y mit dem Speicheraus­ gangssignal Z des Speichers 17 vergleicht und ein resultierendes Signal erzeugt, das anzeigt, ob die beiden Signale überein­ stimmen.

Die Betriebsweise dieses Fehlerdetektors für eine Fernmeldeschal­ tung wird anhand von zwei Fällen näher beschrieben, in dem einen Fall ist n=1 und in dem anderen Fall ist n=3.

Der Fall n=1 ist in Fig. 5 dargestellt. Wenn die Übertragungs­ geschwindigkeit 9600 Bits/s beträgt, dann haben das erste, dritte, vierte und das sechste Taktsignal Frequenzen von 9600 Hz, während das zweite und fünfte Taktsignal Frequenzen 9200 Hz besitzen. Der Speicher 17 ist ein zweistufiges Schieberegister, das beispielsweise eine Eingangsselbsthalteschaltung und eine Ausgangsselbsthalteschaltung enthält, die in Reihe geschaltet sind. Die Übertragungsschaltung 31 und die Empfangsschaltung 33 sind einfache Selbsthalteschaltungen ohne eine zu beachtende innere Verzögerung.

Das Eingangsübertragungssignal K und das Prüfsignal L werden multiplext, wie dies in Fig. 5 gezeigt ist, um das erste multiplexe Signal N zu erzeugen. Der Speicher 17 hält das Prüfsignal L in seinem Eingangsselbsthaltekreis bei ansteigender Flanke des ersten Taktsignals M fest und überträgt das Prüfsignal L zu seiner Ausgangshalteschaltung bei abfallender Flanke des ersten Taktsignals M. Das Speicherausgangssignal Z des Speichers 17 ist in Fig. 5 dargestellt.

Die Übertragungsschaltung 31 tastet das erste Multiplexsignal N bei steigender Flanke des zweiten Taktsignals O ab, wobei der ab­ getastete Wert unmittelbar zu dem Ausgangssignal P der Übertra­ gungsschaltung 31 wird. Unter Verwendung des dritten Taktsignals Q demultiplext der erste Demultiplexer 39 das Ausgangssignal P zu einem in Fig. 5 nicht gezeigten Ausgangsübertragungssignal und zu einem Schleifenrücklaufsignal R. Der zweite Mulitplexer 41 multi­ plext das Schleifenrücklaufsignal R und das Eingangsempfangssig­ nal S entsprechend dem vierten Tatksignal T und erzeugt ein zweites Multiplexsignal U.

Die Empfangsschaltung 33 tastet das zweite Multiplexsignal U bei steigender Flanke des fünften Taktsignals V ab, und der abge­ tastete Wert wird unmittelbar zu dem Ausgangssignal W der Empfangssschaltung 33. Unter Verwendung des sechsten Taktsignals X demultiplext der zweite Demultiplexer 43 das Ausgangssignal W zu einem in Fig. 5 nicht gezeigten Ausgangsempfangssignal und einem Rücklaufprüfsignal Y.

Der Vergleicher 23 vergleicht das Rücklaufprüfsignal Y mit dem Ausgangssignal Z des Speichers 17, wobei der Vergleich bei fallender Flanke des sechsten Taktsignals X durchgeführt wird. Falls das Rücklaufprüfsignal Y und das Speicherausgangssignal Z nicht übereinstimmen, zeigt dies einen Fehler entweder in der Übertragungsschaltung 31 oder der Empfangsschaltung 33 an.

Dieser Prüfvorgang interferiert nicht mit der Datenübertragung in jeder der Richtungen. Sowohl das Übertragungssignal als auch das Empfangssignal durchlaufen die Datenverarbeitungsvorrichtung derart, als wäre eine Fehlerdetektorschaltung nicht vorhanden.

Der Fall n=3 ist in Fig. 6 dargestellt. Wenn die Übertragungs­ geschwindigkeit 9600 Bits/s beträgt, dann besitzen das erste, dritte, vierte und sechste Taktsignal Frequenzen von 3200 Hz, während das zweite und fünfte Taktsignal Frequenzen von 9200 Hz aufweisen. Der Speicher 17 ist wieder ein Zweistufenschiebe­ register und die Übertragungsschaltung 31 und die Empfangsschal­ tung 33 sind einfache Selbsthalteschaltungen mit keiner nennens­ werten inneren Verzögerung.

Es bestehen zwei Differenzen zwischen dem Fall n=1, gezeigt in Fig. 5, und dem Fall n=3, dargestellt in Fig. 6. Eine Differenz besteht darin, daß in Fig. 6 das dritte und vierte Taktsignal Q bzw. T in Phase zueinander versetzt sind, um für die Abtastverzögerungen und für die fehlende Abgleichung der Phase des Schleifenrücklaufsignals R und des Eingangsempfangssignals S eine Kompensation zu erreichen. Der andere Unterschied besteht darin, daß in Fig. 6 sowohl der Eingangs- als auch der Ausgangshaltekreis des Speichers 17 durch die Anstiegsflanke des ersten Taktsignals M geträgert werden, so daß jedes Prüfsignalbit einen vollen ersten Taktzyklus in dem Eingangshaltekreis des Speichers 17 und anschließend einen vollen Zyklus in dem Ausgangshaltekreis verbleibt. Das Speicherausgangssignal Z des Speichers 17 hat daher das in der Fig. 6 gezeigte Erscheinungs­ bild.

Abgesehen von diesen Unterschieden, arbeitet der Fall n=3 in der gleichen Weise wie der Fall n=1. Der Vergleicher 23 stellt Fehler durch den Vergleich des Rücklaufprüfsignals Y mit dem Speicherausgangssignal Z bei fallender Flanke des sechsten Takt­ signals X in Fig. 6 fest. Eine weitere Beschreibung unterbleibt. Ebenso wie im Fall n=1 kommt es zu keiner Interferenz mit der normalen Datenübertragung.

Die Übertragungsschaltung 31 und die Empfangsschaltung 33 in Fig. 4 wurden als einfache Selbsthalteschaltungen ohne interne Verzögerung beschrieben, jedoch können sie ebenso Erst-In-Erst- Out Schieberegister willkürlicher Länge sein. Der Speicher 17 und die Phasenbeziehungen der Taktsignale müssen dann dementsprechend modifiziert werden.

Die den multiplexen und demultiplexen zugeleiteten Taktsignale besitzen üblicherweise stetige, gleiche Frequenzen, jedoch kann durch den Einsatz von langen Erst-In-Erst-Out Schieberegistern eine Burst-Abtastung angewandt werden, indem unterschiedliche Taktfrequenzen zu unterschiedlicher Zeit geliefert werden. Die Multiplexer- und Demultiplexer Burstgeschwindigkeiten können verschiedene sein, obgleich die Langzeitdurchschnittsgeschwindig­ keiten weiterhin gleich sein müssen.

Fig. 3, 5 und 6 zeigen die Fälle für n=1, 2 und 3, jedoch ist es offensichtlich, daß mit einem geeigneten Speicher 17 und ge­ eigneten Phasenbeziehungen zwischen den Taktsignalen, n jede beliebige positive ganze Zahl sein kann. Insbesondere kann ein billiger Folgesteuergenerator 15 mit niedriger Geschwindigkeit in Prüfübertragungsschaltungen eingesetzt werden, der mit einer Vielzahl von höheren Übertragungsgeschwindigkeiten betrieben werden kann.

Obgleich der in den Fig. 2 und 4 gezeigte Speicher 17 eine eigenständige Baueinheit ist, kann er ebenso entweder mit dem Folgesteuergenerator 15 oder mit dem Vergleicher 23 integriert sein. Ein Einbitspeicher kann durch einen Eingangsselbsthalte­ schalter realisiert werden, die Träger durch das erste Taktsignal in dem Vergleicher 23. Wahlweise ist es auch möglich, wenn der Folgesteuergenerator 15 ein Schieberegister als seine Ausgangsschaltung verwendet, dann kann ein vielfacher Bitspeicher 17 realisiert werden, indem die Endbitposition in dem Schieberegister als der Speicherausgang und der Augang einer vorangehenden Bitposition als das Prüfsignal genutzt werden.

Weitere Abänderungen können bei den Fehlerdetektoren vorgenommen werden, ohne daß von dem Erfindungsgedanken abgewichen wird.

Claims (23)

1. Fehlerdetektor zum Überprüfen einer Datenübertragungsschaltung während der Übertragung eines Datensignals mit einer vorgegebenen Übertragungsgeschwindigkeit, mit einem Zeitgeber, der mit einer Fernmeldeschaltung verbunden ist, um diese mit einer höheren Geschwindigkeit als die Übertragungsgeschwindigkeit zu betreiben, gekennzeichnet durch
einen Folgesteuergenerator (15) zum Erzeugen eines Prüfsignals (B);
einen Speicher (17), verbunden mit dem Folgesteuergenerator (15), zum Speichern des Prüfsignals;
einen Multiplexer (19), verbunden mit dem Folgesteuergenerator (15) und der Fernmeldeschaltung (11), zum Multiplexen des Prüf- und des Datensignals in der Fernmeldeschaltung;
einen Demultiplexer (21), verbunden mit der Fernmeldeschaltung (11), zum Demultiplexen eines Ausgangssignals der Fernmeldeschaltung, um ein Rücklaufprüfsignal (I) zu erzeugen; und
einen Vergleicher (23), verbunden mit dem Speicher (17) und dem Demultiplexer (21), um das Rücklaufprüfsignal (I) mit dem Prüfsignal (B) zu vergleichen, das im Speicher gespeichert ist und um ein resultierendes Signal zu erzeugen, das anzeigt, ob das Rücklaufprüfsignal (I) mit dem Prüfsignal (B) übereinstimmt

2. Fehlerdetektor nach Anspruch 1, dadurch gekennzeichnet, daß der Zeitgeber (13) ein erstes Taktsignal (C) mit einer Frequenz gleich der Übertragungsgeschwindigkeit geteilt durch eine positive ganze Zahl, an den Folgesteuergenerator (15), den Speicher (17) und den Multiplexer (19) liefert.

3. Fehlerdetektor nach Anspruch 2, dadurch gekennzeichnet, daß das erste Taktsignal (C) ein Pulssignal mit Impulsen ist, deren Breite gleich 0,5 geteilt durch die Übertragungsge­ schwindigkeit ist.

4. Fehlerdetektor nach Anspruch 3, dadurch gekennzeichnet, daß der Multiplexer (19) für den Multiplexbetrieb in der Fernmeldeschaltung (11) das Prüfsignal während der Puls­ folge des ersten Taktsignals und das Datensignal zu anderen Zeitpunkten auswählt.

5. Fehlerdetektor nach Anspruch 2, dadurch gekennzeichnet, daß der Zeitgeber (13) ein zweites Taktsignal (E) mit einer Frequenz gleich der zweifachen Übertragungsgeschwindigkeit in die Fernmeldeschaltung (11) einspeist, wodurch diese mit der doppelten Übertragungsgeschwindigkeit betrieben wird.

6. Fehlerdetektor nach Anspruch 2, dadurch gekennzeichnet, daß der Zeitgeber (13) ein drittes Taktsignal (G) dem Demul­ tiplexer (21) und dem Vergleicher (23) zuführt, wobei die Frequenz des dritten Taktsignals (G) mit der Frequenz des ersten Taktsignals (C) übereinstimmt.

7. Fehlerdetektor nach Anspruch 6, dadurch gekennzeichnet, daß das dritte Taktsignal (G) ein Pulssignal aus Impulsen mit einer Breite gleich 0,5 geteilt durch die Übertragungsge­ schwindigkeit ist.

8. Fehlerdetektor nach Anspruch 7, dadurch gekennzeichnet, daß der Demultiplexer (21) das Ausgangssignal der Fernmeldeschaltung (11) zum dem Rücklaufprüfsignal (I) während der Pulsfolge des dritten Taktsignals (G) und zu einem Ausgangsdatensignal zu anderen Zeitpunkten demultiplext.

9. Fehlerdetektor zum Überprüfen einer Datenübertragungs- und einer Empfangsschaltung während der Übertragung eines Datensignals und des Empfangs eines Empfangssignals, bei einer bestimmten Übertragungsgeschwindigkeit, bestehend aus

• - einem Zeitgeber (35), verbunden mit der Übertragungsschaltung (31) und der Empfangsschaltung (33), um die Übertragungs- und die Empfangsschaltung mit einer höheren Geschwindigkeit als die Übertragungsgeschwindigkeit zu betreiben; einem Folgesteuergenerator (15) zum Erzeugen eines Prüfsignals (L);
• - einem Speicher (17), verbunden mit dem Folgesteuergenerator (15), zum Speichern des Prüfsignals (L);
• - einem ersten Multiplexer (37), verbunden mit dem Folgesteuer­ generator (15) und der Übertragungsschaltung (31), zum Multi­ plexen des Prüfsignals (L) und des Datensignals (K) in der Übertragungsschaltung;
• - einem ersten Demultiplexer (39), verbunden mit der Übertragungsschaltung, zum Demultiplexen eines Ausgangssignals (P) der Übertragungsschaltung, um ein Schleifenrücklaufsignal (R) zu erzeugen;
• - einem zweiten Multiplexer (41), verbunden mit dem ersten De­ multiplexer und dem Zeitgeber (35), zum Multiplexen des Schleifenrücklaufsignals (R) und des Empfangsignals (S) in der Empfangsschaltung (33);
• - einem zweiten Demultiplexer (43), verbunden mit der Empfangs­ schaltung (33), um ein Ausgangssignal (W) der Empfangssschal­ tung (33) zu demultiplexen und daraus ein Rücklaufprüfsignal (Y) zu erzeugen;
• - einem Vergleicher (23), verbunden mit dem Speicher (17) und dem zweiten Demultiplexer (43), zum Vergleichen des Rücklaufprüfsignals (Y) mit dem im Speicher gespeicherten Prüfsignal (L) und zum Erzeugen eines resultierenden Signals, das anzeigt, ob das Rücklaufprüfsignal mit dem Prüfsignal übereinstimmt.

10. Fehlerdetektor nach Anspruch 9, dadurch gekennzeichet, daß der Zeitgeber (35) ein erstes Taktsignal (M) mit einer Frequenz gleich der Übertragungsgeschwindigkeit, geteilt durch eine positive ganze Zahl, an den Folgesteuergenera­ tor (15), den Speicher (17) und den ersten Multiplexer (37) liefert.

11. Fehlerdetektor nach Anspruch 10, dadurch gekennzeichnet, daß das erste Taktsignal (M) eine Pulsfolge mit Impulsen ist, deren Breite gleich 0,5 geteilt durch die Übertragungsge­ schwindigkeit ist.

12. Fehlerdetektor nach Anspruch 11, dadurch gekennzeichnet, daß der erste Multiplexer (37) für den Multiplexbetrieb in der Übertragungsschaltung (31) das Prüfsignal während der Pulsfolge des ersten Taktsignals (M) und das Datensignal (K) zu anderen Zeitpunkten auswählt.

13. Fehlerdetektor nach Anspruch 10, dadurch gekennzeichnet, daß der Zeitgeber (35) ein zweites Taktsignal (O) mit einer Frequenz gleich der zweifachen Übertragungsgeschwindigkeit der Übertragungsschaltung (31) einspeist, um diese mit der doppelten Übertragungsgeschwindigkeit zu betreiben.

14. Fehlerdetektor nach Anspruch 10, dadurch gekennzeichnet, daß der Zeitgeber (35) ein drittes Taktsignal (Q) dem ersten Demultiplexer (39) zuführt, wobei die Frequenz des dritten Taktsignals (Q) gleich der Frequenz des ersten Taktsignals (M) ist.

15. Fehlerdetektor nach Anspruch 14, dadurch gekennzeichnet, daß das dritte Taktsignal (Q) eine Pulsfolge mit Pulsen ist, die eine Breite gleich 0,5 geteilt durch die Übertragungs­ geschwindigkeit aufweisen.

16. Fehlerdetektor nach Anspruch 15, dadurch gekennzeichnet, daß der erste Demultiplexer (39) das Ausgangssignal (P) der Übertragungsschaltung (31) zu dem Schleifenrücklaufsignal (R) während der Pulsfolge des dritten Taktsignals (Q) und zu einem Ausgangssignal der Übertragungsschaltung zu anderen Zeitpunkten demultiplext.

17. Fehlerdetektor nach Anspruch 10, dadurch gekennzeichnet, daß der Zeitgeber (35) ein viertes Taktsignal (T) dem zweiten Multiplexer (41) einspeist, wobei die Frequenz des vierten Taktsignals (T) gleich der Frequenz des ersten Taktsignals (M) ist.

18. Fehlerdetektor nach Anspruch 17, dadurch gekennzeichnet, daß das vierte Taktsignal eine Pulsfolge mit Impulsen ist, deren Breite gleich 0,5 geteilt durch die Übertragungsge­ schwindigkeiten ist.

19. Fehlerdetektor nach Anspruch 18, dadurch gekennzeichnet, daß der zweite Multiplexer (41) für den Multiplexbetrieb in der Empfangsschaltung (33) das Schleifenrücklaufsignal (R) während der Pulsfolge des vierten Taktsignals (T) und das Empfangssignal zu anderen Zeitpunkten auswählt.

20. Fehlerdetektor nach Anspruch 10, dadurch gekennzeichnet, daß der Zeitgeber (35) ein fünftes Taktsignal (V) mit einer Frequenz gleich der zweifachen Übertragungsgeschwindigkeit der Empfangsschaltung (33) zuleitet, um diese mit der doppelten Übertragungsgeschwindigkeit zu betreiben.

21. Fehlerdetektor nach Anspruch 10, dadurch gekennzeichnet, daß der Zeitgeber (35) ein sechstes Taktsignal (X) dem zweiten Demultiplexer (43) und dem Vergleicher (23) ein­ speist, wobei die Frequenz des sechsten Taktsignals (X) gleich der Frequenz des ersten Taktsignals (M) ist.

22. Fehlerdetektor nach Anspruch 21, dadurch gekennzeichnet, daß das sechste Taktsignal (X) eine Pulsfolge mit Impulsen ist, deren Breite gleich 0,5 geteilt durch die Übertragungs­ geschwindigkeit ist.

23. Fehlerdetektor nach Anspruch 22, dadurch gekennzeichnet, daß der zweite Demultiplexer (43) das Ausgangssignal (W) der Empfangsschaltung (33) während der Pulsfolge des dritten Taktsignals zu dem Rücklaufprüfsignal (Y) und zu einem Ausgangsempfangssignal zu anderen Zeitpunkten demultiplext.