DE4007415C2 - Schaltungsanordnung zur Verarbeitung von Zeitbeziehungen - Google Patents
Schaltungsanordnung zur Verarbeitung von ZeitbeziehungenInfo
- Publication number
- DE4007415C2 DE4007415C2 DE19904007415 DE4007415A DE4007415C2 DE 4007415 C2 DE4007415 C2 DE 4007415C2 DE 19904007415 DE19904007415 DE 19904007415 DE 4007415 A DE4007415 A DE 4007415A DE 4007415 C2 DE4007415 C2 DE 4007415C2
- Authority
- DE
- Germany
- Prior art keywords
- inputs
- gates
- time
- logical
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 230000002123 temporal effect Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum
Erzeugen der Angabe mindestens einer Ausgangs-
Zeitbeziehung zwischen einem ersten und einem zweiten
Ereignis aus mindestens einer gegebenen ersten Zeit
beziehung zwischen dem ersten und einem dritten Ereignis
und mindestens einer gegebenen zweiten Zeitbeziehung
zwischen dem zweiten und dem dritten Ereignis, wobei die
erste und die zweite Zeitbeziehung eine oder mehrere von
einer ersten Anzahl vorgegebener einfacher Zeitbeziehungen
umfaßt.
Die Logik von Zeitbeziehungen wird auch als Temporal- oder
Zeitlogik bezeichnet, und sie behandelt Fragen wie "Falls
Ereignis X vor oder gleichzeitig zu Ereignis Y geschieht
und falls Ereignis Y das Ereignis Z anstößt oder falls das
Ereignis Y vor dem Ereignis Z geschieht, in welcher
Beziehung steht das Ereignis X zum Ereignis Z?". Derartige
Fragen können im Rahmen von komplexen Aufgaben auftreten,
wie z. B. bei der Planung von Werkstattaufträgen in einer
Fabrik oder bei der Planung der Verfügbarkeit von Fahr
zeugen eines Verkehrsbetriebes, insbesondere wenn diese
Planung computerunterstützt ausgeführt werden soll.
Eine derartige Zeitlogik wird beispielsweise beschrieben in
"Communications of the ACM" Vol. 26 No. 11,
November 1983, Seiten 832 bis 843. Darin werden ver
schiedene Beispiele angegeben, und es ist auch eine
Tabelle für eine Zeitlogik mit zwölf verschiedenen Zeit
beziehungen angegeben, die zu zwei gegebenen Zeit
beziehungen die daraus resultierende Zeitbeziehung
angibt. Insbesondere die resultierende Zeitbeziehung,
allgemein aber auch die gegebenen Zeitbeziehungen,
enthalten mehrere der vorgegebenen einfachen Zeitbe
ziehungen. Die automatische Ermittlung der resultierenden
Zeitbeziehung aus gegebenen zwei Zeitbeziehungen erfolgt
üblicherweise mit Hilfe von entsprechend programmierten
Computern. Diese Programme benötigen jedoch viel Zeit und
sind deswegen für viele Anwendungen zu langsam.
Aufgabe der Erfindung ist es daher, eine Ausgangszeit
beziehung, die durch zwei gegebene Zeitbeziehungen
bestimmt ist, möglichst schnell zu ermitteln.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
eine logische Verknüpfungsanordnung mit zwei Sätzen von je
einer der ersten Anzahl gleichen Anzahl Eingängen und
einer der ersten Anzahl gleichen Anzahl Ausgängen vorge
sehen ist, wobei der eine Satz Eingänge der ersten Zeit
beziehung und der zweite Satz Eingänge der zweiten Zeit
beziehung und die Ausgänge der Ausgangs-Zeitbeziehung und
jeder Eingang jedes Satzes von Eingängen und jeder Ausgang
einer bestimmten der vorgegebenen einfachen Zeitbe
ziehungen zugeordnet ist und eine erfüllte Zeitbeziehung
einen logischen Wert "1" an dem zugeordneten Eingang bzw.
Ausgang erzeugt.
Dadurch, daß jeder einzelnen vorgegebenen Zeitbeziehung
ein eigener Eingang bzw. Ausgang zugeordnet wird und eine
erfüllte Zeitbeziehung einen bestimmten logischen Wert
erzeugt, läßt sich der logische Zusammenhang von Zeit
beziehungen mit technischen Mitteln, nämlich mit einer
Verknüpfungsanordnung realisieren, die selbstverständlich
sehr viel schneller arbeitet als ein Programm. Jede der
beiden gegebenen Zeitbeziehungen wird als ein mehrere Bit
breites Datenwort den Eingängen der Verknüpfungsanordnung
zugeführt, und das an den Ausgängen der Verknüpfungs
anordnung abgenommene Datenwort gibt dann unmittelbar
eindeutig die resultierende Zeitbeziehung an.
Der Aufbau der Verknüpfungsanordnung ist grundsätzlich
bestimmt durch die Zeitlogik, wie diese sich beispiels
weise aus der erwähnten Tabelle in der vorstehend
genannten Druckschrift ergibt. Eine zweckmäßige Ausführung
der Verknüpfungsanordnung ist nach einer Ausgestaltung der
Erfindung dadurch gegeben, daß die Verknüpfungsanordnung
eine zweite Anzahl logischer UND-Verknüpfungsglieder
enthält, wobei die zweite Anzahl gleich dem Quadrat der
ersten Anzahl ist und jedes UND-Verknüpfungsglied zwei
Eingänge aufweist, von denen der eine Eingang je mit einem
anderen Eingang des ersten Satzes von Eingängen der
Verknüpfungsanordnung und der zweite Eingang je mit einem
anderen Eingang des zweiten Satzes von Eingängen der
Verknüpfungsanordnung verbunden ist, und daß die
Verknüpfungsanordnung ferner eine der Anzahl Ausgänge
gleiche Anzahl logischer ODER-Verknüpfungsglieder enthält,
deren Ausgang mit je einem anderen Ausgang der
Verknüpfungsanordnung verbunden ist und deren Eingänge mit
Ausgängen der logischen UND-Verknüpfungsglieder gekoppelt
sind. Durch die UND-Verknüpfungsglieder werden dabei alle
Kombinationen von je einem Eingang aus beiden Sätzen von
Eingängen gebildet, und jedes ODER-Verknüpfungsglied faßt
alle die Kombinationen zusammen, die die zugehörige
resultierende Zeitbedingung ergibt.
Die einfachste Art der Kopplung der Ausgänge von UND-
Verknüpfungsgliedern mit Eingängen der ODER-Verknüpfungs
glieder besteht nach einer weiteren Ausgestaltung der
Erfindung darin, daß die Eingänge der logischen ODER-
Verknüpfungsglieder mit Ausgängen der logischen UND-
Verknüpfungsglieder direkt verbunden sind. Durch die
direkte Verbindung ergibt sich eine sehr hohe Verarbei
tungsgeschwindigkeit, allerdings müssen die ODER-
Verknüpfungsglieder eine große Zahl von Eingängen
aufweisen. Dies könnte bei bestimmten technischen
Realisierungen zu Schwierigkeiten führen. Eine andere
Ausgestaltung der Erfindung ist daher dadurch gekenn
zeichnet, daß wenigstens einigen Eingängen der logischen
ODER-Verknüpfungsglieder weitere logische ODER-
Verknüpfungsglieder vorgeschaltet sind, deren Eingänge mit
Ausgängen der logischen UND-Verknüpfungsglieder verbunden
sind. Dabei müssen die einzelnen ODER-Verknüpfungsglieder
weniger Eingänge aufweisen, allerdings wird die Verarbei
tungsgeschwindigkeit dabei geringfügig verringert. In
vielen Fällen ist diese Lösung jedoch technisch günstiger.
Es sei hier bemerkt, daß sich die Angabe der Verknüpfungs
glieder auf die logische Verknüpfung bezieht, unabhängig
von ihrer technischen Realisierung, beispielsweise können
die UND-Verknüpfungsglieder auch technisch als NAND-
Glieder ausgeführt werden, wobei die logischen ODER-
Verknüpfungsglieder dann ebenfalls technische NAND-Glieder
sind. Entscheidend ist, daß die angegebene logische
Verknüpfung gebildet wird unter der Voraussetzung, daß
eine erfüllte Zeitbeziehung den logischen Wert "1" bzw.
"Wahr" darstellt.
Ausführungsbeispiele der Erfindung werden nachstehend
anhand der Zeichnung näher erläutert. Es zeigen
Fig. 1 eine mögliche logische Verknüpfungsanordnung gemäß
der Erfindung,
Fig. 2 und 3 zwei verschiedene Möglichkeiten des Aufbaues
eines Teils dieser Verknüpfungsanordnung.
Die folgenden Erläuterungen gehen von einer qualitativen,
sechswertigen zeitlichen Intervallogik aus. Statt des
Ausdrucks "Ereignis" ist im folgenden der Ausdruck
"Intervall" gewählt, da es sich stets um Ereignisse mit
endlicher Zeitdauer handelt. Sechswertig bedeutet, daß es
sechs unterschiedliche Beziehungen zwischen den
Intervallen gibt, die nachfolgend aufgeführt sind:
Beziehung | |
Inverse Beziehung | |
(1) B (vorher) | |
(4) A (nachher) | |
(2) D (während) | (5) C (enthält) |
(3) O (überlappt) | (6) OI (wird überlappt) |
Die Beziehung zwischen zwei Intervallen wird in Klammern
zwischen der Angabe der beiden Intervalle geschrieben, wie
nachstehend angegeben ist, wo diese Beziehung gleichzeitig
bildhaft dargestellt ist:
Dabei kann die Gleichzeitigkeit zweier Zeitintervalle X
und Y erzwungen werden durch Angabe von
(X (D) Y) & (X (C) Y). Eine Aussage wie "Intervall X liegt
vor Intervall Y oder enthält Intervall Y", also eine aus
mehreren einfachen Zeitbeziehungen zusammengesetzte
Zeitbeziehung wird so ausgedrückt: "Y (B,C) Y".
Dies sind zunächst einfache und zusammengesetzte
Zeitbeziehungen zwischen zwei Intervallen. Bei Beziehungen
zwischen drei Intervallen treten jedoch Schwierigkeiten
auf, wenn diese in folgender Weise angegeben sind:
(X R1 Y) & (Y R2 Z) → (X R3 Z),
wobei R1, R2, R3 beliebig zusammengesetzte zeitliche Beziehungen sind.
(X R1 Y) & (Y R2 Z) → (X R3 Z),
wobei R1, R2, R3 beliebig zusammengesetzte zeitliche Beziehungen sind.
Wenn zunächst angenommen wird, daß R1 und R2 einfache
Beziehungen sind, so läßt sich die daraus resultierende,
in vielen Fällen zusammengesetzte zeitliche Beziehung
gemäß der Tabelle 1 darstellen.
Um die resultierende Zeitbeziehung aus zusammengesetzten
vorgegebenen Zeitbeziehungen zu ermitteln, können alle
Kombinationen der einzelnen darin enthaltenen Zeit
beziehungen gebildet werden, und die resultierende
Zeitbeziehung ist dann die Vereinigungsmenge der zuge
hörigen Angaben der Tabelle.
Beispiel:
(X (B,C) Y) & (Y (C,OI) Z) → R1 = (B,C), R2 = (C,OI).
Beispiel:
(X (B,C) Y) & (Y (C,OI) Z) → R1 = (B,C), R2 = (C,OI).
Aus der Tabelle ergibt sich für
Die Vereinigungsmenge der Zwischenergebnisse ist
R3 = (B,O,D,OI,C). Das bedeutet, daß Intervall X in einer
beliebigen zeitlichen Beziehung zum Intervall Z stehen
darf, außer daß niemals X (A) Z gelten darf.
Diese vorstehend beschriebenen rein logischen Zusammen
hänge sollen nun technisch realisiert werden. Ein Beispiel
für die Realisierung mittels einer Verknüpfungsschaltung
ist in Fig. 1 dargestellt. Zunächst muß jedoch für die
logischen Begriffe der Zeitbeziehungen eine technische
Darstellung gesucht werden. Diese besteht nun darin, daß
jeder einfachen vorgegebenen Zeitbeziehung der beiden
gegebenen Zeitbeziehungen, die je auch aus mehreren
einfachen Zeitbeziehungen zusammengesetzt sein können, ein
bestimmter Eingang in jedem der beiden Sätze von
Eingängen X1 bis X6 und Y1 bis Y6 zugeordnet wird, und
ebenso wird jeder einfachen Zeitbeziehung der allgemein
zusammengesetzten resultierenden Zeitbeziehung ein
bestimmter der Ausgänge Z1 bis Z6 zugeordnet. Für jede
erfüllte einfache Zeitbeziehung wird dem zugehörigen
Eingang dann ein logischer Wert "1" zugeführt, und ebenso
wird für jede einfache Zeitbedingung der resultierenden
Ausgangs-Zeitbedingung an dem betreffenden Ausgang ein
logischer Wert "1" erzeugt. Das den beiden möglichen
logischen Werten "0" und "1" bzw. "unwahr" und "wahr"
zugeordnete technische Signal, z. B. niedrige oder hohe
Spannung oder Strom/kein Strom, ist dem Fachmann geläufig
und für die weitere Beschreibung nicht von Bedeutung. Jede
gegebene zeitliche Beziehung wird dann also durch ein
6-Bit-Datenwort dargestellt, in dem die erfüllten
einfachen Zeitbeziehungen durch ein Bit mit dem logischen
Wert "1" und die nicht erfüllten Zeitbedingungen durch
einen logischen Wert "0" dargestellt sind. Beispielsweise
ergeben die gegebenen
Beziehungen (X (B,C) Y) + (Y (C,OI) Z) das Wort "100010"
an den Eingängen X1 bis X6 und "000011" an den
Eingängen Y1 bis Y6. Dabei ist von der Reihenfolge der
eingangs angegebenen Zeitbeziehungen ausgegangen, wobei
die erste einfache Zeitbeziehung dem Bit ganz links im
Datenwort zugeordnet ist.
Die beiden Sätze von Eingangsleitungen X1 bis X6 und Y1
bis Y6 bilden nun eine Matrix, an deren Kreuzungspunkten
UND-Verknüpfungsglieder angeordnet sind. Der eine Eingang
der Verknüpfungsglieder ist mit einem Eingang des einen
Satzes und der andere Eingang der Verknüpfungsglieder mit
einem Eingang des anderen Satzes von Eingängen verbunden.
So befindet sich am Kreuzungspunkt der Eingangs
leitungen X1 und Y1 das UND-Verknüpfungsglied G11, dessen
einer Eingang mit dem Eingang X1 und dessen anderer
Eingang mit dem Eingang Y1 verbunden ist. Entsprechendes
gilt auch für die anderen Verknüpfungsglieder G12, G13 bis
G16 sowie G21, G22 bis G26 usw. bis G66, wobei die erste
Stelle der Zahl im Bezugszeichen angibt, mit welchem
Eingang des ersten Satzes von Eingängen X1 bis X6 der eine
Eingang verbunden ist, und die zweite Ziffer den
entsprechenden Index des Eingangs des zweiten Satzes von
Eingängen Y1 bis Y6 angibt.
Die Ausgänge der UND-Verknüpfungsglieder G11, G12, G13
usw., die entsprechend mit 11, 12, 13 usw. bezeichnet
sind, führen auf eine Zwischenverknüpfung VZ, deren
technischer Aufbau später erläutert wird. Die Ausgänge der
Zwischenverknüpfung VZ führen auf ODER-Verknüpfungs
glieder O1, O2 bis O6, deren Ausgänge die Ausgänge Z1, Z2
bis Z6 der Verknüpfungsanordnung in Fig. 1 darstellen. Wie
aus der Tabelle 1 zu entnehmen ist, liefert die einfache
Zeitbeziehung B an beiden Eingängen wieder diese Zeit
beziehung B am Ausgang, d. h. wenn den beiden Eingängen X1
und Y1 jeweils ein logischer Wert "1" zugeführt wird,
erscheint auf der Leitung 11 ein logischer Wert "1", der
unmittelbar einem Eingang des ODER-Verknüpfungsgliedes O1
zugeführt werden kann. Dies gilt auch für die Leitung 12,
während die Leitung 13 noch zwei weiteren ODER-Gliedern
zugeführt werden muß, da bei dieser Kombination von
einfachen Zeitbedingungen am Eingang eine dreifache
Zeitbedingung am Ausgang erscheint. Entsprechendes gilt
auch für die anderen Ausgänge der UND-Verknüpfungsglieder
wie z. B. 21, 22 usw., die teilweise mit Eingängen von
mehreren ODER-Verknüpfungsgliedern gekoppelt werden
müssen.
Diese Kopplung kann in Form direkter Verbindungen ausge
führt werden, wie in Fig. 2 dargestellt ist. Wie bereits
erwähnt, führen die Leitungen 11 und 12 direkt auf die
Eingänge des ODER-Verknüpfungsgliedes O1, während die
Leitung 13 auf je einen Eingang des ODER-Verknüpfungs
gliedes O1 und O2 sowie noch eines weiteren Verknüpfungs
gliedes führt. Entsprechend führen die anderen Leitungen
zum Teil auf die Eingänge mehrerer ODER-Verknüpfungs
glieder, wie schließlich die Leitung 64 auf Eingänge der
ODER-Verknüpfungsglieder O5 und O6 sowie eines weiteren
führt, während die Leitung 65 nur auf die letztgenannten
beiden Glieder und die Leitung 66 nur auf das
Verknüpfungsglied O6 führt. Es läßt sich jedoch leicht
nachprüfen, daß bei diesem Beispiel jedes der ODER-Glieder
15 Eingänge aufweisen muß, was technisch nicht immer
leicht zu realisieren ist.
Eine andere Möglichkeit ist in Fig. 3 dargestellt, wo die
Zwischenverknüpfung VZ weitere ODER-Verknüpfungsglieder
enthält. Wenn nämlich die Tabelle genauer untersucht wird,
kann festgestellt werden, daß als resultierende Zeit
bedingung für zwei einfache Eingangs-Zeitbedingungen 16
verschiedene Möglichkeiten von einfachen oder zusammen
gesetzten Zeitbedingungen auftreten können, die nach
stehend aufgeführt sind:
(B), (B,O,D), T (B,O), (O,D), (A,OI,C), (C,D,O,OI), (B,O,C), (D), (A), (A,OI,D), (OI,D), (A,OI), (O,C), (OI,C), (C).
(B), (B,O,D), T (B,O), (O,D), (A,OI,C), (C,D,O,OI), (B,O,C), (D), (A), (A,OI,D), (OI,D), (A,OI), (O,C), (OI,C), (C).
Für jede dieser 16 Möglichkeiten wird ein weiteres ODER-
Verknüpfungsglied OM1 bis OM16 vorgesehen, deren Funktion
in der Tabelle 2 angegeben ist, wobei zunächst die
entsprechende Möglichkeit der Zeitbeziehung aus der
Tabelle und deren Ableitung aus den Zeitbeziehungen am
Eingang angegeben ist.
Dies ist in Fig. 3 für einige der zusätzlichen ODER-
Verknüpfungsglieder OM1, OM2, OM3 sowie OM15 und OM16
angegeben. Das Ausgangssignal jedes dieser zusätzlichen
ODER-Verknüpfungsglieder entspricht also einer unter
schiedlichen einfachen oder zusammengesetzten Zeit
beziehung der Tabelle 1.
Aus diesen Zwischensignalen werden nun die endgültigen
Ausgangssignale entsprechend den resultierenden einfachen
Zeitbeziehungen mit Hilfe der ODER-Verknüpfungsglieder O1
bis O6 gemäß Tabelle 3 abgeleitet.
Dadurch ergibt sich also das in Fig. 3 am Ausgang der
zusätzlichen Verknüpfungsglieder OM1 bis OM16 angegebene
Verbindungsschema.
Aus der Fig. 3 sowie auch aus Tabelle 2 ist zu erkennen,
daß nicht alle zusätzlichen ODER-Verknüpfungsglieder
notwendig bzw. sinnvoll sind. Dies gilt insbesondere für
das zusätzliche Verknüpfungsglied OM16 und in gleicher
Weise für das Verknüpfungsglied OM9, die jeweils nur einen
Eingang aufweisen und auf nur einen Eingang eines der
ODER-Verknüpfungsglieder O1 bis O6 führen. Das zusätzliche
ODER-Verknüpfungsglied OM15 hat ebenfalls nur einen
Eingang, speist jedoch zwei Eingänge der Verknüpfungs
glieder O5 und O6. Wenn das zusätzliche ODER-Verknüpfungs
glied OM15 eine Signalverstärkung durchführt, wird damit
die Belastung der Leitung 65 verringert. Anderenfalls oder
falls die Verringerung der Belastung der Leitung 65 nicht
erforderlich ist, kann auch dieses Verknüpfungsglied OM15
wegfallen. Das gleiche trifft auch für die Verknüpfungs
glieder OM4, OM5 und OM12 bis OM15 zu. Die übrigen zusätz
lichen ODER-Verknüpfungsglieder haben maximal fünf
Eingänge, und die ODER-Verknüpfungsglieder O1 bis O6 haben
maximal sieben Eingänge. Aus diesem Grunde kann die
Ausführung nach Fig. 3 bei manchen Schaltungstechniken
technisch günstiger sein.
Vorstehend wurde die Erfindung am Beispiel einer sechs
wertigen Zeitlogik erläutert. Es ist klar, daß das Prinzip
der Erfindung auch für Zeitlogiken mit mehr oder weniger
einfachen Zeitbeziehungen angewendet werden kann,
beispielsweise auf die in der eingangs genannten Druck
schrift angegebene Zeitlogik mit 13 einfachen Zeit
beziehungen. Die Verknüpfungsschaltung ist dann
entsprechend zu erweitern, d. h. es werden eine
entsprechend größere Anzahl von UND-Verknüpfungsgliedern
erforderlich, nämlich entsprechend dem Quadrat der Anzahl
einfacher Zeitbeziehungen, und auch die Zahl der
ODER-Verknüpfungsglieder wird entsprechend größer. Die
Verwendung der weiteren ODER-Verknüpfungsglieder
entsprechend Fig. 3 erbringt bei einer größeren Anzahl
einfacher Zeitbeziehungen eine größere Ersparnis.
Claims (4)
1. Schaltungsanordnung zum Erzeugen der Angabe
mindestens einer Ausgangs-Zeitbeziehung zwischen einem
ersten und einem zweiten Ereignis aus mindestens einer
gegebenen ersten Zeitbeziehung zwischen dem ersten und
einem dritten Ereignis und mindestens einer gegebenen
zweiten Zeitbeziehung zwischen dem zweiten und dem dritten
Ereignis, wobei die erste und die zweite Zeitbeziehung
eine oder mehrere von einer ersten Anzahl vorgegebener
einfacher Zeitbeziehungen umfaßt,
dadurch gekennzeichnet, daß eine logische Verknüpfungs
anordnung (G11, G12, . . . G66, VZ, O1, O2 . . . O6) mit zwei
Sätzen von je einer der ersten Anzahl gleichen Anzahl
Eingängen (X1 . . . X6, Y1 . . . Y6) und einer der ersten Anzahl
gleichen Anzahl Ausgängen (Z1 . . . Z6) vorgesehen ist, wobei
der eine Satz Eingänge (X1 . . . X6) der ersten Zeitbeziehung
und der zweite Satz Eingänge (Y1 . . . Y6) der zweiten
Zeitbeziehung und die Ausgänge (Z1 . . . Z6) der Ausgangs-
Zeitbeziehung und jeder Eingang jedes Satzes von Eingängen
und jeder Ausgang einer bestimmten der vorgegebenen
einfachen Zeitbeziehungen zugeordnet ist und eine erfüllte
Zeitbeziehung einen logischen Wert "1" an dem zugeordneten
Eingang (X1 . . . X6, Y1 . . . Y6) bzw. Ausgang (Z1 . . . Z6) erzeugt.
2. Schaltungsanordnung nach Anspruch 1
dadurch gekennzeichnet, daß die Verknüpfungsanordnung eine
zweite Anzahl logischer UND-Verknüpfungsglieder (G11, G12, . . .
G66) enthält, wobei die zweite Anzahl gleich dem
Quadrat der ersten Anzahl ist und jedes UND-Verknüpfungs
glied zwei Eingänge aufweist, von denen der eine Eingang
je mit einem anderen Eingang des ersten Satzes von
Eingängen (X1 . . . X6) der Verknüpfungsanordnung und der
zweite Eingang je mit einem anderen Eingang des zweiten
Satzes von Eingängen (Y1 . . . Y6) der Verknüpfungsanordnung
verbunden ist, und daß die Verknüpfungsanordnung ferner
eine der Anzahl Ausgänge gleiche Anzahl logischer
ODER-Verknüpfungsglieder (O1, O2 . . . O6) enthält, deren
Ausgang mit je einem anderen Ausgang (Z1, Z2 . . . Z6) der
Verknüpfungsanordnung verbunden ist und deren Eingänge mit
Ausgängen (11, 12, . . . 66) der logischen UND-Verknüpfungs
glieder (G11, G12, . . . G66) gekoppelt sind.
3. Schaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet, daß die Eingänge der logischen
ODER-Verknüpfungsglieder (O1, O2 . . . O6) mit Ausgängen der
logischen UND-Verknüpfungsglieder (G11, G12, . . . G66) direkt
verbunden sind.
4. Schaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet, daß wenigstens einigen Eingängen
der logischen ODER-Verknüpfungsglieder (O1, O2, . . . O6)
weitere logische ODER-Verknüpfungsglieder (OM1, OM2, . . .)
vorgeschaltet sind, deren Eingänge mit Ausgängen der
logischen UND-Verknüpfungsglieder (G11, G12, . . . G66)
verbunden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904007415 DE4007415C2 (de) | 1990-03-09 | 1990-03-09 | Schaltungsanordnung zur Verarbeitung von Zeitbeziehungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904007415 DE4007415C2 (de) | 1990-03-09 | 1990-03-09 | Schaltungsanordnung zur Verarbeitung von Zeitbeziehungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4007415A1 DE4007415A1 (de) | 1991-09-12 |
DE4007415C2 true DE4007415C2 (de) | 1995-08-31 |
Family
ID=6401752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904007415 Expired - Fee Related DE4007415C2 (de) | 1990-03-09 | 1990-03-09 | Schaltungsanordnung zur Verarbeitung von Zeitbeziehungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4007415C2 (de) |
-
1990
- 1990-03-09 DE DE19904007415 patent/DE4007415C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4007415A1 (de) | 1991-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3607045A1 (de) | Digitale addier- und subtrahierschaltung | |
DE1102450B (de) | Daten verarbeitende Einrichtung | |
DE2063199C3 (de) | Einrichtung zur Ausführung logischer Funktionen | |
DE1271433B (de) | Adressiereinrichtung fuer einen Tabellenwertspeicher | |
DE4007415C2 (de) | Schaltungsanordnung zur Verarbeitung von Zeitbeziehungen | |
Becker-Mrotzek et al. | Diskursanalytische Fortbildungskonzepte | |
DE3326388C2 (de) | ||
EP0021250A1 (de) | Verkehrssignalanlage | |
DE3835739C2 (de) | ||
DE1948387A1 (de) | Arithmetische und logische Einheit | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE3910036C1 (de) | ||
DE1808159B2 (de) | Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung | |
Berschik et al. | Ansatz eines holistischen Datenstamms zur modellbasierten, domänenübergreifenden Nutzung in der Produktentstehung | |
EP1190321B1 (de) | Verfahren, anordnung und computerprogramm zum vergleich einer ersten spezifikation mit einer zweiten spezifikation | |
EP0433315A1 (de) | Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden | |
DE69426858T2 (de) | Fuzzy-Regler | |
DE1914576C3 (de) | Programmgesteuerte Datenverar beitungsanlage, insbesondere fur die Abwicklung von Vermittlungsvorgangen in einer Fernsprechvermittlung | |
DE1574603A1 (de) | Binaere Addierschaltung | |
EP0840206A1 (de) | Schwellwertlogik-Schaltungen mit geringem Flächenbedarf | |
DE1190708B (de) | Schaltungsanordnung zum Vergleichen von Signalen | |
DE1808159C (de) | Einrichtung zur Umsetzung von Dualzahlen in binär codierte Dezimalzahlen in paralleler Darstellung | |
Ameling | Rechnerstruktur und dezentrale Mikroprozessorsysteme | |
DE1499256B2 (de) | Anordnung zur Kontrolle der Zeichenverarbeitung, insbesondere für Fernmeldevermittlungsanlagen | |
Korn et al. | Conception of Microprocessor-Integrated Automation Systems and Their User-Oriented Structuring and Value Setting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: JAKOB, JOERG-INGO, 20257 HAMBURG, DE |
|
8110 | Request for examination paragraph 44 | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |