DE4006070C2 - - Google Patents
Info
- Publication number
- DE4006070C2 DE4006070C2 DE19904006070 DE4006070A DE4006070C2 DE 4006070 C2 DE4006070 C2 DE 4006070C2 DE 19904006070 DE19904006070 DE 19904006070 DE 4006070 A DE4006070 A DE 4006070A DE 4006070 C2 DE4006070 C2 DE 4006070C2
- Authority
- DE
- Germany
- Prior art keywords
- buffer layer
- cutting edge
- wafer
- trenches
- separate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 235000012431 wafers Nutrition 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 8
- 239000002346 layers by function Substances 0.000 claims 2
- 230000000295 complement effect Effects 0.000 claims 1
- 239000012528 membrane Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des
Anspruchs 1, wie es aus DE-OS 31 37 301 oder DE-AS 20 07 099
bekannt ist, sowie eine Einrichtung zur Durchführung
eines solchen Verfahrens.
Das Zerlegen von Halbleiterscheiben, besonders bei der Massenfertigung
von integrierten elektronischen Bauelementen (wie auch von
Sensoren), die aus einem Rohling aus einkristallinem Material,
wie Silizium, oder Germanium oder dergleichen geschnitten sind,
ist als solches bekannt. Zu den bisher zu diesem Zwecke durchgeführten
Verfahren gehören: Zerlegen mit einer Diamantsäge, mit
Ultraschall, mittels Sandstrahlen, durch naßchemisches Ätzen, mit
Laser und durch Anreißen mit anschließendem Brechen. Das diesen
bekannten Verfahren gemeinsame Problem besteht, abgesehen von den
für die jeweilige Ausrüstung erforderlichen Kosten, darin, daß
infolge der Beschädigungen entlang der Kanten der herzustellenden
Bauteile nur geringe Ausbeuten möglich sind. Es sind eine Reihe
von Verfahren und Vorrichtungen beschrieben, die darauf abzielen,
möglichst gute Bruchkanten bei größtmöglicher Ausbeute zu erzielen.
So beschreibt die der Erfindung am nächsten kommende DE-AS
20 07 099 ein Verfahren zum Zerteilen einer Scheibe aus Siliziumhalbleiterwerkstoff,
bei dem die geritzte Scheibe, welche auf der
ungeritzten Seite mit einer Haftfolie versehen ist, mit der geritzten
Seite auf ein durchgängiges Pufferstück - aus einem nachgiebigen
Material bestehend - aufgelegt und anschließend die
Scheibe durch Überrollen gebrochen wird. In DE-OS 30 06 314 wird
eine Brecheinrichtung beschrieben, bei der entlang der gewünschten
Bruchlinien vorgeritzte Substrate derart gebrochen werden,
daß die Sollbruchlinien auf weichen Auflagen zu liegen kommen und
der Bruch durch Beaufschlagung mit Unterdruck eingeleitet wird.
Diese beiden Lösungen, als auch die übrigen bekannten, vgl. z. B. EP-OS 02 89 045 und DE-OS 28 16 445, sind jedoch
nicht in der Lage, zur Zerteilung von Scheiben eingesetzt zu
werden, die Einzelchips enthalten, welche dünne Membranbereiche
oder andere mikromechanisch hergestellte Teilbereiche enthalten,
da diese zu hohen Ausschußraten, infolge Zerstörung dieser Bereiche
führen. Zwar ist es möglich, die einzelnen Bauelemente von
Hand abzubrechen, dies widerspricht jedoch dem Erfordernis nach
größtmöglicher Reinheit bei dem Herstellungsprozeß, außerdem
können Komponenten auf dem Bauelement beschädigt werden. Weiterhin
ist es wünschenswert, beim Brechvorgang einen hohen Automatisierungsgrad
zu erreichen.
Es ist das Ziel der Erfindung, ein automatisierbares Verfahren
sowie eine Vorrichtung anzugeben, die das Zerteilen von Scheiben
aus Halbleitermaterial in eine Vielzahl von Einzelchips mit hoher
Gutausbeute gestatten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine
Vorrichtung anzugeben, die das Zerteilen von Scheiben aus Halbleitermaterial
in eine Vielzahl von Einzelchips ermöglichen, die
ihrerseits dünne Membranen oder mikromechanisch hergestellte
Teilbereiche aufweisen, ohne diese zu beschädigen. Erfindungsgemäß
wird die Aufgabe durch die in den Ansprüchen dargelegten Mittel
gelöst.
Die besonderen Vorteile des erfindungsgemäß vorgeschlagenen Verfahrens
und der Vorrichtung bestehen in folgendem:
Es wird ein extrem ausschußarmes Vereinzeln der zu zerteilenden Halbleiterscheiben gewährleistet, insbesondere, wenn die Einzelchips Membranen oder andere mikromechanisch hergestellte Teilbereiche aufweisen. Der durch den Vereinzelungsvorgang verursachte Ausschluß liegt hier bei 0,5%. Ebenso werden Kontaminationen z. B. von auf den Chipoberflächen befindlichen Bondpads wirkungsvoll verhindert. Von besonderem Vorteil sind die mit Einsatz der Erfindung erzielbaren sauberen Bruchkanten der Einzelchips, insbesondere an den Chipecken, was für eine automatisierte Chipentnahme von der im folgenden zu dehnenden Folie bedeutsam ist. Der erfindungsgemäße Vorschlag beinhaltet ferner die Realisierung einer automatisierbaren Wafervereinzelung, wodurch eine einfache Bedienung nebst einem bedienerunabhängigen Bruchergebnis gewährleistet wird. Durch die Möglichkeit einer Rechnersteuerung des gesamten Vereinzelungsvorgangs wird eine hohe Flexibilität hinsichtlich der verwendeten Chip- oder Substratmaße erreicht. Weiterhin ist bei Einsatz der Erfindung die Verwendung üblicher Folienrahmen gegeben, die sich bspw. bei der Verwendung von Walzen zum Einleiten des Bruchvorganges verbieten würden.
Es wird ein extrem ausschußarmes Vereinzeln der zu zerteilenden Halbleiterscheiben gewährleistet, insbesondere, wenn die Einzelchips Membranen oder andere mikromechanisch hergestellte Teilbereiche aufweisen. Der durch den Vereinzelungsvorgang verursachte Ausschluß liegt hier bei 0,5%. Ebenso werden Kontaminationen z. B. von auf den Chipoberflächen befindlichen Bondpads wirkungsvoll verhindert. Von besonderem Vorteil sind die mit Einsatz der Erfindung erzielbaren sauberen Bruchkanten der Einzelchips, insbesondere an den Chipecken, was für eine automatisierte Chipentnahme von der im folgenden zu dehnenden Folie bedeutsam ist. Der erfindungsgemäße Vorschlag beinhaltet ferner die Realisierung einer automatisierbaren Wafervereinzelung, wodurch eine einfache Bedienung nebst einem bedienerunabhängigen Bruchergebnis gewährleistet wird. Durch die Möglichkeit einer Rechnersteuerung des gesamten Vereinzelungsvorgangs wird eine hohe Flexibilität hinsichtlich der verwendeten Chip- oder Substratmaße erreicht. Weiterhin ist bei Einsatz der Erfindung die Verwendung üblicher Folienrahmen gegeben, die sich bspw. bei der Verwendung von Walzen zum Einleiten des Bruchvorganges verbieten würden.
Die Erfindung soll nachstehend anhand erläuternder Ausführungsbeispiele
illustriert werden. Dabei zeigen beiliegende Figuren:
Fig. 1 Einen Teilbereich einer zu zerteilenden Siliziumhalbleiterscheibe
im Schnitt vor Einsetzen des Brechvorganges
mit einer gemäß der Erfindung gestalteten Pufferschicht,
Fig. 2 einen Teilbereich einer zu zerteilenden Siliziumhalbleiterscheibe
im Schnitt vor Einsetzen des Brechvorganges
mit einer Pufferschicht die
aus einer elastischen Platte und einer mit Ausnehmungen
versehenen Belegung gebildet ist,
Fig. 3 einen Teilbereich einer zu zerteilenden Siliziumhalbleiterscheibe
im Schnitt nach erfolgtem Bruch,
Fig. 4 eine schematische Darstellung der erfindungsgemäßen
Brechvorrichtung.
Entsprechend der Erfindung wird eine Siliziumhalbleiterscheibe
(im folgenden Wafer genannt) 2 auf eine selbstklebende Folie 4,
die in einem nicht näher dargestellten Rahmen gespannt ist,
blasenfrei aufgebracht. Diese Vorgehensweise bietet die Voraussetzung
für eine schonende Handhabung beim Ritzen und den nachfolgenden
Verarbeitungsschritten. In einem 2. Schritt, dem Ritzvorgang,
wird eine Diamantspitze geradlinig und unter leichtem
Druck an vorgebenden Außenkonturen des Einzelchips entlanggeführt,
wodurch eine V-förmige Spur von einigen m Tiefe erzeugt
wird. Die durch die Ritzgräben 5 erzeugten Defektzonen sind die
maßgebenden Linien für das nachfolgende Brechen. Im 3. Schritt
wird der so vorbereitete Wafer 2 auf eine gemäß der Erfindung
gestaltete elastische Pufferschicht, die entsprechend Fig. 1
durch eine einheitliche, mit Ausnehmungen versehene Platte 3 oder
entsprechend Fig. 2 durch eine elastische Platte 7, die mit einer
mit Ausnehmungen versehene Belegung 6 gebildet wird, aufgelegt,
wobei nicht näher dargestellte Zentrierstifte für die richtige,
definierte Position des Wafers 2 zur Pufferschicht sorgen, die
dadurch gegeben ist, daß die massiven Berandungen jedes Einzelchips
zu einem definierten Anteil durch die
speziell strukturierte Pufferschicht, bzw. eine auf der Pufferschicht
angeordnete Belegung unterstützt wird.
Die Dicke der Pufferschicht 3, bzw. der Platte 7 sollte nicht mehr als 3 mm und nicht
weniger als 0,5 mm betragen, wobei der gesonderten Belegung 6 eine
Dicke zwischen 50 und 200 µm gegeben ist. Diese gesonderte
Belegung kann gemäß der Erfindung eine andere Elastizität, als
die der Platte 7 aufweisen und z. B. aus Metall gefertigt sein.
Bei der Vereinzelung des Wafers in Chipgrößen von z. B. 3 mm×3 mm
kann die Öffnungsbreite der Ausnehmungen der Pufferschicht 3
zur Erzielung der durch die Erfindung angestrebten vorteilhaften
Wirkungen mit Erfolg zwischen 1,3 und 2,9 mm betragen, wodurch
sich bei Tiefen der Ausnehmungen zwischen 0,5 bis 2 mm ein einzuhaltendes
Verhältnis der Öffnungsbreite der Ausnehmungen zu deren
Tiefe zwischen 5,8 und 0,65 ergibt. Wesentlich ist, daß das Verhältnis
zwischen der Gesamteinzelchipfläche und dem nicht abgestützten
Einzelchipbereich zwischen 5,3 und 1,07 beträgt.
Im nachfolgenden Schritt wird über eine Schneidkante 1 über die
gesamte gegenüber der jeweiligen Anritzlinie liegenden Linie aufgesetzt
und mit einer Kraft in der Größenanordnung von 20 bis 100 N
(bei 475 µm dicken Siliziumscheiben mit einer Kraft von ca. 70
bis 90 N) beaufschlagt, wobei vorteilhafte Bruchergebnisse erzielbar
sind, wenn die Schneidkante (in Bildtiefe gesehen) leicht
keilförmig, mit Keilwinkeln unterhalb 1° aufsetzt. Die elastische
Pufferschicht 3 bringt den Wafer (entsprechend Fig. 3) auf der
gesamten Fläche eine Kraft entgegen, wodurch das Wafer entlang
der geritzten Linie bricht. Die Schneidkante wird danach um das
Maß des Ritzabstandes durch Linearverschiebung mittels eines entsprechenden
Antriebes 9 des Wafertisches 8 verschoben und eben
beschriebener Vorgang entsprechend oft wiederholt. Danach wird
das Wafer 2 durch Drehung des Wafertisches 8 in diesem Beispiel
um 90° gedreht und die Bruchzyklen solange fortgeführt bis alle
Chips in vereinzelter Form vorliegen. Der Ausschußanteil durch
Zerstörung der im Beispiel angegebenen Membranbereiche 10 infolge
des Vereinzelungsvorganges liegt hierbei unter 0,5%. Selbstverständlich
sind mit Hilfe der erfindungsgemäßen Lösung auch beliebige
andere Bruchformen in Abhängigkeit der kristallografischen
Orientierung des Wafers herstellbar, wie bspw. Parallelogramme
oder sechseckige Chipformen. Darüber hinaus ist die erfindungsgemäße
Einrichtung nicht auf die in Fig. 3 dargestellte beschränkt.
Wesentlich ist die Verifizierung der angestrebten Vorgehensweise:
Auf eine gemäß der Erfindung gestaltete Pufferschicht
wird das angeritzte Wafer, das mit einer dehnbaren Folie
in einem üblichen Folienrahmen gehaltert ist aufgelegt, dieser
Verbund auf einem in der Ebene drehbaren Wafertisch angeordnet
und durch relative Linearverschiebung des Wafers zu einer
Schneidkante durch deren entsprechendes Aufsetzen mit einer
Kraftbeaufschlagung der Bruch entlang jeder einzelnen Ritzlinie
herbeigeführt wird. Eine derartige Einrichtung kann problemlos
mittels entsprechender Steuerungsmittel automatisch arbeitend mit
den bereits angegebenen vorteilhaften Wirkungen ausgeführt werden.
Dabei kann entsprechend der Erfindung derart verfahren werden,
daß die Pufferschicht bis zur weiteren Verarbeitung der Einzelchips
auf der gebrochenen Scheibe belassen wird und dieser Verbund
bspw. beidseitig mit einer Folienumhüllung versehen wird.
Claims (11)
1. Verfahren zum Zerteilen einer Scheibe aus Halbleitermaterial,
insbesondere Silizium, auf der sich mehrere strukturierte
Einzelbauelemente befinden, zwischen denen mittels
eines Anreißwerkzeuges quer und/oder längs bruchbegünstigende
Ritzgräben mit einigen µm Tiefe eingebracht werden, wobei
die Scheibe während des gesamten Prozesses abseitig der
Funktionsschichten der Einzelbauelemente und der Ritzgräben
mit einer wieder lösbaren dehnbaren Folie versehen ist und vor
dem Brechvorgang die Seite der Funktionsschichten mit einer
elastischen Pufferschicht versehen wird,
dadurch gekennzeichnet,
daß die elastische Pufferschicht (3) derart gestaltet ist,
daß sie einzig auf den Ritzgräben zugewandten, mit den Ritzgräben
im wesentlichen komplementär ausgebildeten Pufferschichtstrukturen,
auf der Scheibe aufliegt und anschließend ein
Brechvorgang der Ritzgräben (5) nacheinander vermittels
einer Schneidkante (1) durchgeführt wird, die auf die
Scheibe von der den Ritzgräben gegenüberliegenden Seite aufgesetzt
wird, wobei die Schneidkante mit einer definierten
Kraft beaufschlagt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Schneidkante (1) bei 475 µm dicken Siliziumscheiben
mit einer Kraft von 20 bis 100 N, vorzugsweise von 70 bis 90 N
beaufschlagt wird.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Pufferschicht (3 bzw. 7) bis zur weiteren Verarbeitung
der Einzelchips auf der gebrochenen Scheibe belassen
wird.
4. Einrichtung zur Durchführung des Verfahrens nach einem der
Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß die elastische Pufferschicht (3 bzw. 6 und 7) derart ge
staltet ist, daß die auf der Scheibe zu liegen kommenden Bereiche
die Gesamteinzelchipfläche in deren Berandungsbereich
derart abstützen, daß das Verhältnis zwischen Gesamteinzel
chipfläche und dem nicht abgestützten Einzelchipbereich
zwischen 5,3 und 1,07 beträgt, daß dieser Verband auf einem
Wafertisch (8) angeordnet ist und zwischen diesem und einer
mit einer definiert einstellbaren Kraft beaufschlagbaren
Schneidkante (1), die senkrecht zur Schneidoberfläche gegenüber
der Seite, auf der sich die jeweiligen Ritzgräben (5)
befinden, aufsetzbar ist, Mittel zur relativen Linearverschiebung
zwischen Wafertisch (8) und Schneidkante (1) vor
gesehen sind.
5. Einrichtung nach Anspruch 4,
dadurch gekennzeichnet,
daß die Pufferschicht (3) als einheitliche mit Ausnehmungen
versehene Platte ausgebildet ist.
6. Einrichtung nach Anspruch 4 oder 5,
dadurch gekennzeichnet,
daß das Verhältnis der Öffnungsbreite der Ausnehmungen der
Pufferschicht (3) zu deren Tiefe von 5,8 bis 0,65 festgelegt
ist.
7. Einrichtung nach Anspruch 4,
dadurch gekennzeichnet,
daß die Pufferschicht durch eine elastische Platte (7), auf
der eine gesonderte, mit Ausnehmungen versehene Belegung (6)
angebracht ist, gebildet ist.
8. Einrichtung nach Anspruch 4 oder 7,
dadurch gekennzeichnet,
daß die gesonderte Belegung (6) eine Dicke von 50 bis 200 µm
aufweist.
9. Einrichtung nach einem der Ansprüche 4, 7 oder 8,
dadurch gekennzeichnet,
daß die gesonderte Belegung (6) eine andere Elastizität als
die elastische Platte (7) aufweist.
10. Einrichtung nach einem der Ansprüche 4, 7, 8 oder 9,
dadurch gekennzeichnet,
daß die gesonderte Belegung (6) aus Metall gefertigt ist.
11. Einrichtung nach einem der Ansprüche 4, 7, 8 oder 9,
dadurch gekennzeichnet,
daß die gesonderte Belegung (6) aus einem Kunststoff ge
fertigt ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904006070 DE4006070A1 (de) | 1990-02-27 | 1990-02-27 | Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904006070 DE4006070A1 (de) | 1990-02-27 | 1990-02-27 | Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4006070A1 DE4006070A1 (de) | 1991-09-12 |
DE4006070C2 true DE4006070C2 (de) | 1992-03-19 |
Family
ID=6401018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904006070 Granted DE4006070A1 (de) | 1990-02-27 | 1990-02-27 | Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4006070A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4425879A1 (de) * | 1994-07-09 | 1996-01-11 | Ges Zur Foerderung Angewandter Optik Optoelektronik Quantenelektronik & Spektroskopie Ev | Vorrichtung zum Ritzen von im wesentlichen einkristallinen Substraten |
DE10221549C1 (de) * | 2002-05-14 | 2003-11-20 | Maier & Fabris Gmbh | Vorrichtung zur Detektion von Metallgegenständen |
JP5121746B2 (ja) * | 2009-01-29 | 2013-01-16 | 昭和電工株式会社 | 基板切断方法および電子素子の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3559855A (en) * | 1969-02-19 | 1971-02-02 | Gen Electric | Shimless scribing |
DE2816445C2 (de) * | 1978-04-15 | 1982-03-04 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Einrichtung zum Brechen von Substraten |
DE3006314A1 (de) * | 1980-02-20 | 1981-09-03 | Robert Bosch Gmbh, 7000 Stuttgart | Brecheinrichtung |
DE3137301A1 (de) * | 1981-09-18 | 1983-04-14 | Presco Inc., Beverly Hills, Calif. | "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung" |
KR920004514B1 (ko) * | 1987-05-01 | 1992-06-08 | 스미도모덴기고오교오 가부시기가이샤 | 반도체소자 제조장치 |
-
1990
- 1990-02-27 DE DE19904006070 patent/DE4006070A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE4006070A1 (de) | 1991-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1252112B1 (de) | Verfahren zum herstellen von kleinen dünnglasscheiben und grössere dünnglasscheibe als halbfabrikat für dieses herstellen | |
EP2028164B1 (de) | Verfahren und Vorrichtung zum Trennen einer Planplatte aus sprödbrüchigem Material in mehrere Einzelplatten mittels Laser | |
DE69329529T2 (de) | Verfahren und vorrichtung zum abtrennen von ic-chips aus einer halbleiterplatte | |
DE69430457T2 (de) | Verfahren zum teilweisen Sägen von intergrierter Schaltkreise | |
DE602004011343T2 (de) | Chipbefestigung | |
DE68909316T2 (de) | Vorrichtung zum automatischen Trennen entlang vorherbestimmter Biegebruchlinien in keramischen Grundplättchen von elektronischen Hybridschaltungen. | |
DE112004000768B4 (de) | Verfahren zum Trennen eines plattenartigen Elements | |
DE2846398A1 (de) | Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen | |
DE10041519C1 (de) | Verfahren und Vorrichtung zum Durchschneiden einer Flachglasplatte in mehrere Rechteckplatten | |
DE4220284C1 (de) | Verfahren zum Zerteilen von Verbundwafern | |
DE102006018644A1 (de) | Halbleiterwafer und Bearbeitungsverfahren für denselben | |
DE10295893T5 (de) | Verfahren zur Herstellung von Halbleiterchips | |
DE102019212927A1 (de) | Bearbeitungsverfahren für ein sic-substrat | |
DE3888685T2 (de) | Verfahren zum Brechen eines plattenförmigen Werkstücks, insbesondere eines Halbleiterplättchens, und Vorrichtung zum Brechen des genannten zwischen zwei Folien sandwichartig angeordneten Werkstücks. | |
EP1767502A1 (de) | Verfahren zur Separierung von Teilen aus einem Substrat | |
DE19850873A1 (de) | Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik | |
EP2990172A1 (de) | Verfahren zum Teilen von plattenförmigen Objekten aus spröden Werkstoffen | |
DE102020200724A1 (de) | Trägerplattenentfernungsverfahren | |
DE102014202842B4 (de) | Verfahren zum Herstellen eines mikromechanischen Bauteils | |
DE4006070C2 (de) | ||
DE2826110A1 (de) | Verfahren zur zerspaltung einer halbleiter-wafer in halbleiter-pellets | |
DE102021207413A1 (de) | Trägerplatten-entfernungsverfahren | |
DE19916071B4 (de) | Verfahren zum Vereinzeln von Halbleiterbauelementen und Trennvorrichtung | |
DE102020210750B4 (de) | Verfahren zum entfernen einer trägerplatte | |
DE102021205759A1 (de) | Bearbeitungsverfahren für einen wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: BRAUN AG, 60326 FRANKFURT, DE INSTITUT FUER PHYSIK |
|
8339 | Ceased/non-payment of the annual fee |