DE4003682A1

DE4003682A1 - Rapid, high resolution D=A converter - measures sequential output signal at high velocity during intermediate matching operation

Info

Publication number: DE4003682A1
Application number: DE19904003682
Authority: DE
Inventors: Karl-Heinz Boeswald; Gerhard Krause
Original assignee: Steinheil Optronik GmbH
Current assignee: Steinheil Optronik GmbH
Priority date: 1990-02-07
Filing date: 1990-02-07
Publication date: 1991-08-08

Abstract

The converter processes in normal operation digital input signals (E) in corresponding analog output signals (A). During an intermediate matching operation (22), the output signals are sequentially measured at high velocity. The detected defects are digitalised and stored in a memory (9). The memory address signal is formed by the coarse positions of each digital signal at the input of a D/A converter (1, 2). During normal operation, the memory output signal is fed to a correction D/A converter (3), whose weighted output signal and the output signal of the previous D/A converter are added. ADVANTAGE - Low-cost design for e.g. 16 bits and conversion time below 10 microsec.

Description

Die Erfindung betrifft einen schnellen Digital-Analog wandler mit hoher Auflösung.The invention relates to a fast digital-analog high resolution converter.

Es sind langsame DA-Wandler mit hoher Auflösung und schnelle DA-Wandler mit vergleichsweise niedriger Auf lösung bekannt. Zum Beispiel gibt es langsame 16-bit-DA- Wandler mit einer Wandlungszeit von 10 µs und schnelle 8-bit-DA-Wandler mit einer Wandlungszeit von 5 ns.They are slow, high resolution DA converters fast DA converters with comparatively low up known solution. For example, there are slow 16-bit DA Converter with a conversion time of 10 µs and fast 8-bit DA converter with a conversion time of 5 ns.

Langsame Wandler mit hoher Auflösung und schnelle Wandler mit niedriger Auflösung arbeiten bekanntlich nach unter schiedlichen Methoden. Es wäre theoretisch vorstellbar, z. B. einen schnellen 16-bit-DA-Wandler nach dem Verfahren für hohe Auflösung zu bauen, doch wäre dieser wegen seines materiell und besonders räumlich großen Bauaufwandes in der Praxis nicht realisierbar. Bei vorhandenem, in aller Regel relativ kleinem verfügbaren Raum für einen schnellen DA- Wandler ist daher zur Zeit nur eine geringe Auflösung von zum Beispiel 8 Bit machbar, während die bekannten hochauflösenden DA-Wandler nicht mit ausreichender Schnellig keit von z. B. 5 ns zur Verfügung gestellt werden können. Slow converters with high resolution and fast converters with low resolution is known to work under different methods. It would be theoretically conceivable e.g. B. a fast 16-bit DA converter according to the method for to build high resolution, but this would be because of its materially and particularly spatially large construction effort in the Practice not feasible. If there is one, usually relatively small space available for fast DA Converter is therefore currently only a low resolution of for example 8 bit feasible while the known ones high-resolution DA converter not with sufficient speed speed of z. B. 5 ns can be provided.

Aufgabe der Erfindung ist es daher, einen schnellen DA- Wandler hoher Auflösung mit vertretbarem Material- und Bauaufwand vorzustellen. Hierzu soll z. B. auch ein schneller DA-Wandler größer 8 Bit, beispielsweise 16 Bit mit einer Wandlungszeit kleiner 10 µs, beispielsweise 5 ns gehören.The object of the invention is therefore to provide a fast DA High resolution converter with reasonable material and To introduce construction work. For this purpose, z. B. also a quick one DA converter greater than 8 bits, for example 16 bits with one Conversion time less than 10 µs, for example 5 ns belong.

Die Aufgabe wird mit den kennzeichnenden Merkmalen des Anspruches 1 gelöst. Vorteilhafte Ausführungen ergeben sich aus den Merkmalen der Unteransprüche und/oder der nachfolgenden Beschreibung.The task is carried out with the characteristic features of the Claim 1 solved. Advantageous designs result derive from the features of the subclaims and / or following description.

Die Erfindung wird anhand von Ausführungsbeispielen be schrieben und erläutert, die in vereinfachten Block schaltbildern dargestellt sind. Hierin zeigt:The invention will be based on exemplary embodiments wrote and explained in simplified block circuit diagrams are shown. Herein shows:

Fig. 1 ein erstes Ausführungsbeispiel Fig. 1 shows a first embodiment

Fig. 2 ein zweites Ausführungsbeispiel und Fig. 2 shows a second embodiment and

Fig. 3 ein drittes Ausführungsbeispiel. Fig. 3 shows a third embodiment.

In Fig. 1 sind drei schnelle 8-bit-DA-Wandler gleicher Bauart mit 1, 2 und 3 bezeichnet. Bei den Wandlern 1 und 2 handelt es sich um Arbeitswandler, die unterschiedlich gewichtet sind. Das Ausgangssignal des Wandlers 1 ist grobgestuft, während das Ausgangssignal des Wandlers 2 nach der Wichtung feingestuft ist. Dement sprechend werden nachstehend der Wandler 1 als Grobwandler und der Wandler 2 als Feinwandler bezeichnet. Das Aus gangssignal des Feinwandlers 2 ist im Beispielsfalle gegen über dem Ausgangssignal des Grobwandlers 1 derart ge wichtet, daß eine Stufe des Ausgangssignals des Fein wandlers 2 den 256ten Teil einer Stufe des Ausgangssignals des Grobwandlers 1 entspricht. Das bedeutet, daß die 256 Stufen des Ausgangssignals des Feinwandlers 2 genau einer Stufe des Ausgangssignals des Grobwandlers 1 entsprechen. Aus der gewichteten Addition der analogen Ausgangssignale der schnellen 8-bit-DA-Grob- und Feinwandler 1 und 2 wird jedoch noch kein schneller 16-bit-DA-Wandler erhalten, weil das Ausgangssignal des schnellen 8-bit-DA-Grobwandlers 1 fehlerbehaftet ist und zwar läßt sich der Grobwandler 1 mit vertretbarem Aufwand derzeit nur auf ein halbes Bit genau ausführen. Dieses halbe Bit entspricht bei dem Feinwandler 2, einer Bitzahl von 127.In Fig. 1, three fast 8-bit DA converters of the same type are designated 1 , 2 and 3 . The converters 1 and 2 are working converters that are weighted differently. The output signal of converter 1 is roughly graded, while the output signal of converter 2 is finely graded after weighting. Accordingly, converter 1 is referred to below as a rough converter and converter 2 as a fine converter. From the output signal of the fine converter 2 is weighted in the example against the output signal of the coarse converter 1 such that a stage of the output signal of the fine converter 2 corresponds to the 256th part of a stage of the output signal of the coarse converter 1 . This means that the 256 stages of the output signal of the fine converter 2 correspond exactly to one stage of the output signal of the rough converter 1 . However, a fast 16-bit DA converter is not yet obtained from the weighted addition of the analog output signals of the fast 8-bit DA coarse and fine converters 1 and 2 , because the output signal of the fast 8-bit DA coarse converter 1 has errors is and the coarse converter 1 can currently only be executed with a reasonable effort to a half bit. In the case of the fine converter 2 , this half bit corresponds to a bit number of 127.

Der Fehler des Ausgangssignals des Grobwandlers 1 wird für jede Stufe in einem noch zu beschreibenden Korrektur kreis ermittelt. Der Fehler im Ausgangssignal des Grob wandlers 1 wird eliminiert bzw. minimiert, indem es mit dem Ausgangssignal des schnellen 8-bit-DA-Wandlers 3 addiert wird, dem der im Korrekturkreis ermittelte digitale Korrekturwert aufgegeben wird. Der Wandler 3 wird daher nachstehend als Korrektur wandler 3 bezeichnet, dessen Ausgangssignal derart gewichtet ist, daß wiederum eine Stufe des Korrekturwandlers 3 dem 256ten Teil einer Stufe des Ausgangssignals des Grob wandlers entspricht.The error of the output signal of the rough converter 1 is determined for each stage in a correction circuit to be described. The error in the output signal of the coarse converter 1 is eliminated or minimized by adding it to the output signal of the fast 8-bit DA converter 3 , to which the digital correction value determined in the correction circuit is given up. The transducer 3 is therefore referred to hereinafter as a correction converter 3, whose output signal is weighted so that, again, a step of correcting converter 3 of a stage of the output signal of the coarse corresponds to the 256th part of the transducer.

Durch die Fehlerkorrektur mittels der Kaskade aus dem schnellen 8-bit-DA-Grobwandler 1 und dem schnellen 8-bit- DA-Korrekturwandler 3, die gewichtet analog addiert werden, wird ein hochgenauer 8-bit-DA-Grobwandler 1 erhalten, der mit dem gewichteten normalen 8-bit-DA-Feinwandler 2 einen echten 16-bit-DA-Wandler mit einer Wandlungszeit von 5 ns ergibt. Mit anderen Worten entsteht durch das Zu sammenschalten von Korrektur- und Grobwandler 1 und 3 ein 8 Bit Grobwandler mit der Genauigkeit von 16 Bit. Durch das Zuschalten des Feinwandlers 2 entsteht dann ein echter 16 Bit-DA-Wandler der die Wandelgeschwindigkeit der Einzelwandler 1, 2 und 3, hier 5 ns, hat. Due to the error correction by means of the cascade of the fast 8-bit DA coarse converter 1 and the fast 8-bit DA correction converter 3 , which are added in a weighted analog manner, a highly precise 8-bit DA coarse converter 1 is obtained, which with the weighted normal 8-bit DAC 2 results in a real 16-bit DAC with a conversion time of 5 ns. In other words, the combination of correction and coarse converters 1 and 3 results in an 8-bit coarse converter with an accuracy of 16 bits. When the fine converter 2 is switched on, a real 16-bit D / A converter is created which has the conversion speed of the individual converters 1 , 2 and 3 , here 5 ns.

Die Wichtungen des Feinwandlers 2 und des Korrektur wandlers 3 erfolgen in bekannter Weise durch Spannungsteiler und/oder Stromteiler, die vorteilhafterweise aus passiven Bauelementen aufgebaut sind. Der Teiler für den Fein wandler 2 ist mit 2′ und der Teiler für den Korrektur wandler 3 ist mit 3′ bezeichnet.The weights of the fine converter 2 and the correction converter 3 are carried out in a known manner by voltage dividers and / or current dividers, which are advantageously constructed from passive components. The divider for the converter 2 is fine with 2 'and the divider for the correction converter 3 is denoted by 3 '.

Am Eingang 5 des erfindungsgemäßen Ausführungsbeispieles nach Fig. 1 wird ein 16-bit-digitales Eingangssignal E aufgegeben. Die ersten 8-bit-Stufen (Grobstufen) des Ein gangssignales E sind über Leitungen 6 an die Eingänge des Grobwandlers 1 gelegt. Die restlichen 8-bit-Feinstufen des Eingangssignals E sind über Leitungen 10 an die Eingänge des schnellen Feinwandlers 2 gelegt. Mit 9 ist ein n-bit-Speicher bezeichnet, dessen Ausgang über Leitungen 11 an die Eingänge des Korrekturwandlers 3 ge schaltet sind. Über eine Abzweigung 7 sind die Leitungen 6 an die Adresseneingänge des Speichers 9 angeschlossen. n ist die Anzahl der Zahlen für die die Fehlerkorrektur durchgeführt wird, im Beispiel ist n = 256. Bei geringeren Ansprüchen an die Genaugikeit genügt n = 8.A 16-bit digital input signal E is applied to input 5 of the exemplary embodiment according to the invention shown in FIG. 1. The first 8-bit stages (rough stages) of the input signal E are connected via lines 6 to the inputs of the rough converter 1 . The remaining 8-bit fine stages of the input signal E are connected to the inputs of the fast fine converter 2 via lines 10 . With 9 an n-bit memory is designated, the output of which are switched via lines 11 to the inputs of the correction converter 3 . The lines 6 are connected to the address inputs of the memory 9 via a branch 7 . n is the number of numbers for which the error correction is carried out, in the example n = 256. If the demands on accuracy are low, n = 8 is sufficient.

Die analogen Ausgänge des Grobwandlers 1, des gewichteten Feinwandlers 2, 2′ und des gewichteten Korrekturwandlers 3, 3′, sind jeweils über eine Leitung 12, 13 und 14 einem analogen Addierer 15 aufgeschaltet. Der Ausgang des Addierers gibt über die Leitung 16 das analoge Ausgangs signal A ab, das über die Leitung 17 an den Eingang des langsamen, aber hochgenauen 16-bit-AD-Wandlers 4 (Referenzwandler) geschaltet ist. Die Genauigkeit dieses 16-bit-AD-Wandlers entspricht der gewünschten Genauig keit des Ausgangssignals A. Die digitalen Ausgänge des 16-bit-AD-Wandlers 4 sind über Leitungen 18 an die einen Eingänge eines 16-bit-digitalen Subtrahierers 19 geschaltet. An den anderen Eingängen des Subtrahierers 19 liegen die Leitungen 25 über die das Ausgangssignal eines 16-bit- Zahlengenerators 23 dem Subtrahierer 19 zugeführt werden. Das Differenzsignal am Ausgang des Subtrahierers 19 wird über Leitungen 8 dem Dateneingang des Speichers 9 zugeführt. Da das Differenzsignal dem Wert des Fehlers entspricht, den das Ausgangssignal A aufweist und der durch den Korrekturkreis eliminiert werden soll, wird der Speicher 9 nachstehend als Fehlerspeicher bezeichnet.The analog outputs of the coarse converter 1 , the weighted fine converter 2 , 2 'and the weighted correction converter 3 , 3 ', are each connected to an analog adder 15 via a line 12 , 13 and 14 . The output of the adder outputs the analog output signal A via line 16 , which is connected via line 17 to the input of the slow but highly accurate 16-bit AD converter 4 (reference converter). The accuracy of this 16-bit AD converter corresponds to the desired accuracy of the output signal A. The digital outputs of the 16-bit AD converter 4 are connected via lines 18 to the inputs of a 16-bit digital subtractor 19 . At the other inputs of the subtractor 19 are the lines 25 via which the output signal of a 16-bit number generator 23 is supplied to the subtractor 19 . The difference signal at the output of the subtractor 19 is fed via lines 8 to the data input of the memory 9 . Since the difference signal corresponds to the value of the error which the output signal A has and which is to be eliminated by the correction circuit, the memory 9 is referred to below as the error memory.

Der Abzweigung 7 in den Leitungen 16 ist ein elektronischer Schalter 20 vorgeschaltet, der in seiner einen Stellung 21 "Wandeln" die Leitungen 6 an den Grobwandler 1 anschließt. In der Stellung 21 "Wandeln" des elektronischen Schalters 20 sind also die ersten 8-bit-Stufen (Grobstufen) des 16-bit-Eingangssignals E sowohl Eingangssignal des Grob wandlers 1 als auch Adressensignal des Fehlerspeichers 9. In der Stellung 22 "Abgleichen" sind die ersten 8-bit-Stufen (Grobstufen) des Ausgangssignals des Zahlengenerators 23 über die Abzweigung 25′, die Leitungen 24, den in die Ab gleichstellung geschalteten elektronischen Schalter 20, die Abzweigung 7 und die Leitungen 8 an den Adressenein gang des Fehlerspeichers 9 gelegt. In der Schalterstellung "Abgleichen" des elektronischen Schalters 20 ist der Zahlengenerator 23 einerseits an den Subtrahierer 19 und andererseits an den Adresseneingang des Fehlerspeichers angeschlossen. The branch 7 in the lines 16 is preceded by an electronic switch 20 , which connects the lines 6 to the coarse converter 1 in its one position 21 “convert”. In position 21 "convert" of the electronic switch 20 are the first 8-bit stages (coarse stages) of the 16-bit input signal E both the input signal of the coarse converter 1 and the address signal of the error memory 9th In the position 22 "alignment" are the first 8-bit stages (coarse stages) of the output signal of the number generator 23 via the branch 25 ', the lines 24 , the electronic switch 20 switched into the equivalent position, the branch 7 and the lines 8 to the address input of the fault memory 9 . In the switch position "adjustment" of the electronic switch 20 , the number generator 23 is connected on the one hand to the subtractor 19 and on the other hand to the address input of the error memory.

In der vereinfachten Schaltungsdarstellung in Fig. 1 sind jeweils Mehrfachleitungen zur Weiterleitung von digitalen Signalen nur durch eine Leitung veranschaulicht, die aber zur Kennzeichnung der Mehrfachleitungen von einem kurzen Strich gekreuzt ist, an dem die jeweilige Anzahl der Leitungen (hier 8 bzw. 16) angeschrieben ist.In the simplified circuit diagram in FIG. 1, multiple lines for forwarding digital signals are only illustrated by one line, which, however, is crossed by a short line to identify the multiple lines, to which the respective number of lines (here 8 or 16 ) is written is.

Im Normalbetrieb befindet sich der elektronische Schalter 20 in der Stellung 21 "Wandeln" und zum "Abgleichen" be findet sich der elektronische Schalter in der Stellung 22. Je nach den Anforderungen bezüglich der Langzeitdrift erfolgt der Abgleich zur Ermittlung des Korrekturwertes, um den das Ausgangssignal A zu korrigieren ist, nur einmal vor Beginn des Normalbetriebes oder nur gelegentlich während des Normalbetriebes oder ständig während solcher Zeiten, in denen das Ausgangssignal A im Normalbetrieb nicht benötigt wird.In normal operation, the electronic switch 20 is in the position 21 “convert” and for “matching” the electronic switch is in the position 22 . Depending on the requirements regarding the long-term drift, the adjustment to determine the correction value by which the output signal A is to be corrected is carried out only once before the start of normal operation or only occasionally during normal operation or continuously during times when the output signal A is not in normal operation is needed.

Wenn jede der 256 Stufen des 8-bit-Grobwandlers fehler behaftet ist, dann muß in 256 Abgleichvorgängen für jede Stufe der Fehler ermittelt und sein digitaler Wert im Fehler speicher 9 gespeichert werden, wobei der Speicherplatz eines jeden Fehlers einer bestimmten Stufe des Grobwandlers dem zugehörigen Zahlenwert des Eingangssignals E fest zugeordnet ist. Im Normalbetrieb, das heißt, in der Stellung "Wandeln" des elektronischen Schalters 20, wird dann ein bestimmter Fehler an einem bestimmten Fehlerplatz des Fehlerspeichers 9 ausgelesen und dem Eingang des Korrekturwandlers 3 aufge geben, wenn der zugehörige Zahlenwert des Eingangssignals über die Leitungen 6 nicht nur dem Grobwandler 1 zur Wandlung in einen Analogwert, sondern als Adressensignal über die Abzweigung 7 und die Leitungen 8 gleichzeitig auch dem Fehler speicher 9 zugeführt ist. Das Ausgangssignal des Korrektur wandlers 3 eliminiert dann im Addierer 15 den Fehler des zugehörigen Ausgangssignals des Grobwandlers 1 auf die Meß genauigkeit des langsamen, hochgenauen 16-bit-AD-Wandlers 4. Der Korrekturwandler 3 und der Grobwandler 1 geben somit zusammen einen 8-bit-Wert aus, der auf 16 Bit genau ist.If each of the 256 stages of the 8-bit coarse converter is faulty, then the error must be determined in 256 adjustment processes for each stage and its digital value must be stored in the error memory 9 , the storage space of each error of a specific stage of the coarse converter being associated with it Numerical value of the input signal E is permanently assigned. In normal operation, that is, in the "convert" position of the electronic switch 20 , a specific error is then read out at a specific error location of the error memory 9 and the input of the correction converter 3 is given if the associated numerical value of the input signal via the lines 6 is not only the coarse converter 1 for conversion into an analog value, but as the address signal via the branch 7 and the lines 8 at the same time the error memory 9 is supplied. The output signal of the correction converter 3 then eliminates in the adder 15 the error of the associated output signal of the coarse converter 1 to the measuring accuracy of the slow, high-precision 16-bit AD converter 4th The correction converter 3 and the coarse converter 1 thus output an 8-bit value which is accurate to 16 bits.

Die Ermittlung des Fehlers einer Stufe des Grobwandlers 1 und die Abspeicherung des digitalisierten Fehlers im Fehler speicher an einem bestimmten Speicherplatz geht wie folgt vor sich:
Abgleichvorgänge werden, wie gesagt, vorgenommen, wenn der elektronische Schalter 20 sich in der Stellung 22 "Abgleichen" befindet.The determination of the error of a stage of the coarse converter 1 and the storage of the digitized error in the error memory at a specific storage location is as follows:
Alignment operations are carried out, as I said, when the electronic switch 20 is in the position 22 "alignment".

Der 16-bit-Zahlengenerator stellt nacheinander die Zahlen ein, die korrigiert werden sollen, um die Ausgangssignale des Grobwandlers 1 weitgehend fehlerfrei zu bekommen. In der Regel werden die Zahlen 0, 1, 2, 3, 4, . . . 256 ein gestellt. Grundsätzlich können aber auch nur 8 Stufen (1, 2, 4, 8, 16, 32, 64, 128) des Grobwandlers 1 unab hängig korrigiert werden. Es wird dabei vorausgesetzt, daß kein wesentlicher zusätzlicher Summierfehler auftritt. The 16-bit number generator successively sets the numbers that are to be corrected in order to get the output signals of the coarse converter 1 largely error-free. As a rule, the numbers 0, 1, 2, 3, 4,. . . 256 set. In principle, however, only 8 stages (1, 2, 4, 8, 16, 32, 64, 128) of the coarse converter 1 can be corrected independently. It is assumed that there is no significant additional summation error.

Zum genauen Abgleichen eines fehlerbehafteten analogen Ausgangssignals des Grobwandlers 1, wird die be treffende Ziffer von dem Zahlengenerator 23 gleichzeitig als Eingangssignal an den Grobwandler 1, als Adressen signal an den Adresseneingang des Fehlerspeichers 9 und als Subtraktionssignal an den digitalen Subtrahierer 19 gelegt. Das Eingangssignal E ist beim Abgleichvorgang nicht vor handen (ausgesetzt), so daß am Eingang des Feinwandlers 2 kein Signal ansteht. Das entsprechende fehlerbehaftete analoge Ausgangssignal des Grobwandlers 1 wird dem langsamen hochgenauen 16-bit-AD-Wandler 4 aufgegeben, der mit hoher Genauigkeit das Ausgangssignal mißt und in einen digitalen Wert übersetzt. In dem Subtrahierer 19 wird das Ausgangs signal des AD-Wandlers 4 von der am Subtrahierer an stehenden Ziffer jeweils vorzeichenrichtig subtrahiert. Der von dem Subtrahierer 19 ermittelte Differenzwert ist der digitalisierte Korrekturwert, der zur Fehlerkorrektur des Ausgangssignals des Grobwandlers dient. Der Korrektur wert wird in dem Fehlerspeicher 23 abgespeichert und zwar an einem Speicherplatz der durch die hier betreffende Ziffer als Adresse festgelegt ist. Ist im Subtrahierer 19 eine vorzeichenrichtige Subtraktion erfolgt, wird der Fehler das der Ziffer entsprechenden analogen Ausgangssignals des Grobwandlers durch das analoge Ausgangssignal des Korrekturwandlers 3 verringert, wenn hierzu der Korrektur wert aus dem Fehlerspeicher 23 aufgegeben wurde. Das Aus lesen des gespeicherten Korrekturwertes aus dem Fehler speicher 23 erfolgt im Normalbetrieb, wenn am Fehlerspeicher dasjenige Eingangssignal E ansteht, das als Adressen signal der hier angenommenen Zahl entspricht. Im Normalbetrieb steht, wie gesagt, das jeweilige Eingangs signal als Adressensignal am Fehlerspeicher an, während im Abgleichbetrieb das Adressensignal vom Zahlengenerator 23 stammt.For exact matching of a faulty analog output signal of the rough converter 1 , the relevant digit is placed by the number generator 23 simultaneously as an input signal to the rough converter 1 , as an address signal to the address input of the error memory 9 and as a subtraction signal to the digital subtractor 19 . The input signal E is not present during the adjustment process before (suspended), so that no signal is present at the input of the fine converter 2 . The corresponding faulty analog output signal of the coarse converter 1 is given to the slow, high-precision 16-bit AD converter 4 , which measures the output signal with high accuracy and translates it into a digital value. In the subtractor 19 , the output signal of the AD converter 4 is subtracted from the number at the subtractor at the correct sign. The difference value determined by the subtractor 19 is the digitized correction value, which is used for error correction of the output signal of the coarse converter. The correction value is stored in the error memory 23, specifically in a memory location which is defined as an address by the number in question here. If a subtraction with the correct sign is carried out in the subtractor 19 , the error of the analog output signal of the coarse converter corresponding to the number is reduced by the analog output signal of the correction converter 3 if the correction value has been given up from the error memory 23 for this purpose. The reading of the stored correction value from the error memory 23 takes place in normal operation when the input signal E is present at the error memory which corresponds to the number assumed here as the address signal. In normal operation, as stated, the respective input signal is present as an address signal at the error memory, while in the adjustment mode the address signal comes from the number generator 23 .

Aus dem Vorstehenden ergibt sich also, daß der gewichtete Korrekturwandler 3 und der Grobwandler 1 zusammen einen 8-bit-Wert ausgeben, der auf 16 Sit genau ist. Der damit hochgenau abgeglichene Grobwandler 1 und der normale Fein wandler 2, die gewichtet addiert werden, ergeben einen echten 16-bit-DA-Wandler, der im Unterschied zum AD-Wandler 4 rund 2000 Mal so schnell ist und damit die gewünschte Wandlungszeit von 5 ns aufweist. Allgemein ausgedrückt, können nach dem erfindungsgemäßen Verfahren ein n-bit- DA-Korrekturwandler und ein n-bit-DA-Grobwandler einen n-bit-Wert mit einer 2n-bit-Genauigkeit bilden.It follows from the above that the weighted correction converter 3 and the coarse converter 1 together output an 8-bit value which is accurate to 16 sit. The coarse converter 1 and the normal fine converter 2 , which are added together in a weighted manner, result in a real 16-bit D / A converter which, in contrast to the AD converter 4, is around 2000 times as fast and thus the desired conversion time of 5 ns. In general terms, according to the method according to the invention, an n-bit DA correction converter and an n-bit DA rough converter can form an n-bit value with a 2n-bit accuracy.

Die Schaltung nach Fig. 2 entspricht bis auf den AD-Wandler 4 und dem Subtrahierer 19 der Schaltung nach Fig. 1. Ent sprechend sind gleiche Bauteile mit den gleichen Bezugs zeichen versehen. In Fig. 2 ist statt des AD-Wandlers 4 und des Subtrahierers 19 ein langsamer 16-bit-DA-Wandler 27 in Verbindung mit einen Komparator 28 vorgesehen. Die Leitungen 25 sind statt an den Subtrahierer 19 in Fig. 1 an die Eingänge des DA-Wandlers 27 gelegt.The circuit of FIG. 2 corresponds to the AD converter 4 and the subtracter 19 of the circuit of Fig. 1. accordingly like parts are provided with the same reference sign. In FIG. 2, instead of the AD converter 4 and the subtractor 19, a slow 16-bit DA converter 27 is provided in connection with a comparator 28 . The lines 25 are connected to the inputs of the DA converter 27 instead of to the subtractor 19 in FIG. 1.

Die Erfassung des Korrekturwertes erfolgt hier im Zusammen hang mit dem langsamen DA-Wandler 27, der eine sehr hohe Auflösung besitzt. Der Analogausgang des DA-Wandlers 27 ent spricht dabei einem fehlerfreien Ausgangssignal A mit einer Genauigkeit von 16 Bit. Das andere Ausgangssignal der DA- Wandler-Kaskade 1 und 2 wird im Komparator 28 mit dem analogen Ausgangssignal des 16-bit-DA-Wandlers 27 verglichen und die digitalisierte vorzeichenrichtige Differenz des Komparators bildet einen Korrekturwert zur Korrektur des Ausgangs signals des Grobwandlers 1, entsprechend wie in der Aus führung nach Fig. 1, so daß insoweit auf die vorstehende Beschreibung zu Fig. 1 verwiesen wird. Als Komperator 28 wird hier ein Bauelement bezeichnet, das nicht nur zwei mögliche Ausgangszustände hat, sondern am Ausgang eine digitale Zahl liefert, die proportional zu der Regel differenz der beiden Eingangssignale ist.The detection of the correction value takes place here in connection with the slow DA converter 27 , which has a very high resolution. The analog output of the DA converter 27 corresponds to an error-free output signal A with an accuracy of 16 bits. The other output signal of the DA converter cascade 1 and 2 is compared in the comparator 28 with the analog output signal of the 16-bit DA converter 27 and the digitized difference of the comparator with the correct sign forms a correction value for correcting the output signal of the rough converter 1 , accordingly as in the imple mentation of FIG. 1, so that reference is made to the above description of FIG. 1. A comparator 28 here is a component that not only has two possible output states, but also delivers a digital number at the output that is proportional to the control difference of the two input signals.

Die Erfindung ist durch die Ausführungsbeispiele in keiner Weise beschränkt. Dem Fachmann ist klar, daß die Ausführungs beispiele sich im Rahmen der Erfindung zur Lösung gleicher oder im wesentlichen gleicher Aufgaben in vielgestaltiger Weise ohne weiteres abwandeln oder ergänzen lassen. Es ist klar, wenn der Grobwandler nur an bestimmten Stufen Fehler aufweist, daß dann der Zahlengenerator 23 nur die betreffenden Ziffern auszugeben braucht und daß die Speicherplätze des Fehlerspeichers 9 entsprechend verringert sind. Der Zahlengenerator 23 kann sich auch erübrigen, wenn das Eingangssignal während des Abgleichbetriebes alle Zahlen während einer längeren Zeit zur Verfügung stellt, die vom Grobwandler 1 fehlerhaft übersetzt werden. Der Korrekturwandler 3 kann sich erübrigen, wenn dessen Auf gabe vom Feinwandler 2 mitübernommen werden kann.The invention is in no way limited by the exemplary embodiments. The skilled person is clear that the execution examples within the scope of the invention to solve the same or essentially the same tasks in a variety of ways can be easily modified or supplemented. It is clear if the coarse converter only has errors at certain stages, then the number generator 23 only has to output the relevant digits and that the memory locations of the error memory 9 are reduced accordingly. The number generator 23 can also be dispensed with if the input signal during the adjustment operation provides all numbers for a longer period of time that are incorrectly translated by the coarse converter 1 . The correction converter 3 can be superfluous if its task can be taken over by the fine converter 2 .

Die Ermittlung des Fehlers kann iterativ über mehrere Wandelperioden erfolgen. In diesem Fall braucht der Komparator 28 nur zwei quantisierte Ausgangssignalwerte liefern.The error can be determined iteratively over several change periods. In this case, the comparator 28 need only provide two quantized output signal values.

In Fig. 3 erübrigt sich der Korrekturwandler 3. Stattdessen sind die Leitungen 11 für die Weiterleitung des digitalen Ausgangssignals des Fehlerspeichers 9 parallel an zwei Addierer 29 und 30 angeschlossen. In dem Addierer 29 werden die Feinstufen des Eingangssignals mit dem Ausgangs signal des Fehlerspeichers 9 addiert. Das Ausgangssignal des Addierers 29 wird dem Eingang des Feinwandlers 2 zuge leitet. In dem Addierer 30 werden in der Abgleichphase die Grobstufen des Ausgangssignals des Zahlengenerators mit dem Ausgangssignal des Fehlerspeichers addiert, und das Ausgangssignal des Addierers 30 wird dem Eingang des Grobwandlers 1 zugeführt. Entsprechend läßt sich im Aus führungsbeispiel nach Fig. 2 der Korrekturwandler 3 ersetzen. Von den Addierern 29 und 30 kann der Addierer 29 auch entfallen.In Fig. 3, the correction converter 3 is unnecessary. Instead, the lines 11 for the transmission of the digital output signal of the error memory 9 are connected in parallel to two adders 29 and 30 . In the adder 29 , the fine stages of the input signal are added to the output signal of the error memory 9 . The output signal of the adder 29 is fed to the input of the fine converter 2 . In the adder 30 in the adjustment phase the coarse levels of the output signal of the number generator is added to the output signal of the error memory, and the output signal of the adder 30 is supplied to the input of the coarse converter. 1 Accordingly, the correction converter 3 can be replaced in the exemplary embodiment from FIG. 2. From the adders 29 and 30, the adder 29 may be omitted.

Es ist klar, daß die DA-Wandler der Arbeits- und Korrekturwandleranordnungen vorzugsweise gleich ausgebildet sind.It is clear that the DA converter is the labor and Correction converter arrangements are preferably of identical design are.

Claims

1. Schnelle Digital-Analogwandlereinrichtung mit hoher Auflösung, die während eines normalen Wandlungsbe triebes (21) digitale Eingangssignale (E) in ent sprechende analoge Ausgangssignale (A) wandelt, dadurch gekennzeichnet, daß während eines zwischenzeitigen Abgleichbetriebes (22) die Ausgangssignale (A) nacheinander mit hoher Geschwindigkeit gemessen, die jeweils ermittelten Fehler digitalisiert, die digitalisierten Fehlersignale in einem Speicher (9) gespeichert werden und das Adressensignal für den Speicher (9) die Grobstellen des jeweils am Eingang einer DA-Wandleranordnung (1, 2) anliegenden digitalen Signals sind, und daß während des normalen Wandlungsbetriebes das Ausgangs signal des Speichers (9) einer Korrektur-DA-Wandler anordnung (3) zugeführt wird, das gewichtete Ausgangs signal der Korrektur-DA-Wandleranordnung (3) und das Ausgangssignal der DA-Wandleranordnung (1, 2) addiert werden und das Adressensignal für den Speicher (9) die Grobstellen des jeweils am Eingang der DA-Wandler anordnung (1, 2) anliegenden digitalen Signals sind.1. Fast digital-to-analog converter device with high resolution, which converts digital input signals (E) into corresponding analog output signals (A) during a normal conversion operation ( 21 ), characterized in that during an intermediate adjustment operation ( 22 ) the output signals (A) successively measured at high speed, the errors determined in each case are digitized, the digitized error signals are stored in a memory ( 9 ) and the address signal for the memory ( 9 ) the rough positions of the digital signal present at the input of a DA converter arrangement ( 1 , 2 ) , and in that during normal conversion operation, the output signal of the memory (9) of a correction DA converter arrangement (3) is supplied to the weighted output signal of the correction DA converter arrangement (3) and the output signal of the DA converter assembly ( 1 , 2 ) are added and the address signal for the memory ( 9 ) the rough spot n of the digital signal arrangement ( 1 , 2 ) present at the input of the DA converter arrangement.

2. Schnelle Digital-Analogwandlereinrichtung mit hoher Auflösung, die während eines normalen Wandlungsbe triebes (21) digitale Eingangssignale (E) in entsprechender analoge Ausgangssignale (A) wandelt, dadurch gekenn zeichnet, daß während eines zwischenzeitigen Abgleichbetriebes (22) die Ausgangssignale (A) nacheinander mit hoher Genauigkeit gemessen, die jeweils ermittelten Fehler digitalisiert, die digitalisierten Fehlersignale in einen Speicher (9) gespeichert werden und das Adressensignal für den Speicher (9) die Grobstallen des jeweils am Eingang einer DA-Wandleranordnung (1, 2) anliegenden digitalen Signals sind und daß während des normalen Wandlungsbetriebes das Ausgangssignal des Speichers (9) digital zum Eingangssignal eines AD-Wandlers addiert wird, so daß der gemessene Fehler korrigiert wird.2. Fast digital-to-analog converter device with high resolution, which converts digital input signals (E) into corresponding analog output signals (A) during a normal conversion operation ( 21 ), characterized in that the output signals (A) during an intermediate adjustment operation ( 22 ) successively measured with high accuracy, the errors determined are digitized, the digitized error signals are stored in a memory ( 9 ) and the address signal for the memory ( 9 ) the coarse stalls of the digital signal present at the input of a DA converter arrangement ( 1 , 2 ) and that during normal conversion operation the output signal of the memory ( 9 ) is added digitally to the input signal of an AD converter, so that the measured error is corrected.

3. Wandlereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß während des Abgleich betriebes ein variabler Zahlengenerator (23) das Eingangssignal der DA-Wandleranordnung (1, 2) liefert, wobei der Zahlengenerator in periodischer oder statistischer Folge verschiedene Zahlenwerte liefert.3. Converter device according to claim 1 or 2, characterized in that during the adjustment operation, a variable number generator ( 23 ) supplies the input signal of the DA converter arrangement ( 1 , 2 ), the number generator delivering different numerical values in a periodic or statistical sequence.

4. Wandlereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die DA-Wandleranordnung (1, 2) aus einer Kaskade aus mindestens zwei schnellen DA-Wandlern (1, 2) besteht, deren Ausgangssignale gewichtet analog addiert werden.4. Converter device according to claim 1 or 2, characterized in that the DA converter arrangement ( 1 , 2 ) consists of a cascade of at least two fast DA converters ( 1 , 2 ), the output signals of which are added in a weighted analog manner.

5. Wandlereinrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Korrektor-DA-Wandler anordnung (3) aus mindestens einem schnellen DA- Wandler besteht. 5. converter device according to claims 1 and 2, characterized in that the corrector-DA converter arrangement ( 3 ) consists of at least one fast DA converter.

6. Wandlereinrichtung nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß mindestens zwei unterschied lich gewichtete DA-Wandler (1, 2) als Arbeitswandler dienen, die eine erste Kaskade bilden und daß der DA-Korrekturwandler (3) mit dem einen Arbeitswandler (1) eine weitere Kaskade bildet.6. Converter device according to claims 4 and 5, characterized in that at least two differently weighted DA converters ( 1 , 2 ) serve as work converters which form a first cascade and that the DA correction converter ( 3 ) with the one work converter ( 1 ) forms another cascade.

7. Wandlereinrichtung nach Anspruch 5, dadurch gekenn zeichnet, daß von den Arbeitswandlern (1, 2) ein Wandler (1) als Grobwandler und der andere Wandler (2) als Feinwandler arbeitet, dessen Ausgangssignal (2) gegenüber dem Ausgangssignals des Grobwandlers (1) gewichtet ist.7. converter device according to claim 5, characterized in that of the working transducers ( 1 , 2 ), a converter ( 1 ) as a rough converter and the other converter ( 2 ) works as a fine converter, the output signal ( 2 ) relative to the output signal of the rough converter ( 1 ) is weighted.

8. Wandlereinrichtung nach Anspruch 7, dadurch gekenn zeichnet, daß die Arbeitswandler (1, 2) jeweils 8-bit- DA-Wandler sind, und daß eine Stufe des Feinwandlers (2) nach der Wichtung dem 256ten Teil einer Stufe des Grobwandlers (1) entspricht.8. converter device according to claim 7, characterized in that the working converters ( 1 , 2 ) are each 8-bit DAC, and that a stage of the fine converter ( 2 ) after weighting the 256th part of a stage of the rough converter ( 1 ) corresponds.

9. Wandlereinrichtung nach Anspruch 5, dadurch gekenn zeichnet, daß das Ausgangssignal des Korrekturwandlers (3) gegenüber dem Ausgangssignal des Grobwandlers (1) gewichtet ist.9. A converter device according to claim 5, characterized in that the output signal of the correction converter ( 3 ) is weighted relative to the output signal of the coarse converter ( 1 ).

10. Wandlereinrichtung nach Anspruch 9, dadurch gekenn zeichnet, daß der Korrekturwandler (3) ein 8-bit-DA- Wandler ist und daß eine Stufe des Korrekturwandlers (3) nach der Wichtung dem 256ten Teil einer Stufe des Grobwandlers (1) entspricht.10. A converter device according to claim 9, characterized in that the correction converter ( 3 ) is an 8-bit DA converter and that a stage of the correction converter ( 3 ) after weighting corresponds to the 256th part of a stage of the rough converter ( 1 ).

11. Wandlereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das analoge Ausgangssignal eines digitalen Eingangssignals einem langsamen hochgenauen Analog-Digitalwandler (4) aufgegeben wird und daß der digitale Ausgangswert mit den Zahlen des digitalen Eingangssignals verglichen wird und der hieraus er mittelte Fehler zur Fehlerkorrektur des Ausgangs signals zur Verfügung steht.11. Converter device according to claim 1 or 2, characterized in that the analog output signal of a digital input signal is given to a slow, highly accurate analog-digital converter ( 4 ) and that the digital output value is compared with the numbers of the digital input signal and the error he averaged therefrom Error correction of the output signal is available.

12. Wandlereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das analoge Ausgangssignal in einem Komparator (28) mit dem analogen Ausgangssignal eines langsamen hochgenauen Digital-Analogwandlers (27) verglichen und das Ausgangssignal des Komparators (28) zur Fehlerkorrektur des Ausgangssignals verwendet wird.12. Converter device according to claim 1 or 2, characterized in that the analog output signal in a comparator ( 28 ) with the analog output signal of a slow, highly accurate digital-to-analog converter ( 27 ) is compared and the output signal of the comparator ( 28 ) is used for error correction of the output signal .

13. Wandlereinrichtung nach Anspruch 3, dadurch gekenn zeichnet, daß das Ausgangssignal des Zahlengenerators (23) während des Abgleichbetriebes (22) zum Eingang des Grobwandlers (1), zum Adresseneingang des Speichers (9) und zum Eingang eines Subtrahierers (19) geleitet wird, an dessen anderen Eingang der Ausgang des lang samen hochgenauen AD-Wandlers (4) geleitet wird.13. Converter device according to claim 3, characterized in that the output signal of the number generator ( 23 ) during the adjustment operation ( 22 ) to the input of the coarse converter ( 1 ), to the address input of the memory ( 9 ) and to the input of a subtractor ( 19 ) is passed , at the other input of which the output of the slow, high-precision AD converter ( 4 ) is routed.

14. Wandlereinrichtung nach Anspruch ∎, dadurch gekenn zeichnet, daß das Ausgangssignal des Zahlengenerators (23) während des Abgleichbetriebes (22) an den Grob wandler (1), an den Adresseneingang des Speichers (9) und an den Eingang des langsamen hochgenauen DA- Wandlers (27) geleitet wird.14. Converter device according to claim ∎, characterized in that the output signal of the number generator ( 23 ) during the adjustment operation ( 22 ) to the coarse converter ( 1 ), to the address input of the memory ( 9 ) and to the input of the slow, highly accurate DA- Converter ( 27 ) is passed.

15. Wandlereinrichtung nach den Ansprüchen 13 und 14, dadurch gekennzeichnet, daß während des Wandlungs betriebes (21) die Grobstufen des Eingangssignals zum Eingang des Grobwandlers (1) und an den Adressenein gang des Speichers (9) geleitet sind. 15. Converter device according to claims 13 and 14, characterized in that during the conversion operation ( 21 ) the rough stages of the input signal to the input of the rough converter ( 1 ) and to the address input of the memory ( 9 ) are passed.

16. Wandlereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der Signalleitung (6) des digitalen Eingangssignals ein elektronischer Schalter (20) zum Umschalten von Wandlerbetrieb (21) auf Ab gleichbetrieb (22) und umgekehrt vorgesehen ist.16. Converter device according to claim 1 or 2, characterized in that in the signal line ( 6 ) of the digital input signal, an electronic switch ( 20 ) for switching from converter operation ( 21 ) to Ab same operation ( 22 ) and vice versa is provided.

17. Wandlereinrichtung nach Anspruch 3, dadurch gekenn zeichnet, daß statt des Zahlengenerators (23) ein langsam veränderliches Eingangssignal der DA- Wandleranordnung (1, 2) verwendet wird.17. Converter device according to claim 3, characterized in that instead of the number generator ( 23 ) a slowly changing input signal of the DA converter arrangement ( 1 , 2 ) is used.

18. Wandlereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sie Teil eines schnellen AD- Wandlers mit hoher Auflösung ist.18. Converter device according to claim 1 or 2, characterized characterized that they are part of a fast AD High resolution converter.

19. Wandlereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die DA-Wandleranordnung zugleich als Korrekturwandler verwendet wird, indem das digitale Korrektursignal vorzeichenrichtig zum digitalen Eingangssignal addiert wird und daß am Ausgang der DA-Wandleranordnung der Fehler korrigiert wird.19. Converter device according to claim 1 or 2, characterized characterized in that the DA converter arrangement is also used as a correction converter by the digital correction signal with the correct sign digital input signal is added and that on Output of the DA converter arrangement of the errors corrected becomes.

20. Wandlereinrichtung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die DA-Wandler der Arbeits-DA-Wandleranordnung und der Korrektur-DA-Wandleranordnung jeweils gleich ausgebildet sind.20. Converter device according to one or more of the preceding claims, characterized in that the DA converter of the working DA converter arrangement and the correction DA converter arrangement are the same in each case are trained.