DE3935235A1 - Speicherungsverfahren fuer microcomputersysteme - Google Patents

Speicherungsverfahren fuer microcomputersysteme

Info

Publication number
DE3935235A1
DE3935235A1 DE3935235A DE3935235A DE3935235A1 DE 3935235 A1 DE3935235 A1 DE 3935235A1 DE 3935235 A DE3935235 A DE 3935235A DE 3935235 A DE3935235 A DE 3935235A DE 3935235 A1 DE3935235 A1 DE 3935235A1
Authority
DE
Germany
Prior art keywords
data
memory system
data packets
storage
disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3935235A
Other languages
English (en)
Inventor
Peter D Martin
Larry Groshart
Guy Rabbat
Sandra Wolner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Modular Computer Systems Inc
Original Assignee
Modular Computer Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Modular Computer Systems Inc filed Critical Modular Computer Systems Inc
Publication of DE3935235A1 publication Critical patent/DE3935235A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/12Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B20/1252Formatting, e.g. arrangement of data block or words on the record carriers on discs for discontinuous data, e.g. digital information signals, computer programme data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Reduzierung der Rotationslatenzzeit für die Allokation von Daten in einem rotierenden magnetischen oder optischen Spei­ cher (Plattenspeicher) sowie auf ein intelligentes Interface für die Verbindung eines Zentralprozessors mit Peripherie­ einrichtungen, wie magnetischen oder optischen Plat­ tenspeichern zur Durchführung des Verfahrens. Insbesondere bezieht sich diese Erfindung auch auf Multi-Prozessorsysteme, insbesondere solchen, bei denen der Small Computer System Interface (SCSI) Busstandard verwendet wird.
Bei bekannten Computersystemen, bei denen der SCSI-Standard Verwendung findet, enthält in dem Fall, daß ein Datenpaket mit einem WRITE-Kommando an den Plattenspeicher geschickt wird, der Paketkopf jedes einzelnen Datenpakets die Adresse des Sektors auf der Platte, der beschrieben werden soll. Um den gewünschten Sektor anzusteuern, muß die Kontrollelektro­ nik zuerst den Schreibkopf radial über dem zugeordneten Zylinder auf der Plattenoberfläche positionieren und danach warten, bis der korrekte Sektor unter den Schreibkopf gedreht worden ist. Die hierfür erforderliche Zeit bestimmt die Rota­ tionslatenz (Latenzzeit) des Plattensystems. Die maximale Rotationslatenz ist die Zeit, die erforderlich ist für eine vollständige Umdrehung der Platte. Die minimale Latenzzeit ist 0. Wenn eine größere Anzahl von Kommandos in schneller Abfolge von dem Zentralprozessor zu dem Plattenspeicher gesandt werden, führt die Rotationslatenzzeit zu einer Reduk­ tion in der Systemperformanz, da der SCSI-Busstandard es erfordert, daß ein WRITE-Kommando zuerst vollständig ausge­ führt ist bevor das nächste Kommando abgeschickt wird und kein Pipelining vorgesehen ist. Dies führt dazu, daß die Interface-Elektronik das jeweils nächste Kommando nicht zur Verfügung hat. Selbst wenn aufeinanderfolgend WRITE-Kommandos an den Plattenspeicher gesandt werden, um aufeinanderfolgende Sektoren auf der Platte zu beschreiben, kann das erste Kom­ mando nicht rechtzeitig gelesen werden. Ein zweites Kommando erfährt dann eine Rotationslatenz dadurch, daß eine weitere vollständige Umdrehung der Platte erforderlich ist, bevor der korrekte Sektor erneut den Schreibkopf passiert.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren und eine Vorrichtung anzugeben, bei der die oben dargestellten Nachteile bekannter Verfahren vermieden werden und bei der Daten auf einen magnetischen oder optischen Plattenspeicher oder ein ähnliches Speichermedium mit einer hohen Transfer­ rate zwischen einem Zentralprozessor und dem besagten Speichermedium geschrieben werden können, selbst dann, wenn die zu schreibenden Daten aus einer großen Anzahl kleiner Datenblöcke bestehen. Eine weitere Aufgabe der Erfindung ist die Angabe eines Verfahrens und einer Vorrichtung zum Spei­ chern oder Lesen einer großen Anzahl von Datenblocks in einen Plattenspeicher mit einem einzigen WRITE- bzw. READ-Kommando, um die mittlere Latenzzeit zu reduzieren.
Die Aufgabe wird erfindungsgemäß gelöst durch die Merkmale des Anspruchs 1. Weitere vorteilhafte Ausbildungen der Erfin­ dung sind im Unteranspruch 2 angegeben.
Im folgenden wird die Erfindung für ein Ausführungsbeispiel anhand von Zeichnungen veranschaulicht.
Fig. 1 zeigt ein Blockdiagramm der Implementierung einer er­ findungsgemäßen Vorrichtung in ein Computersystem;
Fig. 2 zeigt die allgemeine Struktur eines erfindungsgemäßen modifizierten Standard-Kommandos;
Fig. 3 zeigt den Aufbau eines erfindungsgemäßen Datenpakets;
Fig. 4 veranschaulicht ein Element eines Plattenspeichers.
Nach Fig. 1 ist eine Zentralprozessoreinheit (CPU) 1 verbun­ den mit dem intelligenten Zwischenspeichersystem 2, einem SCSI-Controller 3 und dem Plattenspeicher 4 durch ein Bus­ system 5. Hierbei überwacht das Speichersubsystem 2, das unter anderem eine Random Access Memory Speichereinheit (RAM) enthält, die Kommunikation zwischen der Zentralprozessorein­ heit 1, dem SCSI Controller 3 und dem Plattenspeicher 4.
Die Zentralprozessoreinheit sendet und empfängt Daten an bzw. von u.a. dem Plattenspeicher 4. Zur erfindungsgemäßen Steue­ rung des Plattenspeichers 4 wird das SCSI-Standard-Kommando in der Weise modifiziert, daß zusätzliche Information über die Größe der einzelnen Datenblöcke als Präambel zum SCSI- Standardkommando hinzugefügt wird.
Fig. 2 zeigt das erfindungsgemäß modifizierte Kommando. Das Standard-SCSI-Kommando 6 hat folgende Struktur:
byte
0    Operationscode (0A für WRITE, 08 für READ)
1    logische Einheit/logische Block-Adresse
2    logische Block-Adresse
3    logische Block-Adresse (LSB)
4    Transferlänge
5    Prüfbyte (0)
Die Präambel zum SCSI-Kommando 6 enthält die Bereiche 8, 9, die die Puffer-Speicherung von Daten in dem Speichersubsystem 2 steuern und weiter im Bereich 7 Informationen über den Startsektor für das WRITE-Kommando auf der Platte des Plat­ tenspeichers 4 sowie in dem Bereich 7′ Informationen über die Größe und Anzahl der Datenblöcke.
Fig. 3 illustriert die Bildung eines Komposit-Datenpakets 12 aus den vom Subsystem empfangenen Datenpaketen. Hierbei wird an ein erstes Paket 10 ein zweites Paket 11 hinzugefügt, wobei vorausgesetzt ist, daß dieses Paket Daten für den Sek­ tor enthält, der unmittelbar auf den Endsektor des ersten Datenblocks folgt. Die Blockgröße in einem Paket 10 oder 11 in Fig. 3 ist dabei bestimmt durch die Anzahl der Bytes bei einem Datentransfer von der CPU 1. Diese Anzahl ist klein im Vergleich zur Gesamtanzahl der Bytes, die zu oder von dem Plattenspeicher 4 mit einem Komposit-Paket transferiert wer­ den.
Nach dem erfindungsgemäßen Verfahren können nun Daten mit der durch die Kapazität der Verbindung zwischen CPU 1 und Spei­ chersystem 2 festgelegten höchsten Datenrate an das Subsystem 2 geschickt werden, wo Paketkopf und Datenblock separiert und aktualisiert bzw. zwischengespeichert werden. Das Subsystem speichert dabei ein erstes Datenpaket im RAM als Modell- Datenpaket. Es wird angenommen, daß das nächste Datenpaket Daten enthält für den Sektor der Platte, der auf den Endsek­ tor des vorhergehenden Datenpaketes folgt und alle Datenpa­ kete die gleiche Größe haben. Die Zwischenspeicherung von Daten erfolgt so lange, bis vom Subsystem 2 ein Kommando empfangen wird, den Pufferspeicher 2 zu leeren. Nach Erhalt dieses Kommandos wird der letzte neue Datenblock dem vorher­ gehenden angefügt, der Paketkopf im Komposit-Paket 12 ent­ sprechend der Größe des neuen Datenblocks aktualisiert und das Komposit-Paket über das SCSI-Bussystem zum Plattenspei­ cher 4 geschickt.
Fig. 4 illustriert die erfindungsgemäße Allokation und Spei­ cherung eines Komposit-Pakets in einem Plattenspeicher. Hier­ bei tritt eine Rotationslatenz nur für die erste Umdrehung der Platte auf. Ist einmal vom Schreib-/Lesekopf 13 der Startsektor 14 angesteuert, werden im folgenden die Daten­ blöcke ohne Unterbrechung kontinuierlich auf die Platte geschrieben, indem nach Speicherung der Daten des ersten Blocks 15 der folgende Block 16 auf den nächsten Sektor geschrieben wird, usw. Die hierbei erreichte Transferrate der Speicherung ist dabei gleich der maximalen Transferrate des Plattenspeichers.
Zum Auslesen der Daten aus dem Plattenspeicher 4 wird von der CPU 1 ein READ-Paket an das Subsystem 2 geschickt mit einem Datenblock der gleichen Größe, die vorher beim Schreiben ver­ wendet wurde. Der Speicher im Subsystem 2 wird dabei keine Daten enthalten, wenn dies der erste READ-Befehl ist, nachdem eine WRITE- oder eine andere READ-Operation ausgeführt wurde. Das besagte READ-Kommando ("cache"-READ) spezifiziert dabei die Größe und Anzahl der Datenblöcke, die gelesen werden sol­ len sowie den Startsektor für die READ-Operation auf der Speicherplatte.
Die Blöcke eines Komposit-Pakets können dann kontinuierlich aus dem Plattenspeicher in den RAM des Zwischenspeichers 2 ausgelesen werden, ohne daß eine Rotationslatenz auftritt, abgesehen von der, die mit dem Auffinden des Startsektors verbunden ist. Damit wird die maximale theoretisch erreich­ bare Datentransferrate des Plattenspeichers während der READ- Operation erreicht.
Da das Komposit-Datenpaket, das auf den Plattenspeicher gele­ sen oder geschrieben wird, ein Feld 7′ enthält, das die An­ zahl und Größe der Datenblöcke enthält, kann bei einer READ- Operation von der Platte eine Separation der individuellen Blöcke erreicht werden. Nach erfolgter Zwischenspeicherung im RAM des Subsystems 2 kann die CPU 1 auf die einzelnen Daten­ blöcke eines Komposit-Paktes durch einfache READ-Kommandos ("non-cache"-READ) zugreifen.

Claims (2)

1. Verfahren zur Speicherung von Daten in einem Platten­ speicher (4), der mit einem oder einer Mehrzahl von Zentralprozessoren (1), einem Zwischenspeichersystem (2) und einem Bussystem (5) verbunden ist, dadurch gekenn­ zeichnet, daß
  • - in aufeinanderfolgenden Sektoren des Plattenspei­ chers (4) zu speichernde Daten im Zwischenspei­ chersystem (2) zur Bildung von Komposit-Datenpake­ ten zwischengespeichert werden, wobei das Komposit- Datenpaket Informationen über die Größe der in ihm enthaltenen Datenblöcke enthält,
  • - und daß das Komposit-Datenpaket über das Bussystem zum Speichern auf den Plattenspeicher (4) geschickt und dort beginnend mit dem Start-Sektor des ersten in ihm enthaltenen Datenpakets gespeichert wird.
2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet,
daß im Zwischenspeichersystem (2) Mittel vorgesehen sind um in aufeinanderfolgenden Sektoren des Plattenspeichers (4) zu speichernde Daten zur Bildung von Komposit- Datenpaketen zwischenzuspeichern, wobei ein Komposit- Datenpaket Informationen über die Größe der in im enthaltenen Datenblöcke enthält und
daß im Zwischenspeichersystem (2) Mittel vorgesehen sind, so daß das Komposit-Datenpaket über das Bussystem zum Speichern an den Plattenspeicher (4) geschickt und dort beginnend mit dem Start-Sektor im Komposit-Datenpa­ ket enthaltenden Datenpakets gespeichert wird.
DE3935235A 1988-10-21 1989-10-23 Speicherungsverfahren fuer microcomputersysteme Withdrawn DE3935235A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/260,714 US4949245A (en) 1988-10-21 1988-10-21 Intermediate memory system for connecting microcomputers to a rotating disk memory

Publications (1)

Publication Number Publication Date
DE3935235A1 true DE3935235A1 (de) 1990-05-10

Family

ID=22990305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3935235A Withdrawn DE3935235A1 (de) 1988-10-21 1989-10-23 Speicherungsverfahren fuer microcomputersysteme

Country Status (2)

Country Link
US (1) US4949245A (de)
DE (1) DE3935235A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0679998A1 (de) * 1994-04-22 1995-11-02 AT&T Corp. Auf intelligentem Speicher basiertes Ein-/Ausgabesystem
EP0784260A1 (de) * 1996-01-10 1997-07-16 Hitachi, Ltd. Steuervorrichtung für externe Speicher und Datenübertragungsverfahren zwischen Steuervorrichtungen für externe Speicher

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257393A (en) * 1989-04-19 1993-10-26 Jrm Consultants, Inc. Serially controlled programmable test network
US5644786A (en) * 1990-11-08 1997-07-01 At&T Global Information Solutions Company Method for scheduling the execution of disk I/O operations
US5274773A (en) * 1990-11-09 1993-12-28 Conner Peripherals, Inc. Flexible host interface controller architecture
US5261058A (en) * 1990-11-09 1993-11-09 Conner Peripherals, Inc. Multiple microcontroller hard disk drive control architecture
KR100245896B1 (ko) * 1990-11-09 2000-03-02 토마스 에프.멀베니 다수의 마이크로프로세서를 사용하는 하드 디스크 드라이브 제어기
JP2770901B2 (ja) * 1992-09-29 1998-07-02 富士ゼロックス株式会社 ディスク制御方法
US6219045B1 (en) * 1995-11-13 2001-04-17 Worlds, Inc. Scalable virtual world chat client-server system
US5822614A (en) * 1996-05-31 1998-10-13 Unisys Corporation Self-identifying peripheral device
US5950218A (en) * 1996-11-04 1999-09-07 Storage Technology Corporation Method and system for storage and retrieval of data on a tape medium
US6173346B1 (en) 1997-05-13 2001-01-09 Micron Electronics, Inc. Method for hot swapping a programmable storage adapter using a programmable processor for selectively enabling or disabling power to adapter slot in response to respective request signals
US6202111B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a statically loaded adapter driver
US6219734B1 (en) 1997-05-13 2001-04-17 Micron Electronics, Inc. Method for the hot add of a mass storage adapter on a system including a statically loaded adapter driver
US6122758A (en) * 1997-05-13 2000-09-19 Micron Electronics, Inc. System for mapping environmental resources to memory for program access
US6189109B1 (en) 1997-05-13 2001-02-13 Micron Electronics, Inc. Method of remote access and control of environmental conditions
US6249828B1 (en) 1997-05-13 2001-06-19 Micron Electronics, Inc. Method for the hot swap of a mass storage adapter on a system including a statically loaded adapter driver
US6243838B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Method for automatically reporting a system failure in a server
US6138250A (en) * 1997-05-13 2000-10-24 Micron Electronics, Inc. System for reading system log
US6179486B1 (en) 1997-05-13 2001-01-30 Micron Electronics, Inc. Method for hot add of a mass storage adapter on a system including a dynamically loaded adapter driver
US6330690B1 (en) 1997-05-13 2001-12-11 Micron Electronics, Inc. Method of resetting a server
US6526333B1 (en) 1997-05-13 2003-02-25 Micron Technology, Inc. Computer fan speed control system method
US6192434B1 (en) 1997-05-13 2001-02-20 Micron Electronics, Inc System for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6122746A (en) * 1997-05-13 2000-09-19 Micron Electronics, Inc. System for powering up and powering down a server
US6363497B1 (en) 1997-05-13 2002-03-26 Micron Technology, Inc. System for clustering software applications
US6148355A (en) * 1997-05-13 2000-11-14 Micron Electronics, Inc. Configuration management method for hot adding and hot replacing devices
US6243773B1 (en) 1997-05-13 2001-06-05 Micron Electronics, Inc. Configuration management system for hot adding and hot replacing devices
US6163849A (en) * 1997-05-13 2000-12-19 Micron Electronics, Inc. Method of powering up or powering down a server to a maintenance state
US6170067B1 (en) * 1997-05-13 2001-01-02 Micron Technology, Inc. System for automatically reporting a system failure in a server
US6073255A (en) * 1997-05-13 2000-06-06 Micron Electronics, Inc. Method of reading system log
US5962933A (en) * 1997-05-13 1999-10-05 Micron Electronics, Inc. Computer fan speed control method
US6249834B1 (en) 1997-05-13 2001-06-19 Micron Technology, Inc. System for expanding PCI bus loading capacity
US6253334B1 (en) 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6292905B1 (en) 1997-05-13 2001-09-18 Micron Technology, Inc. Method for providing a fault tolerant network using distributed server processes to remap clustered network resources to other servers during server failure
US6163853A (en) 1997-05-13 2000-12-19 Micron Electronics, Inc. Method for communicating a software-generated pulse waveform between two servers in a network
US6269412B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Apparatus for recording information system events
US6202160B1 (en) 1997-05-13 2001-03-13 Micron Electronics, Inc. System for independent powering of a computer system
US6182180B1 (en) * 1997-05-13 2001-01-30 Micron Electronics, Inc. Apparatus for interfacing buses
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6134668A (en) * 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6145098A (en) 1997-05-13 2000-11-07 Micron Electronics, Inc. System for displaying system status
US6499073B1 (en) 1997-05-13 2002-12-24 Micron Electronics, Inc. System using programmable processor for selectively enabling or disabling power to adapter in response to respective request signals
US6195717B1 (en) 1997-05-13 2001-02-27 Micron Electronics, Inc. Method of expanding bus loading capacity
US5892928A (en) * 1997-05-13 1999-04-06 Micron Electronics, Inc. Method for the hot add of a network adapter on a system including a dynamically loaded adapter driver
US5987554A (en) * 1997-05-13 1999-11-16 Micron Electronics, Inc. Method of controlling the transfer of information across an interface between two buses
US6269417B1 (en) 1997-05-13 2001-07-31 Micron Technology, Inc. Method for determining and displaying the physical slot number of an expansion bus device
US6282673B1 (en) 1997-05-13 2001-08-28 Micron Technology, Inc. Method of recording information system events
US6304929B1 (en) 1997-05-13 2001-10-16 Micron Electronics, Inc. Method for hot swapping a programmable adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US6247079B1 (en) * 1997-05-13 2001-06-12 Micron Electronics, Inc Apparatus for computer implemented hot-swap and hot-add
US6324608B1 (en) 1997-05-13 2001-11-27 Micron Electronics Method for hot swapping of network components
US6249885B1 (en) 1997-05-13 2001-06-19 Karl S. Johnson Method for managing environmental conditions of a distributed processor system
US6134673A (en) * 1997-05-13 2000-10-17 Micron Electronics, Inc. Method for clustering software applications
US6170028B1 (en) 1997-05-13 2001-01-02 Micron Electronics, Inc. Method for hot swapping a programmable network adapter by using a programmable processor to selectively disabling and enabling power thereto upon receiving respective control signals
US5990582A (en) * 1997-05-13 1999-11-23 Micron Electronics, Inc. Computer fan speed control device
US6247080B1 (en) 1997-05-13 2001-06-12 Micron Electronics, Inc. Method for the hot add of devices
US6065053A (en) * 1997-10-01 2000-05-16 Micron Electronics, Inc. System for resetting a server
US6212585B1 (en) 1997-10-01 2001-04-03 Micron Electronics, Inc. Method of automatically configuring a server after hot add of a device
US6035420A (en) * 1997-10-01 2000-03-07 Micron Electronics, Inc. Method of performing an extensive diagnostic test in conjunction with a bios test routine
US6263387B1 (en) 1997-10-01 2001-07-17 Micron Electronics, Inc. System for automatically configuring a server after hot add of a device
US6009541A (en) * 1997-10-01 1999-12-28 Micron Electronics, Inc. Apparatus for performing an extensive diagnostic test in conjunction with a bios test routine
US6154835A (en) * 1997-10-01 2000-11-28 Micron Electronics, Inc. Method for automatically configuring and formatting a computer system and installing software
US6175490B1 (en) 1997-10-01 2001-01-16 Micron Electronics, Inc. Fault tolerant computer system
US6088816A (en) * 1997-10-01 2000-07-11 Micron Electronics, Inc. Method of displaying system status
US6298409B1 (en) 1998-03-26 2001-10-02 Micron Technology, Inc. System for data and interrupt posting for computer devices
US6421746B1 (en) 1998-03-26 2002-07-16 Micron Electronics, Inc. Method of data and interrupt posting for computer devices
US6205503B1 (en) 1998-07-17 2001-03-20 Mallikarjunan Mahalingam Method for the hot swap and add of input/output platforms and devices
US6223234B1 (en) 1998-07-17 2001-04-24 Micron Electronics, Inc. Apparatus for the hot swap and add of input/output platforms and devices
US20070196863A1 (en) * 2006-02-17 2007-08-23 Hanson Technologies, Inc. Prion protein detection
US10613979B2 (en) * 2017-11-30 2020-04-07 International Business Machines Corporation Accelerator memory coherency with single state machine

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8329510D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Computer apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0679998A1 (de) * 1994-04-22 1995-11-02 AT&T Corp. Auf intelligentem Speicher basiertes Ein-/Ausgabesystem
EP0784260A1 (de) * 1996-01-10 1997-07-16 Hitachi, Ltd. Steuervorrichtung für externe Speicher und Datenübertragungsverfahren zwischen Steuervorrichtungen für externe Speicher
EP1333371A2 (de) 1996-01-10 2003-08-06 Hitachi, Ltd. Speichersystem

Also Published As

Publication number Publication date
US4949245A (en) 1990-08-14

Similar Documents

Publication Publication Date Title
DE3935235A1 (de) Speicherungsverfahren fuer microcomputersysteme
DE3909896C2 (de)
DE69117371T2 (de) Hintergrund-Plattenoberflächenanalyse durch eine Steuerung für intelligente Speicherplattenanordnung ausgeführt
DE60205238T2 (de) Verfahren und gerät zur aufzeichnung von dateien auf einem sequentiellen datenträger und ein sequentieller datenträger
DE3588009T2 (de) Vorrichtung und Verfahren zum Rekonfigurieren eines Speichers in einer Datenverarbeitungsanordnung.
DE19580990C2 (de) Verfahren und Einrichtung zum Ausführen verzögerter Transaktionen
DE69225296T2 (de) Datenrekonstruktion in einem Speichergerätanordnungssystem
DE2350884C2 (de) Adreßumsetzungseinheit
DE69230188T2 (de) Sequentieller Speicherzugriff
DE3844033C2 (de) Speicherschaltung für ein Mikroprozessorsystem
DE69230204T2 (de) Pufferspeicher und Verwaltungsverfahren dafür
DE69534994T2 (de) Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät
DE69330924T2 (de) Plattennetzwerk programmierbares Steuerungsgerät
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE19945993B4 (de) Plattenschreibvollendungssystem
DE4029980A1 (de) On-line-umspeichersystem und platten-untersystem
DE2703559C2 (de)
AT389951B (de) Datenuebertragungseinrichtung
DE2432608A1 (de) Speicheranordnung fuer datenverarbeitungseinrichtungen
DE69227219T2 (de) Verfahren zur wahlweise Aufzeichnung oder Wiedergabe von Daten unter Verwendung eines Informationsverarbeitungssystems
DE3013064C2 (de) Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher
DE3936339C2 (de) DMA-Controller
DE69033416T2 (de) Hauptspeicherkarten mit Einzelbit-Setz- und Rücksetz-Funktion
DE3635394A1 (de) Verfahren zur datenuebertragungssteuerung
EP0075714B1 (de) Onchip Mikroprozessorcachespeicher und Verfahren zu seinem Betrieb

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee