DE3927181C2 - Spulenchip und Herstellungsverfahren für einen im hohen Maße miniaturisierten Spulenchip - Google Patents

Spulenchip und Herstellungsverfahren für einen im hohen Maße miniaturisierten Spulenchip

Info

Publication number
DE3927181C2
DE3927181C2 DE3927181A DE3927181A DE3927181C2 DE 3927181 C2 DE3927181 C2 DE 3927181C2 DE 3927181 A DE3927181 A DE 3927181A DE 3927181 A DE3927181 A DE 3927181A DE 3927181 C2 DE3927181 C2 DE 3927181C2
Authority
DE
Germany
Prior art keywords
film
insulating film
conductor
coil
connection electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3927181A
Other languages
English (en)
Other versions
DE3927181A1 (de
Inventor
Osamu Kano
Atsuo Senda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE3927181A1 publication Critical patent/DE3927181A1/de
Application granted granted Critical
Publication of DE3927181C2 publication Critical patent/DE3927181C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

Die Erfindung betrifft ein Herstellungsverfahren für einen Spulenchip.
Ein derartiges Verfahren ist beispielsweise aus der Schrift JP 60-246605A. In Patents Abstr. of Japan, Sect. E. Vol. 10 (1986) Nr. 108 (E-398) bekannt.
Bei einem weiteren, mit einem herkömmlichen Verfahren herge­ stellen Spulenchip 1 sind, wie in Fig. 5 gezeigt, mittels durch Siebdruck aufgetragener Ag-Paste auf einer Oberfläche eines Aluminasubstrates 2 ein spiralenförmiger Spulenleiter 3 sowie Anschlußelektroden 4a und 4b an beiden Enden des Alumi­ nasubstrates 2 gebildet. Das außen liegende Ende des Spulen­ leiters 3 ist mit einer Anschlußelektrode 4a, und das inner­ ste Ende des Spulenleiters 3 ist mit der Anschlußelektrode 4b über eine Verbindungselektrode 6 verbunden, welche auf einer rückseitigen Oberfläche des Aluminasubstrates 2 und durch ein in dem Aluminasubstrat 2 gebildetes Durchgangsloch 5 ausge­ bildet ist.
Bei diesem herkömmlichen Spulenchip 1 werden der Spulenleiter 3 und die Anschlußelektroden 4a und 4b durch Siebdruckverfah­ ren gebildet. Damit war es unmöglich, die Linienbreite des Spulenleiters 3 kleiner als 150 µm zu machen. Weiterhin ist es dabei unmöglich, einen Durchmesser des Durchgangsloches 5, welches in dem Aluminasubstrat 2 gebildet ist, kleiner als 200 µm herzustellen, da es schwierig ist, wenn der Durchmes­ ser des Durchgangsloches 5 kleiner als 200 µm ist, eine me­ tallische Lage für die Verbindungselektrode 6 in dem Durch­ gangsloch 5 zu bilden. Somit war es bei einem herkömmlichen Herstellungsverfahren unmöglich, einen miniaturisierten Spu­ lenchip mit einer guten Verläßlichkeit zu erhalten.
Ein Ätzverfahren, welches in der Lage ist, ein derartiges Problem zu lösen, ist aus der eingangs genannten Druckschrift bekannt. Dabei wird ein Spulenchip bzw. ein Verfahren zu des­ sen Herstellung in Dünnschichttechnik offenbart, bei dem insbesondere der Spulenleiter aus einem leitfähigen Film auf einem Substrat durch ein Ätzverfahren ausgebildet wird. Die Dimensionierung der Anschlußelektroden ist bei diesem Verfah­ ren jedoch kritisch.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Spulenchips bereitzustellen, der in hohem Maße miniaturisiert werden kann und dabei sichere Kontak­ tierungsmöglichkeiten aufweist.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst.
Ein miniaturisiertes, hochfrequenztaugliches, induktives Ele­ ment ist in JP 60-15 905 A. In: Patents Abstr. of Japan, Sect. E. Vol. 9 (1985), Nr. 126 (E-318) beschrieben, das durch ein Ätzverfahren aus einer flexiblen, leitfähigen Folie auf einem isolierenden Substrat hergestellt ist, wobei ein Leitungsbild mit Zickzack-Form ausgebildet wird.
Die Schrift JP 58-188115 A. In: Patents Abstr. of Japan, Sect. E. Vol. 8, (1984), Nr. 25 (E 225) betrifft ein Verfah­ ren zur Herstellung eines weiteren induktiven Elementes, das durch Streifenelektroden gebildet wird, die durch eine Isola­ tionsschicht voneinander getrennt derart in zwei Schichten an­ geordnet sind, daß sie einen durchgehenden elektrischen Lei­ ter in Zickzack-Form bilden.
Da der Spulenleiter durch Ätzen gebildet wird, ist es mög­ lich, sehr feine Linienbreiten und Linienabstände des Spulen­ leiters herzustellen. Somit kann ein insgesamt miniaturisier­ ter Spulenchip erhalten werden. Zusätzlich ist es möglich, da die Anschlußelektroden durch Abätzen des Isolationsfilms, der auf der gesamten Oberfläche gebildet ist, freigelegt werden, diese mit hoher Genauigkeit freizulegen, so daß es somit mög­ lich ist, ein Spulenchip mit einer hohen Zuverlässigkeit zu erhalten.
Ein derart hergestellter Spulenchip umfaßt ein Substrat mit einer isolierenden Oberfläche, einen Spulenleiter und ein Paar von Anschlußelektroden, die auf der isolierenden Ober­ fläche des Substrates gebildet sind, und einen Isolations­ film, der mittels einer Ätztechnik derart gebildet ist, daß er den Spulenleiter abdeckt, die Anschlußelektroden jedoch freiliegen.
Bei einer Ausgestaltung der Erfindung ist der Spulenleiter in einer spiralenförmigen Art ausgebildet.
Ausführungsbeispiele der vorliegenden Erfindung werden anhand der beiliegenden Zeichnungen beschrieben. Dabei zeigt
Fig. 1 ein Ausführungsbeispiel eines Herstellungsverfah­ rens gemäß der Erfindung bzw. dessen Ergebnis in einer Schnittansicht entlang einer Linie I-I ge­ mäß Fig. 2E;
Fig. 2A bis 2E Schnitte beim Herstellungsverfahrens des Spu­ lenchips gemäß Fig. 1;
Fig. 3A bis 3J Ansichten eines weiteren Beispiels eines Herstel­ lungsverfahrens für einen Spulenchip gemäß Fig. 1;
Fig. 4 eine perspektivische Ansicht eines Beispiels ei­ nes mit dem Herstellungsverfahren herstellbaren Spulenchips, der kein Durchgangsloch aufweist;
Fig. 5 eine perspektivische Ansicht eines Beispiels für einen Spulenchip, der mit einem herkömmlichen Verfahren hergestellt wurde.
Gemäß Fig. 1 umfaßt ein Spulenchip 10 ein Substrat 12, wel­ ches aus einem isolierenden Glas gebildet ist und eine iso­ lierende Oberfläche aufweist. Wie in Fig. 2A gezeigt, ist auf einer oberen Oberfläche des Substrates 12 ein spiralenförmi­ ger Spulenleiter 14 gebildet. Das äußerste Ende des Spulen­ leiters 14 ist zu einem Ende des Substrates 12 herausgeführt und mit einer ersten Anschlußelektrode 16a verbunden, welche in diesem Bereich gebildet ist. Eine zweite Anschlußelektrode 16b ist an dem anderen Ende des Substrates 12 gebildet. Auf der oberen Oberfläche des Substrates 12 einschließlich des Spulenleiters 14 ist ein isolierender Film 18 gebildet, außer in den Bereichen der ersten und zweiten Anschlußelektroden 16a und 16b. Ein Durchgangsloch 20 ist in einem Bereich des Iso­ lationsfilms 18 gebildet, der der Position des innersten En­ des 15 des Spulenleiters 14 entspricht. Ein Verbindungsleiter 22 ist auf dem Isolationsfilm 18 gebildet, so daß das inner­ ste Ende 15 des Spulenleiters 14 mit der zweiten Anschluß­ elektrode 16b über das Durchgangsloch 20 verbunden sind. Auf dem Isolationsfilm 18 und dem Verbindungsleiter 22 ist ein Schutzisolationsfilm 24 gebildet, so daß die erste und zweite Anschlußelektrode 16a und 16b freigelegt sind.
Zusätzlich sind auf der ersten und zweiten Anschlußelektrode 16a und 16b Ni-Filme 26a und 26b mittels eines galvanischen Beschichtungsverfahrens gebildet. Auf den Ni-Filmen 26a und 26b sind Lötfilme 28a und 28b gebildet. Somit ist der Spulen­ chip 10 vervollständigt.
Unter Hinweis auf Fig. 2A bis 2E sowie Fig. 3A und 3J wird im folgenden ein Herstellungsverfahren eines Spulenchips 10 des in Fig. 1 gezeigten Ausführungsbeispieles beschrieben.
Zunächst wird eine Hauptplatte 12a (Fig. 3A), welche nicht, wie in Fig. 2A gezeigt, in Chipsubstrate 12 geschnitten ist, vorbereitet. Eine derartige Hauptplatte 12a ist aus einem isolierenden Material, wie Glas, kristallisiertes Glas, Ton­ erde oder dergleichen, gebildet. Nach dem Hochglanzpolieren der beiden Hauptoberflächen der Hauptplatte 12a wird diese gewaschen. Anschließend wird ein Ti-Film 14a auf den gesamten beiden Hauptoberflächen der Hauptplatte 12a mittels eines Be­ dampfungsverfahrens gebildet. Entsprechend wird mittels einer Zweielement-Bedampfung von Ti und Ag ein Ti-Ag-Film 14b auf eine Oberfläche des Ti-Filmes 14a gebildet. Anschließend wird ein Ag-Film 14c auf einer Oberfläche des Ti-Ag-Films 14b mit­ tels Bedampfung gebildet. Somit ist auf beiden Hauptoberflä­ chen der Hauptplatte 12a, wie in Fig. 3B gezeigt, ein leitfä­ higer Film 14A mit einer Dreilagenstruktur gebildet. Aus dem leitfähigen Film 14A werden der spiralenförmige Spulenleiter und die Anschlußelektroden, wie in Fig. 1 oder 2A gezeigt. Zusätzlich erhöhen der Ti-Film 14a und der Ti-Ag-Film 14b die Haftung zwischen der Hauptplatte 12a und dem Ag-Film 14c.
Im folgenden wird ein lichtunempfindlicher Film 30 auf einer Oberfläche des oben beschriebenen leitfähigen Filmes 14A ge­ bildet und nach Abdeckung mit einer Maske, die im Voraus in Anlehnung an die Formen und Positionen des Spulenleiters 14 und der ersten und zweiten Anschlußelektrode 16a und 16b ge­ bildeten Maske freigelegt. Das heißt, das Licht bestrahlt den Bereich des lichtunempfindlichen Films 30, der verblei­ ben soll, so daß durch Entwicklung des lichtunempfindlichen Films 30 überflüssiger Film entfernt wird. Somit wird, wie in Fig. 3C gezeigt, der lichtunempfindliche Film 30 auf den Be­ reichen gebildet, die dem Spulenleiter 14 und den ersten und zweiten Anschlußelektroden 16a und 16b (Fig. 1 oder 2) ent­ sprechen. Dann wird die Hauptplatte 12a einem Ätzprozeß un­ terworfen. Somit wird, wie in Fig. 3D gezeigt, der leitfähige Film 14A an den Bereichen entfernt, wo der lichtunempfindli­ che Film 30 entfernt wurde. Dann wird der lichtunempfindliche Film 30 entfernt. Somit ist, wie in Fig. 2A (Fig. 1) oder Fig. 3D gezeigt, der spiralenförmige Spulenleiter 14 und die erste und zweite Anschlußelektrode 16a und 16b gleichzeitig gebildet.
Wie in Fig. 2B oder 3E gezeigt, wird ein Isolationsfilm 18a aus einem fotoempfindlichen Polyimidharz auf der oberen Ober­ fläche der Hauptplatte 12a gebildet. In einem Stadium, wo Be­ reiche, die den ersten und zweiten Anschlußelektroden 16a und 16b und dem innersten Ende 15 des Spulenleiters 14 entspre­ chen, mittels einer Maske abgedeckt sind, wird der Isolati­ onsfilm 18a freigelegt und entwickelt (geätzt). Somit wird, wie in Fig. 2C und 3F gezeigt, der Isolationsfilm 18 so ge­ bildet, daß die ersten und zweiten Anschlußelektroden 16a und 16b freiliegen und das Durchgangsloch 20 gebildet ist. Im Be­ reich des Durchgangsloches 20 liegt das innerste Ende 15 des Spulenleiters 14 frei. Abschließend wird die Hauptplatte 12a auf 400°C in einer N2-Atmosphäre erhitzt, um den Isolations­ film 18 zu härten.
Zusätzlich können, im Falle, daß der Isolationsfilm 18 aus einem nichtfotoempfindlichen Polyimid besteht, nach dem Bil­ den eines lichtunempfindlichen Filmes positiven Typs Bereiche des Isolationsfilmes, die entfernt werden sollen, freigelegt und entwickelt werden.
Ein leitfähiger Film ist auf der Oberfläche des oben be­ schriebenen Isolationsfilmes 18 mittels Aufdampfen gebildet. Anschließend wird durch Ätzen der Verbindungsleiter 22, wie in Fig. 1, 2D oder 3G gezeigt, auf dem Isolationsfilm 18 ge­ bildet. Ein Ende des Verbindungsleiters 22 ist mit dem inner­ sten Ende 15 des Spulenleiters 14 über das Durchgangsloch 20, und das andere Ende des Verbindungsleiters 22 ist mit der zweiten Anschlußelektrode 16b verbunden.
Anschließend wird, wie in Fig. 2E oder 3H gezeigt, ein Isola­ tionsschutzfilm 24a aus einem Polyimidharz auf der oberen Oberfläche der Hauptplatte 12a gebildet. Dann werden Bereiche des Isolationsschutzfilmes 24a, die den ersten und zweiten Anschlußelektroden 16a und 16b entsprechen, geätzt und ent­ fernt. Somit werden die ersten und zweiten Anschlußelektroden 16a und 16b freigelegt.
Anschließend wird, wie in Fig. 3I gezeigt, die Hauptplatte 12a mittels einer Chipsäge zerschnitten, so daß das in Fig. 2E gezeigte Chipsubstrat 12 erhalten wird. Dann werden, wie in Fig. 3J gezeigt, Seitenelektroden auf beiden Seitenober­ flächen des jeweiligen Chipsubstrats 12 aus dem gleichen Ma­ terial wie der Spulenleiter 14 und die erste und zweite An­ schlußelektrode 16a und 16b, gebildet. Somit werden beide er­ ste Anschlußelektroden 16a auf beiden Hauptoberflächen des Substrates 12 und beide zweite Anschlußelektroden 16b auf beiden Hauptoberflächen des Substrates 12 miteinander verbun­ den. Dann werden auf beiden Oberflächen der ersten und zwei­ ten Anschlußelektroden 16a und 16b, welche an beiden Enden und beiden Seitenoberflächen des Substrates 12 gebildet sind, die Ni-Filme 26a und 26b gebildet, und anschließend die Löt­ filme oder Sn-Filme 28a und 28b auf den Oberflächen der Ni- Filme 26a und 26b ausgebildet. Somit wird das Spulenchip 10, wie in Fig. 1 oder 3J gezeigt, erhalten.
Bei einem Herstellungsverfahren in Anlehnung an dieses Aus­ führungsbeispiel ist es möglich, da der Spulenleiter 14 durch Aufdampfen und Ätzen gebildet wird, eine Linienbreite des Spulenleiters 14 von bis zu 10 µm herzustellen. Zusätzlich, da das Durchgangsloch 20 mittels Ätzen gebildet wird, kann dessen Durchmesser klein bis zu wenigen µm Ausdehnung haben, so daß es möglich ist, das Substrat 12 in dieser Hinsicht klein herzustellen. Weiterhin kann, da es möglich ist, den Spulenleiter 14 mit bis zu 5 µm Dicke herzustellen, eine Er­ höhung des Q-Wertes erwartet werden.
Zusätzlich kann der oben beschriebene leitfähige Film 14A an­ stelle üblicher Bedampfungstechniken mittels Dünnfilmtechni­ ken wie Vakuumbedampfung oder Ionenbeschichtung gebildet wer­ den.
Im folgenden werden die Gründe angegeben, warum Polyi­ mid oder Polyamidharz für den Isolationsfilm 18 und den Iso­ lationsschutzfilm 24 verwendet werden:
  • 1. Polyimid oder Polyamidharz hat eine dielektrische Kon­ stante, die kleiner ist als die anorganischer Materia­ lien, wie SiO2, SiN4, PSG, SOG oder dergleichen sowie eine gute Bearbeitbarkeit. Mit anderen Worten ist es möglich, mittels fotolithografischer Techniken nicht nur einfach lichtempfindliche Polyimide oder Polyamid­ harze, sondern Polyimide oder Polyamidharze ohne Licht­ empfindlichkeit fein zu bearbeiten.
  • 2. Um Q der Spule großzumachen, muß die Dicke des Spulen­ leiters groß sein, so daß der Widerstand des Leiters klein wird. Andererseits wird, wenn die Dicke des Spu­ lenleiters groß ist, ein Schritt oder eine Unebenheit durch die Oberfläche des Spulenleiters und die Oberflä­ che des Substrates gebildet. Durch Abdecken einer sol­ chen Stufe oder Unebenheit durch Polyimid oder Polya­ midharz ist es möglich, die Unebenheit auszugleichen. Somit kann der Spulenleiter in geeigneter Dicke herge­ stellt werden. Zusätzlich erhöht sich die Verläßlich­ keit der Verbindung zwischen Leitern auf einem Sub­ strat, wenn die Oberfläche geglättet ist.
  • 3. Da Polyimid oder Polyamidharz Hitze und chemische Be­ ständigkeit aufweist, ist es möglich, einfach einen leitfähigen Film darauf mittels Vakuumaufdampfen, Be­ dampfung oder dergleichen auszubilden. Zusätzlich wird ein solches Harz nicht ernsthaft durch eine Lösung für stromlose Platierung, elektrolytische Platierung oder Ätzen oder durch eine organische Lösung angegriffen. Somit wird der Spulenleiter nie durch das Ätzen des Isolationsfilmes angegriffen, und der Isolationsfilm seinerseits nie während des Ätzens des leitfähigen Films für den Verbindungsleiter.
Weiterhin ist in dem oben beschriebenen Fall ein spiralenförmiger Spulenleiter als Spulenleiter 14 gebil­ det. Die Form eines Spulenleiters, auf den die vorliegende Erfindung anwendbar ist, ist jedoch nicht begrenzt. Bei­ spielsweise kann, wie in Fig. 4 gezeigt, ein Spulenleiter 32 meanderförmig gebildet sein. Insbesondere sind auf der iso­ lierenden Oberfläche des Substrates 12 ein meanderförmiger Spulenleiter 32 und die erste und zweite Anschlußelektrode 16a und 16b mittels der oben beschriebenen Dünnfilmtechnik und Ätzen gebildet. Dann ist ein nichtgezeigter Isolationsschutz­ film auf der gesamten Oberfläche des Substrates 12 so aufge­ bracht, daß der Isolationsschutzfilm den Spulenleiter 32 und die erste und zweite Anschlußelektrode 16a und 16b bedeckt und dann geätzt wird. Somit ist es möglich, einen Spulenchip 10′ zu erhalten, bei welchem der meanderförmige Spulenleiter 32 durch den Isolationsschutzfilm abgedeckt ist, während die erste und zweite Anschlußelektrode 16a und 16b freiliegen.
Weiterhin ist das Material für den Leiter nicht auf Ti und Ag beschränkt, sondern es können auch Cu, Al, Ni, Cr, Pd oder derglei­ chen verwendet werden.
Weiterhin ist die Bildung von sogenannten Mehrlagenspulen denkbar, bei denen eine Mehrzahl von Spulenleitern und Isolationsfilmen abwechselnd übereinander gelagert sind. In diesem Falle sind die jeweiligen Spulenlei­ ter miteinander in Reihe oder parallel über ein Durchgangs­ loch verbunden, welches auf jedem der Isolationsfilme mittels Ätzen gebildet ist.
Experimentelles Beispiel I
Die Oberflächen einer kristallisierten Glasplatte (Dicke = 0,6 mm) der MgO : Al2O3 : SiO2-Familie sind hochglanzpoliert, und ein leitfähiger Film, bestehend aus einem Ti-Film von 10 nm, ein Ti-Ag-Film von 100 nm und ein Ag-Film von 1 µm sind auf den gesamten beiden Hauptoberflächen der Platte durch Bedampfen gebildet. Anschließend wird mit­ tels eines Ätzverfahrens ein spiralenförmiger Spulenleiter von 8 Windungen mit einer Flächenform (1520 × 1520 µm) bei einer Linienbreite und einem Linienintervall von jeweils 40 µm, sowie eine erste und zweite Anschlußelektrode ausgebil­ det. Dann wird ein fotoempfindliches Polyimid auf eine obere Oberfläche auf die Platte beschichtet, um einen Isolations­ film mit einer Dicke von 2 µm zu bilden und danach durch Ät­ zen des Isolationsfilms die erste und zweite Anschlußelek­ trode freigelegt und ein Durchgangsloch mit einem Durchmesser von 140 µm gebildet. Dann wird die Platte bei 400°C zur Här­ tung des Isolationsfilmes in einem N2-Gasstrom erhitzt. Dann wird nach obenbeschriebenen Verfahren ein Verbindungslei­ ter mit einer Linienbreite von 40 µm auf dem Isolationsfilm gebildet, um den Spulenleiter und die zweite Anschlußelek­ trode miteinander zu verbinden. Weiter wird ein Isolations­ schutzfilm mit einer Dicke von 2 µm gebildet und die Platte anschließend mit einer Chipsäge geteilt, um ein Chip von 1,6 × 3,2 mm zu erhalten. Danach wird der in Fig. 3J gezeigte Verfahrensschritt durchgeführt, so daß ein Spulenchip 10 (Fig. 1) hergestellt ist. Gemäß Meßergebnissen wurde ein Spu­ lenchip mit
  • Induktionscharakteristika: 60 nH,
    Resonanzfrequenz: 2 GHz, und
    Q: 89 (bei 800 MHz)
erhalten.
Experimentelles Beispiel II
Ein leitfähiger Film aus einem Ti-Film von 10 nm, ein Ti-Ag- Film von 100 nm und ein Ag-Film von 3 µm sind auf den ge­ samten beiden Oberflächen einer wie im Beispiel I beschriebenen Hauptplatte mittels Bedampfen gebildet. Wei­ terhin werden mittels eines Ätzverfahrens ein spiralenförmi­ ger Spulenleiter von 4 Windungen in rechteckiger Form (1400 × 1400 µm), einer Linienbreite und einem Linienabstand von je­ weils 80 µm, sowie eine erste und zweite Anschlußelektrode gebildet. Weiterhin wird ein Isolationsfilm mit einer Dicke von 5 µm auf einer oberen Oberfläche der Platte gebildet und anschließend der Isolationsfilm so geätzt, daß die erste und zweite Anschlußelektrode freiliegen und ein Durchgangsloch mit einem Durchmesser von 140 µm gebildet ist. Danach wird die Platte in einem N2-Gasstrom auf 400°C zur Härtung des Isolationsfilms erhitzt. Gemäß der oben beschriebenen Verfah­ ren wird ein Verbindungsleiter mit einer Linienbreite von 80 µm auf einer oberen Oberfläche des Isolationsfilmes zur Ver­ bindung des Spulenleiters mit der zweiten Anschlußelektrode gebildet. Ein Isolationsschutzfilm mit einer Dicke von 5 µm wird danach gebildet, und die Platte dann durch eine Chipsäge in ein Chip von 1,5 × 3,3 mm geteilt. Nach einem wie in Fig. 3J gezeigten Verfahrensschritt, ist ein Spulenchip 10 (Fig. 1) hergestellt.
Gemäß Meßergebnissen wurde ein Spulenchip mit
  • Induktionscharakteristika: 21 nH,
    Resonanzfrequenz: 3 GHz und
    Q: 95 (bei 1000 MHz)
erhalten.
Experimentelles Beispiel III
Die Oberflächen einer Glasplatte (Dicke = 0,6 mm) der Na2O : B2O3 : SiO2-Familie werden hochglanzpoliert, und ein leitfähi­ ger Film aus einem Ti-Film von 110 nm, ein Ti-Ag-Film von 100 nm und ein Ag-Film von 5 µm werden auf den gesamten bei­ den Hauptoberflächen der Platte durch Bedampfen gebildet. Da­ nach wird mittels eines Ätzverfahrens ein Spulenleiter von 6,5 Windungen in Meanderform, einer Linienbreite von 40 µm und einem Linienabstand von 80 µm, sowie eine erste und zweite Anschlußelektrode gebildet. Ein fotoempfindliches Po­ lyimid wird auf eine obere Oberfläche der Platte beschichtet, um einen Isolationsschutzfilm mit einer Dicke von 5 µm zu bilden, und anschließend durch Ätzen des Isolationsschutz­ films, die erste und zweite Anschlußelektrode freigelegt. Nach einem wie in Fig. 3J gezeigten Verfahrensschritt ist ein Spulenchip 10′ (Fig. 4) hergestellt.
Gemäß Meßergebnissen wird ein Spulenchip mit
  • Induktionscharakteristika: 8,2 nH,
    Resonanzfrequenz: 5 GHz und
    Q: 50 (bei 1,5 GHz)
erhalten.

Claims (8)

1. Verfahren zur Herstellung eines Spulenchips (10, 10′) , wobei auf einem Substrat (12) mit einer isolierenden Ober­ fläche mittels einer Dünnfilmtechnik ein leitfähiger Film (14A) aufgebracht wird, Bereiche des leitfähigen Films (14A) durch ein Ätzverfahren entfernt werden, um einen Spulenleiter (14) zu bilden und ein isolie­ render Film (18) über dem Spulenleiter (14) aufge­ bracht wird, dadurch gekennzeichnet, daß beim Ätzen des leitfähigen Films (14A) gleichzeitig mit dem Spulenleiter (14) zwei Anschlußelektroden (16a, 16b) hergestellt werden, daß der isolierende Film (18) auf dem Substrat derart aufgebracht wird, daß der Spulen­ leiter (14) und die Anschlußelektroden (16a, 16b) ab­ gedeckt werden, und daß Bereiche des isolierenden Films (18) durch ein Ätzverfahren entfernt werden, um die Anschlußelektroden (16a, 16b) freizulegen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Herstellung des isolierenden Films (18) ein Polyimid- oder Polyamid-Harz verwendet wird, und daß der isolierende Film (18) photolithographisch ge­ ätzt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß ein spiralförmiger Leiter (14) gebil­ det wird, dessen äußerstes Ende mit einer Anschluß­ elektrode (16a) verbunden ist und dessen innerstes Ende (15) freiliegt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der isolierende Film (18) geätzt wird, um ein Durchgangsloch (20) in einem Bereich zu bilden, der der Position des innersten Endes (15) des spiralenförmi­ gen Leiters (14) entspricht, und daß ein Verbindungs­ leiter (22), der das innerste Ende (15) des spiralen­ förmigen Leiters (14) mit der äußeren Anschlußelek­ trode (16b) über das Durchgangsloch (20) verbindet, auf dem isolierender Film (18) gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Durchgangsloch (20) photolithographisch ge­ ätzt wird.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß ein weiterer leitfähiger Film auf dem isolierenden Film (18) gebildet und der weitere leitfähige Film zu Bildung des Verbindungsleiters (22) geätzt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein weiterer isolierender Film (24) auf dem Sub­ strat gebildet wird, um die Anschlußelektroden (16a, 16b), den isolierenden Film (18) und den Verbindungs­ leiter (22) abzudecken, und daß Bereiche des weiteren isolierenden Films entfernt werden, um die erste und zweite Anschlußelektrode (161a, 16b) freizulegen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß für den weiteren isolierenden Film (24) Polyimid- oder Polyamid-Harz verwendet wird, und daß der wei­ tere isolierende Film (24) photolithographisch geätzt wird.
DE3927181A 1988-08-19 1989-08-17 Spulenchip und Herstellungsverfahren für einen im hohen Maße miniaturisierten Spulenchip Expired - Lifetime DE3927181C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63206951A JP2615151B2 (ja) 1988-08-19 1988-08-19 チップ型コイル及びその製造方法

Publications (2)

Publication Number Publication Date
DE3927181A1 DE3927181A1 (de) 1990-03-01
DE3927181C2 true DE3927181C2 (de) 1993-11-11

Family

ID=16531722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3927181A Expired - Lifetime DE3927181C2 (de) 1988-08-19 1989-08-17 Spulenchip und Herstellungsverfahren für einen im hohen Maße miniaturisierten Spulenchip

Country Status (5)

Country Link
US (2) US5071509A (de)
JP (1) JP2615151B2 (de)
DE (1) DE3927181C2 (de)
FR (1) FR2637762B1 (de)
GB (1) GB2223624B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338084A1 (de) * 1992-11-19 1994-05-26 Murata Manufacturing Co Mehrschichtsubstrat
DE19608913A1 (de) * 1996-03-07 1997-09-11 Gw Elektronik Gmbh Hochfrequenzübertrager und Verfahren zu seiner Herstellung

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4105869C2 (de) * 1991-02-25 2000-05-18 Edgar Schneider IC-Karte und Verfahren zu ihrer Herstellung
CA2062710C (en) * 1991-05-31 1996-05-14 Nobuo Shiga Transformer for monolithic microwave integrated circuit
JPH05101938A (ja) * 1991-10-03 1993-04-23 Murata Mfg Co Ltd 積層型コイル及びその製造方法
US5300168A (en) * 1991-12-12 1994-04-05 Hitachi Zosen Corporation Apparatus and method for folding sheet-form material
US5363080A (en) * 1991-12-27 1994-11-08 Avx Corporation High accuracy surface mount inductor
FR2688929B1 (fr) * 1992-03-23 1994-05-20 Xeram Procede d'obtention d'inserts ceramiques isolants par empilement multicouches.
JPH06314622A (ja) * 1993-04-30 1994-11-08 Murata Mfg Co Ltd チップ型回路部品及びその製造方法
US5370766A (en) * 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
GB2290171B (en) * 1994-06-03 1998-01-21 Plessey Semiconductors Ltd Inductor chip device
DE4431603A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Antennenspule
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
KR100211814B1 (ko) * 1995-11-30 1999-08-02 전주범 플라이백 트랜스포머의 가요성 2차코일 권선구조와 그 제조방법
JPH09213530A (ja) * 1996-01-30 1997-08-15 Alps Electric Co Ltd 平面トランス
JP3029124U (ja) * 1996-03-19 1996-09-27 株式会社フジタ 壁面剥離診断機
DE19629269A1 (de) * 1996-07-19 1998-01-29 Siemens Ag Vorrichtung und Verfahren zur Herstellung eines elektronischen Bauteils, insbesondere zur Herstellung einer Induktionsspule für Chipkarten
US6073339A (en) * 1996-09-20 2000-06-13 Tdk Corporation Of America Method of making low profile pin-less planar magnetic devices
US5903525A (en) * 1997-04-18 1999-05-11 Read-Rite Corporation Coil for use with magneto-optical head
US6194248B1 (en) * 1997-09-02 2001-02-27 Murata Manufacturing Co., Ltd. Chip electronic part
US5922514A (en) * 1997-09-17 1999-07-13 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
US5978319A (en) * 1997-11-06 1999-11-02 Read-Rite Corporation Thin electro-magnetic coil assembly for attachment to a slider
EP0982742B1 (de) * 1998-03-13 2007-08-15 Matsushita Electric Industrial Co., Ltd. Baugruppe und verfahren zur herstellung
US6018299A (en) * 1998-06-09 2000-01-25 Motorola, Inc. Radio frequency identification tag having a printed antenna and method
US6285272B1 (en) 1999-10-28 2001-09-04 Coilcraft, Incorporated Low profile inductive component
US6404615B1 (en) 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
US6486530B1 (en) 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
JP2005005287A (ja) * 2003-06-09 2005-01-06 Matsushita Electric Ind Co Ltd インダクタンス部品とそれを用いた電子機器
US20050251234A1 (en) 2004-05-07 2005-11-10 John Kanzius Systems and methods for RF-induced hyperthermia using biological cells and nanoparticles as RF enhancer carriers
US7933399B2 (en) * 2005-03-22 2011-04-26 At&T Intellectual Property I, L.P. System and method for utilizing virtual agents in an interactive voice response application
US7511356B2 (en) * 2005-08-31 2009-03-31 Micron Technology, Inc. Voltage-controlled semiconductor inductor and method
US8941457B2 (en) * 2006-09-12 2015-01-27 Cooper Technologies Company Miniature power inductor and methods of manufacture
JP4947637B2 (ja) * 2007-01-09 2012-06-06 ソニーモバイルコミュニケーションズ株式会社 無接点電力伝送コイル、携帯端末及び端末充電装置
JP2009010559A (ja) * 2007-06-27 2009-01-15 Nippon Dempa Kogyo Co Ltd 圧電部品及びその製造方法
JP5195876B2 (ja) * 2010-11-10 2013-05-15 Ｔｄｋ株式会社 コイル部品及びその製造方法
JP2013145869A (ja) * 2011-12-15 2013-07-25 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
US10236115B2 (en) * 2014-06-16 2019-03-19 Stmicroelectronics S.R.L. Integrated transformer
KR101652850B1 (ko) * 2015-01-30 2016-08-31 삼성전기주식회사 칩 전자부품, 그 제조방법 및 이를 구비한 기판
KR20220009212A (ko) * 2020-07-15 2022-01-24 삼성전기주식회사 코일 부품
US20220244638A1 (en) * 2021-01-29 2022-08-04 Texas Instruments Incorporated Conductive patterning using a permanent resist

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2699425A (en) * 1952-07-05 1955-01-11 Motorola Inc Electroplating electrical conductors on an insulating panel
US2884571A (en) * 1952-07-12 1959-04-28 Sylvania Electric Prod Printed circuit
US3247314A (en) * 1962-12-31 1966-04-19 Engelhard Ind Inc Composite electric circuit
US3413716A (en) * 1965-04-30 1968-12-03 Xerox Corp Thin-film inductor elements
US3584376A (en) * 1968-10-25 1971-06-15 Sprague Electric Co Microstrip delay line and a method of manufacturing same
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
JPS4978159A (de) * 1972-12-05 1974-07-27
US3913219A (en) * 1974-05-24 1975-10-21 Lichtblau G J Planar circuit fabrication process
US4016519A (en) * 1976-05-14 1977-04-05 Blaupunkt-Werke Gmbh Printed circuit coils
US4285001A (en) * 1978-12-26 1981-08-18 Board Of Trustees Of Leland Stanford Jr. University Monolithic distributed resistor-capacitor device and circuit utilizing polycrystalline semiconductor material
JPS55110009A (en) * 1979-02-16 1980-08-25 Tohoku Metal Ind Ltd Inductance element
JPS5935165B2 (ja) * 1979-11-24 1984-08-27 ヤマハ株式会社 多層薄膜コイルの製法
JPS5691406A (en) * 1979-12-26 1981-07-24 Hitachi Ltd Thin film coil
US4392013A (en) * 1979-12-27 1983-07-05 Asahi Kasei Kogyo Kabushiki Kaisha Fine-patterned thick film conductor structure and manufacturing method thereof
US4369557A (en) * 1980-08-06 1983-01-25 Jan Vandebult Process for fabricating resonant tag circuit constructions
EP0055050B1 (de) * 1980-12-09 1985-04-03 Matsushita Electric Industrial Co., Ltd. Lagenförmig gewickelte Chip-Spule und Verfahren zur Herstellung derselben
JPS59210658A (ja) * 1983-05-16 1984-11-29 Nec Corp 半導体装置の製造方法
JPS6015905A (ja) * 1983-07-07 1985-01-26 Murata Mfg Co Ltd 誘導性部品
US4696100A (en) * 1985-02-21 1987-09-29 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a chip coil
JPS60246605A (ja) * 1985-02-26 1985-12-06 Nippon Gakki Seizo Kk コイル体
JPS6261305A (ja) * 1985-09-11 1987-03-18 Murata Mfg Co Ltd 積層チツプコイル
US4873757A (en) * 1987-07-08 1989-10-17 The Foxboro Company Method of making a multilayer electrical coil
JP2982193B2 (ja) * 1989-12-28 1999-11-22 株式会社村田製作所 高周波コイルの製造方法
US5363080A (en) * 1991-12-27 1994-11-08 Avx Corporation High accuracy surface mount inductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338084A1 (de) * 1992-11-19 1994-05-26 Murata Manufacturing Co Mehrschichtsubstrat
DE19608913A1 (de) * 1996-03-07 1997-09-11 Gw Elektronik Gmbh Hochfrequenzübertrager und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
US5071509A (en) 1991-12-10
GB2223624B (en) 1993-03-24
JP2615151B2 (ja) 1997-05-28
DE3927181A1 (de) 1990-03-01
JPH0254903A (ja) 1990-02-23
GB8918716D0 (en) 1989-09-27
FR2637762B1 (fr) 1992-11-27
GB2223624A (en) 1990-04-11
FR2637762A1 (fr) 1990-04-13
US5598136A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
DE3927181C2 (de) Spulenchip und Herstellungsverfahren für einen im hohen Maße miniaturisierten Spulenchip
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69033993T2 (de) Mehrschicht-Hybridschaltkreis
DE69812179T2 (de) Gedruckte schaltungsplatine mit integrierter schmelzsicherung
DE3343035C2 (de) Verfahren zur Herstellung eines Magnetmeßfühlers mit mindestens zwei Elementen mit magnetischer Widerstandsänderung
DE2825854C2 (de)
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE69005785T2 (de) Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung.
DE3687579T2 (de) Elektrisch veraenderbarer piezoelektrischer hybrid-kondensator.
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69830987T2 (de) Elektronisches bauelement
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE69935780T2 (de) Metallischer integral-dünnschichtresistor mit verbesserter toleranz und vereinfachter verarbeitung
DE69936827T2 (de) Baugruppe und verfahren zur herstellung
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE10000090A1 (de) Verfahren zum Herstellen einer mehrlagigen Planarspule
DE102008003952A1 (de) Mikrominiatur-Umrichter
DE102018121480B4 (de) Halbleiterstruktur mit darin integriertem Induktor
DE3603039C2 (de)
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE3874785T2 (de) Duennfilmkondensator.
DE69808555T2 (de) Drahtloses Modul und drahtlose Karte

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: GROSSE, BOCKHORNI, SCHUMACHER, 81476 MUENCHEN

8328 Change in the person/name/address of the agent

Representative=s name: GROSSE, SCHUMACHER, KNAUER, VON HIRSCHHAUSEN, 8033