DE3900750A1

DE3900750A1 - Wissensbasis - verfahren - vorrichtung zum entwerfen integrierter schaltungen mittels funktionaler spezifikationen

Info

Publication number: DE3900750A1
Application number: DE3900750A
Authority: DE
Inventors: Hideaki Kobayashi; Masahiro Shindo
Original assignee: Ricoh Co Ltd; International Chip Corp
Current assignee: Ricoh Co Ltd; International Chip Corp
Priority date: 1988-01-13
Filing date: 1989-01-12
Publication date: 1989-07-27
Also published as: JP2862886B2; GB2213967A; GB8900594D0; US4922432A; NL192892B; JPH01309185A; NL192892C; GB2213967B; NL8900084A

Description

Die Erfindung betrifft den Entwurf integrierter Schaltungen, insbesondere ein rechnergestütztes Verfahren und eine derartige Vorrichtung für den Entwurf integrierter Schaltungen.

Ein ASIC (application specific integrated circuit: applicationsspezifische integrierte Schaltung) ist ein integrierter Schaltungschip, der zur Durchführung einer bestimmten Funktion entworfen wurde, im Unterschied zu Standard-integrierten Schaltungen für allgemeine Zwecke, beispielsweise Mikroprozessoren, Speicherchips und so weiter. Normalerweise ist ein sehr erfahrener Entwurfsingenieur mit speziellen Kenntnissen im Entwurf von VLSI-Schaltkreisen erforderlich, um einen ASIC zu entwerfen. Beim Entwurf zieht der VLSI-Entwurfsingenieur die zu erzielenden speziellen Zwecke in Betracht sowie die von der integrierten Schaltung durchzuführenden Aufgaben, und erzeugt Spezifikationen für das Entwurfsaufbauniveau, die die unterschiedlichen Hardwarekomponenten festlegen, die zur Durchführung der gewünschten Funktion erforderlich sind, ebenso wie die Erfordernisse für die Verbindungen zwischen diesen Komponenten. Weiterhin muß eine Systemsteuereinrichtung für die Syn chronisation des Betriebs dieser Komponenten entworfen werden. Dies erfordert ein breites, allumfassendes Wissen der unterschiedlichen Hardwarekomponenten, die zur Erzielung der gewünschten Zwecke erforderlich sind, und ebenso der Erfordernisse für deren Verbindungen, der Signalpegelkompatibilität, der Zeitablaufkompatibilität, des physikalischen Layouts, und so weiter. Bei jeder Entwurfstufe muß der Entwerfer eine mühsame Analyse durchführen. Die Entwurfsspezifikationen, die der VLSI-Entwurfsingenieur schafft, können beispielsweise in der Form von schematischen Schaltungen erfolgen, von Parametern oder spezialisierter Sprachen für die Beschreibung von Hardware (HDLs).

Ausgehend von den Entwurfsspezifikationen auf dem Aufbauniveau wird die Beschreibung der Hardwarekomponenten und deren Verbindungen in eine Be schreibung des physikalischen Chip-Layout-Niveaus umgewandelt, welche die tatsächlichen topologischen Eigenschaften des integrierten Schaltkreis chips beschreibt. Diese Beschreibung des physikalischen Chip-Layoutniveaus stellt die Maskendaten zur Verfügung, die zur Herstellung des Chips benötigt werden.

Infolge der enormen Fortschritte in der Technologie hochintegrierter Schaltungen (VLSI) werden äußerst komplexe Schaltungssysteme auf einem einzigen Chip hergestellt. Aufgrund ihrer Komplexität und dem Erfordernis, kundenspezifische Chips schneller herzustellen und in größeren Mengen, und da die Anzahl spezifischer Anwendungen immer mehr ansteigt, müssen CAD-Verfahren (computer-aided design: rechnergestützter Entwurf) verwendet werden. CAD-Verfahren sind erfolgreich beim Entwurf und der Überprüfung integrierter Schaltungen eingesetzt worden, sowohl auf dem Aufbauniveau als auch dem physikalischen Layoutniveau. Beispielsweise wurden CAD-Systeme entwickelt, um dabei zu helfen, VLSI-Aufbauniveau beschreibungen integrierter Schaltungen in die topologischen Maskendaten auf dem physikalischen Layoutniveu umzuwandeln, die zur tatsächlichen Her stellung des Chips erforderlich sind. Zwar erleichtern die momentan erhältlichen CAD-Systeme das Entwurfsverfahren wesentlich, allerdings sind momentan in der Praxis immer noch sehr erfahrene VLSI-Entwurfsingenieure erforderlich, um die notwendigen Beschreibungen der Hardware auf dem Aufbauniveau zu erzeugen.

Es gibt nur wenige VLSI-Entwerfer, die die äußerst spezialisierten Fähigkeiten haben, die zur Herstellung von Beschreibungen von IC-Hardware auf dem Aufbauniveau benötigt werden. Selbst mit Unterstützung erhältlicher VLSI-CAD-Werkzeuge (tools) ist der Entwurfsvorgang zeitaufwendig, und infolge des menschlichen Einflusses ist die Fehlerwahrscheinlichkeit hoch. Es existiert ein bedeutsamer Bedarf für ein besseres und kostengünstigeres Vorgehen zum Entwurf kundenspezifischer integrierter Schaltungen.

Gemäß der vorliegenden Erfindung wird ein CAD-System und ein derartiges Verfahren bereitgestellt, die es einem Benutzer ermöglichen, die funktionellen Erfordernisse für eine gewünschte herzustellende integrierte Schaltung zu definieren, unter Verwendung einer einfach verständlichen Darstellung auf funktionalem Niveau, und welche hieraus die detaillierten Informationen erzeugen, die zur direkten Herstellung einer applikationsspezifischen integrierten Schaltung (ASIC), um diese spezifischen Funktionen auszuführen, erforderlich sind. Daher eröffnet die vorliegende Erfindung zum ersten Mal die Möglichkeit des Entwurfs und der Herstellung von ASICs durch Entwerfer, Ingenieure und Techniker, die nicht das spezielle Expertenwissen eines sehr erfahrenen VLSI- Entwurfsingenieurs besitzen.

Die funktionalen Spezifikationen des gewünschten ASIC können auf geeignete Weise definiert werden, beispielsweise in Listenform oder vorzugsweise in einem Flußdiagrammformat. Ein Flußdiagramm stellt ein äußerst wirksames Mittel zur Beschreibung einer Folge logischer Operationen dar, und wird durch Software- und Hardwareentwerfer mit unterschiedlichem Niveau an Erfahrung und Ausbildung gut verstanden. Von dem Flußdiagramm (oder anderen funktionalen Spezifikationen) aus übersetzen das System und das Verfahren gemäß der vorliegenden Erfindung die funktionalen Spezi fikationen in eine Definition auf strukturellem Niveau einer integrierten Schaltung, und die Definition kann direkt zu Herstellung des ASIC verwendet werden. Die Definition auf strukturellem Niveau umfaßt eine Liste der IC-Hardwarezellen, die zum Erreichen der funktionalen Spezifikationen erforderlich sind. Diese Zellen werden aus einer Zellen bibliothek vorher entworfener Hardwarezellen unterschiedlicher Funk tionen und technischer Spezifikationen ausgewählt. Das System erzeugt ebenfalls Datenpfade zwischen den ausgewählten Hardwarezellen. Darüber hinaus erzeugt die vorliegende Erfindung eine Systemsteuerung und Steuerpfade für die ausgewählten IC-Hardwarezellen. Die Liste der Hardwarezellen und der Erfordernisse für deren Verbindung untereinander kann in Form einer Netzliste dargestellt werden. Ausgehend von der Netzliste ist es möglich, entweder bekannte manuelle Verfahren oder existierende VLSI- CAD-Layoutsysteme einzusetzen, um die detaillierte geometrische Information auf dem Chipniveau (beispielsweise Maskendaten) zu erzeugen, die zur Herstellung der bestimmten applikationsspezifischen integrierten Schaltung in Chipform erforderlich ist.

Die bevorzugte Ausführungsform des erfindungsgemäßen Systems beziehungsweise des erfindungsgemäßen Verfahrens, die nachstehend noch im einzelnen beschrieben wird, wird als Siliziumkompiler auf Wissensbasis (KBSC) bezeichnet. Der KBSC ist eine ASIC-Entwurfsmethodenlehre auf der Grundlage künstlicher Intelligenz (artificial intelligence) und der Technologie von Expertensystemen. Das Benutzerinterface der KBSC ist ein Flußdiagramm-Editor, der es dem Entwerfer gestattet, VLSI-Systeme in Form eines Flußdiagramms darzustellen. Der KBSC verwendet ein Expertensystem auf Wissensbasis, mit einer Wissensbasis, die von erfahrenen ASIC-Entwerfern mit hohem Erfahrungsniveau im Entwurf von VLSIs erhalten wurde, um vom Flußdiagramm eine Netzliste zu erzeugen, welche die ausgewählten Hardwarezellen und deren erforderliche Verbindungen untereinander beschreibt.

Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Aus führungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen.

Es zeigt

Fig. 1a eine Erläuterung einer Darstellung des Entwurfs auf funktionalem Niveau eines Abschnitts einer gewünschten herzustellenden Schaltung, in Form eines Flußdiagramms;

Fig. 1b einer Erläuterung einer Darstellung des Entwurfs auf strukturellem Niveau einer integrierten Schaltung;

Fig. 1c eine Erläuterung einer Entwurfsdarstellung einer Schaltung auf einem physikalischen Layoutniveau, wie es bei der Herstellung eines integrierten Schaltkreischips verwendet wird;

Fig. 2 ein Blockdiagramm mit einer Darstellung, wie Maskendaten für eine integrierte Schaltung aus Flußdiagramm-Beschreibungen durch das KBSC-System gemäß der vorliegenden Erfindung erzeugt werden;

Fig. 3 eine etwas detaillierte schematische Erläuterung mit einer Darstellung der Hauptkomponenten des KBSC-Systems;

Fig. 4 eine schematische Darstellung zur Erläuterung, wie das ASIC-Entwurfsystem gemäß der vorliegenden Erfindung aus einer Zellenbibliothek ausgewählte, vorher definierte IC-Hardwarezellen heraushieht;

Fig. 5 ein Beispiel eines Flußdiagramms, welches eine Folge funktionaler Betriebsabläufe definiert, die von einer integrierten Schaltung durchgeführt werden sollen;

Fig. 6 eine strukturelle Darstellung mit einer Ansicht der Hardwareblöcke und der erforderlichen Verbindungen zwischen diesen für die in Fig. 5 definierte integrierte Schaltung;

Fig. 7 eine Darstellung des Flußdiagramm-Editor-Fensters;

Fig. 8 eine Darstellung des Flußdiagramm-Simulator-Fensters;

Fig. 9 eine Erläuterung der bei der Erzeugung der Zellenliste beteiligten Schritte;

Fig. 10 ein beispielhaftes Flußdiagramm für ein Verkaufsmaschinensys tem;

Fig. 11 eine Erläuterung der Hardwarekomponenten, die jedem der drei Macros entsprechen, die in dem Flußdiagramm von Fig. 10 verwendet werden;

Fig. 12 ein anfängliches Blockschaltbild mit einer Darstellung der Hardwarekomponenten für eine integrierte Schaltung, wie sie im Flußdiagramm der Fig. 10 definiert wurde;

Fig. 13 ein Blockschaltbild entsprechend Fig. 12 mit einer Darstellung der Zwischenverbindungen zwischen Blöcken;

Fig. 14 ein Fig. 13 entsprechendes Blockschaltbild nach einer Optimierung der Register; und

Fig. 15 ein Fig. 14 entsprechendes Blockschaltbild nach weiterer Optimierung.

Fig. 1a, 1b und 1c erläutern drei unterschiedliche Niveaus zur Darstellung des Entwurfs einer integrierten Schaltung. Fig. 1a zeigt eine funktionale (am Verhalten ausgerichtete) Darstellung in Form eines Fluß diagramms. Ein Flußdiagramm ist eine graphische Darstellung eines Algorithmus und besteht aus zwei Arten von Blöcken oder Zuständen, nämlich Tätigkeiten und Bedingungen (Entscheidungen). Tätigkeiten werden üblicherweise in dem Flußdiagramm durch ein Rechteck dargestellt, und Bedingungen werden durch einen Diamanten (rhombenförmig) bezeichnet. Übergänge zwischen Tätigkeiten und Bedingungen werden durch Linien mit Pfeilen dargestellt. Fig. 1b zeigt eine Darstellung auf strukturellem (oder logischem) Niveau einer integrierten Schaltung. In dieser Darstellung werden Blöcke verwendet, um IC-Hardwarekomponenten zur Durchführung verschiedener Funktionen darzustellen, und die die Blöcke verbindenden Linien stellen Pfade für den Fluß von Daten oder Steuersignalen zwischen den Blöcken dar. Die Blöcke können beispielsweise Hardwarekomponenten wie Addierer, Komparatoren, Register, Systemsteuereinheiten, und so weiter darstellen. Fig. 1c erläutert eine Darstellung auf dem physikalischen Layoutniveau eines Entwurfs für eine integrierte Schaltung, und diese Darstellung stellt die detaillierten Maskendaten zur Verfügung, die erforderlich sind, um die Geräte und Leitungen herzustellen, welche zusammen die integrierte Schaltung ausmachen.

Wie voranstehend erwähnt erfordert der Entwurf einer integrierten Schaltung auf dem strukturellem Niveau einen Entwurfsingenieur mit sehr spezialisierten Kenntnissen und derartiger Erfahrung im Entwurf von VLSIs. Allerdings können in dem KBSC-System gemäß der vorliegenden Erfindung integrierte Schaltungen auf einem funktionalen Niveau entworfen werden, da die Erfahrung zum Entwurf von VLSIs durch die Erfindung bereitgestellt und von dieser angewendet wird. Dadurch, daß dem Entwerfer ermöglicht wird, mit Flußdiagrammen anstatt von schematischen Darstellungen logischer Schaltkreise zu arbeiten, wird die Aufgabe des Entwurfs kundenspezifischer integrierter Schaltungen erleichtert, beschleunigt, wird weniger kostenaufwendig und verläßlicher. Der Entwerfer hat mit einem Algorithmus unter Verwendung einfacher Flußdiagramme auf dem Niveau des tatsächlichen Verhaltens zu tun, und muß nur die erforderlichen logischen Schritte zur Durchführung einer Aufgabe wissen, anstelle der spezifischen Einrichtungen zur Durchführung der Aufgabe. Der Entwurf mit Flußdiagrammen erfordert weniger Arbeit bei der Durchführung von Versuchen, das Flußdiagramme es dem Entwerfer gestatten, erheblich näher am Algorithmus zu arbeiten. Andererseits erfordern bisher bestehende VLSI-Designwerkzeuge, daß der Entwerfer einen Algorithmus mit komplexen schematischen Schaltkreisen auf einem strukturellem Niveau darstellt, was daher mehr Arbeit bei der Versuchsdurchführung erfordert. Schaltkreisschemata bereiten dem Entwerfer höhere Schwierigkeiten, mit der Funktion des Algorithmus fertig zu werden, die in das gewünschte Design eingebaut werden muß, da sie Überlegungen bezüglich der Hardware und der Funktion vermischen. Die Verwendung von Flußdiagrammen zum Entwurf kundenspezifischer Schaltungen gestattet es einer großen Anzahl von Systementwerfern, mit der VLSI-Technologie umzugehen, wogegen bislang nur eine kleine Anzahl von Entwerfern die Kentnisse und Fähigkeiten hatte, um die erforderlichen Hardwarebeschreibungen auf strukturellem Niveau zu erzeugen.

Der gesamte Systemfluß ist in Fig. 2 erläutert. Der Benutzer gibt die funktionalen Spezifikationen der Schaltung in den Siliciumcompiler auf Wissensbasis (KBSC) 10 in Form eines Flußdiagramms 11 ein. Der KBSC 10 erzeugt dann eine Netzliste 15 aus dem Flußdiagramm. Die Netzliste 15 umfaßt eine aufgrund der Anforderungen erzeugte Systemsteuerung, sämt liche anderen Hardwarezellen, die zur Implementierung der erforderlichen Betriebsabläufe erforderlich sind, und Information für die Verbindungen zum Verbinden der Hardwarezellen und der Systemsteuerung. Die Netzliste kann als Eingang für jedes existierende VLSI-Layout- und Fertigungsplanungs-Werkzeug 16 dienen, um Makendaten 18 für das geometrische Layout zu erzeugen.

Systemüberblick

Die hauptsächlichen Elemente oder Module, die das KBSC-System ausmachen, sind in Fig. 3 dargestellt. Bei der hier erläuterten und beschriebenen Ausführungsform liegen diese Elemente oder Module in Form von Softwareprogrammen vor, allerdings ist für Fachleute leicht erkennbar, daß diese Elemente auf einfache Weise in anderer Form verkörpert werden können, beispielsweise durch Hardware.

Wie aus Fig. 3 hervorgeht, umfaßt das KBSC-System 10 ein Programm 20 genannt EDSIM, das einen Flußdiagramm-Editor 21 zur Herstellung und zum Editieren von Flußdiagrammen aufweist sowie einen Flußdiagramm-Simulator 22 zur Simulation und Überprüfung von Flußdiagrammen. Tätigkeiten, die durch jedes der in dem Flußdiagramm dargestellten Rechtecke durchgeführt werden sollen, werden aus einer Makrobibliothek 23 ausgewählt. Ein Programm 30 genannt PSCS (path synthesizer and cell selector: Pfad-Synthese und Zellenauswahl) umfaßt ein Datenpfad- und Steuerpfad-Synthesizermodul 31, welches ein Wissensbasissystem für die Synthese von Daten- und Steuerpfaden darstellt. PSCS umfaßt ebenfalls einen Zellenauswähler 32 zur Auswahl der für den Entwurf des Systems erforderlichen Zellen. Der Zellenauswähler 32 sucht aus einer Zellenbibliothek 34 vorher entworfener Hardwarezellen die geeignete Zelle oder Zellen aus, die zur Durchführung jeder Tätigkeit und jeder Bedingung erforderlich sind, die in dem Flußdiagramm dargestellt sind. Ein Steuergenerator 33 erzeugt eine kundenspezifisch entworfene Systemsteuerung zum Steuern der Betriebsabläufe der anderen Hardwarezellen. Die Wissensbasis 35 enthält Expertenwissen bezüglich ASIC-Entwurf, welches zur Synthese der Datenpfade und zur Zellenauswahl erforderlich ist. Daher erzeugt PSCS mit einem funktionalen Flußdiagramm als Eingang eine Systemsteuerung, sucht alle anderen Hardwarezellen aus, erzeugt Daten- und Steuerpfade, und er zeugt eine Netzliste, die diese gesamte Entwurfsinformation beschreibt. Das KBSC-System verwendet einen hierarchischen Entwurfszugang für die Zellenauswahl des ASIC, wie in Fig. 4 erläutert ist. Anstatt jede erforderliche Hardwarezelle neu aufzubauen, stützt sich das System auf eine Zellenbibliothek 34 vorher entworfener, ausgetesteter und erprobter Hardwarezellen unterschiedlicher Arten und verschiedener funktioneller Fähigkeiten bei einer gegebenen Art. Die Macrobibliothek 23 enthält einen Satz von Macros, die verschiedene Tätigkeiten definieren, die in dem Flußdiagramm festgelegt werden können. Für jede Macrofunktion in der Macrobibliothek 23 können verschiedene Hardwarezellen in der Zellenbibliothek 34 unterschiedlicher Geometrie und unterschiedlicher Eigenschaften existieren, welche die angegebene Funktion durchführen können. Unter Verwendung eines auf Regeln basierenden Expertensystems mit einer Wissensbasis 35, die von erfahrenen ASIC-Entwerfern erhalten wurde, sucht das KBSC-System aus der Zellenbibliothek 34 die optimale Zelle zur Ausführung der gewünschten Funktion aus.

Wie wiederum aus Fig. 3 hervorgeht, werden die Zellen, die durch den Zellenauswähler 32 ausgewählt wurden, die Steuerinformation, die durch den Steuergenerator 33 erzeugt wurde, und die Daten- und Steuerpfade, die durch den Daten/Steuerpfad-Synthesizer 31 erzeugt wurden, sämtlich durch das PSCS-Programm 30 benutzt, um die Netzliste 15 zu erzeugen. Die Netzliste ist eine Liste, die jeden Block in der Schaltung sowie die Verbindungen zwischen den jeweiligen Eingängen und Ausgängen des Blocks identifiziert. Die Netzliste stellt sämtliche erforderliche Information zur Herstellung der integrierten Schaltung zur Verfügung. Rechnergestützte Entwurfssysteme für die Plazierung von Zellen und für die Fertigungsplanung sind im Handel erhältlich, welche Netzlistendaten als Eingangsgrößen empfangen und das Layout der jeweiligen Zellen in dem Chip durchführen, die erforderliche Fertigungsplanung erzeugen, und Maskendaten herstellen, welche direkt in einer Chipherstellungsanlage zur Herstellung integrierter Schaltungen verwendet werden können.

Systemanforderungen

Das KBSC-System kann auf einem geeignet programmierten universellen digitalen Computer ablaufen. Beispielsweise läuft eine Ausführungsform des Systems in einer Workstation-Umgebung ab, beispielsweise aus Sun3 und VAXStation-II/GPX unter einem UNIX-Betriebssystem und X-Window Manager. Die Workstation erfordert ein Minimum von 8 Megabyte Hauptspeicher und 20 Megabyte Festplattenspeicher. Der verwendete Monitor ist ein Farbbildschirm mit 8 Bit. Die Software verwendet die Programmiersprache C und eine INGRES-relationale Datenbank.

Das Benutzerinterface arbeitet hauptsächlich unter Verwendung von Menues und einer speziellen Befehlssprache. Die permanenten Daten des Entwurfs integrierter Schaltungen sind in der Datenbank gespeichert, um sie einfach hervorzuholen und zu überarbeiten. Der Hauptspeicher speichert die nächsten Daten zeitweilig, sowie den ausführbaren Code, Entwurfsdaten (Flußdiagramm, Logik, usw.), die Datenbasis (Zellenbibliothek), und die Wissensbasis. Die CPU führt die Hauptaufgaben der Erzeugung und Simulation von Flußdiagrammen und die automatische Synthese des Entwurfs durch.

Beispiel für ein Flußdiagramm

Um die Abbildung eines Flußdiagramms auf eine Netzliste zu beschreiben, wird ein in Fig. 5 dargestelltes beispielhaftes Flußdiagramm trachtet, welches Teil eines größeren Gesamtsystems ist. Bei diesem erläuternden Flußdiagramm werden zwei Variablen, VAL1 und VAL2, verglichen, und wenn sie gleich sind, werden sie addiert. In diesem Fall betrifft die erste Tätigkeit (Tätigkeit 1) die Bewegung des Wertes der Variablen VAL1 zum Register A. Die zweite Tätigkeit umfaßt die Bewegung des Wertes der Variablen VAL2 in ein Register B. Die Bedingung 1 umfaßt den Vergleich der Werte in den Registern A und B. Die Tätigkeit 3 umfaßt die Addition der Register A und B und das Speichern des Ergebnisses im Register C.

Bei der Herstellung einer integrierten Schaltung zur Ausführung der in Fig. 5 definierten Funktion bildet der KBSC die Flußdiagramm-Beschreibung des Verhaltens des Systems ab auf die Erfordernisse für die Verbindung zwischen Hardwarezellen untereinander. Die Hardwarezellen werden durch eine Systemsteuerung gesteuert, die sämtliche Steuersignale er zeugt. Es gibt zwei Arten von Variablen, die bei einer Systemsteuerung beteiligt sind:

(1) Eingangsvariablen: Diese werden durch Hardwarezellen erzeugt und/oder sind externe Eingangsgrößen für die Steuerung. Sie entsprechen Bedingungen in dem Flußdiagramm.
(2) Ausgangsvariablen: Diese werden durch die Systemsteuerung erzeugt und entsprechen Tätigkeiten in dem Flußdiagramm.

Fig. 6 erläutert die Ergebnisse der Abbildung des Flußdiagramms gemäß Fig. 5 auf Hardwarezellen. Die Tätigkeiten und die Bedingungen in dem Flußdiagramm werden für die Zellenauswahl und die Synthese der Daten- und Steuerpfade verwendet. Das VAL1-Register und VAL2-Register und die sich hiervon erstreckenden Datenpfade wurden bereits Tätigkeiten zugeordnet, die vor der Tätigkeit 1 in unserem Beispiel geschehen. Die Tätigkeit 1 bewirkt die Erzeugung des Datenregisters A. Auf ähnliche Weise bewirkt die Tätigkeit 2 die Zuordnung des Datenregisters B. Der Komparator wird als ein Ergebnis der Vergleichsoperation in Bedingung 1 zugeordnet. Die Vergleichsoperation wird durch 1) Auswahl einer Komparator zelle, 2) Abbildung des Eingangs der Komparatorzelle auf die Register A und B, 3) Erzeugung von Datenpfaden zur Verbindung des Komparators mit den Registern A und B und 4) Erzeugung von Eingangsvariablen, die "gleich", "größer als", und "kleiner als" fürdie Systemsteuerung entsprechen, durchgeführt. Auf ähnliche Weise bewirkt der Addiervorgang bei der Tätigkeit 3 die Auswahl der Addiererzelle, die Abbildung der Addiererparameter auf die Register, und die Erzeugung der Datenpfade.

Infolge dieser Vorgehensweise kann eine Blockliste für ein gegebenes Flußdiagramm erstellt werden. Diese Blockliste besteht aus einer System steuerung und so vielen anderen Blöcken, wie erforderlich sind, um die notwendigen Betriebsabläufe durchzuführen. Die Blöcke werden durch Da tenpfade verbunden, und die Blöcke werden durch die Systemsteuerung über Steuerpfade gesteuert. Diese Blöcke können auf die Zellen abgebildet werden, die aus einer Zellenbibliothek ausgewählt wurden, um eine Zellenliste herzustellen.

Interaktiver Flußdiagramm-Editor und Simulator

Die Erzeugung und Überprüfung des Flußdiagramms ist der erste Schritt bei der VLSI-Entwurfsmethode. Die Übertragung eines Algorithmus in ein äquivalentes Flußdiagramm wird mit dem Flußdiagrammeditor 21 (Fig. 3) durchgeführt. Die Überprüfung des editierten Flußdiagramms wird durch den Flußdiagramm-Simulator 22 durchgeführt. Der Flußdiagramm-Editor und -Simulator sind in eine Arbeitsumgebung zum interaktiven Editieren von Flußdiagrammen eingebettet, mit einem entwerferfreundlichen Interface.

EDSIM ist das Programm, welches den Flußdiagrammeditor 21 und den Flußdiagrammsimulator 22 enthält. Es stellt weiterhin Funktionen wie das Laden und Retten von Flußdiagrammen zur Verfügung. EDSIM erzeugt eine Zwischendatei, Zustandsliste genannt, für jedes Flußdiagramm. Diese Datei wird dann durch das PSCS verwendet, um eine Netzliste zu erzeugen.

Flußdiagramm-Editor

Der Flußdiagramm-Editor 21 ist ein Softwaremodul, welches zur Darstellung, Erzeugung und Editierung des Flußdiagramms verwendet wird. Dieses Modul wird durch das Flußdiagramm-Editierfenster, welches in Fig. 7 dargestellt ist, gesteuert. Zusammen mit Editierfunktionen stellt der Flußdiagramm- Editor auch eine Überprüfung von Entwurfsfehlern zur Verfügung.

Nachstehend erfolgt eine Beschreibung der Betriebsabläufe des Flußdiagramm- Editors. Die hauptsächlichen Editierfunktionen umfassen die Erzeugung, Editierung, und das Löschen von Zuständen, Bedingungen und Übergängen. Der Herstellungs-Betriebsablauf gestattet dem Entwerfer, einen neuen Zustand, eine neue Bedingung oder neue Übergänge einem Flußdiagramm hinzufügen. Das Editieren gestattet dem Entwerfer, die Position eines Zustands, einer Bedingung oder eines Übergangs zu ändern, und das Löschen gestattet dem Entwerfer, einen Zustand, eine Bedingung oder einen Übergang von dem momentanen Flußdiagramm zu entfernen. Zustände, die Tätigkeiten enthalten, sind durch Kästen dargestellt, Bedin gungen durch Diamanten, und Übergänge sind durch Linien mit Pfeilen dargestellt, welche die Richtung des Übergangs angeben.

Editiertätigkeiten erlauben es dem Entwerfer, Tätigkeiten jedem Kasten zuzuordnen. Diese Tätigkeiten bestehen aus Macronamen und Argumenten. Ein Beispiel für Argumente ist das Setzen und Löschen externer Signale. Eine Liste von Basismacros, die in der Macrobibliothek 23 verfügbar sind, ist in Tabelle 1 dargestellt.

Macro
Beschreibung
ADD (A, B, C)
C=A+B
SUB (A, B, C)	C=A-B
MULT (A, B, C)	C=A*B
DIV (A, B, C)	C=A div B
DECR (A)	A=A-1
INCR (A)	A=A+1
CLR (A)	A=0
REG (A, B)	B=A
CMP (A, B)	Vergleiche A mit B und setze EQ, LT, GT Signale
CMPO (A)	Vergleiche A mit O und setze EQ, LT, GT Signale
NEGATE (A)	A=NOT (A)
MOD (A, B, C)	C=A Modulus B
POW (A, B, C)	C=A ∧ B
DC2 (A, S1, S2, S3, S4)	Dekodiere A in S1, S2, S3, S4
EC2 (S1, S2, S3, S4, A)	Kodiere S1, S2, S3, S4 in A
MOVE (A, B)	B=A
CALL sub-flowchart (A, B, . . .)	Rufe ein Unter-Flußdiagramm. Übergib A, B, . . .
START (A, B, . . .)	Anfangszustand eines Unter-Flußdiagramms
STOP (A, B, . . .)	Endzustand eines Unter-Flußdiagramms

Der Flußdiagramm-Editor stellt auch eine grafische Anzeige des Flußdiagramms zur Verfügung, während der Flußdiagramm-Simulator das Flußdiagramm simuliert. Diese grafische Darstellung besteht aus Kästen, Diamanten und Linien, wie in Fig. 7 gezeigt ist. Diese werden alle auf dem Bildschirm gezeichnet und sehen aus wie ein traditionelles Flußdiagramm. Durch Anzeige des Flußdiagramms auf dem Bildschirm während der Simulation wird dem Entwerfer ermöglicht, das Flußdiagramm zur selben Zeit zu entwerfen und zu überprüfen.

Flußdiagramm-Simulator

Der Flußdiagramm-Simulator 22 ist ein zur Simulierung von Flußdiagrammen verwendetes Softwaremodul. Dieses Modul wird durch das in Fig. 8 gezeigte Simulatorfenster gesteuert. Der Flußdiagramm-Simulator simuliert die Übergänge zwischen Zuständen und Bedingungen in einem Flußdiagramm. Nachstehend erfolgt eine Aufstellung der Betriebsabläufe des Flußdiagramm- Simulators:

edit data - Ändere den Wert eines Registers oder Speichers.
set state - Setze den nächsten zu simulierenden Zustand.
set detail or summary display - Zeige summarische oder Detailinformation während der Simulation an.
set breaks - Setze einen Breakpoint (Unterbrechungspunkt).
clear breaks - Lösche alle Breakpoints.
show breaks - Zeige momentane Breakpoints an.
step - Stufenschritt durch einen Übergang.
execute - Ausführung des Flußdiagramms.
stop - Ausführung des Flußdiagramms anhalten.
history ON or history OFF - Aufzeichnung der Geschichte ein- oder ausschalten
cancel - Momentanen Betriebsablauf löschen
help - "Hilfe-"Anzeige darstellen
close - Simulatorfenster schließen.

Die Ergebnisse der Simulation werden innerhalb des Simulatorfensters angezeigt. Weiterhin verfolgt das Editor-Fenster das Flußdiagramm, während dieses simuliert wird. Diese Verfolgung des Flußdiagramms macht ein Editieren des Flußdiagramms einfach, wenn ein Fehler gefunden wird.

Zellenauswahl

Der Zellenauswähler 32 ist ein System auf Wissensbasis zur Auswahl eines Satzes optimaler Zellen aus der Zellenbibliothek 34, um ein VLSI-System zu implementieren. Die Auswahl gründet sich auf funktionale Beschreibungen in dem Flußdiagramm, wie sie durch die Macros angegeben sind, die jeder in dem Flußdiagramm dargestellten Tätigkeit zugeordnet sind. Die zur Implementierung eines VLSI-Systems ausgewählten Zellen hängen von Faktoren ab wie beispielsweise der Funktion der Zelle, der verwendeten Herstellungstechnologie, Leistungsbegrenzungen, Zeitverzögerungen und so weiter. Der Zellenauswähler verwendet eine Wissensbasis, die von VLSI- Entwurfsexperten erstellt wurde, um die Zellenauswahl durchzuführen.

Um ein VLSI-System aus einer Flußdiagramm-Beschreibung einer Benutzer anwendung zu entwerfen ist es erforderlich, die Funktionen in einem Flußdiagramm entsprechend Zellen aus einer Zellenbibliothek zuzuordnen. Diese Abbildung erfordert den Einsatz von Techniken für künstliche Intelligenz, da der Vorgang der Zellenauswahl kompliziert ist und auf der Grundlage einer Anzahl von Entwurfsparametern und Entwurfsbedingungen durchgeführt wird. Das für die Zellenauswahl eingesetzte Konzept ist analog dem Konzept, wie es beim Kompilieren von Software verwendet wird. Beim Kompilieren von Software wird eine Anzahl von Unterfunktionen aus Bibliotheken zusammengefügt (gelinkt). Beim Entwurf von VLSI-Systemen kann ein funktionales Macro auf eine Bibliothekszelle abgebildet werden.

Fig. 4 erläutert das Konzept der hierarchischen Zellenauswahl. Der Zellenauswahlvorgang wird in zwei Stufen durchgeführt.

(1) Auswahl funktionaler Macros,
(2) Auswahl geometrischer Zellen.

Ein Satz von Basismacros ist in Tabelle 1 dargestellt. Ein Macro entspricht einer Tätigkeit in dem Flußdiagramm. Als Beispiel kann der Vorgang der Addition von A und B und die Speicherung des Ergebnisses in C betrachtet werden. Diese Funktion wird auf das Additionsmacro ADD (X, Y, Z) abgebildet. Der Flußdiagramm-Editor und der Flußdiagramm-Simulator werden zum Zeichnen der Rechtecke, Diamanten und Linien des Flußdiagramms verwendet, um ein aus der Macrobibliothek 23 ausgewähltes Macro jeder in dem Flußdiagramm dargestellten Tätigkeit zuzuordnen, und um die Funktionen in Flußdiagrammen zu überprüfen. Das Flußdiagramm wird in eine Zwischenform (Zustandsliste) umgewandelt und dem Zellenauswähler als Eingangsgröße eingegeben.

Der Zellenauswähler verwendet ein auf Regeln basierendes Expertensystem zur Auswahl der geeigneten Zelle oder Zellen zur Durchführung jeder Tätigkeit. Wenn die Zellenbibliothek eine Anzahl von Zellen mit unterschiedlichen Geometrien zur Durchführung der durch das Macro spezifizierten Operation aufweist, dann kann eine geeignete Zelle auf der Grundlage von Faktoren wie beispielsweise Zellenfunktion, verwendete Herstellungstechnologie, Zeitverzögerung, Stromverbrauch, und so weiter ausgewählt werden.

Die Wissensbasis des Zellenauswählers 32 enthält Information (Regeln) in bezug auf:

(1) Auswahl von Macros
(2) Mischung zweier Macros
(3) Abbildung von Macros auf Zellen
(4) Mischung zweier Zellen
(5) Fehlerdiagnose.

Die voranstehende Information ist in der Wissensbasis 35 als Regeln ge speichert.

Zellenlistenerzeugung

Fig. 9 zeigt die Erzeugungsschritte für die Zellenliste. Der erste Schritt der Zellenlistenerzeugung ist die Transformation der Flußdiagramm- Beschreibung in eine Struktur, die durch den Zellenauswähler verwendet werden kann. Diese Struktur wird als Zustandsliste bezeichnet. Die Blockliste wird aus der Zustandsliste durch den Schlußfolgerungs mechanismus erzeugt. Die Blockliste enthält eine Liste der funktionalen Blöcke, die in der integrierten Schaltung verwendet werden sollen. Während dieser Stufe werden Regeln der folgenden Art angewendet.

- Bilde Argumente auf Datenpfade ab
- Bilde Tätigkeiten auf Macros ab
- Verbinde diese Blöcke.

Weiterhin sind auf diesem Niveau Regeln zum Optimieren und für die Fehler diagnose vorgesehen.

Der Zellenauswähler bildet die Blöcke auf Zellen ab, die aus der Zellen bibliothek 34 ausgewählt werden. Er wählt eine optimale Zelle für einen Block aus. Dies betrifft die Formulierung von Regeln zur Auswahl geeigneter Zellen aus der Zellenbibliothek. Vier Arten von Information werden für jede Zelle gespeichert. Diese sind:

(1) Information auf funktionalem Niveau: Beschreibung der Zelle auf dem Registerübertragungsniveau;
(2) Information auf dem Logikniveau: Beschreibung durch Flipflops und Tore (Gates);
(3) Information auf dem Schaltungsniveau: Beschreibung auf dem Transis torniveau;
(4) Information auf dem Layoutniveau: Festlegung auf dem Niveau der geometrischen Maske.

Die Attribute einer Zelle sind: Zellennamen, Beschreibung, Funktion, Breite, Höhe, Status, Technologie, minimale Verzögerung, typische Ver zögerung, maximale Verzögerung, Leistung, Datei, Entwerfer, Datum, Kommentar, und Inspektor.

Beim Zellenauswahlvorgang kann die voranstehende Information verwendet werden. Einige Parameter, die zur Abbildung vom Macros auf Zellen verwendet werden können, sind:

(1) Name des Macros
(2) Auszuführende Funktion,
(3) Komplexizität des Chips,
(4) Fabrikationstechnologie,
(5) zugelassene Verzögerungszeit,
(6) Leistungsverbrauch, und
(7) Bitgröße der Macro-Datenpfade.

Netzlistenerzeugung

Die Netzliste wird erzeugt, nachdem die Zellen durch PSCS ausgewählt wurden. PSCS verwendet ebenfalls die Macro-Definitionen zu Verbindung der Zellenanschlüsse mit anderen Zellen. PSCS verwendet die Zustands Übergangsinformation aus einer Zwischenform-Darstellung eines Flußdiagramms (also der Zustandsliste) zur Erzeugung einer Netzliste. PSCS enthält das folgende Wissen für die Netzlistenerzeugung:

1) Datenpfadsynthese,
2) Datenpfadoptimierung,
3) Macro-Definitionen,
4) Zellenbibliothek, und
5) Fehlernachweis und Fehlerkorrektur.

Die voranstehende Information wird in der Wissensbasis als Regeln gespeichert. Wissensingenieure helfen bei der Formulierung dieser Regeln durch ASIC-Entwurfsexperten. Die Macrobibliothek 23 und die Zellenbibliothek 34 sind in einer Datenbank (Datenbasis) von KBSC gespeichert. Von PSCS wird eine Anzahl von Operationen durchgeführt. Nachstehend erfolgt eine Beschreibung des oberen Niveaus der PSCS-Operationen:

(1) Lies die Zwischendatei des Flußdiagramms und Erzeuge eine Zustands liste.
(2) Momentaner Zusammenhang = Start
(3) Starte den Schlußfolgerungsmechanismus und lade die Regeln für den momentanen Zusammenhang.
(4) Führe abhängig vom momentanen Zusammenhang eine der folgenden Operationen durch:
- (a) Modifiziere die Zustandsliste für eine korrekte Implementierung.
- (b) Erzeuge Blockliste, Macroliste und Datenpfade.
- (c) Optimiere die Blockliste und die Datenpfadliste und führe Fehlerüberprüfungen durch.
- (d) Wandle Blöcke in Zellen um.
- (e) Optimiere die Zellenliste und führe Fehlerüberprüfungen durch.
- (f) Erzeuge die Netzliste.
- (g) Optimiere die Netzliste, führe Fehlerüberprüfungen durch, und gehe nach Beendigung zum Schritt 7.
(5) Wenn sich der momentane Zusammenhang geändert hat, lade neue Zusammen hangsregeln.
(6) Gehe nach 4.
(7) Gib Netzlistendatei und stf-Dateien aus und Stopp.

In den nachstehenden Abschnitten werden Operationen beschrieben, die im Schritt 4 angegeben sind. Die Regelsprache und die PSCS-Darstellung werden ebenfalls beschrieben.

Regelsprache

Die Regelsprache von PSCS ist so ausgewählt, daß sie deklarativ ist und das Regeleditieren erleichtert. Damit der Experte die Struktur der Wissensbasis versteht, stellt die Regelsprache Mittel zur Darstellung des Wissens zur Verfügung. Dies ermöglicht es, das Format der Datenstrukturen in der Regelbasis zu formulieren, und dies ermöglicht es dem Experten, hierauf Bezug zu nehmen und die verschiedenen von dem System verwendeten Strukturen zu verstehen. Beispielsweise kann der Experte den Aufbau der Verdrahtung analysieren und ihre Komponenten bestimmen. Der Experte kann dann diese Komponenten mit Regeln verbinden. Wenn ein neues Objekt definiert werden muß, kann dann der Experte eine neue Struktur deklarieren und eine existierende Struktur modifizieren, um diese mit der neuen Struktur zu verbinden. Auf diese Weise kann das Wachstum der Datenstrukturen besser durch den Experten visuell angezeigt werden. Dies wiederum hilft dem Entwerfer, Regeln zu aktualisieren und zu ergänzen.

Die folgenden Merkmale sind in der Regelsprache enthalten:

i) Wissensrepräsentation in Form einer Datensatzstruktur.
ii) Bedingte Ausdrücke in einem Vorgänger einer Regel.
iii) Die Möglichkeit zur Erzeugung und Zerstörung von Struktur bei Regeltätigkeiten.
iv) Das Zuordnungsstatement in der Tätigkeit einer Regel.
v) Die Möglichkeit zur Eingabe und Ausgabe bei Regeltätigkeiten.
vi) Die Bereitstellung der Möglichkeit zum Aufrufen von C-Funktionen von Regeltätigkeiten aus.

Das zu verwendende Regelformat ist wie nachstehend angegeben:

Schlußfolgerungsstrategie

Die Schlußfolgerungsstrategie basiert auf einem schnellen Musteranpassungs algorithmus. Die Regeln sind in einem Netzwerk gespeichert, und es ist vermieden, daß schrittweise durch die Regeln durchgegangen werden muß. Diese beschleunigt die Ausführung. Die Konfliktlösungsstrategie, die verwendet wird, basiert auf folgendem:

(1) Es wird die Regel ausgewählt, welche die jüngsten Daten enthält.
(2) Es wird die Regel ausgewählt, welche die komplexeste Bedingung auf weist.
(3) Es wird die zuerst deklarierte Regel ausgewählt.

Regel-Editor

PSCS stellt einen interaktiven Regel-Editor zur Verfügung, welcher es dem Experten ermöglicht, den Regelsatz zu aktualisieren. Die Regeln sind in einer Datenbasis gespeichert, so daß die Editierfähigkeiten des Datenbasispaketes zum Regel-Editieren verwendet werden können. Um diesen Vorgang durchzuführen, mit der Experte mit den verschiedenen Wissens strukturen und dem Schlußfolgerungsprozeß vertraut sein. Wenn dies nicht möglich ist, ist die Hilfe eines Wissensingenieurs erforderlich.

PSCS stellt ein Menue zur Verfügung, von welchem verschiedene Optionen gesetzt werden können. Es sind Einrichtungen zum Setzen verschiedener Fehlersuchmarken und von Anzeigeoptionen sowie für die Gesamtsteuerung von PSCS vorgesehen.

Es wird die Möglichkeit bereitgestellt, die von dem Benutzer erzeugte Blockliste zu retten und anzuzeigen. Die Blocklistenkonfiguration, die von dem Benutzer erzeugt wurde, kann in einer Datei gesichert und später mit einem Plotter gedruckt werden. Weiterhin kann die PSCS-Anzeige zurückgesetzt werden, um den Anzeigevorgang neu zu starten.

Beispielregeln für PSCS
Regel 1:
WENN	kein Block existiert
DANN @		erzeuge eine Systemsteuerung
Regel 2: @	WENN	ein Zustand existiert, der ein Macro aufweist UND dieses Macro noch nicht auf einen Block abgebildet ist
DANN @		finde ein korrespondierendes Macro in der Bibliothek und erzeuge einen Block für dieses Macro
Regel 3: @	WENN	ein Übergang zwischen zwei Zuständen existiert UND Macros in diesen Zuständen sind, die dasselbe Argument verwenden
DANN @		stelle eine Verbindung von einem dem ersten Macro entsprechenden Register zu einem dem zweiten Macro entsprechenden Register her
Regel 4: @	WENN	ein Register nur eine einzige Verbindung von einem anderen Register hat
DANN @		kombiniere diese Register zu einem einzigen Register
Regel 5: @	WENN	zwei Komparatoren vorgesehen sind UND Eingangsdatenbreiten dieselbe Größe aufweisen UND ein Eingang hiervon derselbe ist UND die Ausgänge der Komparatoren verwendet werden, um dieselbe Operation durchzuführen
DANN @		verbinde diese Komparatoren zu einem einzigen Komparator
Regel 6: @	WENN	Daten ohne ein Register vorliegen
DANN @		ordne ein Register für diese Daten zu
Regel 7: @	WENN	alle Blöcke miteinander verbunden wurden UND ein Block einige nichtverbundene Anschlüsse aufweist
DANN @		entferne den Block und seine Anschlüsse, oder gib eine Fehlermeldung aus
Regel 8: @	WENN	Speicher verwendet werden soll, aber hierfür kein Block erzeugt wurde
DANN @		erzeuge einen Speicherblock mit Daten, Adresse, Lese- und Schreibdaten und Steueranschlüssen
Regel 9: @	WENN	ein Register eine einzige Verbindung zu einem Zähler aufweist
DANN @		kombiniere das Register und den Zähler; entferne das Register und seine Anschlüsse
Regel 10: @	WENN	Verbindungen zu einem Anschluß eines Blocks von zahlreichen unterschiedlichen Blöcken existieren
DANN @		füge einen Multiplexer ein; entferne die Verbindungen zu den Anschlüssen und verbinde sie mit dem Eingang des Multiplexers; verbinde den Ausgang des Multiplexers mit dem Eingang des Blocks.

Zusätzliche Regeln befassen sich mit den folgenden Punkten:

- Entferne eine Zelle oder Zellen, die ersetzt werden kann bzw. können, durch Verwendung des Ausgangs einer anderen Zelle oder anderer Zellen
- verringere Multiplexer-Bäume
- verwende Fan-out von den Zellen, usw.

Entwurfsbeispiel für die Steuerung einer Verkaufsmaschine für Erfrischungsgetränke

Das folgende Beispiel erläutert, wie die voranstehend beschriebenen Merkmale der vorliegenden Erfindung bei dem Entwurf eines anwendungsspezifischen integrierten Schaltkreises (ASIC) verwendet werden. Bei diesem erläuternden Beispiel ist der ASIC zur Verwendung als eine Verkaufs maschinensteuerung ausgelegt. Die Verkaufsmaschinensteuerung empfängt jedes Mal ein Signal, wenn eine Münze in einer Münzenaufnahme abgelagert wurde. Der Münzenwert wird aufgezeichnet, und wenn Münzen empfangen wurden, die zusammen den richtigen Betrag ergeben, erzeugt die Steuerung ein Signal zur Abgabe eines Erfrischungsgetränks. Wenn Münzen empfangen werden, die zusammen mehr als die Kosten für das Erfrischungsgetränk ausmachen, gibt die Steuerung Wechselgeld in der richtigen Menge ab.

Das Muster für dieses Beispiel einer Verkaufsmaschinensteuerung ist ein Lehrbuchbeispiel zum Lehren des Entwurfs digitaler Systemsteuerungen. Vergleiche Fletcher, William I., An Engineering Approach to Digital Design, Prentice-Hall, Inc., S. 491-505. In diesem Lehrbuchbeispiel kann weitere Information bezüglich einer vollständigeren Erläuterung der Erfordernisse für diese Verkaufsmachinensteuerung erhalten werden, und zum Verständnis und zur Würdigung der komplexen Entwurfsvorgänge - vor der vorliegenden Erfindung - für den Entwurf der Hardware-Komponenten für eine Steuereinrichtung.

Fig. 10 erläutert ein Flußdiagramm für das Verkaufsmaschinensteuersystem. dieses Flußdiagramm würde in das KBSC-System von dem Benutzer durch den Flußdiagramm-Editor eingegeben werden. Zur kurzen Beschreibung des Flußdiagramms wird erläutert, daß die Steuerung ein das Vorliegen einer Münze anzeigendes Signal empfängt, wenn eine Münze in der Münzen aufnahme empfangen wird. State0 und Cond0 definieren einen Wartezustand, in welchem die Ablage einer Münze erwartet wird. Das Symbol CP (coin present) bezeichnet das Vorliegen einer Münze, und das Symbol !CP (coin not present) bezeichnet das Fehlen einer Münze. State1 und Cond1 bestimmen, wenn die Münze die Münzenaufnahme verlasen hat. Bei State20, nach Empfang einer Münze, veranlaßt der Macrobefehl ADD3.1 (lc, cv, sum) das System, lc (letzte Münze) von cv (coin value: Münzenwert) zu addieren, und das Ergebnis als Summe (sum) zu speichern. Der State21 zugeordnete Macrobefehl bewegt den Wert in dem Register sum auf cv. Das Macro CMP.1 bei State22 vergleicht den Wert von cv mit PR (Price: Preis des Erfrischungs getränks) und gibt Signale EQ, GT und LT zurück. Die Bedingung Cond2 überprüft das Ergebnis der Vergleichsoperation CMP.1. Wenn das Ergebnis "nicht größer als" (!GT.CMP.1) ist, dann überprüft die Bedingung Cond3, ob das Ergebnis "gleich" (EQ.CMP.1) ist. Ist das Ergebnis "ungleich" (!EQ.CMP.1), dann wird die Steuerung zum State0 zurückgeführt, wo die Ablage einer weiteren Münze erwartet wird. Ist Cond3 EQ, dann erzeugt State4 ein Steuersignal, um ein Erfrischungsgetränk abzugeben (droppop), und der Macrobefehl CLR.1(cv) setzt cv auf Null zurück, und erwartet einen weiteren Kunden.

Wenn die Gesamtmenge der angegebenen Münzen den Preis überschreitet, dann erzeugt State30 die Tätigkeit "Münzrückgabe" ("returncoin"). Zusätzlich verringert das Macro DECR.1 (cv) den Wert von cv um die Menge der zurück gegebenen Münze. Bei State31 werden cv und PR wiederum verglichen. Falls cv immer noch größer als PR ist, dann geht die Steuerung über zu State30 zur Rückgabe einer weiteren Münze. Die Bedingung Cod5 überprüft, ob das Ergebnis von CMP.2 gleich EQ ist, und führt entweder dazu, daß die Abgabe eines Getränks (droppop) "wahr" ist, oder daß zu State0 verzweigt wird, wo auf die Ablage einer weiteren Münze gewartet wird. Die den Zuständen (states) in Fig. 10 zugeordneten Macros entsprechen den voranstehend in Tabelle 1 definierten Macros und definieren die bestimmten Tätigkeiten, die in den jeweiligen Zuständen durchgeführt werden sollen.

Anhand A zeigt die Zwischendatei oder "Zustandsliste", die aus dem Flußdiagramm von Fig. 10 erzeugt wird. Diese Zustandsliste wird als Ausgangsgröße des EDSIM-Programms 20 erzeugt und als Eingangsgröße für das PSCS-Programm 30 (Fig. 3) verwendet.

Fig. 11 erläutert für jedes der in dem Flußdiagramm von Fig. 10 ver wendeten Macros die zugehörigen Hardware-Blöcke. Es wird deutlich, daß das Vergleichsmacro CMP (A, B) zur Erzeugung eines Registers zum Speichern des Wertes A führt, eines Registers zum Speichern des Wertes B, und eines Komparatorblocks, und weiterhin Steuerpfade zur Systemsteuerung erzeugt für die EQ-, LT- und GT-Signale, die als Ergebnis der Vergleichsoperation erzeugt wurden. Das Additionsmacro ADD (A, B, C) führt zur Erzeugung eines Registers für jeden der Eingangswerte A und B, eines Registers für den Ausgangswert C, und zur Erzeugung eines Addiererblocks. Das Macro DECR (A) führt zur Erzeugung eines Zählerblocks. Das PSCS-Programm 30 bildet jedes der im Flußdiagramm von Fig. 10 verwendete Macros auf die zugehörigen Hardware-Komponenten ab, und dies führt zur Erzeugung der in Fig. 12 dargestellten Hardware-Blöcke. Zur Erzeugung der dargestellten Blöcke hat sich das PSCS-Programm 30 auf die Regeln 1 und 2 der voranstehend angegebenen Beispielregeln verlassen.

Fig. 13 erläutert die Verbindung der Blöcke von Fig. 12 untereinander mit Datenpfaden und Steuerpfaden. Zur Abbildung der Daten- und Steuerpfade wurde die Regel 3 durch das Daten/Steuerpfad-Syntheseprogramm 31 verwendet.

Fig. 14 zeigt das Ergebnis der Optimierung des Schaltkreises durch Anwendung von Regel 4 zur Eliminierung redundanter Register. Als Ergebnis der Anwendung dieser Regel wurden die Register R2, R3, R7, R8, und R9 in Fig. 13 entfernt. Fig. 15 zeigt das Blockschaltbild nach weiterer Optimierung, bei welcher redundante Komparatoren vereinigt werden. Diese Optimierung wird in dem PSCS-Programm 30 durch Anwendung der Regel 5 er reicht.

Nachdem nun der Systemsteuerblock, die anderen erforderlichen Hardware- Blöcke und die Daten- und Steuerpfade für die integrierte Schaltung festgelegt wurden, erzeugt nunmehr das PSCS-Programm 30 eine Netzliste 15, welche diese Hardware-Komponenten und deren erforderliche Verbindungen untereinander definiert. Aus dieser Netzliste können die Maskendaten zur Erzeugung der integrierten Schaltung direkt unter Verwendung erhältlicher VLSI-CAD-Werkzeuge hergestellt werden.

Anhang A

name rpop;
data path @ic<0 : 5<, cv<0 : 5<, sum<0 : 5<, @pr<0 : 5<;

{
state4 : state0;
state30 : state21;
state21 : state22;
state20 : state21;

state0 :. lcp state0;
state0 :. cp state1;
state1 :. cp state1;
state1 :. lcp state20;
state22 :. GT.CMP.1 state30;
state22 :. IGT.CMP.1*EQ.CMP.1 state4;
state22 :. IGT.CMP.1*IEQ.CMP.1 state0;
state31 :. GT.CMP.2 state30;
state31 :. IGT.CMP.2*EQ.CMP.2 state4;
state31 :. IGT.CMP.2*IEQ.CMP. state0;

state30 :: returncoin;
state30 :: DECR.1(cv);
state4 :: droppop;
state4 :: CLR.1(cv);
state31 :: CMP.2(cv, pr);
state22 :: CMP.1(cv, pr);
state21 :: MOVE.1(sum, cv);
state20 :: ADD3.1(ic, cv, sum);
}

Claims

1. Rechnergestütztes (CAD) Entwurfssystem zum Entwerfen einer anwendungs spezifischen integrierten Schaltung (ASIC), dadurch gekennzeichnet, daß die anwendungsspezifische integrierte Schaltung direkt aus funktionalen Spezifikationen für die integrierte Schaltung entworfen wird mittels einer Eingangseinrichtung, die durch einen Benutzer betätigbar ist, um funktionale Spezifikationen für die integrierte Schaltung zu definieren, sowie einer rechnerbetätigten Einrichtung zur Übersetzung der funktionalen Spezifikationen in eine Definition auf strukturellem Niveau der integrierten Schaltung.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die funktionalen Spezifikationen aus einer Reihe von Tätigkeiten und Bedingungen bestehen, und daß die Definitionen auf dem strukturellen Niveau aus Blöcken und Verbindungen der Blöcke untereinander bestehen.

3. System nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabeeinrichtung eine Flußdiagramm-Editoreinrichtung zur Erzeugung eines Flußdiagramms umfaßt, welches Elemente aufweist, die eine Reihe von Tätigkeiten und Bedingungen repräsentieren, welche die funktionalen Spezifikationen für die integrierte Schaltung beschreiben.

4. System nach Anspruch 1, dadurch gekennzeichnet, daß die rechnerbetätigte Einrichtung eine Zellenbibliothek aufweist, die einen Satz erhältlicher Ic-Hardware-Zellen zur Durchführung von Tätigkeiten und Bedingungen definiert, sowie eine Zellenauswahleinrichtung zur Auswahl geeigneter Hardware-Zellen entsprechend den Blöcken der strukturellen Definition aus der Zellenbibliothek.

5. Rechnergestütztes Entwurfssystem zum Entwerfen einer applikations spezifischen integrierten Schaltung, dadurch gekennzeichnet, daß zum direkten Entwerfen aus funktionalen Spezifikationen eine Macrobibliothek vorgesehen ist, welche einen Satz möglicher Tätigkeiten und Bedingungen festlegt, sowie eine Eingabevorrichtung, die von einem Benutzer betätigbar ist, um funktionale Spezifikationen für die integrierte Schaltung festzulegen, wobei die funktionalen Spezifikationen aus einer Reihe von Tätigkeiten und Bedingungen bestehen und die Eingabeeinrichtung eine Einrichtung aufweist, die es dem Benutzer gestattet, für jede Tätigkeit und Bedingung in der definierten Reihe von Tätigkeiten und Bedingungen ein Macro festzulegen, welches aus der Macrobibliothek ausgewählt ist, und daß eine Zellenbibliothek vorgesehen ist, die einen Satz erhältlicher IC-Hardware-Zellen zur Durchführung von Tätigkeiten und Bedingungen definiert, sowie eine Zellenauswahleinrichtung zur Auswahl geeigneter Hardware-Zellen zur Durchführung der Tätigkeit oder Bedingung, die durch das bestimmte Macro definiert ist, aus der Zellenbibliothek für jedes durch die Spezifikations einrichtung festgelegte Macro.

6. System nach Anspruch 5, dadurch gekennzeichnet, daß die Zellenauswahl einrichtung eine Wissensbasis umfaßt, welche Regeln zur Auswahl von Hardware-Zellen aus der Zellenbibliothek enthält, sowie eine Schluß folgerungsmechanismus-Einrichtung zur Auswahl geeigneter Hardware-Zellen aus der Zellenbibliothek in Übereinstimmung mit den Regeln der Wissensbasis.

7. System nach Anspruch 5, dadurch gekennzeichnet, daß die Eingabeeinrichtung eine Flußdiagramm-Editoreinrichtung zur Erzeugung eines Flußdiagramms aufweist, welches die Reihe von Aktionen und Bedingungen repräsentierende Elemente aufweist.

8. System nach Anspruch 7, dadurch gekennzeichnet, daß zusätzlich eine Flußdiagramm-Simulatoreinrichtung zum Simulieren der in dem Flußdiagramm definierten Funktionen vorgesehen ist, um so dem Benutzer zu ermöglichen, den Betriebsablauf der integrierten Schaltung zu überprüfen.

9. System nach Anspruch 5, dadurch gekennzeichnet, daß die Eingabeeinrichtung eine Einrichtung zum Empfang einer Benutzereingabe einer Liste aufweist, welche die Reihe von Tätigkeiten und Bedingungen definiert.

10. System nach Anspruch 5, dadurch gekennzeichnet, daß weiterhin eine Datenpfad-Erzeugereinrichtung vorgesehen ist, welche mit der Zellenauswahl einrichtung zur Erzeugung von Datenpfaden für die Hardware-Zellen zusammenarbeitet, welche durch die Zellenauswahleinrichtung ausgewählt wurden.

11. System nach Anspruch 10, dadurch gekennzeichnet, daß die Datenpfad- Erzeugereinrichtung eine Wissensbasis umfaßt, welche Regeln zur Auswahl von Datenpfaden zwischen Hardware-Zellen enthält, und eine Schlußfolgerungsmechanismus-Einrichtung zur Auswahl von Datenpfaden zwischen den durch die Zellenauswahleinrichtung ausgewählten Hardware- Zellen aufweist in Übereinstimmung mit den Regeln der Wissensbasis und den Argumenten der angegebenen Macros.

12. System nach Anspruch 10, dadurch gekennzeichnet, daß weiterhin eine Steuergeneratoreinrichtung zur Erzeugung einer Steuerung und von Steuerpfaden für die von der Zellenauswahleinrichtung ausgewählten Hardwarezellen vorgesehen ist.

13. System nach Anspruch 5, dadurch gekennzeichnet, daß eine Netzlisten generatoreinrichtung vorgesehen ist, welche mit der Zellenauswahleinrichtung zusammenwirkt, um als Ausgangsgröße des Systems eine Netzliste zu erzeugen, welche die Hardwarezellen definiert, die erforderlich sind, um die funktionalen Erfordernisse der integrierten Schaltung und die Verbindungen in dieser bereit zu stellen.

14. System nach Anspruch 13, dadurch gekennzeichnet, daß weiterhin eine Maskendatengeneratoreinrichtung zur Erzeugung der Maskendaten, die zur Herstellung einer integrierten Schaltung mit den spezifizierten funktionalen Erfordernissen erforderlich sind, von der Netzliste vorgesehen ist.

15. Rechnergestütztes Entwurfssystem zum Entwerfen einer applikationsspezifischen integrierten Schaltung, dadurch gekennzeichnet, daß zum direkten Entwerfen der Schaltung von einem Flußdiagramm, welches die funktionalen Erfordernisse der integrierten Schaltung festlegt, eine Macrobibliothek vorgesehen ist, welche einen Satz möglicher Tätigkeiten und Bedingungen definiert, eine Flußdiagramm-Editiereinrichtung, welche von einem Benutzer betätigbar ist, um ein Flußdiagramm zu erzeugen, welches Tätigkeiten und Bedingungen repräsentierende Elemente aufweist, wobei die Flußdiagramm-Editiereinrichtung eine Macro-Spezi fizierungseinrichtung aufweist, um dem Benutzer zu gestatten, für jede in dem Flußdiagramm repräsentierte Tätigkeit oder Bedingung ein Macro zu spezifizieren, welches aus der Macrobibliothek ausgewählt ist, eine Zellenbibliothek, welche einen Satz erhältlicher IC-Hardwarezellen zur Durchführung von Tätigkeiten und Bedingungen definiert, eine Zellenauswahleinrichtung zur Auswahl, aus der Zellenbibliothek für jedes spezifizierte Macro, geeigneter Hardwarezellen zur Durchführung der Tätigkeit oder Bedingung, welche durch das spezifizierte Macro definiert ist, und eine Datenpfadgeneratoreinrichtung, welche mit der Zellenauswahleinrichtung zusammenwirkt, um Datenpfade für die durch die Zellenauswahleinrichtung ausgewählten Hardwarezellen zu erzeugen.

16. System nach Anspruch 15, dadurch gekennzeichnet, daß die Zellenaus wahleinrichtung eine Wissensbasis aufweist, welche Regeln zur Auswahl von Hardwarezellen aus der Zellenbibliothek enthält, und eine Schlußfolgerungsmechanismuseinrichtung, um geeignete Hardwarezellen aus der Zellenbibliothek in Übereinstimmung mit den Regeln der Wissensbasis auszuwählen, und daß die Datenpfadgeneratoreinrichtung eine Wissensbasis umfaßt, welche Regeln zur Auswahl von Datenpfaden zwischen Hardwarezellen enthält, sowie eine Schlußfolgerungsmechanismus einrichtung zur Auswahl von Datenpfaden zwischen Hardwarezellen, die durch die Zellenauswahleinrichtung ausgewählt wurden, in Übereinstimmung mit den Regeln der Wissensbasis und den Argumenten der spezifizierten Macros.

17. System nach Anspruch 15, dadurch gekennzeichnet, daß weiterhin eine Steuergeneratoreinrichtung zur Erzeugung einer Steuerung und von Steuerpfaden für die von der Zellenauswahleinrichtung ausgewählten Hardwarezellen vorgesehen ist.

18. Rechnergestütztes Entwurfsystem für den Entwurf einer applikations spezifischen integrierten Schaltung, dadurch gekennzeichnet, daß zum direkten Entwurf der Schaltung aus einem Flußdiagramm, welches die funktionalen Erfordernisse der integrierten Schaltung festlegt, eine Flußdiagramm-Editiereinrichtung vorgesehen ist, welche durch einen Benutzer betätigbar ist, um ein Flußdiagramm zu erzeugen, welches Tätigkeiten repräsentierende Kästen aufweist, Bedingungen repräsentierende Diamanten, und Übergänge zwischen Tätigkeiten und Bedingungen repräsentierende Linien mit Pfeilen, und eine Einrichtung umfaßt, um für jeden Kasten oder Diamanten eine bestimmte Tätigkeit oder Bedingung, welche durchgeführt werden soll, zu spezifizieren, weiterhin eine Zellenbibliothek vorgesehen ist, welche einen Satz erhältlicher IC-Hardwarezellen zur Durchführung von Tätigkeiten und Bedingungen definiert, eine Wissensbasis, welche Regeln zur Auswahl von Hardwarezellen aus der Zellenbibliothek und zur Erzeugung von Daten- und Steuerpfaden für Hardwarezellen enthält, und eine Experten systemeinrichtung, welche mit der Wissensbasis betreibbar ist, um das durch die Flußdiagramm-Editiereinrichtung definierte Flußdiagramm in einer Netzliste zu übersetzen, welche die erforderlichen Hardwarezellen und die Daten- und Steuerpfade definiert, die in einer integrierten Schaltung erforderlich sind, welche die spezifizierten funktionalen Anforderungen erfüllt.

19. System nach Anspruch 18, dadurch gekennzeichnet, daß eine Maskendaten generatoreinrichtung zur Erzeugung der Maskendaten, die zur Herstellung einer integrierten Schaltung mit den spezifizierten funktionalen Anforderungen erforderlich sind, von der Netzliste vorgesehen ist.

20. Rechnergestütztes Entwurfsverfahren zum Entfernen einer applikations spezifischen integrierten Schaltung, welche eine gewünschte Funktion durchführt, gekennzeichnet durch folgende Schritte:
Speichern eines Satzes von Definitionen möglicher Tätigkeiten und Be dingungen;
Speichern von Daten, welche einen Satz verfügbarer IC-Hardwarezellen zur Durchführung der Tätigkeiten und Bedingungen, die in dem gespeicherten Satz definiert sind, beschreiben;
Beschreiben einer Reihe von Tätigkeiten und Bedingungen für eine vorgeschlagene applikationsspezifische integrierte Schaltung;
Angabe einer der gespeicherten Definitionen, welche der gewünschten durchzuführenden Tätigkeit oder Bedingung entspricht, für jede beschriebene Tätigkeit und Bedingung der Reihe; und
Auswahl einer korrespondierenden IC-Hardwarezelle zur Durchführung der gewünschten Funktion der applikationsspezifischen integrierten Schaltung aus den gespeicherten Daten für jede der spezifizierten Definitionen.

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Schritt der Auswahl einer Hardwarezelle den Schritt der Anwendung eines Satzes von in einer Wissensbasis gespeicherten Zellenauswahlregeln auf die spezifizierte Definition der durchzuführenden Tätigkeit oder Bedingung umfaßt.

22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß der weitere Schritt der Erzeugung von Datenpfaden für die ausgewählten IC-Hard warezellen vorgesehen ist.

23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß der Schritt der Erzeugung von Datenpfaden die Anwendung eines Satzes von Datenpfadregeln, die in einer Wissensbasis gespeichert sind, auf die ausgewählten Zellen umfaßt sowie hieraus die Erzeugung von Daten pfaden.

24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß der weitere Schritt der Erzeugung von Steuerpfaden für die ausgewählten IC- Hardwarezellen vorgesehen ist.

25. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der weitere Schritt der Erzeugung einer Netzliste vorgesehen ist, welche die Hardwarezellen definiert, die erforderlich sind, um die gewünschte Funktion der integrierten Schaltung durchzuführen, und die hierfür erforderlichen Zwischenverbindungen definiert, für die ausgewählten IC-Hardwarezellen.

26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß von der Netz liste die Maskendaten erzeugt werden, welche erforderlich sind, um eine integrierte Schaltung mit der gewünschten Funktion herzustellen.

27. Ein auf Wissen basierendes Entwurfsverfahren zum Entfernen einer app likationsspezifischen integrierten Schaltung, die eine gewünschte Funktion durchführt, mit folgenden Schritten:
Speichern eines Satzes von Macros, welche mögliche Tätigkeiten und Bedingungen definieren, in einer Macrobibliothek;
Speichern eines Satzes erhältlicher IC-Hardwarezellen zur Durchführung der Tätigkeiten und Bedingungen in einer Zellenbibliothek;
Speichern eines Satzes von Regeln zur Auswahl von Hardwarezellen aus der Zellenbibliothek zur Durchführung der Tätigkeiten und Bedingungen, welche durch die gespeicherten Macros definiert sind, in einer Wissens basis;
Beschreibung einer Reihe von Tätigkeiten und Bedingungen, welche die von der integrierten Schaltung auszuführende Funktion tragen, für eine vorgeschlagene applikationsspezifische integrierte Schaltung;
Spezifizierung eines Macros, welches aus der Macrobibliothek ausgewählt ist, das der Tätigkeit oder Bedingung entspricht, für jede beschreibende Tätigkeit oder Bedingung der Reihe; und
Anwendung von Regeln der Wissensbasis auf die spezifizierten Macros, um aus der Zellenbibliothek die Hardwarezellen auszuwählen, welche zur Durchführung der gewünschten Funktion der applikationsspezifischen integrierten Schaltung erforderlich sind.

28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß der Schritt der Beschreibung einer Reihe von Tätigkeiten und Bedingungen die Erzeugung eines Flußdiagramms umfaßt, welches Elemente aufweist, die Tätigkeiten und Bedingungen darstellen.

29. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß weiterhin folgende Schritte vorgesehen sind:
Speichern eines Satzes von Regeln zur Erzeugung von Datenpfaden zwischen Hardwarezellen in einer Wissensbasis und
Anwendung von Regeln der Wissensbasis auf die spezifizierte Einrichtung, um Datenpfade für die ausgewählten Hardwarezellen zu schaffen.

30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, daß weiterhin die Schritte der Erzeugung einer Steuerung und der Erzeugung von Steuerpfaden für die ausgewählten Hardwarezellen vorgesehen sind.