DE3889271T2

DE3889271T2 - Korrelationsentzerrungsschaltung, wirkbar in niedriegem Frequenzbereich.

Info

Publication number: DE3889271T2
Application number: DE3889271T
Authority: DE
Inventors: Shoichi C O Nec Corp Mizoguchi
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1987-09-22
Filing date: 1988-09-22
Publication date: 1994-12-08
Anticipated expiration: 2008-09-23
Also published as: EP0309250B1; DE3889271D1; CA1278347C; US4908838A; EP0309250A3; JPH0586093B2; AU2249588A; EP0309250A2; AU607881B2; JPH01157133A

Description

Ausgangssituation der Erfindung

Die Erfindung betrifft eine Korrelationsdetektionsschaltung zur Verwendung in einem adaptiven Entzerrersystem und insbesondere eine Korrelationsdetektionsschaltung zur Verwendung in einem adaptiven Entzerrersystem für ein digitales Funkübertragungssystem.
Im allgemeinen wird einem adaptiven Entzerrersystem des beschriebenen Typs über einen Übertragungsweg ein empfangenes Signal zugeführt, das mit einer bestimmten Schrittgeschwindigkeit moduliert worden ist. Das empfangene Signal trägt eine durch ein Bezugstaktsignal digitalisierte Übertragungsdatenfolge. Das Bezugstaktsignal hat eine Bezugstaktfrequenz, die gleich der Schrittgeschwindigkeit ist. Die Modulation kann zum Beispiel die Quadraturamplitudenmodulation (QAM) sein. Das empfangene Signal weist eine Wellenform auf, die einer Verzerrung unterliegt, welche sich aus der Verschlechterung einer Charakteristik auf dem Übertragungsweg und einer Unterbrechung im Übertragungsweg ergibt. Das adaptive Entzerrersystem dient, wie dem Fachmann bekannt ist, zur Entzerrung der Wellenformverzerrung.
Ein adaptives Entzerrersystem wird in der US-PS-4 453 256 offenbart, erteilt an T. Ryu und zediert an den gegenwärtigen Zessionar. Nach Ryu weist das adaptive Entzerrersystem ein Transversalfilter, das als Reaktion auf mehrere steuerbare Abgriffverstärkungen aus dem empfangenen Signal ein entzerrtes Signal herausfiltert, sowie einen Demodulator auf, um das entzerrte Signal zu einem reproduzierten Taktsignal, einer reproduzierten Datenfolge und einem digitalen Fehlersignal zu demodulieren. Das reproduzierte Taktsignal ist eine Reproduktion des Bezugstaktsignals. Die reproduzierte Datenfolge ist eine Reproduktion der Übertragungsdatenfolge. Das digitale Fehlersignal steht in Beziehung zu der reproduzierten Datenfolge.
Das adaptive Entzerrersystem weist ferner eine Verstärkungssteuerungsschaltung auf, die als Antwort auf das reproduzierte Taktsignal, die reproduzierte Datenfolge und das digitale Fehlersignal die steuerbaren Abgriffverstärkungen unter Anwendung eines Entzerrungsalgorithmus steuert. Der Entzerrungsalgorithmus ist zum Beispiel ein Zwangsnullabgleich- (ZF-) Algorithmus. Die Verstärkungssteuerungsschaltung weist eine Korrelationsdetektionsschaltung und eine Integrationsschaltung auf.
Die Korrelationsdetektionsschaltung weist eine Verzögerungsschaltung und eine Exklusiv-Logikschaltung auf. Die Verzögerungsschaltung dient zur Verzögerung der reproduzierten Datenfolge und des digitalen Fehlersignals, um synchron zu dem reproduzierten Taktsignal eine verzögerte Datenfolge und ein verzögertes Fehlersignal zu erzeugen. Die Verzögerungsschaltung weist mehrere Flipflops auf. Die verzögerte Datenfolge, das verzögerte Fehlersignal, die reproduzierte Datenfolge und das digitale Fehlersignal werden der Exklusiv-Logikschaltung in Form von mehreren Eingangssignalen zugeführt. Die Exklusiv- Logikschaltung dient zur Ausführung einer logischen Exklusiv- Operation an den Eingangssignalen, um mehrere Korrelationssignale zu erzeugen, welche die Kreuzkorrelation zwischen der reproduzierten Datenfolge und dem digitalen Fehlersignal repräsentieren. Die Exklusiv-Logikschaltung weist mehrere Exklusiv-Logikglieder auf. Jedes der Exklusiv-Logikglieder ist entweder eine Exklusiv-ODER-Schaltung oder ein Exklusiy-NOR- Schaltung. Die Integrationsschaltung dient zur Integration der Korrelationssignale, um mehrere integrierte Signale als steuerbare Abgriffverstärkungen zu erzeugen.
Im allgemeinen wird eine herkömmliche Korrelationsdetektionsschaltung entweder als integrierter Schaltkreis (IC) oder als großintegrierter Schaltkreis (LSI) implementiert. Der IC und der LSI weisen jeweils mehrere komplementäre Metalloxidhalbleiter-(CMOS-)Schaltkreise auf. Der Grund dafür ist, daß jeder CMOS-Schaltkreis einen niedrigen Leistungsbedarf hat. Die maximale CMOS-Arbeitsgeschwindigkeit des CMOS-Schaltkreises liegt jedoch bei etwa fünfundreizig Megahertz und ist niedriger als bei anderen Schaltkreisen, z. B. bei einer Stromübernahmeschaltung (CML-Schaltung). Daher kann die herkömmliche Korrelationsdetektionsschaltung in dem adaptiven Entzerrersystem, dem das empfangene Signal mit einer höheren Schrittgeschwindigkeit als der maximalen CMOS-Arbeitsgeschwindigkeit zugeführt wird, nicht eingesetzt werden, wenn die herkömmliche Korrelationsdetektionsschaltung die CMOS-Schaltkreise aufweist. In Anbetracht der Tatsache, daß das adaptive Entzerrersystem z. B. für eine Vier-mal-vier-Quadraturamplitudenmodulation, d. h. eine 16-QAM ausgelegt ist und mit dem empfangenen Signal mit einer Bitübertragungsgeschwindigkeit von zweihundert Megabit pro Sekunde gespeist wird, ist die Schrittgeschwindigkeit gleich fünfzig Megahertz und liegt damit höher als die maximale CMOS-Arbeitsgeschwindigkeit. In diesem Falle muß die herkömmliche Korrelationsdetektionsschaltung aus diskreten integrierten Schaltkreisen bestehen, von denen jeder mehrere CML-Schaltungen aufweist. Infolgedessen ist die herkömmliche Korrelationsdetektionsschaltung insofern unvorteilhaft, als eine kompakte Ausführung der herkömmlichen Korrelationsdetektionsschaltung sowie ein niedriger Leistungsbedarf unmöglich zu erreichen sind.

Zusammenfassung der Erfindung

Eine Aufgabe der Erfindung besteht darin, eine Korrelationsdetektionsschaltung zu schaffen, die durch einen Schaltungsaufbau gebildet werden kann, der CMOS-Schaltkreise aufweist.
Eine weitere Aufgabe der Erfindung besteht darin, eine Korrelationsdetektionsschaltung des beschriebenen Typs zu schaffen, die für ein adaptives Entzerrersystem mit einer höheren Schrittgeschwindigkeit als der maximalen CMOS-Arbeitsgeschwindigkeit geeignet ist.
Eine weitere Aufgabe der Erfindung besteht darin, eine Korrelationsdetektionsschaltung des beschriebenen Typs zu schaffen, die ohne Verminderung der Entzerrungsfähigkeit arbeiten kann, wenn bei der Erzeugung steuerbarer Abgriffverstärkungen in einem Transversalfilter des adaptiven Entzerrersystems ein Zwangsnullabgleich-Algorithmus angewendet wird.
Eine weitere Aufgabe der Erfindung besteht darin, eine Korrelationsdetektionsschaltung des beschriebenen Typs zu schaffen, wobei es möglich ist, die Korrelationsdetektionsschaltung mit kleinen Abmessungen und einem niedrigen Leistungsbedarf auszulegen.
Eine Korrelationsdetektionsschaltung, auf welche die vorliegende Erfindung anwendbar ist, dient zur Verwendung in einem adaptiven Entzerrersystem mit einem Transversalfilter, um als Reaktion auf mehrere steuerbare Abgriffverstärkungen aus einem empfangenen Signal ein entzerrtes Signal heraus zufiltern, und einem Demodulator, um das entzerrte Signal zu einem reproduzierten Taktsignal, einer reproduzierten Datenfolge und einem digitalen Fehlersignal zu demodulieren. Das empfangene Signal trägt eine durch ein Bezugstaktsignal digitalisierte Übertragungsdatenfolge. Das reproduzierte Taktsignal ist eine Reproduktion des Bezugstaksignals. Die reproduzierte Datenfolge ist eine Reproduktion der Übertragungsdatenfolge. Das digitale Fehlersignal steht in Beziehung zu der reproduzierten Datenfolge. Die Korrelationsdetektionsschaltung weist eine logische Operationsausführungseinrichtung zum Ausführen einer logischen Exklusiv-Operation an mehreren Eingangssignalen auf, die aus dem reproduzierten Taktsignal, der reproduzierten Datenfolge und dem digitalen Fehlersignal abgeleitet werden, um mehrere Korrelationssignale zu erzeugen, welche die Kreuzkorrelation zwischen der reproduzierten Datenfolge und dem digitalen Fehlersignal repräsentieren und gemeinsam bei der Steuerung der steuerbaren Abgriffverstärkungen verwendet werden. Erfindungsgemäß weist die Korrelationsdetektionsschaltung eine Teilereinrichtung zur Frequenzteilung des reproduzierten Taktsignals und zur Erzeugung eines geteilten Taktsignals sowie einen mit der Teilereinrichtung gekoppelten und auf das digitale Fehlersignal und die reproduzierte Datenfolge ansprechenden Serien-Parallel-Umsetzer auf, der das digitale Fehlersignal und die reproduzierte Datenfolge synchron zum geteilten Taktsignal in die Eingangssignale umwandelt.

Kurze Beschreibung der Zeichnungen

Fig. 1 zeigt ein Blockschaltbild eines adaptiven Entzerrersystems, auf welches die vorliegende Erfindung anwendbar ist;
Fig. 2 zeigt ein Blockschaltbild einer herkömmlichen Korrelationsdetektionsschaltung;
Fig. 3 zeigt ein Blockschaltbild einer Korrelationsdetektionsschaltung nach einem ersten Ausführungsbeispiel der Erfindung;
Fig. 4 zeigt ein Impulsdiagramm zur Beschreibung einer Operation, die von einem Serien-Parallel-Umsetzer in der in Fig. 3 dargestellten Korrelationsdetektionsschaltung ausgeführt wird;
Fig. 5 zeigt ein Blockschaltbild einer Korrelationsdetektionsschaltung nach einem zweiten Ausführungsbeispiel der Erfindung; und
Fig. 6 zeigt ein Blockschaltbild einer modifizierten Korrelationsdetektionsschaltung, zu der die in Fig. 5 dargestellte Korrelationsdetektionsschaltung abgewandelt wird.

Beschreibung der bevorzugten Ausführungsbeispiele

Zum besseren Verständnis der Erfindung wird zunächst unter Bezugnahme auf Fig. 1 ein adaptives Entzerrersystem beschrieben. Das adaptive Entzerrersystem wird mit einem empfangenen Signal IN in einem Zwischenfrequenzband gespeist. Es wird angenommen, daß das empfangene Signal IN einer Vier-malvier-Quadraturamplitudenmodulation (16-QAM) mit einer vorgegebenen Schrittgeschwindigkeit unterworfen wird. Die vorgegebene Schrittgeschwindigkeit ist z. B. gleich fünfzig Megahertz. Das empfangene Signal IN ist mit einer durch ein Bezugstaktsignal digitalisierten Übertragungsdatenfolge moduliert oder trägt diese Datenfolge. Das Bezugstaktsignal hat eine Bezugstaktfrequenz, die gleich der vorgegebenen Schrittgeschwindigkeit ist.
Das adaptive Entzerrersystem weist ein Transversalfilter 20 auf, um als Reaktion auf mehrere steuerbare Abgriffverstärkungen, die durch C(-1), C(O) und C(+1) spezifiziert werden können, aus dem empfangenen Signal IN ein entzerrtes Signal OUT herauszufiltern. Das entzerrte Signal OUT wird ebenso wie das empfangene Signal IN der Vier-mal-vier-Quadraturamplitudenmodulation unterworfen, ist aber durch das Transversalfilter 20 entzerrt. Das dargestellte Transversalfilter 20 weist drei Abgriffe auf. Von den drei Abgriffen kann ein zentraler Abgriff als mittlerer oder erster Abgriff 21 bezeichnet werden. Die übrigen Abgriffe sind auf der linken bzw. der rechten Seite des mittleren Abgriffs 21 abgebildet und können als zweiter Abgriff 22 bzw. als dritter Abgriff 23 bezeichnet werden. Der zweite und der dritte Abgriff 22 und 23 können als erster und als zweiter zusätzlicher Abgriff bezeichnet werden.
Zwischen dem zweiten und dem ersten Abgriff 22 und 21 bzw. zwischen dem ersten und dem dritten Abgriff 21 und 23 sind die erste bzw. die zweite Verzögerungseinheit 26 bzw. 27 angeordnet. Die erste und die zweite Verzögerungseinheit 26 und 27 erzeugen jeweils eine Verzögerung, die im wesentlichen gleich dem reziproken Wert der Schrittgeschwindigkeit ist. Das empfangene Signal IN wird an den zweiten Abgriff 22 als erstes zusätzliches Abgriffsignal übergeben und nacheinander von der ersten und der zweiten Verzögerungseinheit 26 und 27 verzögert, um daraus ein mittleres Abgriffsignal bzw. ein zweites zusätzliches Abgriffsignal zu erzeugen, die dem ersten bzw. dem dritten Abgriff 21 bzw. 23 zugeführt werden.
Angenommen, der zweite, der erste und der dritte Abgriff 22, 21 und 23 seien unter Berücksichtigung der aufeinanderfolgenden Verzögerungen durch fortlaufende Nummern (-1), 0 bzw. (+1) spezifiziert. In diesem Zusammenhang kann das erste zusätzliche Abgriffsignal, das am (-1)-Abgriff 22 erscheint, durch S(-1) spezifiziert werden. Ebenso können das mittlere bzw. das zweite zusätzliche Abgriffsignal durch S(0) bzw. S(+1) spezifiziert werden.
Da das empfangene Signal IN, wie bereits erwähnt, der Quadraturamplitudenmodulation unterworfen wird, weist das empfangene Signal IN eine gleichphasige und eine um 90º phasenverschobene Komponente auf. Die gleichphasige und die um 90º phasenverschobene Komponente werden unter Bezugnahme auf das mittlere Abgriffsignal S(0) individuell verarbeitet. Genauer gesagt, das erste zusätzliche Abgriffsignal S(-1) wird an ein erstes gleichphasiges Multiplizierglied 31 und ein erstes um 90º phasenverschobenes Multiplizierglied 32 übergeben. Das zweite zusätzliche Abgriffsignal S(+1) wird an ein zweites gleichphasiges Multiplizierglied 33 und ein zweites um 90º phasenverschobenes Multiplizierglied 34 in einer später zu beschreibenden Weise übergeben. Das mittlere Abgriffsignal S(0) wird allein an ein mittleres gleichphasiges Multiplizierglied 35 übergeben, da im mittleren Abgriffsignal S(0) keine um 90º phasenverschobene Komponente vorhanden ist. Jedes der Multiplizierglieder 31 bis 35 kann als Wichtungsschaltung bezeichnet werden.
Die steuerbaren Abgriffverstärkungen C(0), C(-1) und C(+1) werden durch eine Verstärkungssteuerungsschaltung 38 erzeugt, wie weiter unten ausführlich beschrieben wird. Die steuerbaren Abgriffverstärkungen C(0), C(-1) und C(+1) können als mittleres komplexes Steuersignal bzw. als erstes und zweites komplexes Steuersignal bezeichnet werden. Das mittlere komplexe Steuersignal C(0) besteht nur aus einem Realteil und wird daher in Fig. 1 durch r(0) dargestellt. Andererseits bestehen das erste und das zweite komplexe Steuersignal C(-1) und C(+1) jeweils aus einem Realteil und einem Imaginärteil, die durch r bzw. d dargestellt werden. In Fig. 1 wird das erste komplexe Steuersignal C(-1) durch eine Kombination von r(- 1) und d(-1) spezifiziert, während das zweite komplexe Steuersignal C(+1) durch eine Kombination durch r(1) und d(1) spezifiziert wird.
Wie in Fig. 1 dargestellt, werden der Real- bzw. der Imaginärteil r(-1) bzw. d(-1) des ersten komplexen Steuersignals C(-1) von der Verstärkungssteuerungsschaltung 38 an das erste gleichphasige bzw. das zweite um 90º verschobene Multiplizierglied 31 bzw. 32 übergeben. Ebenso werden der Realbzw. der Imaginärteil r(1) bzw. d(1) des zweiten komplexen Steuersignals C(+1) an das zweite gleichphasige bzw. das zweite um 90º phasenverschobene Multiplizierglied 33 bzw. 34 übergeben. Das mittlere komplexe Steuersignal C(0) oder r(0) wird in der üblichen Weise dem mittleren gleichphasigen Multiplizierglied 35 zugeführt.
Das erste gleichphasige und das erste um 90º phasenverschobene Multiplizierglied 31 bzw. 32 speisen das erste und das zweite Addierglied 41 bzw. 42 mit einer ersten gesteuerten gleichphasigen Komponente S'(-1) bzw. einer ersten gesteuerten, um 90º phasenverschobenen Komponente S''(-1). Das zweite gleichphasige und das zweite um 90º phasenverschobene Multiplizierglied 33 bzw. 34 speisen das erste und das zweite Addierglied 41 bzw. 42 mit einer zweiten gesteuerten gleichphasigen Komponente bzw. einer zweiten gesteuerten, um 90º phasenverschobenen Komponente, die durch S'(+1) bzw. S''(+1) dargestellt werden. Die erste und die zweite gleichphasige Komponente können jeweils als erstes gesteuertes Signal bezeichnet werden, während die erste und die zweite um 90º phasenverschobene Komponente jeweils als zweites gesteuertes Signal bezeichnet werden. Eine mittlere gesteuerte gleichphasige Komponente S'(0) wird vom mittleren gleichphasigen Multiplizierglied 35 zum ersten Addierglied 41 übertragen.
Das erste und das zweite Addierglied 41 bzw. 42 führen eine Addition aus, um ein gleichphasiges Signal RS bzw. ein um 90º phasenverschobenes Signal IS zu erzeugen, welche die Additionsergebnisse darstellen. Das gleichphasige und das um 90º phasenverschobene Signal RS bzw. IS können als erstes bzw. als zweites verarbeitetes Signal bezeichnet werden. In diesem Zusammenhang können das erste und das zweite Addierglied 41 bzw. 42 als erste bzw. zweite Verarbeitungsschaltung bezeichnet werden. Das gleichphasige und das um 90º phasenverschobene Signal RS und IS werden miteinander durch eine Kopplungsschaltung 51 zu einem gekoppelten Signal kombiniert, wobei zwischen dem gleichphasigen und dem um 90º phasenverschobenen Signal RS und IS eine Quadratur-Phasenbeziehung oder Phasenverschiebung von 90º beibehalten wird. Das gekoppelte Signal wird als entzerrtes Signal OUT einem Demodulator 55 zugeführt.
Der Demodulator 55 weist einen kohärenten Detektor 56 auf, der auf ein entzerrtes Signal OUT und auf eine wiederhergestellte Trägerwelle anspricht, die von einer Trägerrückgewinnungsschaltung 57 zugeführt wird. Der kohärente Detektor 56 führt bezüglich der wiederhergestellten Trägerwelle eine kohärente Detektion aus, um ein demoduliertes Basisbandsignal zu erzeugen. Das demodulierte Basisbandsignal besteht aus einer gleichphasigen und einer um 90º phasenverschobenen Komponente, die durch Bp bzw. Bq repräsentiert werden. Die gleichphasige und die um 90º phasenverschobene Komponente Bp bzw. Bq haben einen gleichphasigen bzw. einen um 90º phasenverschobenen Pegel. Als Antwort auf die gleichphasige und die um 90º phasenverschobene Komponente Bp bzw. Bq des Basisbandsignals übergibt ein Taktsignalgenerator 59 ein reproduziertes Taktsignal CLK sowohl an die Verstärkungssteuerungsschaltung 38 als auch an einen Diskriminator 61. Das reproduzierte Taktsignal CLK ist eine Reproduktion des Bezugstaksignals. Der Diskriminator 61 erzeugt eine reproduzierte Datenfolge D. Die reproduzierte Datenfolge ist eine Reproduktion der Übertragungsdatenfolge. Die reproduzierte Datenfolge D besteht aus gleichphasigen Datenkomponenten Dp und D'p sowie aus um 90º phasenverschobenen Datenkomponenten Dq und D'q. Die gleichphasigen Datenkomponenten Dp und D'p repräsentieren den gleichphasigen Pegel der gleichphasigen Komponente Bp des demodulierten Basisbandsignals. Ebenso repräsentieren die um 90º phasenverschobenen Komponenten Dq bzw. D'q den um 90º phasenverschobenen Pegel der um 90º phasenverschobenen Komponente Bq des demodulierten Basisbandsignals. Der Diskriminator 61 erzeugt außerdem ein digitales Fehlersignal E. Das digitale Fehlersignal E steht in Beziehung zu der reproduzierten Datenfolge D. Das digitale Fehlersignal E besteht aus einer gleichphasigen und einer um 90º phasenverschobenen Fehlerkomponente Ep bzw. Eq, die der gleichphasigen und der um 90º phasenverschobenen Datenkomponente Dp bzw. Dq entsprechen. Ein solcher Diskriminator 61 kann eine Entscheidungsschaltung sein, die in der weiter oben zitierten US-PS beschrieben wird, und wird daher nicht weiter erläutert.
Die Trägerrückgewinnungsschaltung 57 erzeugt zusätzlich die wiederhergestellte Trägerwelle als Antwort auf die gleichphasige und die um 90º phasenverschobene Komponente Bp und Bq des demodulierten Basisbandsignals. Die Trägerrückgewinnungsschaltung 57 ist mit einer Asynchrondetektionsschaltung 62 gekoppelt. Die Asynchrondetektionsschaltung 62 überwacht die Trägerrückgewinnungsschaltung 57, um einen Asynchronzustand des Entzerrers zu erfassen und ein Asynchronzustandssignal ASY zu erzeugen, das den Asynchronzustand repräsentiert, wenn die Asynchrondetektionsschaltung 62 den Asynchronzustand erfaßt.
Die gleichphasige und die um 90º phasenverschobene Fehlerkomponente Ep und Eq des digitalen Fehlersignals E sowie die gleichphasige und die um 90º phasenverschobene Datenkomponente Dp und Dq der reproduzierten Datenfolge D werden vom Demodulator 55 zusammen mit dem reproduzierten Taktsignal CLK und dem Asynchronzustandssignal ASY an die Verstärkungssteuerschaltung 38 übergeben.
Als Antwort auf das reproduzierte Taktsignal CLK, auf die gleichphasige und die um 90º phasenverschobene Fehlerkomponente Ep und Eq des digitalen Fehlersignals E sowie auf die gleichphasige und die um 90º phasenverschobene Datenkomponente Dp und Dq der reproduzierten Datenfolge D steuert die Verstärkungssteuerungsschaltung 38 die steuerbaren Abgriffverstärkungen C(j) unter Anwendung eines Zwangsnullabgleich-(ZF-) Algorithmus, wobei j eine Abgriffnummer bedeutet, wie z. B. 0, (-1) und (+1). Es wird angenommen, daß ein k-ter Zeitpunkt k um eine Wiederholungsperiode des reproduzierten Taktsignals CLK vor einem (k+1)-ten Zeitpunkt (k+1) liegt. Nach dem Zwangsnullabgleich-Algorithmus werden steuerbare Abgriffverstärkungen C(j, k+1) zum (k+1)-ten Zeitpunkt (k+1) durch eine Kombination aus einem digitalen Fehlersignal E(k) zum k-ten Zeitpunkt k, einer reproduzierten Datenfolge D(k-j) zu einem (kj)-ten Zeitpunkt (k-j) und steuerbaren Abgriffverstärkungen C(j, k) zum k-ten Zeitpunkt k wie folgt festgelegt:
C(j,k+1) = C(j,k) -Δ[sgn{ D*(k-j) x E (k)}] (1)
C(j,k) = r(j)(k) + id(j)(k) (2)
E(k) = Ep(k) + iEq(k) (3)
D*(k-j) = Dp(k-j) - iDq(k-j) (4)
wobei Δ eine feste Zuwachsschrittgröße, i die imaginäre Einheit -1, die Bezeichnung "sgn" die Polarität des in eckigen Klammern stehenden Arguments und H eine positive ganze Zahl bedeutet.
Die steuerbaren Abgriffverstärkungen C(j,k+1) haben die Real- und Imaginärteile r(j,k+1) und d(j,k+1), die durch die folgenden Beziehungen gegeben sind:
r(j,k+1) = r(j,k) -Δ[sgn{ (Ep(k) Dp(k-j) + Eq(k) Dq(k-j))}] (5)
d(j,k+1) = d(j,k) -Δ[sgn{ (Eq(k) Dq(k-j) + Ep(k) Dp(k-j))}) (6)
wobei das Symbol als Exklusiv-ODER-Operator und das Symbol als Exklusiv-NOR-Operator verwendet wird.
Die Verstärkungskontrollschaltung 38 weist eine Korrelationsdetektionsschaltung 63 und eine Integrationsschaltung 64 auf. Die Korrelationsdetektionsschaltung 63 dient zur Ermittlung der Kreuzkorrelation zwischen der reproduzierten Datenfolge D(m) und dem digitalen Fehlersignal E(m), um mehrere Korrelationssignale zu erzeugen. Die Integrationsschaltung 64 dient zur Integration der Korrelationssignale, um mehrere integrierte Signale als steuerbare Abgriffverstärkungen C(j) zu erzeugen.
Zum besseren Verständnis der Erfindung wird nachstehend anhand von Fig. 2 eine herkömmliche Korrelationsdetektionsschaltung beschrieben. Die dargestellte Korrelationsdetektionsschaltung weist eine Verzögerungsschaltung 65 und eine Exklusiv-Logikschaltung 70 auf. Die Verzögerungsschaltung 65 dient zur Verzögerung der reproduzierten Datenfolge D(m) und des digitalen Fehlersignals E(m), um synchron zu dem reproduzierten Taktsignal CLK eine verzögerte Datenfolge D(m-1) und ein verzögertes Fehlersignal E(m-1) zu erzeugen. Die verzögerte Datenfolge D(m-1) bzw. das verzögerte Fehlersignal E(m- 1) sind gegenüber der reproduzierten Datenfolge D(m) bzw. gegenüber dem digitalen Fehlersignal E(m) um eine Wiederholungsperiode des reproduzierten Taktsignals CLK verzögert. Im einzelnen weist die Verzögerungsschaltung 65 erste bis vierte Flipflops 66, 67, 68 und 69 auf. Das verzögerte Taktsignal CLK wird an die Flipflops 66 bis 69 übergeben. Das erste Flipflop 66 dient zur Verzögerung einer gleichphasigen Fehlerkomponente Ep(m) des digitalen Fehlersignals E(m), um synchron zu dem reproduzierten Taktsignal CLK eine verzögerte gleichphasige Fehlerkomponente Ep(m-1) des verzögerten Fehlersignals E(m-1) zu erzeugen. Ebenso dient das zweite Flipflop 67 zur Verzögerung einer um 90º phasenverschobenen Fehlerkomponente Eq(m) des digitalen Fehlersignals E(m), um synchron zu dem reproduzierten Taktsignal CLK eine verzögerte, um 90º phasenverschobene Fehlerkomponente Eq(m-1) des verzögerten Fehlersignals E(m-1) zu erzeugen. Das dritte und das vierte Flipflop 68 bzw. 69 dienen zur Verzögerung gleichphasiger bzw. um 90º phasenverschobener Datenkomponenten Dp(m) bzw. Dq(m) der reproduzierten Datenfolge D(m), um synchron zu dem reproduzierten Taktsignal CLK verzögerte gleichphasige bzw. verzögerte, um 90º phasenverschobene Datenkomponenten Dp(m-1) bzw. Dq(m-1) der verzögerten Datenfolge D(m-1) zu erzeugen.
Die verzögerte Datenfolge D(m-1), das verzögerte Fehlersignal E(m-1), die reproduzierte Datenfolge D(m) und das digitale Fehlersignal E(m) werden der Exklusiv-Logikschaltung 70 in Form mehrerer Eingangssignale zugeführt. Die Exklusiv- Logikschaltung 70 dient zur Ausführung einer logischen Exklusiv-Operation an den Eingangssignalen, um die Korrelationssignale zu erzeugen. Die Exklusiv-Logikschaltung 70 weist erste bis neunte Exklusiv-ODER-Glieder 71, 72, 73, 74, 75, 76, 77, 78 und 79 sowie erste bis dritte Exklusiv-NOR-Glieder 81, 82 und 83 auf. Insbesondere führt das erste Exklusiv-ODER-Glied 71 eine Exklusiv-ODER-Operation an der gleichphasigen Fehlerkomponente Ep(m) und der gleichphasigen Datenkomponente Dp(m) aus und erzeugt ein erstes Korrelationssignal Pr(0). Daher ist das erste Korrelationssignal Pr(0) gegeben durch:
Pr(0) = Ep(m) Dp(m).
In ähnlicher Weise führt das zweite Exklusiv-ODER-Glied 72 eine Exklusiv-ODER-Operation an der um 90º phasenverschobenen Fehlerkomponente Eq(m) und der um 90º phasenverschobenen Datenkomponente Dq(m) aus und erzeugt ein zweites Korrelationssignal Qr(0). Das zweite Korrelationssignal Qr(0) ist gegeben durch:
Qr(0) = Eq(m) Dq(m).
Ebenso führt das dritte Exklusiv-ODER-Glied 73 eine Exklusiv- ODER-Operation an der um 90º phasenverschobenen Fehlerkomponente Eq(m) und der gleichphasigen Datenkomponente Dp(m) und erzeugt ein drittes Korrelationssignal Qd(0). Das dritte Korrelationssignal Qd(0) ist gegeben durch:
Qd(0) = Eq(m) Dp(m).
Das erste Exklusiv-NOR-Glied 81 führt eine Exklusiv-NOR-Operation an der gleichphasigen Fehlerkomponente Ep(m) und der um 90º phasenverschobenen Datenkomponente Dq(m) aus und erzeugt ein viertes Korrelationssignal Pd(0). Das vierte Korrelationssignal Pd(0) ist gegeben durch:
Pd(0) = Ep(m) Dq(m).
Auf diese Weise erzeugen das vierte, das fünfte und das sechste Exklusiv-ODER-Glied 74, 75 und 76 sowie das zweite Exklusiv-NOR-Glied 82 ein fünftes, sechstes, siebentes und achtes Korrelationssignal Pr(-1), Qr(-1), Qd(-1) und Pd(-1), die durch die folgenden Beziehungen gegeben sind:
Pr(-1) = Ep(m-1) Dp(m),
Qr(-1) = Eq(m-1) Dq(m),
Qd(-1) = Eq(m-1) Dp(m)
und Pd(-1) = Ep(m-1) Dq(m).
In ähnlicher Weise erzeugen das siebente, das achte und das neunte Exklusiv-ODER-Glied 77, 78 und 79 sowie das dritte Exklusiv-NOR-Glied 83 ein neuntes, zehntes, elftes und zwölftes Korrelationssignal Pr(1), Qr(1), Qd(1) und Pd(1), die durch die folgenden Beziehungen gegeben sind:
Pr(1) = Ep(m) Dp(m-1),
Qr(1) = Eq(m) Dq(m-1),
Qd(1) = Eq(m) Dp(m-1)
und Pd(1) = Ep(m) Dq(m-1).
Mit Ausnahme des dritten und des vierten Korrelationssignals Qd(0) und Pd(0) werden die Korrelationssignale der Integrationsschaltung 64 zugeführt.
Die gleichphasigen und die um 90º phasenverschobenen Komponenten Bp und Bq des demodulierten Basisbandsignals werden zwar, wie oben erwähnt, der Trägerrückgewinnungsschaltung 57 zugeführt, können der Trägerrückgewinnungsschaltung aber nicht immer zugeführt werden. In diesem Falle werden das dritte und das vierte Korrelationssignal Qd(0) und Pd(0) anstelle der gleichphasigen und der um 90º phasenverschobenen Komponenten Bp und Bq des demodulierten Basisbandsignals verwendet.
Wenn wir uns wieder Fig. 1 zuwenden, so ist erkennbar, daß die Integrationsschaltung 64 erste bis fünfte rückstellbare Integratoren 91, 92, 93, 94 und 95 aufweist. Der erste rückstellbare Integrator 91 ist über das erste und das zweite Register 101 und 102 mit dem ersten und dem zweiten Exklusiv- ODER-Glied 71 und 72 gekoppelt. In ähnlicher Weise ist der zweite rückstellbare Integrator 92 über das dritte und das vierte Register 103 und 104 mit dem vierten und dem fünften Exklusiv-ODER-Glied 74 und 75 gekoppelt. Der dritte rückstellbare Integrator 93 ist über das fünfte und das sechste Register 105 und 106 mit dem sechsten Exklusiv-ODER-Glied 76 und dem zweiten Exklusiv-NOR-Glied 82 gekoppelt. Der vierte rückstellbare Integrator 94 ist über das siebente und das achte Register 107 und 108 mit dem siebenten und dem achten Exklusiv-ODER-Glied 77 und 78 gekoppelt. Der fünfte rückstellbare Integrator 95 ist über das neunte und das zehnte Register 109 und 110 mit dem neunten Exklusiv-ODER-Glied 79 und dem dritten Exklusiv-NOR-Glied 83 gekoppelt.
Ein aus dem ersten und dem zweiten Register 101 und 102 bestehendes Paar dient zur Kombination des ersten Korrelationssignals Pr(0) mit dem zweiten Korrelationssignal Qr(0), um ein ersten kombiniertes Signal ER(0) zu erzeugen. Daher ist das erste kombinierte Signal ER(0) gegeben durch:
ER(0) = Pr(0) + Qr(0) = Ep(m) Dp(m) + Eq(m) Dq(m).
In ähnlicher Weise dient ein weiteres, aus dem dritten und dem vierten Register 103 und 104 bestehendes Paar zur Kombination des vierten Korrelationssignals Pr(-1) mit dem fünften Korrelationssignal Qr(-1), um ein zweites kombiniertes Signal ER(- 1) zu erzeugen, das durch die folgende Beziehung gegeben ist:
ER(-1) = Pr(-1) + Qr(-1) = Ep(m-1) Dp(m) + Eq(m-1) Dq(m).
Auf diese Weise erzeugen Paare, die aus dem fünften und dem sechsten Register 105 und 106, dem siebenten und dem achten Register 107 und 108 bzw. aus dem neunten und dem zehnten Register 109 und 110 bestehen, das dritte, vierte bzw. fünfte kombinierte Signal EI(-1), ER(1) bzw. EI(1), die durch die folgenden Beziehungen gegeben sind:
EI(-1) = Qd(-1) + Pd(-1) = Eq(m-1) Dp(m) + Ep(m-1) Dq(m),
ER(1) = Pr(1) + Qr(1) = Ep(ml) Dp(m-1) + Eq(m) Dq(m-1)
und EI(1) = Qd(1) + Pd(1) = Eq(m) Dp(m-1+ Ep(m) Dq(m-1).
Der erste bis fünfte rückstellbare Integrator 91 bis 95 sind mit der Asynchron-Detektionsschaltung 62 gekoppelt. Wenn das Asynchronzustandssignal ASY von der Asynchron-Detektionsschaltung 62 an den ersten bis fünften rückstellbaren Integrator 91 bis 95 übermittelt wird, dann wird der erste rückstellbare Integrator 91 auf einen Logikpegel "1" zurückgestellt und auf dem Logikpegel "1" gehalten. Jeder der übrigen Integratoren 92 bis 95 wird auf einen Logikpegel "0" zurückgestellt. Liegt das Asynchronzustandssignal ASY nicht an, dann berechnet jeder der Integratoren 91 bis 95 einen zeitlichen Mittelwert jedes kombinierten Signals ER(0), ER(-1), EI(-1), ER(1) und EI(1), um aus jedem kombinierten Signal eine unnötige Rauschkomponente zu entfernen. Jedenfalls erzeugen der erste bis fünfte Integrator 91 bis 95 die steuerbaren Abgriffverstärkungen C(0), C(-1) und C(+1).
Das erste bis zehnte Register 101 bis 110 dienen, wie oben erwähnt, zur Kombination jedes Paares der Korrelationssignale. Anstelle des ersten bis zehnten Registers 101 bis 110 können jedoch auch ODER-Glieder verwendet werden.
Es versteht sich, daß die steuerbaren Abgriffverstärkungen C(0), C(-1) und C(+1) nach dem durch Gleichung (1) gegebenen Zwangsnullabgleich-Algorithmus bestimmt werden.
Wie weiter oben erwähnt, arbeitet die herkömmliche Korrelationsdetektionsschaltung synchron zu dem reproduzierten Taktsignal CLK. Das reproduzierte Taktsignal CLK hat eine Taktfrequenz, die gleich der Schrittgeschwindigkeit ist. Daher ist die herkömmliche Korrelationsdetektionsschaltung unvorteilhaft, wie bereits dargelegt wurde.
Wie in Fig. 3 erkennbar, weist eine Korrelationsdetektionsschaltung 63' nach einem ersten Ausführungsbeispiel der Erfindung ähnliche Teile auf, die durch gleiche Bezugszeichen bezeichnet werden. Die abgebildete Korrelationsdetektionsschaltung 63' ist für die Verwendung in dem in Fig. 1 dargestellten adaptiven Entzerrersystem vorgesehen.
Die abgebildete Korrelationsdetektionsschaltung 63' weist einen Teiler 111 zur Frequenzteilung des reproduzierten Taktsignals CLK um den Faktor 1/2 auf. Der Teiler 111 erzeugt ein geteiltes Taktsignal CLK/2. Das geteilte Taktsignal CLK/2 besitzt eine geteilte Taktfrequenz, die gleich der halben Taktfrequenz ist. Der Teiler 111 ist mit einem Serien-Parallel-Umsetzer 120 gekoppelt, der mit dem digitalen Fehlersignal E(m) und der reproduzierten Datenfolge D(m) gespeist wird. Der Serien-Parallel-Umsetzer 120 dient dazu, das digitale Fehlersignal E(m) und die reproduzierte Datenfolge D(m) synchron zu dem geteilten Taktsignal CLK/2 in erste und zweite umgesetzte Fehlersignale E(2n) und E(2n-1) bzw. in erste und zweite umgesetzte Datenfolgen D(2n) und D(2n-1) umzuwandeln. Das erste und das zweite umgesetzte Fehlersignal E(2n) und E(2n-1) und die erste und die zweite umgesetzte Datenfolge D(2n) und D(2n- 1) werden gemeinsam über Leitungen 130 als Eingangssignale an die Exklusiv-Logikschaltung 70 übergeben. Die Leitungen 130 dienen als Zuführungsanordnung zum Einspeisen der umgesetzten Fehlersignale und der umgesetzten Datenfolgen in die Exklusiv- Logikschaltung 70.
Genauer gesagt, der Serien-Parallel-Umsetzer 120 weist erste bis vierte Serien-Parallel-Umsetzeinheiten 121, 122, 123 und 124 auf. Die erste Serien-Parallel-Umsetzeinheit 121 dient dazu, die gleichphasige Fehlerkomponente Ep(m) des digitalen Fehlersignals E(m) synchron zu dem geteilten Taktsignal CLK/2 in erste und zweite parallele gleichphasige Fehlerkomponenten Ep(2n) und Ep(2n-1) umzuwandeln. Die zweite Serien-Parallel- Umsetzeinheit 122 dient dazu, die um 90º phasenverschobene Fehlerkomponente Eq(m) des digitalen Fehlersignals E(m) synchron zu dem geteilten Taktsignal CLK/2 in erste und zweite parallele, um 90º phasenverschobene Fehlerkomponenten Eq(2n) und Eq(2n-1) umzuwandeln. Die erste und die zweite parallele gleichphasige Fehlerkomponente Ep(2n) und Ep(2n-1) werden als umgesetzte gleichphasige Fehlerkomponenten des ersten und des zweiten umgesetzten Fehlersignals E(2n) und E(2n-1) über die Leitungen 130 an die Exklusiv-Logikschaltung 70 übergeben. In ähnlicher Weise werden die erste und die zweite parallele, um 90º phasenverschobene Fehlerkomponente Eq(2n) und Eq(2n-1) als umgesetzte, um 90º phasenverschobene Fehlerkomponenten des ersten und des zweiten umgesetzten Fehlersignals E(2n) und E(2n- 1) über die Leitungen 130 an die Exklusiv-Logikschaltung 70 übergeben. Die erste und die zweite Serien-Parallel-Umsetzeinheit 121 und 122 werden als gleichphasige bzw. als um 90º phasenverschobene Fehler-Serien-Parallel-Umsetzanordung bezeichnet.
Ebenso dient die dritte Serien-Parallel-Umsetzeinheit 123 dazu, die gleichphasige Datenkomponente Dp(m) der reproduzierten Datenfolge D(m) synchron zu dem geteilten Taktsignal CLK/2 in erste und zweite parallele gleichphasige Datenkomponenten Dp(2n) und Dp(2n-1) umzuwandeln. Die vierte Serien-Parallel-Umsetzeinheit 124 dient dazu, die um 90º phasenverschobene Datenkomponente Dq(m) der reproduzierten Datenfolge D(m) synchron zu dem geteilten Taktsignal CLK/2 in erste und zweite parallele, um 90º phasenverschobene Datenkomponenten Dq(2n) und Dq(2n-1) umzuwandeln. Die erste und die zweite parallele gleichphasige Datenkomponente Dp(2n) und Dp(2n-1) werden als umgesetzte gleichphasige Datenkomponenten der ersten und der zweiten umgesetzten Datenfolge D(2n) und D(2n-1) über die Leitungen 130 an die Exklusiv-Logikschaltung 70 übergeben. In ähnlicher Weise werden die erste und die zweite parallele, um 90º phasenverschobene Datenkomponente Dq(2n) und Dq(2n-1) als umgesetzte, um 90º phasenverschobene Datenkomponenten der ersten und der zweiten umgesetzten Datenfolge D(2n) und D(2n-1) über die Leitungen 130 an die Exklusiv-Logikschaltung 70 übergeben. Die dritte und die vierte Serien-Parallel-Umsetzeinheit 123 und 124 werden als gleichphasige bzw. als um 90º phasenverschobene Daten-Serien-Parallel-Umsetzanordnung bezeichnet.
In Fig. 4 ist das reproduzierte Taktsignal CLK entlang einer ersten oder oberen Linie angezeigt. Die zweite und die dritte Linie zeigen das digitale Fehlersignal E(m) bzw. die reproduzierte Datenfolge D(m). Das geteilte Taktsignal CLK/2 ist entlang einer vierten Linie angezeigt. Die fünfte bis achte Linie zeigen das erste und das zweite umgesetzte Fehlersignal E(2n) und E(2n-1) sowie die erste und die zweite umgesetzte Datenfolge D(2n) und D(2n-1).
Das digitale Fehlersignal E(m) weist eine Serie von Fehlerelementen auf, wie z. B. ein (2k-1)-tes Fehlerelement E(2k-1) eines (2k-1)-ten Zeitschlitzes (2k-1), ein 2k-tes Fehlerelement E(2k) eines 2k-ten Zeitschlitzes 2k, ein (2k+1)-tes Fehlerelement E(2k+1) eines (2k+1)-ten Zeitschlitzes (2k+1) wobei k eine ganze Zahl ist. In ähnlicher Weise weist die reproduzierte Datenfolge D(m) eine Serie von Datenelementen auf, wie z. B. ein (2k-1)-tes Datenelement D(2k-1) des (2k-1)-ten Zeitschlitzes (2k-1), ein 2k-tes Datenelement D(2k) des 2k-ten Zeitschlitzes 2k, ein (2k+1)-tes Datenelement D(2k+1) des (2k+1)-ten Zeitschlitzes (2k+1).
Das erste umgesetzte Fehlersignal E(2n) weist eine Serie von umgesetzten Fehlerelementen mit Zeitschlitzen auf, deren Nummer jeweils gleich einer geraden Zahl ist, wie z. B. ein (2k-2)-tes Fehlerelement E(2k-2) eines (2k-2)-ten Zeitschlitzes (2k-2), das 2k-te Fehlerelement E(2k) des 2k-ten Zeitschlitzes 2k, ein (2k+2)-tes Fehlerelement E(2k+2) eines (2k+2)-ten Zeitschlitzes (2k+2). In ähnlicher Weise weist das zweite umgesetzte Fehlersignal E(2n-1) eine Serie von umgesetzten Fehlerelementen mit Zeitschlitzen auf, deren Nummer jeweils gleich einer ungeraden Zahl ist, wie z. B. ein (2k-3)tes Fehlerelement E(2k-3) eines (2k-3)-ten Zeitschlitzes (2k- 3), das (2k-1)-te Fehlerelement E(2k-1) des (2k-1)-ten Zeitschlitzes (2k-1), das (2k+1)-te Fehlerelement E(2k+1) des (2k+1)-ten Zeitschlitzes (2k+1). Ebenso weist die erste umgesetzte Datenfolge D(2n) eine Serie von umgesetzten Datenelementen mit Zeitschlitzen auf, deren Nummer jeweils gleich einer geraden Zahl ist, wie z. B. ein (2k-2)-tes Datenelement D(2k-2) des (2k-2)-ten Zeitschlitzes (2k-2), das 2k-te Datenelement D(2k) des 2k-ten Zeitschlitzes 2k, ein (2k+2)-tes Datenelement D(2k+2) des (2k+2)-ten Zeitschlitzes (2k+2). Die zweite umgesetzte Datenfolge D(2n-1) weist eine Serie von umgesetzten Datenelementen mit Zeitschlitzen auf, deren Nummer jeweils gleich einer ungeraden Zahl ist, wie z. B. ein (2k-3)tes Datenelement D(2k-3) des (2k-3)-ten Zeitschlitzes (2k-3), das (2k-1)-te Datenelement D(2k-1) des (2k-1)-ten Zeitschlitzes (2k-1), das (2k+1)-te Datenelement D(2k+1) des (2k+1)-ten Zeitschlitzes (2k+1).
Die umgesetzte gleichphasige Fehlerkomponente Ep(2n) des ersten umgesetzten Fehlersignals E(2n) wird dem ersten und dem siebenten Exklusiv-ODER-Glied 71 und 77 sowie dem ersten und dem dritten Exklusiv-NOR-Glied 81 und 83 zugeführt. Die umgesetzte gleichphasige Fehlerkomponente Ep(2n-1) des zweiten umgesetzten Fehlersignals E(2n-1) wird dem vierten Exklusiv- ODER-Glied 74 und dem zweiten Exklusiv-NOR-Glied 82 zugeführt. Die umgesetzte, um 90º phasenverschobene Fehlerkomponente Eq(2n) des ersten umgesetzten Fehlersignals E(2n) wird dem zweiten, dem dritten, dem achten und dem neunten Exklusiv- ODER-Glied 72, 73, 78 und 79 zugeführt. Die umgesetzte, um 90º phasenverschobene Fehlerkomponente Eq(2n-1) des zweiten umgesetzten Fehlersignals E(2n-1) wird dem fünften und dem sechsten Exklusiv-ODER-Glied 75 und 76 zugeführt. Ebenso wird die umgesetzte gleichphasige Datenkomponente Dp(2n) der ersten umgesetzten Datenfolge D(2n) dem ersten, dem dritten, dem vierten und dem sechsten Exklusiv-ODER-Glied 71, 73, 74 und 76 zugeführt. Die umgesetzte gleichphasige Datenkomponente Dp(2n-1) der zweiten umgesetzten Datenfolge D(2n-1) wird dem siebenten und dem neunten Exklusiv-ODER-Glied 77 und 79 zugeführt. Die umgesetzte, um 90º phasenverschobene Datenkomponente Dq(2n) der ersten umgesetzten Datenfolge D(2n) wird dem zweiten und dem fünften Exklusiv-ODER-Glied 72 und 75 sowie dem ersten und dem zweiten Exklusiv-NOR-Glied 81 und 82 zugeführt. Die umgesetzte, um 90º phasenverschobene Datenkomponente Dq(2n-1) der zweiten umgesetzten Datenfolge D(2n-1) wird dem achten Exklusiv-ODER-Glied 78 und dem dritten Exklusiv-NOR-Glied 83 zugeführt.
Daher erzeugen das erste bis dritte Exklusiv-ODER-Glied 71 bis 73 und das erste Exklusiv-NOR-Glied 81 ein erstes bis viertes Korrelationssignal P'r(0), Q'r(0), Q'd(0) und P'd(0), die durch die folgenden Beziehungen gegeben sind:
P'r(0) = Ep(2n) Dp(2n),
Q'r(0) = Eq(2n) Dq(2n),
Q'd(0) = Eq(2n) Dp(2n)
und P'd(0) = Ep(2n) Dq(2n).
Entsprechend liefern das vierte bis sechste Exklusiv-ODER- Glied 74 bis 76 und das zweite Exklusiv-NOR-Glied 82 ein fünftes bis achtes Korrelationssignal P'r(-1), Q'r(-1), Q'd(-1) und P'd(-1), die durch die folgenden Beziehungen gegeben sind:
P'r(-1) = Ep(2n-1) Dp(2n),
Q'r(-1) = Eq(2n-1) Dq(2n),
Q'd(-1) = Eq(2n-1) Dp(2n)
und P'd(-1) = Ep(2n-1) q(2n).
Ebenso erzeugen das siebente bis neunte Exklusiv-ODER-Glied 77 bis 79 und das dritte Exklusiv-NOR-Glied 83 ein neuntes bis zwölftes Korrelationssignal P'r(1), Q'r(1), Q'd(1) und P'd(1), die durch die folgenden Beziehungen gegeben sind:
P'r(1) = Ep(2n) Dp(2n-1),
Q'r(1) = Eq(2n) Dq(2n-1),
Q'd(1) = Eq(2n) Dp(2n-1)
und P'd(1) = Ep(2n) Dq(2n-1).
Wenn anstelle der Korrelationsdetektionsschaltung 63 die Korrelationsdetektionsschaltung 63' verwendet wird, wie in Fig. 2 dargestellt, erzeugt die Verstärkungssteuerungsschaltung 38 steuerbare Abgriffverstärkungen C(j,k+1), die wie folgt gegeben sind:
C(j,k+1) = C(j,k) -Δ[sgn{ D*(2k-j) x E(2k)}] (1')
wobei H' eine positive ganze Zahl darstellt.
Wenn die positive ganze Zahl H' groß ist, wird der zweite Term auf der rechten Seite von Gleichung (1') nahezu gleich dem von Gleichung (1). Die positive ganze Zahl H' entspricht einer Zeitkonstanten der Integrationsschaltung 64. Die Zeitkonstante hat normalerweise einen großen Wert.
Die Arbeitsgeschwindigkeit der abgebildeten Korrelationsdetektionsschaltung 63' ist gleich der geteilten Taktfrequenz, außer für den Teiler 111. Wenn die Arbeitsgeschwindigkeit nicht höher ist als die maximale CMOS-Arbeitsgeschwindigkeit, kann die Korrelationsdetektionsschaltung 63', mit Ausnahme des Teilers 111, durch einen großintegrierten Schaltkreis (LSI) gebildet werden, der aus CMOS-Schaltkreisen besteht. Demnach ist es möglich, die Korrelationsdetektionsschaltung 63' mit kleinen Abmessungen und einem niedrigen Leistungsbedarf herzustellen.
Nachstehend wird ein allgemeinerer Schaltungsaufbau der Korrelationsdetektionsschaltung 63' beschrieben. Es wird angenommen, daß das Transversalfilter K Abgriffe aufweist, wobei K eine vorgegebene positive ganze Zahl gleich (2M+1) ist, mit M als einer ersten vorgegebenen natürlichen Zahl. In diesem Zusammenhang dient der Teiler 111 zur Teilung des reproduzierten Taktsignals CLK um einen Faktor 1/N, wobei N eine zweite vorgegebene natürliche Zahl darstellt, die nicht kleiner ist als die erste vorgegebene natürliche Zahl M plus eins. Der Serien- Parallel-Umsetzer 120 erzeugt ein erstes bis L-tes umgesetztes Fehlersignal und eine erste bis L-te umgesetzte Datenfolge, wobei L eine dritte vorgegebene natürliche Zahl darstellt, die gleich der zweiten vorgegebenen natürlichen Zahl N ist. Außerdem wird angenommen, daß der Demodulator 55 eine gleichphasige und eine um 90º phasenverschobene Fehlerkomponente des digitalen Fehlersignals sowie eine gleichphasige und eine um 90º phasenverschobene Komponente der reproduzierten Datenfolge erzeugt. In diesem Falle weist die Exklusiv-Logikschaltung 70 mehrere Exklusiv-Logikglieder auf, deren Anzahl gleich dem Vierfachen der vorgegebenen positiven ganzen Zahl K ist. Jedes der Exklusiv-Logikglieder erzeugt als Antwort auf eine ausgewählte Komponente von den umgesetzten gleichphasigen und um 90º phasenverschobenen Fehlerkomponenten der umgesetzten Fehlersignale sowie auf eine ausgewählte Komponente der umgesetzten gleichphasigen und um 90º phasenverschobenen Datenkomponenten der umgesetzten Datenfolgen ein ausgewähltes Korrelationssignal.
Wie aus Fig. 5 erkennbar, weist eine Korrelationsdetektionsschaltung 63a nach einem zweiten Ausführungsbeispiel der Erfindung ähnliche Teile auf, die durch gleiche Bezugszeichen bezeichnet werden. Die abgebildete Korrelationsdetektionsschaltung 63a ist zur Verwendung in dem adaptiven Entzerrersystem vorgesehen, in dem das Transversalfilter 7 Abgriffe aufweist.
Die Korrelationsdetektionsschaltung 63a weist einen Serien-Parallel-Umsetzer 120a auf, der mit dem Teiler 111 gekoppelt ist und mit dem digitalen Fehlersignal E(m) und der reproduzierten Datenfolge D(m) gespeist wird. Der serien-Parallel-Umsetzer 120a dient dazu, das digitale Fehlersignal E(m) und die reproduzierte Datenfolge D(m) synchron zu dem geteilten Taktsignal CLK/2 in ein erstes bis viertes umgesetztes Fehlersignal E(2n), E(2n-1), E(2n-2) und E(2n-3) sowie in eine erste bis vierte umgesetzte Datenfolge D(2n), D(2n-1), D(2n-2) und D(2n-3) umzuwandeln. Das erste bis vierte umgesetzte Fehlersignal E(2n) bis E(2n-3) und die erste bis vierte umgesetzte Datenfolge D(2n) bis D(2n-3) werden gemeinsam als Eingangssignale über die Leitungen 130a an eine Exklusiv-Logikschaltung 70a übergeben.
Genauer gesagt, der Serien-Parallel-Umsetzer 120a weist zusätzlich zu der ersten bis vierten Serien-Parallel-Umsetzeinheit 121 bis 124 ein erstes bis achtes Flipflop 131, 132, 133, 134, 135, 136, 137 und 138 auf. Das erste und das zweite Flipflop 131 und 132 sind mit der ersten Serien-Parallel-Umsetzeinheit 121 gekoppelt, um synchron zu dem geteilten Taktsignal CLK/2 die erste und die zweite parallele gleichphasige Fehlerkomponente Ep(2n) bzw. Ep(2n-1) zu verzögern und eine erste bzw. eine zweite verzögerte gleichphasige Fehlerkomponente Ep(2n-2) bzw. Ep(2n-3) zu erzeugen. Das erste und das zweite Flipflop 131 und 132 werden als gleichphasige Fehlerverzögerungsanordnung bezeichnet. Die erste und die zweite parallele gleichphasige Fehlerkomponente Ep(2n) und Ep(2n-1) sowie die erste und die zweite verzögerte gleichphasige Fehlerkomponente Ep(2n-2) und Ep(2n-3) werden als umgesetzte gleichphasige Fehlerkomponenten des ersten bis vierten umgesetzten Fehlersignals E(2n) bis E(2n-3) über die Leitungen 130a an die Exklusiv-Logikschaltung 70a übergeben. In ähnlicher Weise sind das dritte und das vierte Flipflop 133 und 134 mit der zweiten Serien-Parallel-Umsetzeinheit 122 gekoppelt, um synchron zu dem geteilten Taktsignal CLK/2 die erste und die zweite parallele, um 90º phasenverschobene Fehlerkomponente Eq(2n) bzw. Eq(2n-1) zu verzögern und eine erste bzw. eine zweite verzögerte, um 90º phasenverschobene Fehlerkomponente Eq(2n-2) bzw. Eq(2n-3) zu erzeugen. Das dritte und das vierte Flipflop 133 und 134 werden als um 90º phasenverschobene Fehlerverzögerungsanordnung bezeichnet. Die erste und die zweite parallele, um 90º phasenverschobene Fehlerkomponente Eq(2n) und Eq(2n-1) sowie die erste und die zweite verzögerte, um 90º phasenverschobene Fehlerkomponente Eq(2n-2) und Eq(2n- 3) werden als umgesetzte, um 90º phasenverschobene Fehlerkomponenten des ersten bis vierten umgesetzten Fehlersignals E(2n) bis E(2n-3) über die Leitungen 130a an die Exklusiv-Logikschaltung 70a übergeben.
Ebenso sind das fünfte und das sechste Flipflop 135 und 136 mit der dritten Serien-Parallel-Umsetzeinheit 123 gekoppelt, um synchron zu dem geteilten Taktsignal CLK/2 die erste und die zweite parallele gleichphasige Datenkomponente Dp(2n) bzw. Dp(2n-1) zu verzögern und eine erste bzw. eine zweite verzögerte gleichphasige Datenkomponente Dp(2n-2) bzw. Dp(2n- 3) zu erzeugen. Das fünfte und das sechste Flipflop 135 und 136 werden als gleichphasige Datenverzögerungsanordnung bezeichnet. Die erste und die zweite parallele gleichphasige Datenkomponente Dp(2n) und Dp(2n-1) sowie die erste und die zweite verzögerte gleichphasige Datenkomponente Dp(2n-2) und Dp(2n-3) werden als umgesetzte gleichphasige Datenkomponenten der ersten bis vierten umgesetzten Datenfolge D(2n) bis D(2n- 3) über die Leitungen 130a an die Exklusiv-Logikschaltung 70a übergeben. Das siebente und das achte Flipflop 137 und 138 sind mit der vierten Serien-Parallel-Umsetzeinheit 124 gekoppelt, um synchron zu dem geteilten Taktsignal CLK/2 die erste bzw. die zweite parallele, um 90º phasenverschobene Datenkomponente Dq(2n) bzw. Dq(2n-1) zu verzögern und eine erste bzw. eine zweite verzögerte, um 90º phasenverschobene Datenkomponente Dq(2n) bzw. Dq(2n-3) zu erzeugen. Das siebente und das achte Flipflop 137 und 138 werden als um 90º phasenverschobene Datenverzögerungsanordnung bezeichnet. Die erste und die zweite parallele, um 90º phasenverschobene Datenkomponente Dq(2n) und Dq(2n-1) sowie die erste und die zweite verzögerte, um 90º phasenverschobene Datenkomponente Dq(2n-2) und Dq(2n-3) werden als umgesetzte, um 90º phasenverschobene Datenkomponenten der ersten bis vierten umgesetzten Datenfolge D(2n) bis D(2n-3) über die Leitungen 130a an die Exklusiv-Logikschaltung 70a übergeben. Auf jeden Fall erzeugt der Serien-Parallel-Umsetzer 120a das erste bis vierte umgesetzte Fehlersignal E(2n) bis E(2n-3) und die erste bis vierte umgesetzte Datenfolge D(2n) bis D(2n-3).
Die Exklusiv-Logikschaltung 70a weist zusätzlich zu dem ersten bis neunten Exklusiv-ODER-Glied 71 bis 79 und dem ersten bis dritten Exklusiv-NOR-Glied 81 bis 83 ein zehntes bis einundzwanzigstes Exklusiv-ODER-Glied 140, 141, 142, 143, 144, 145, 146, 147, 148, 149, 150 und 151 sowie ein viertes bis siebentes Exklusiv-NOR-Glied 154, 155, 156 und 157 auf.
Tabelle 1 zeigt Kombinationen des ersten bis vierten umgesetzten Fehlersignals E(2n) bis E(2n-3) und der ersten bis vierten umgesetzten Datenfolge D(2n) bis D(2n-3), um steuerbare Abgriffverstärkungen C(0), C(-1), C(-2), C(-3), C(1), C(2) und C(3) zu erhalten. In Tabelle 1 stellen die Nummern 0, (-1), (-2), (-3), 1, 2 und 3 Abgriffnummern dar. Die nachstehende Beschreibung betrifft die in Kreise eingeschlossenen Nummern. Tabelle 1
Die Exklusiv-Logikschaltung 70a erzeugt ein erstes bis achtundzwanzigstes Korrelationssignal entsprechend bestimmten Kombinationen, die in der Kombinationstabelle in Kreise eingeschlossen sind. Insbesondere erzeugen das erste bis dritte Exklusiv-ODER-Glied 71 bis 73 und erste Exklusiv-NOR-Glied 81 das erste bis vierte Korrelationssignal Pr(0), Qr(0), Qd(0) und Pd(0), die wie folgt gegeben sind:
Pr(0) = Ep(2n) Dp(2n),
Qr(0) = Eq(2n) Dq(2n),
Qd(0) = Eq(2n) Dp(2n)
und Pd(0) = Ep(2n) Dq(2n).
Das vierte bis sechste Exklusiv-ODER-Glied 74 bis 76 und das zweite Exklusiv-NOR-Glied 82 erzeugen das fünfte bis achte Korrelationssignal Pr(-1), Qr(-1), Qd(-1) und Pd(-1), die durch die folgenden Beziehungen gegeben sind:
Pr(-1) = Ep(2n-1) Dp(2n),
Qr(-1) = Eq(2n-1) Dq(2n),
Qd(-1) = Eq(2n-1) Dp(2n)
und Pd(-1) = Ep(2n-1) Dq(2n).
Das siebente bis neunte Exklusiv-ODER-Glied 77 bis 79 und das dritte Exklusiv-NOR-Glied 83 erzeugen das neunte bis zwölfte Korrelationssignal Pr(1), Qr(1), Qd(1) und Pd(1), die durch die folgenden Beziehungen gegeben sind:
Pr(1) = Ep(2n) Dp(2n-1),
Qr(1) = Eq(2n) Dq(2n-1),
Qd(1) = Eq(2n) Dp(2n-1)
und Pd(1) = Ep(2n) Dq(2n-1).
Das zehnte bis zwölfte Exklusiv-ODER-Glied 140 bis 142 und das vierte Exklusiv-NOR-Glied 154 liefern das dreizehnte bis sechzehnte Korrelationssignal Pr(-2), Qr(-2), Qd(-2) und Pd(-2), die durch die folgenden Beziehungen gegeben sind:
Pr(-2) = Ep(2n-2) Dp(2n),
Qr(-2) = Eq(2n-2) Dq(2n),
Qd(-2) = Eq(2n-2) Dp(2n)
und Pd(-2) = Ep(2n-2) Dq(2n).
Das dreizehnte bis fünfzehnte Exklusiv-ODER-Glied 143 bis 145 und das fünfte Exklusiv-NOR-Glied 155 erzeugen das siebzehnte bis zwanzigste Korrelationssignal Pr(2), Qr(2), Qd(2) und Pd(2), die durch die folgenden Beziehungen gegeben sind:
Pr(2) = Ep(2n) Dp(2n-2),
Qr(2) = Eq(2n) Dq(2n-2),
Qd(2) = Eq(2n) Dp(2n-2)
und Pd(2) = Ep(2n) Dq(2n-2).
Das sechzehnte bis achtzehnte Exklusiv-ODER-Glied 146 bis 148 und das sechste Exklusiv-NOR-Glied 156 erzeugen das einundzwanzigste bis vierundzwanzigste Korrelationssignal Pr(-3), Qr(-3), Qd(-3) und Pd(-3), die durch die folgenden Beziehungen gegeben sind:
Pr(-3) = Ep(2n-3) Dp(2n),
Qr(-3) = Eq(2n-3) Dq(2n),
Qd(-3) = Eq(2n-3) Dp(2n)
und Pd(-3) = Ep(2n-3) Dq(2n).
Das neunzehnte bis einundzwanzigste Exklusiv-ODER-Glied 149 bis 151 und das siebente Exklusiv-NOR-Glied 157 erzeugen das fünfundzwanzigste bis achtundzwanzigste Korrelationssignal Pr(3), Qr(3), Qd(3) und Pd(3), die durch die folgenden Beziehungen gegeben sind:
Pr(3) = Ep(2n) Dp(2n-3),
Qr(3) = Eq(2n) Dq(2n-3),
Qd(3) = Eq(2n) Dp(2n-3)
und Pd(3) = Ep(2n) Dq(2n-3).
Es sind auch andere Kombinationen möglich. Zum Beispiel wird anstelle der Kombination aus dem ersten umgesetzten Fehlersignal E(2n) und der ersten umgesetzten Datenfolge D(2n) eine Kombination aus dem zweiten umgesetzten Fehlersignal E(2n-1) und der zweiten umgesetzten Datenfolge D(2n-1) verwendet, um die steuerbare Abgriffverstärkung C(0) zu erhalten. In diesem Falle erzeugen das erste bis dritte Exklusiv-ODER-Glied 71 bis 73 und das erste Exklusiv-NOR-Glied 81 das erste bis vierte Korrelationssignal Pr(0), Qr(0), Qd(0) und Pd(0), die durch die folgenden Gleichungen gegeben sind:
Pr(0) = Ep(2n-1) Dp(2n-1),
Qr(0) = Eq(2n-1) Dq(2n-1),
Qd(0) = Eq(2n-1) Dp(2n-1)
und Pd(0) = Ep(2n-1) Dq(2n-1).
In Fig. 6 ist eine modifizierte Korrelationsdetektionsschaltung 63'a dargestellt, die durch eine Modifikation der Korrelationsdetektionsschaltung 63a entsprechend den Gleichungen gegeben ist, die sich auf das erste bis vierte Korrelationssignal Pr(0), Qr(0), Qd(0) und Pd(0) beziehen.
Nachstehend wird eine weitere allgemeine Schaltungsstruktur der Korrelationsdetektionsschaltung 63a beschrieben. Es wird angenommen, daß das Transversalfilter K Anzapfungen aufweist, wobei K eine vorgegebene positive ganze Zahl darstellt, die gleich (2M+1) ist, mit M als einer ersten vorgegebenen natürlichen Zahl. In diesem Falle dient der Teiler 111 zur Frequenzteilung des reproduzierten Taktsignals CLK um einen Faktor 1/N, mit N als einer zweiten vorgegebenen natürlichen Zahl, die kleiner ist als zwei. Der Serien-Parallel-Umsetzer 120a erzeugt ein erstes bis L-tes umgesetztes Fehlersignal und eine erste bis L-te umgesetzte Datenfolge, wobei L eine dritte vorgegebene natürliche Zahl ist, die nicht kleiner ist als die erste vorgegebene natürliche Zahl M plus eins. Außerdem wird angenommen, daß der Demodulator 55 eine gleichphasige und eine um 90º phasenverschobene Fehlerkomponente des digitalen Fehlersignals sowie eine gleichphasige und eine um 90º phasenverschobene Datenkomponente der reproduzierten Datenfolge erzeugt. In diesem Falle weist die Exklusiv-Logikschaltung 70a mehrere Exklusiv-Logikglieder auf, deren Anzahl gleich dem Vierfachen der vorgegebenen positiven ganzen Zahl K ist. Als Antwort auf eine ausgewählte Komponente unter den umgesetzten gleichphasigen und um 90º phasenverschobenen Fehlerkomponenten der umgesetzten Fehlersignale und auf eine ausgewählte Komponente unter den umgesetzten gleichphasigen und um 90º phasenverschobenen Datenkomponenten der umgesetzten Datenfolgen erzeugt jedes der Exklusiv-Logikglieder ein ausgewähltes Korrelationssignal.
Die vorliegende Erfindung ist zwar bisher in Verbindung mit mehreren bevorzugten Ausführungsbeispielen beschrieben worden, für den Fachmann ist es jedoch leicht möglich, die Erfindung auf verschiedene andere Weise in die Praxis umzusetzen. Zum Beispiel ist die vorliegende Erfindung auch auf ein Transversalfilter anwendbar, das mit den gleichphasigen und den um 90º phasenverschobenen Komponenten Bp und Bq des oben erwähnten demodulierten Basisbandsignals anstelle des oben erwähnten empfangenen Signals IN aus dem Zwischenfrequenzband gespeist wird.

Claims

1. Korrelationsdetektionsschaltung (63') zur Verwendung in einem adaptiven Entzerrersystem, mit einem Transversalfilter (20), um als Reaktion auf mehrere steuerbare Abgriffverstärkungen aus einem empfangenen Signal ein entzerrtes Signal herauszufiltern, und einem Demodulator (55) zum Demodulieren des entzerrten Signals zu einem reproduzierten Taktsignal, einer reproduzierten Datenfolge und einem digitalen Fehlersignal, wobei das empfangene Signal eine durch ein Bezugstaktsignal digitalisierte Übertragungsdatenfolge trägt, das reproduzierte Taktsignal eine Reproduktion des Bezugstaktsignals ist, die reproduzierte Datenfolge eine Reproduktion der Übertragungsdatenfolge ist und das digitale Fehlersignal in Beziehung zu der reproduzierten Datenfolge steht, wobei die Korrelationsdetektionsschaltung eine logische Operationsausführungseinrichtung (10) zum Ausführen einer logischen Exklusiv-Operation an mehreren Eingangssignalen aufweist, die aus dem reproduzierten Taktsignal, der reproduzierten Datenfolge und dem digitalen Fehlersignal abgeleitet werden, um mehrere Korrelationssignale zu erzeugen, welche die Kreuzkorrelation zwischen der reproduzierten Datenfolge und dem digitalen Fehlersignal darstellen und kollektiv bei der Steuerung der steuerbaren Abgriffverstärkungen verwendet werden, gekennzeichnet durch:

eine Teilereinrichtung (111) zur Frequenzteilung des reproduzierten Taktsignals, um ein geteiltes Taktsignal zu erzeugen; und

eine mit der Teilereinrichtung gekoppelte Serien-Parallel-Umsetzeinrichtung (120), die auf das digitale Fehlersignal und die reproduzierte Datenfolge anspricht und das digitale Fehlersignal und die reproduzierte Datenfolge synchron zum geteilten Taktsignal in die Eingangssignale umwandelt.

2. Korrelationsdetektionsschaltung (63') nach Anspruch 1, wobei die Serien-Parallel-Umsetzeinrichtung aufweist: eine Fehler-Serien-Parallel-Umsetzeinrichtung (121, 122), um das digitale Fehlersignal synchron zu dem geteilten Taktsignal in mehrere umgesetzte Fehlersignale umzuwandeln;

eine Daten-Serien-Parallel-Umsetzeinrichtung (123, 124), um die reproduzierte Datenfolge synchron zu dem geteilten Taktsignal in mehrere umgesetzte Datenfolgen umzuwandeln; und

eine Speiseeinrichtung (130), um die umgesetzten Fehlersignale und die umgesetzten Datenfolgen kollektiv als Eingangssignale in die logische Oparationsausführungseinrichtung einzuspeisen.

3. Korrelationsdetektionsschaltung (63') nach Anspruch 2, wobei die Fehler-Serien-Parallel-Umsetzeinrichtung aufweist:

eine Fehler-Serien-Parallel-Umsetzeinheit (121, 122), um das digitale Fehlersignal synchron zu dem geteilten Taktsignal in mehrere parallele Fehlersignale umzuwandeln; und

Fehlerverzögerungseinrichtungen (131-134) zur Verzögerung der parallelen Fehlersignale, um synchron zu dem geteilten Taktsignal mehrere verzögerte Fehlersignale zu erzeugen; wobei die Daten-Serien-Parallel-Umsetzeinrichtung aufweist:

eine Daten-Serien-Parallel-Umsetzeinheit (123-124), um die reproduzierte Datenfolge synchron zu dem geteilten Taktsignal in mehrere parallele Datenfolgen umzuwandeln; und - Datenverzögerungseinrichtungen (135-138) zur Verzögerung der parallelen Datenfolge, um synchron zu dem geteilten Taktsignal mehrere verzögerte Datenfolgen zu erzeugen; wobei die Speiseeinrichtung (130) die parallelen Fehlersignale, die verzögerten Fehlersignale, die parallelen Datenfolgen und die verzögerten Datenfolgen kollektiv als Eingangssignale in die logische Oparationsausführungseinrichtung einspeist.

4. Korrelationsdetektionsschaltung (63') nach Anspruch 2, wobei das Transversalfilter (20) K Abgriffe aufweist, wobei K eine vorgegebene positive ganze Zahl gleich (2M+1) ist, mit M als einer ersten vorgegebenen natürlichen Zahl, und wobei die Teilereinrichtung (111) einen Frequenzteiler aufweist, um das reproduzierte Taktsignal im Verhältnis l/N zu teilen, mit N als einer zweiten vorgegebenen natürlichen Zahl, die nicht kleiner ist als die erste vorgegebene natürliche Zahl plus eins.

5. Korrelationsdetektionsschaltung nach Anspruch 4, wobei die umgesetzten Fehlersignale erste bis L-te umgesetzte Fehlersignale und die umgesetzten Datenfolgen erste bis L-te umgesetzte Datenfolgen aufweisen, mit L als einer dritten vorgegebenen natürlichen Zahl, die gleich der zweiten vorgegebenen natürlichen Zahl ist.

6. Korrelationsdetektionsschaltung (63') nach Anspruch 2, wobei das Transversalfilter (20) K Abgriffe aufweist, wobei K eine vorgegebene positive ganze Zahl gleich (2M+1) ist, mit M als einer ersten vorgegebenen natürlichen Zahl, und wobei die Teilereinrichtung (111) einen Frequenzteiler aufweist, um das reproduzierte Taktsignal im Verhältnis l/N zu teilen, mit N als einer zweiten vorgegebenen natürlichen Zahl, die nicht kleiner ist als zwei.

7. Korrelationsdetektionsschaltung nach Anspruch 6, wobei die umgesetzten Fehlersignale erste bis L-te umgesetzte Fehlersignale und die umgesetzten Datenfolgen erste bis L-te umgesetzte Datenfolgen aufweisen, mit L als einer dritten vorgegebenen natürlichen Zahl, die nicht kleiner ist als die erste vorgegebene natürliche Zahl plus eins.

8. Korrelationsdetektionsschaltung (63') nach Anspruch 2, wobei der Demodulator (55) eine gleichphasige und eine um 90º phasenverschobene Fehlerkomponente des digitalen Fehlersignals sowie eine gleichphasige und eine um 90º phasenverschobene Komponente der reproduzierten Datenfolge erzeugt,

wobei die Fehler-Serien-Parallel-Umsetzeinrichtung (121, 122) aufweist:

eine gleichphasige Fehler-Serien-Parallel-Umsetzeinrichtung (121), um die gleichphasige Fehlerkomponente synchron zu dem geteilten Taktsignal in mehrere umgesetzte gleichphasige Fehlerkomponenten umzuwandeln; und

eine um 90º phasenverschobene Fehler-Serien-Parallel- Umsetzeinrichtung (122), um die um 90º phasenverschobene Fehlerkomponente synchron zu dem geteilten Taktsignal in mehrere umgesetzte um 90º phasenverschobene Fehlerkomponenten umzuwandeln;

wobei die Daten-Serien-Parallel-Umsetzeinrichtung (123, 124) aufweist:

eine gleichphasige Daten-Serien-Parallel-Umsetzeinrichtung (123), um die gleichphasige Datenkomponente synchron zu dem geteilten Taktsignal in mehrere umgesetzte gleichphasige Datenkomponenten umzuwandeln; und

eine um 90º phasenverschobene Daten-Serien-Parallel-Umsetzeinrichtung (124), um die um 90º phasenverschobene Datenkomponente synchron zu dem geteilten Taktsignal in mehrere umgesetzte um 90º phasenverschobene Datenkomponenten umzuwandeln;

wobei die Speiseeinrichtung (130) die umgesetzten gleichphasigen und um 90º phasenverschobenen Fehlerkomponenten und die umgesetzten gleichphasigen und um 90º phasenverschobenen Datenkomponenten kollektiv als Eingangssignale in die logische Operationsausführungseinrichtung einspeist.

9. Korrelationsdetektionsschaltung (63') nach Anspruch 8, wobei die gleichphasige Fehler-Serien-Parallel-Umsetzeinrichtung (121) aufweist:

eine gleichphasige Fehler-Serien-Parallel-Umsetzeinheit, um die gleichphasige Fehlerkomponente synchron zu dem geteilten Taktsignal in mehrere parallele gleichphasige Fehlerkomponenten umzuwandeln; und

eine gleichphasige Fehlerverzögerungseinrichtung (131, 132) zur Verzögerung der parallelen gleichphasigen Fehlerkomponenten, um synchron zu dem geteilten Taktsignal mehrere verzögerte gleichphasige Fehlerkomponenten zu erzeugen;

wobei die um 90º phasenverschobene Fehler-Serien-Parallel-Umsetzeinrichtung aufweist:

eine um 90º phasenverschobene Fehler-Serien-Parallel- Umsetzeinheit (122), um die um 90º phasenverschobene Fehlerkomponente synchron zu dem geteilten Taktsignal in mehrere parallele um 90º phasenverschobene Fehlerkomponenten umzuwandeln; und

eine um 90º phasenverschobene Verzögerungseinrichtung (133, 134) zur Verzögerung der parallelen um 90º phasenverschobenen Fehlerkomponenten, um synchron zu dem geteilten Taktsignal mehrere verzögerte um 90º phasenverschobene Fehlerkomponenten zu erzeugen; wobei die gleichphasige Daten-Serien-Parallel-Umsetzeinrichtung (123) aufweist:

eine gleichphasige Daten-Serien-Parallel-Umsetzeinheit (123), um die gleichphasige Datenkomponente synchron zu dem geteilten Taktsignal in mehrere parallele gleichphasige Datenkomponenten umzuwandeln; und

eine gleichphasige Datenverzögerungseinrichtung (135, 136) zur Verzögerung der parallelen gleichphasigen Datenkomponenten, um synchron zu dem geteilten Taktsignal mehrere verzögerte gleichphasige Datenkomponenten zu erzeugen;

wobei die um 90º phasenverschobene Daten-Serien-Parallel-Umsetzeinrichtung aufweist:

eine um 90º phasenverschobene Daten-Serien-Parallel-Umsetzeinheit (124), um die um 90º phasenverschobene Datenkomponente synchron zu dem geteilten Taktsignal in mehrere parallele um 90º phasenverschobene Datenkomponenten umzuwandeln; und

eine um 90º phasenverschobene Datenverzögerungseinrichtung (137, 138) zur Verzögerung der parallelen um 90º phasenverschobenen Datenkomponenten, um synchron zu dem geteilten Taktsignal mehrere verzögerte um 90º phasenverschobene Datenkomponenten zu erzeugen;

wobei die Speiseeinrichtung (130a) die parallelen gleichphasigen Fehlerkomponenten, die verzögerten gleichphasigen Fehlerkomponenten, die parallelen um 90º phasenverschobenen Fehlerkomponenten, die verzögerten um 90º phasenverschobenen Fehlerkomponenten, die parallelen gleichphasigen Datenkomponenten, die verzögerten gleichphasigen Datenkomponenten, die parallelen um 90º phasenverschobenen Datenkomponenten und die verzögerten um 90º phasenverschobenen Datenkomponenten kollektiv als Eingangssignale in die logische Operationsausführungseinrichtung einspeist.

10. Korrelationsdetektionsschaltung (63') nach Anspruch 8, wobei das Transversalfilter (20) K Abgriffe aufweist, wobei K eine vorgegebene positive ganze Zahl gleich (2M+1) ist, mit M als einer ersten vorgegebenen natürlichen Zahl , wobei die Teilereinrichtung (111) einen Frequenzteiler aufweist, um das reproduzierte Taktsignal im Verhältnis l/N zu teilen, mit N als einer zweiten vorgegebenen natürlichen Zahl, die nicht kleiner ist als die erste vorgegebene natürliche Zahl plus eins.

11. Korrelationsdetektionsschaltung (63') nach Anspruch 10, wobei die umgesetzten gleichphasigen Fehlerkomponenten erste bis L-te umgesetzte gleichphasige Fehlerkomponenten und die umgesetzten um 90º phasenverschobenen Fehlerkomponenten erste bis L-te umgesetzte um 90º phasenverschobene Fehlerkomponenten aufweisen, und wobei die umgesetzten gleichphasigen Datenkomponenten erste bis L-te umgesetzte gleichphasige Datenkomponenten und die umgesetzten um 90º phasenverschobenen Datenkomponenten erste bis L-te umgesetzte um 90º phasenverschobene Datenkomponenten aufweisen, mit L als einer dritten vorgegebenen natürlichen Zahl, die gleich der zweiten vorgegebenen natürlichen Zahl ist.

12. Korrelationsdetektionsschaltung (63') nach Anspruch 10, wobei die logische Operationsausführungseinrichtung mehrere Exklusiv-Logikglieder (71-79, 81-83, 140-151, 154-157) aufweist, deren Anzahl gleich dem Vierfachen der vorgegebenen positiven ganzen Zahl ist, wobei jedes der Exklusiv-Logikglieder (70) als Antwort auf eine ausgewählte Komponente von den umgesetzten gleichphasigen und um 90º phasenverschobenen Fehlerkomponenten und auf eine ausgewählte Komponente von den umgesetzten gleichphasigen und um 90º phasenverschobenen Datenkomponenten ein ausgewähltes Signal von den Korrelationssignalen erzeugt.

13. Korrelationsdetektionsschaltung (63') nach Anspruch 8, wobei das Transversalfilter (20) K Abgriffe aufweist, wobei K eine vorgegebene positive ganze Zahl darstellt, die gleich (2M+1) ist, mit M als einer ersten vorgegebenen natürlichen Zahl, und wobei die Teilereinrichtung einen Frequenzteiler aufweist, um das reproduzierte Taktsignal im Verhältnis l/N zu teilen, mit N als einer zweiten vorgegebenen natürlichen Zahl, die nicht kleiner ist als zwei.

14. Korrelationsdetektionsschaltung (63') nach Anspruch 13, wobei die umgesetzten gleichphasigen Fehlerkomponenten erste bis L-te umgesetzte gleichphasige Fehlerkomponenten und die umgesetzten um 90º phasenverschobenen Fehlerkomponenten erste bis L-te umgesetzte um 90º phasenverschobene Fehlerkomponenten aufweisen, und wobei die umgesetzten gleichphasigen Datenkomponenten erste bis L-te umgesetzte gleichphasige Datenkomponenten und die umgesetzten um 90º phasenverschobenen Datenkomponenten erste bis L-te umgesetzte um 90º phasenverschobene Datenkomponenten aufweisen, mit L als einer dritten vorgegebenen natürlichen Zahl, die nicht kleiner ist als die erste vorgegebene natürliche Zahl plus eins.

15. Korrelationsdetektionsschaltung (63') nach Anspruch 13, wobei die logische Operationsausführungseinrichtung mehrere Exklusiv-Logikglieder (71-79, 81-83, 140-151, 154-157) aufweist, deren Anzahl gleich dem Vierfachen der vorgegebenen positiven ganzen Zahl ist, wobei jedes der Exklusiv-Logikglieder (70) als Antwort auf eine ausgewählte Komponente von den gleichphasigen und den um 90º phasenverschobenen Fehlerkomponenten und auf eine ausgewählte Komponente von den gleichphasigen und den um 90º phasenverschobenen Datenkomponenten ein ausgewähltes Signal von den Korrelationssignalen erzeugt.